JPH03235544A - データ伝送装置並びに受信データ処理方法 - Google Patents
データ伝送装置並びに受信データ処理方法Info
- Publication number
- JPH03235544A JPH03235544A JP2032108A JP3210890A JPH03235544A JP H03235544 A JPH03235544 A JP H03235544A JP 2032108 A JP2032108 A JP 2032108A JP 3210890 A JP3210890 A JP 3210890A JP H03235544 A JPH03235544 A JP H03235544A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- received
- memory
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 25
- 230000015654 memory Effects 0.000 claims abstract description 149
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 27
- 238000003672 processing method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 18
- 238000013500 data storage Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 238000012544 monitoring process Methods 0.000 description 6
- 238000013519 translation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
め要約のデータは記録されません。
Description
御装置等を共通伝送路で接続して相互に情報の交換を行
う例えばデータ伝送システム、LAN (ローカルエリ
アネットワーク)等に適用される受信データ処理方式に
係わり、特にデータ伝送速度の高速化に充分対処できる
受信データ処理方式に関する。
(プログラマブルコントローラ)DO3(デジタル計装
制御コントローラ)等のインテリジェント機器を共通伝
送路に接続してネットワーク化することにより、これら
複数の機器相互の間で製造指示・生産実績等の生産情報
、製造プログラムデータやプロセス制御データ、監視デ
ータ等の情報交換を行い、分散制御とシステム全体の監
視制御を行う高機能、高性能な連続プロセス制御システ
ムを構築する傾向にある。しかも、このような連続プロ
セス制御システムにおいては、複数の機器間で情報交換
する監視・制御データをシステム全体で共有することに
より、各機器での分散制御とシステム全体の監視制御と
を効率よく行う方式がとられている。
、各機器が1台ずつ個別に他の機器を指定しながら情報
を送信し、かつ、その受信確認を行う1:1型のデータ
伝送方式を採用していたが、手順実行の煩雑さや処理ス
ピードの遅れ等か問題となり、近年では1・1型のデー
タ伝送方式に代って一斉同報通信或いは群同報通信、つ
まり放送型によるデータ伝送方式か採用されるようにな
ってきている。この放送型データ伝送方式は、各機器か
周期的にデータを送信し、他の各機器ではその周期的に
到来する監視制御データを受信して各機器共通で一意の
メモリアドレスを持ったコモンメモリに格納し最新デー
タと更新することにより、高速で効率的なNzN型の情
報交換を行って各機器毎の分散制御とシステム全体の監
視制御を実現する方式をとっている。このような方式を
採用したものとして、特公昭64−8501 :データ
伝送システム、特願昭62−225516号:データ伝
送方式がある。
ANシステムの構成について第6図を参照して説明する
。このシステムは、共通伝送路りに適宜な間隔をもって
例えば制御機器等の複数のノード1.〜1oか接続され
、これら各ノード11〜1..lにはそれぞれコモンメ
モリCMが内蔵され、伝送路使用権をもったノードが所
定時間以内に必要な情報を一斉同報通信或いは群同報通
信を行い、所定時間経過するごとに次のノードに伝送路
使用権を与えていくメディアアクセス制御方式をとって
いる。なお、第5図はループ形ネットワークを構成して
いるが、このネットワークの形態にはその他に各ノード
1、〜1..をバス状に接続するバス形、スター状に接
続するスター形ネットワークがある。
ークに適用されるIEEE802.5方式や米国規格局
で標準化されているFDD I方式があり、またバス形
、スター形ネットワークに適用される米国電子電気技術
者協会によって標準化されているIEEE802.4方
式がある。これらの方式は、何れもトークンパッシング
方式であって、トークンと呼ばれるフレームを各ノード
間で受は渡すことにより送信権が各ノードに受は渡され
、同一時刻では複数のノードが同時に送信権を獲得する
ことはない。一方、トークンを受は渡されたノードでは
予め設定された時間内でデータを送信する。従って、各
ノードは、ノード総数と各ノードの設定時間とから自局
がデータを送信するまでに待たなければならない最大時
間を計算することが可能であり、また順番に従って必ず
データを送信することができ、確定的な伝送路アクセス
が可能となる。
1□が順番に周期的に自身の出力データを挿入した第7
図に示すようなデータフレームを他のノードヘー斉同報
伝送または群同報伝送を行うことになる。この図におい
てPAはプリアンプル、5SAPは送信元アドレス識別
子、SDはスタートデリミタ、FCはフレーム制御、D
Aは受信先アドレス、SAは送信元アドレス、DSAP
は受信先識別子、Cは情報コマンド、WNは情報ワード
数、DATA0〜DATAnはデータ、FC3はフレー
ムチエツクシーケンスである。
レームを受信すると、コモンメモリCMの共通の一意の
メモリアドレスに格納する。伝送路使用権をもつノード
は所定時間経過すると次のノードにトークンフレームを
渡す。このトークンフレームを受けとったノードは所定
時間伝送路使用権を獲得し、同様にデータフレームを伝
送する。
に同一データを保有することになる。第8図は所定の伝
送周期T内に各ノード1112〜1、が順番にデータフ
レームDF1、トークンフレームTK、データフレーム
DF2、トークンフレームT、・・・を伝送して一巡す
る伝送路上のフレーム列の一例を示している。
うなハード構成を有している。伝送路使用権をもつノー
ド例えば1□が第7図のデータフレームを伝送すると、
他のノード1゜〜13ではそのデータフレームをトラン
シーバ回路21で受信した後、その受信出力22をトー
クンパッシング方式送受信制御回路23に送出する。こ
のトークンパッシング方式送受信制御回路23では受信
されたデータフレーム中のDA(受信先アドレス)フィ
ールドから自局を指定しているか否かを調べる。ここで
、データフレーム中のDAフィールドから、自局指定ア
ドレス、同報アドレス、或いは群同報アドレスの自局指
定時の場合には何れも自局指定であると判断し、データ
フレームの自局内への取り込みを行う。しかる後、DM
A制御回路24ではトークンパッシング方式送受信制御
回路23においてデータフレーム受信完了時にそのデー
タフレームの中からFC(フレーム制御)フィールド〜
FCS (フレームチエツクシーケンス)フィールドま
での受信データを取り出してデニアルボート付き受信バ
ッファ25に格納する。このとき、受信バッファ25に
は第10図(a)*たは第10図(b)のように格納さ
れる。第10図(a)は正常受信の場合の受信バッファ
25の格納状態、同図(b)は受信誤りのある場合の受
信バッファ25の格納状態を示している。但し、受信デ
ータフィールド長が“64°の場合を示している。ここ
で、STSは受信が正常に完了したかまたは受信誤りが
発生したか否かの状態を示すステータス情報、LNは受
信バッファ25に格納されているデータの総数を表して
いる。
レーム受信完了信号27を受けると受信データの処理を
行う。この受信データの処理は、受信バッファ25に格
納されている受信データのDSAP (受信先識別子)
フィールド、S 5AP(送信元識別子)フィールド、
C(情報コマンド)フィールドが指定された規定値と一
致しているか否かを判定し、一致している場合には受信
したデータフィールドのデータ総数を示すWNとコモン
メモリ28に格納する開始メモリアドレスを示すADR
Sフィールドとを読み出し、WN値とADRS値とをD
MA制御回路24に設定する。ここで、DMA制御回路
24は動作を行って受信バッファ25に格納されている
受信データDATAo−DATA、をコモンメモリ28
に転送する。このコモンメモリ28に格納されたデータ
は、ホスト機器29例えばコンピュータ、PC1DC3
により機器インターフェイス回路30を経由して読み出
されて利用される。なお、図示されていないがコモンバ
スメモリ制御回路が設けられていることは言うまでもな
い。B1はバッファメモリデータバスB 1 +および
バッファメモリアドレスバスB12よりなるバッファメ
モリバス、B2はコモンメモリデータバスB2.および
コモンメモリアドレスバスB2□よりなるコモンメモリ
バス、B3はホストシステムバスである。
れたデータフレームが一旦受信バツファ25に格納し受
信完了した後に、フレーム中のWNフィールドとADR
Sフィールドとの値を読み出し、DMA転送により最終
格納場所であるコモンメモリ28の相当アドレスへ転送
し格納する方式となっている。
に異なる受信バッファ25とコモンメモリ25とが存在
し、−度受信バッファ25に格納した後、最終的にコモ
ンメモリ28に格納するので、これら2つのメモリ25
.28の間でデータの移動処理を必要とし、結果的に受
信データの処理時間が長くなり、システム全体のデータ
転送能力が制限される問題かある。
化して伝送能力を向上させようとしても、受信データの
転送処理に関わる処理時間が受信バッファ25とコモン
メモリ28との間のコモンバス33の転送性能に依存す
る結果となり、それ相当のデータ伝送速度の高速化に見
合う転送性能を上げる場合にはハードウェアの複雑さを
招き、それでもなおかつ性能限界が生ずる。
の転送処理時間を大幅に短縮でき、ひいてはシステム全
体のデータ伝送速度の高速化を図りうる受信データ処理
力、式を提供することを目的とする。
課題を解決するために、各ノードから伝送されてくるデ
ータを受信バッファに格納していくが、受信データの処
理に際しては受信バッファに格納されているステータス
情報STS値やバッファ格納データ総数LN値その他の
情報から正常受信か否かを判断する。正常受信の場合に
は受信バッファの格納データから受信データ格納開始メ
モリアドレスDAn値を読み出し、このDAn値から上
位アドレス値と下位アドレス値を計算し、さらに桁上げ
値を求め、必要なアドレス値を前記アドレス変換メモリ
手段の上位アト1/ス発生用メモリに格納し更新する。
バッファのアドレス値と下位アドレス発生用メモリをア
クセスするコモンメモリアドレスとを突き合わせを行い
、桁上げが必要な場合には下位アドレス発生用メモリか
ら上位アドレス発生用メモリを桁上げ指令を与えながら
再度上位アドレス発生用メモリから上位アドレスを発生
させ、最終的に確定された上・下位アドレス発生用メモ
リから変換アドレスを発生する。そして、このアドレス
を用いて受信バッファのデータを読み出すことにより、
システム全体に共通の一意のメモリアドレスをもつ仮想
コモンメモリからデータを読み出したと同様の処理を行
い、転送処理な!−で各ノードの受信データを利用する
ものである。
容量メモリに格納されている前回周期で受信した最新デ
ータまたは過去に受信した有効データの対応するノード
のデータを今回受信中の当該ノードのデータ領域に転送
し、前述と同様に受信処理を実行するものである。
に先立ち、本発明方式を実現するための基本的事項につ
いて説明する。
所定の順序で順番に自局のデータを送信するために、他
の各ノード自身の受信バッファにはあるノードの出力デ
ータを先頭に他のノードの出力データが周期的に順番に
格納されていることになる。仮に、順番を乱す要因があ
るとすれば、受信誤りが発生したとき、或いはあるノー
ドからの突発的なデータ要求に対して発生された出力デ
ータ以外の余分なデータフレームを受信したときである
。従って、例えば受信誤りの場合は前回1スキャン周期
の正しいデータで充当させるが、或いはその他の有効な
データで充足させる必要がある。
ンメモリへ転送することなく受信バッファ内で転送処理
を行うためには、受信バッファ内の正しいデータが最終
格納場所であるコモンメモリ内にあるのと同等に見える
ように、実際に格納されている受信バッファのメモリア
ドレスとコモンメモリのアドレスとを何らかのアドレス
変換によって対応をとりながら読み出せば、ポスト機器
ではコモンメモリなしで実際にコモンメモリが存在する
ごとくして受信データを有効に利用することが可能とな
る。
参照して説明する。第1図は本発明方式を適用した各ノ
ードのハード構成図、第2図は本発明において新たに付
加されたアドレス変換メモリ手段の構成図、第3図は第
2図に示す下位アドレス発生用メモリの信号入出力状態
図、第4図は下位アドレス発生メモリのプログラミング
例を示す図、第5図は受信データ処理の手順を示す図で
ある。なお、これらの図において従来の第9図と同一部
分には同一符号を付してその詳しい説明は省略する。
従来のコモンメモリ28を削除する一方、従来のものに
改良を加えたデユーアルポート付受信バッファ25を有
し、さらに新たにデユーアルポートメモリ形式とったア
ドレス変換メモリ手段41を付加してなる構成とする。
T)内に受信するシステム全体のデータ量に見合う容量
の単位容量メモリ25aを複数個備え、これら複数個の
単位容量メモリ25a、・・・を交互に用いて各1スキ
ャン周期の受信データを順次格納し更新していく方式で
ある。このように複数個の単位容量メモリ25a、・・
・を設けた理由は、データ受信が進んでも適宜に空きエ
リアを確保することにある。具体的には、これら複数個
の単位容量メモリ25a、・・・に対し、現在受信中の
1スキャン周期データ(現在値データ)、前回の1スキ
ャン周期に受信した最新のスキャンデータ(前回値デー
タ)のほか、過去に受信した有効な1スキヤンデータ(
前有効値データ)または次の1スキャン周期データ(次
回値データ)の順番で交互に格納するものである。従っ
て、最低3個の単位容量メモリ25a、・・・が必要と
なってくる。
受信した有効な1スキヤンデータ(前有効値データ)と
次の1スキャン周期データとを独立に格納してもよい。
むデータフレームを受信した場合、単位容量メモリ25
aに格納されている例えば前有効値データを前回値の単
位容量メモリ25aの空き領域に転送するとともに、そ
のときのアドレスをアドレス変換メモリ手段41のメモ
リに書き込んでおけばよい。さらに、ネットワークシス
テムの異常を検出したとき、或いは受信誤りフレームが
想定する数量上に発生したとき、前回値データの単位容
量メモリ25aへの転送を停止し前有効値データの単位
容量メモリ25aのデータを残すように制御する。すな
わち、残る2個の単位容量メモリ25aを用いてデータ
の受信を行い、異常状態が正常に復帰した時点で各単位
容量メモリ25a、・・・に交互に受信データを格納し
ていけばよい。
とくデータフレーム受信完了後に送受信制御プロセッサ
26により受信バッファ25に格納されている一連の正
しいデータのコモンメモリ格納先頭アドレスADR3と
してADRSフィールドから読み出した当該ADR8A
値に対応するアドレスを受信バッファ先頭格納アドレス
値として書き込み更新され、かつ、ホスト機器29から
のコモンメモリのあるアドレスのアクセスに対し上位ア
ドレス値を発生する上位アドレス発生用メモリ(RAM
)411と、ホスト機器29からのコモンメモリのある
アドレスのアクセスに対し、上位アドレス発生用メモリ
411から発生される前記単位容量メモリ25aのアド
レスをクロックckによってラッチするラッチ回路41
2と、このラッチ回路412の出力を受けて実際のmビ
ットの下位アドレス値を出力し、桁上げ条件か発生して
いるときには再度上位アドレス発生用メモリ411に返
還して上位アドレス値を出力させる下位アドレス発生用
メモリ (ROM)413とからなっている。なお、こ
の下位アドレス発生用メモリ413は第3図のような入
出力関係を有している。Bllはラッチ回路412の出
力、B12はホスト機器側のホストアドレスバス入力B
4を経て送られてくる下位アドレス入力、813は下位
アドレス出力、813は桁上げ指令である。
レス変換のためのプログラミング例であって、m人力信
号線が5本の場合の下位アドレス発生用メモリ413に
プログラムすべき値(10進数)を示す。同図において
INI値はラッチ回路出力Bllである受信バッファ側
のアドレス、IN2値はホスト機器側からのコモンメモ
リアドレスに相当し、INI値の「1」とIN2値の「
31」とてはrl、OJとなり、桁上げが必要なことを
示している。つまり、INI値とIN2値との間の数値
(x、y)のうち、Xは桁上げ、Yは下位アドレス出力
813を表している。
て説明する。伝送路使用権をもつノードから第7図に示
すようなフォーマットをもったデータフレームを伝送す
る・と、他のノートではそのデータフレームをトランシ
ーバ回路21で受信した後、その受信出力22をトーク
ンパッシング方式送受信制御回路23に送出する。この
トークンパッシング方式送受信制御回路23では受信フ
レームの中のDAフィールドから自局を指定しているか
、或いは同報伝送又は群同報伝送のアドレスであるか否
かを調べる。ここで、データフレーム中のDAフィール
ドから自局を指定していると判断すると、送受信制御回
路23ではデータフレームの自局内への取り込みを行う
。しかる後、DMA制御回路24ては受信されたデータ
フレームのFCフィールドからFCSフィールドまでの
受信データを前述した第10図の要領で受信バッファ2
5(該当単位容量メモリ25a)に格納していく。従っ
て、この時点ではステータス情報STSから受信が正常
に完了したか受信誤りが発生しているかを知ることがで
きる。
グ方式送受信制御回路23からのデータフレーム受信完
了検出信号27を受けると、第6図に示すような受信デ
ータの処理を行う。すなわち、送受信制御プロセッサ2
6は、受信バッファ25からステータス情報STS値を
読み出し、正常受信か否かを判断する(ステップSl)
。このステップS1において受信誤りの発生の場合には
当該データフレームの処理を止めた後、直ちに前回受信
した1スキャン周期の正常受信データのうち対応するノ
ードのデータを今回使用している単位容量メモリ25a
に転送処理を行う(ステ・ノブS2) 。
こでLN値(受信格納データ総数)か規定長か、またF
C(フレーム制御)フィールド、DSAP (受信先識
別子)フィールド、S 5AP(送信元識別子)フィー
ルド、C(情報コマンド)フィールドがそれぞれ規定コ
ードになっているか、さらに必要な情報について調べ、
何れか1つでも正しくない場合にはステップS2に示す
処理を行い、全て正しい場合には次のステ・ツブS4に
移行する。
いる受信バッファ先頭開始フアドレス値つまり第10図
(a)ではAn+18番地となるが、この値をDAn値
として読み出して受信ノく・ンファ25の所定のエリア
に格納する。
レス値U (DAn)と下位アドレス値L (DAn)
とを計算する。第10図(a)の例に従うとm−5ビツ
ト、つまり320ングワ一ド単位で各ノードからの出力
データがデータフレームに分割されて送信されることに
対応し、受信バッファ25の先頭開始アドレスDAn値
から32(−25)ロングワードを連続して読み出して
いくと、32−L(DAn)番目になると、L (DA
n)値は”0” U (DAn)値は1つ桁上げが発
生する。
位アドレス値の桁上げ値、すなわち受信バッファ先頭ア
ドレスの320ングワ一ド番地先の値を計算し、一方、
下位アドレス値L (DAn)の計算は第10図(a)
の例に従うとm−5ビツト、つまり320ングワードを
一単位とすると320ングワード内のどのメモリ位置か
ら連続して格納されているかを抜き出すための計算であ
る。
)と下位アドレス値L (DAn)とかり 、 [U (DAn)+2ffi ] +L (DA
n)=U1 (DAn) を計算によって求めた後、同様に受信バッファ25の所
定のエリアに格納し保持する。
格納開始アドレスを示すADR8値について、 ADRS値−CM A D Rn として読み出して受信バッファ25の所定エリアに保持
するとともに、上記CMADRnから、CM A D
Rn + 2 ’ なる計算を行って、コモンメモリのアトIノス値U(C
MADRn)を求める。このコモンメモリのアドレス値
U(CMADRn)は、前記320ングワードを単位と
してADR3値で指定されるコモンメモリをアクセスし
ていく時にU (DAn)値が桁上げを起こす場合の正
しい受信バッファアドレスを生成するために計算する。
ち伝送総データ量の実装条件により変化する。例えばに
−8ビツトすると下位アドレス長m=5ビツトと合わせ
ると13ビツト長のメモリ容量となり、従って8にロン
グワード長の容量を持つコモンメモリとなる。
においてアドレス変換メモリ手段41の上位アドレス発
生用メモリ411のCM A D Rn値に相当する番
地にDAn値を、また桁上げが生じた場合に対応してU
(CMADRn)値に相当する番地にUl (DAn)
値を書き込んで更新する。
り返し行う(ステップS8)。
み出す場合、読み出すべきコモンメモリのアドレスを機
器インターフェイス回路30およびホストアドレスバス
入力B4を経由してアドレス変換メモリ手段41の入力
するが、そのうち上位アドレス人力B14を上位アドレ
ス発生用メモリ411に、下位アト1/ス入力B12
(IN2値)を下位アドレス発生用メモリ413にそれ
ぞれ入力する。ここで、上位アドレス発生用メモリ41
1は、上位アドレス人力B14を受けて前記第5図のス
テップS7で更新された受信バッファ25のアドレス値
DAnを上位アドレス出力B15として出力し、またm
(例えばm−5)ビット出力B16をラッチ回路412
に送出する。
ビットの受信バッファアドレスB16(INI値)を取
り込んでラッチした後、このラッチ出力Bllを下位ア
ドレス発生用メモリ413に導入する。ここで、下位ア
ドレス発生用メモリ413は、ラッチ出力Bllと下位
アドレス人力B12とを突き合わせることにより、第4
図に示すような下位アドレス値B17を出力するが、仮
に桁上げ条件が発生したときには桁上げ指令813を出
して上位アドレス発生用メモリ411に供給する。
記ステップS7において更新された桁上げに対応する受
信バッファ25のアドレス値U1(DAn)を出力しラ
ッチ回路412に送出する。
kの入力によりアドレス値Ul (DAn)を取り込ん
でラッチした後、下位アドレス発生用メモリ413に導
入する。従って、最終的に確定された実際の受信バッフ
ァ25のメモリアドレスが上位アドレス出力B15と下
位アドレス値B17としてコモンメモリアドレスバスB
2□に出力され、受信バッファ25へのデータ読み出し
に用いられる。
7においてCMADRnSU(CM A D Rn )
相当番地に書き込むDAn。
に前記最初のクロック信号ckのタイミングで確定され
る。ゆえに、上位アドレス出力値の生成には2クロツク
が必要である。
とするコモンメモリのアドレスはアドレス変換メモリ手
段41により受信バッファ25のメモリアドレスに変換
されてアクセスされ、データを読み出すことができる。
サ26により受信先頭開始アドレス値から受信バッファ
25のデータ格納状態を示すアドレスをアドレス変換メ
モリ手段41に格納する一方、ホスト機器29側からの
コモンメモリアドレスをアドレス変換メモリ手段41に
入力する。そして、アドレス変換メモリ手段41におい
て受信バッファ25のアドレスとホスト機器29側から
のコモンメモリアドレスとからアドレス変換を行って得
られたアドレスを用いて受信バッファ25のデータを読
み出すようにしたので、コモンメモリをなくしてコモン
メモリを有する場合と同様にデータを読みだし可能であ
り、従来のように受信バッファ25からコモンメモリに
データ転送する必要がなくなり、それだけ受信データの
処理時間が少なくなり、データ伝送速度の高速化を図る
ことができ、ひいては転送性能を向上させることができ
る。ホスト機器からのコモンメモリのアクセスに対して
何ら影響を与えずに受信バッファ25に受信データを格
納でき、この点からも受信バッファ25への書き込み更
新を高速に行うことができる。
のデータ量に見合う単位容量メモリの複数倍の容量のメ
モリで構成し、各周期ごとに前記単位容量メモリを1つ
ずつ用いて、現在受信中のデータ、前回周期で受信した
最新データのほか、過去に受信した有効データおよび次
周期の受信データのうち何れか一方のデータまたは両デ
ータを交互に格納することにより、常に有効なデータを
受信バッファに格納でき、ホスト機器側からコモンメモ
リアドレスを指定してデータを読み出しても、正常なデ
ータを確実に読み出すことができる。
アト1/ス発生用メモリ411と下位アドレス発生用メ
モリ413とに分け、特に下位アドレス発生用メモリ4
13では受信バッファ側のアドレスとコモンメモリのア
ドレスとを突き合わせて桁上げ処理を行うので、実際の
受信バッファ25のアドレスとコモンメモリのアドレス
との変換対応において必ず発生する桁上げ処理を簡単で
時間遅れなく実現できる。
して説明したが、特にネットワークの形態に拘るもので
なく例えばバス型、スター型その他の種々の形態のもの
に適用できる。また、共通伝送路りとしては電気式に限
らず、先代或いは無線式の何れでもよい。その他、本発
明はその要旨を逸脱しない範囲で種々変形して実施でき
る。
効果を奏する。
を大幅に短縮でき、ひいてはシステム全体のデータ伝送
速度の高速化を図り得、特に共通伝送路上のトラフィッ
クが非常に重く、すなわら、間断なくデータを受信し処
理する場合に非常に有効なものである。
を確実に格納することが可能であり、しかも常に正しい
データを受信バッファに格納でき、ホスト機器側からコ
モンメモリアドレスを指定して正常なデータを確実に読
み出すことができる。
簡単、かつ、迅速に行うことができる。
ために示したもので、第1図は各ノードのハード構成図
、第2図は本発明方式において新たに付加されたアドレ
ス変換メモリ手段の構成図、第3図は第2図に示す下位
アドレス発生用メモリの信号入出力状態図、第4図は下
位アドレス発生メモリのプログラミング例を示す図、第
5図は受信データ処理の手順を示す図、第6図ないし第
10図は従来方式を説明するために示したもので、第6
図は一般的なデータ伝送システムの模式的な構成図、第
7図はデータフレームのフォーマット図、第8図は伝送
路のフレーム列を示す図、第9図は従来の各ノードのハ
ード構成図、第10図は受信バッファのデータ格納状態
を示す図である。 L・・・共通伝送路、23・・・トークンパッシング方
式送受信制御回路、24・・・DMA制御回路、25・
・・受信バッファ、25a・・・単位容量メモリ、26
・・・送受信制御プロセッサ、29・・・ホスト機器、
41・・・アドレス変換メモリ手段、411・・・上位
アドレス発生用メモリ、412・・・ラッチ回路、41
3・・・下位アドレス発生用メモリ。
Claims (4)
- (1)共通伝送路に接続された各ノードがそれぞれ所定
の周期で順番にデータを一斉同報通信或いは群同報通信
にて伝送し、他のノードは前記データを受信して受信バ
ッファに格納し、かつ、システム全体に共通で一意の特
定のアドレスを用いて受信データを読み出して各ノード
間の情報交換を行うトークンパッシング方式によるメデ
ィアアクセス制御を用いたデータ伝送システムにおいて
、アドレス変換メモリ手段を用いてコモンメモリがアク
セスされる前記特定のアドレスに変換し、この変換され
たアドレスにより前記受信バッファに格納されている受
信データをアクセスし、前記コモンメモリを持つことな
く物理的にコモンメモリをもった場合と同様に受信デー
タを読み出して利用することを特徴とする受信データ処
理方式。 - (2)受信バッファは、周期的に受信するシステム全体
のデータ量に見合う単位容量メモリの複数倍の容量のメ
モリで構成され、各周期ごとに前記単位容量メモリを1
つずつ用いて、現在受信中のデータ、前回周期で受信し
た最新データのほか、過去に受信した有効データおよび
次周期の受信データのうち何れか一方のデータまたは両
データを交互に格納することにより、受信データ処理を
行うことを特徴とする請求項1記載の受信データ処理方
式。 - (3)受信バッフアへの受信データの格納手段は、異常
受信の内容に応じて前記前回周期で受信した最新データ
または過去に受信した有効データの対応するノードのデ
ータを、現在受信中のデータ領域に転送することを特徴
とする請求項1または請求項2記載の受信データ処理方
式。 - (4)アドレス変換メモリ手段は、上位アドレス発生用
メモリおよび下位アドレス発生用メモリを有し、前記受
信バッファに格納されているデータのアドレス値を用い
て上位アドレス発生用メモリの内容を更新し、かつ、こ
の上位アドレス発生用メモリのアドレス値と下位アドレ
ス発生用メモリをアクセスするアドレス値との突き合わ
せによりアドレス範囲の桁上げ処理を行うことにより、
前記上・下位アドレス発生用メモリから変換アドレスを
出力することを特徴とする請求項1記載の受信データ処
理方式。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2032108A JP2728760B2 (ja) | 1990-02-13 | 1990-02-13 | データ伝送装置並びに受信データ処理方法 |
DE4104601A DE4104601C2 (de) | 1990-02-13 | 1991-02-12 | Empfangsdatenverarbeitungsanlage |
KR1019910002462A KR950005145B1 (ko) | 1990-02-13 | 1991-02-13 | 수신 데이타 처리장치 및 방법 |
US08/144,491 US5414813A (en) | 1990-02-13 | 1993-11-01 | Direct transfer from a receive buffer to a host in a token-passing type network data transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2032108A JP2728760B2 (ja) | 1990-02-13 | 1990-02-13 | データ伝送装置並びに受信データ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03235544A true JPH03235544A (ja) | 1991-10-21 |
JP2728760B2 JP2728760B2 (ja) | 1998-03-18 |
Family
ID=12349701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2032108A Expired - Lifetime JP2728760B2 (ja) | 1990-02-13 | 1990-02-13 | データ伝送装置並びに受信データ処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5414813A (ja) |
JP (1) | JP2728760B2 (ja) |
KR (1) | KR950005145B1 (ja) |
DE (1) | DE4104601C2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI87290C (fi) * | 1991-01-17 | 1992-12-10 | Kone Oy | Foerfarande foer bestaemning av meddelandeidentifierare i ett foer hissar avsett datanaet |
DE4213569C2 (de) * | 1992-04-24 | 1997-01-30 | Siemens Ag | Schnittstellenbaustein zum Verbinden zweier Bussegmente |
US6034674A (en) * | 1992-06-30 | 2000-03-07 | Discovision Associates | Buffer manager |
US6047112A (en) | 1992-06-30 | 2000-04-04 | Discovision Associates | Technique for initiating processing of a data stream of encoded video information |
US5809270A (en) | 1992-06-30 | 1998-09-15 | Discovision Associates | Inverse quantizer |
US6079009A (en) | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
US6112017A (en) | 1992-06-30 | 2000-08-29 | Discovision Associates | Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus |
US5784631A (en) * | 1992-06-30 | 1998-07-21 | Discovision Associates | Huffman decoder |
US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
US6067417A (en) | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
DE69229338T2 (de) | 1992-06-30 | 1999-12-16 | Discovision Associates, Irvine | Datenpipelinesystem |
US6263422B1 (en) | 1992-06-30 | 2001-07-17 | Discovision Associates | Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto |
US5768561A (en) | 1992-06-30 | 1998-06-16 | Discovision Associates | Tokens-based adaptive video processing arrangement |
US5805914A (en) | 1993-06-24 | 1998-09-08 | Discovision Associates | Data pipeline system and data encoding method |
US5861894A (en) | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
CA2145361C (en) | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
US5798719A (en) | 1994-07-29 | 1998-08-25 | Discovision Associates | Parallel Huffman decoder |
US6092116A (en) * | 1996-12-11 | 2000-07-18 | Lsi Logic Corporation | DMA controller with response message and receive frame action tables |
US5842003A (en) * | 1997-03-26 | 1998-11-24 | Unisys Corporation | Auxiliary message arbitrator for digital message transfer system in network of hardware modules |
JP3251531B2 (ja) * | 1997-06-19 | 2002-01-28 | 矢崎総業株式会社 | 障害検出方法及び通信システム |
US5948089A (en) * | 1997-09-05 | 1999-09-07 | Sonics, Inc. | Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation |
US6087867A (en) * | 1998-05-29 | 2000-07-11 | Lsi Logic Corporation | Transaction control circuit for synchronizing transactions across asynchronous clock domains |
US6301264B1 (en) | 1998-06-02 | 2001-10-09 | Lsi Logic Corporation | Asynchronous data conversion circuit |
US6105086A (en) * | 1998-06-04 | 2000-08-15 | Lsi Logic Corporation | Data communication circuit and method for buffering data between a shared resource and multiple interfaces |
US6122680A (en) * | 1998-06-18 | 2000-09-19 | Lsi Logic Corporation | Multiple channel data communication buffer with separate single port transmit and receive memories having a unique channel for each communication port and with fixed arbitration |
DE60135828D1 (de) | 2000-01-25 | 2008-10-30 | Aware Inc | System und verfahren zur anwendung von einem lms verfahren zur aktualisierung eines echounterdrückers in einem adsl modem |
US6622183B1 (en) | 2000-03-21 | 2003-09-16 | Lsi Logic Corporation | Data transmission buffer having frame counter feedback for re-transmitting aborted data frames |
US6687255B1 (en) | 2000-03-21 | 2004-02-03 | Lsi Logic Corporation | Data communication circuit having FIFO buffer with frame-in-FIFO generator |
WO2003045033A1 (fr) * | 2001-11-22 | 2003-05-30 | Matsushita Electric Industrial Co., Ltd. | Systeme, appareil, procede d'emission de donnees, et recepteur de donnees |
JP4795361B2 (ja) * | 2005-11-14 | 2011-10-19 | 三菱電機株式会社 | ネットワークユニットおよびこれを用いたプログラマブルコントローラ |
US8452843B2 (en) | 2008-06-02 | 2013-05-28 | Mitsubishi Electric Corporation | Data communication system and data communication device |
CN109785129B (zh) * | 2018-12-14 | 2024-05-28 | 平安证券股份有限公司 | 数据获取方法、装置、设备及计算机可读存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3979733A (en) * | 1975-05-09 | 1976-09-07 | Bell Telephone Laboratories, Incorporated | Digital data communications system packet switch |
US4424565A (en) * | 1981-06-22 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Channel interface circuit with high speed data message header field translation and direct memory access |
US4672543A (en) * | 1982-08-31 | 1987-06-09 | Sharp Kabushiki Kaisha | Data transmission control apparatus in local network systems |
JPS5991527A (ja) * | 1982-11-17 | 1984-05-26 | Hitachi Ltd | バス優先制御方式 |
US4590468A (en) * | 1983-03-10 | 1986-05-20 | Western Digital Corporation | Token access controller protocol and architecture |
JPH0720109B2 (ja) * | 1987-09-09 | 1995-03-06 | 株式会社東芝 | トークンパッシングバス方式を用いたネットワークシステム |
US5001472A (en) * | 1988-02-11 | 1991-03-19 | Datapoint Corporation | Uneven token distribution technique for token based local area network |
AU611068B2 (en) * | 1988-12-20 | 1991-05-30 | Fujitsu Limited | System for internetwork communication between local area networks |
US5020020A (en) * | 1989-04-07 | 1991-05-28 | Digital Equipment Corporation | Computer interconnect system with transmit-abort function |
US5095480A (en) * | 1989-06-16 | 1992-03-10 | Fenner Peter R | Message routing system for shared communication media networks |
US5136580A (en) * | 1990-05-16 | 1992-08-04 | Microcom Systems, Inc. | Apparatus and method for learning and filtering destination and source addresses in a local area network system |
-
1990
- 1990-02-13 JP JP2032108A patent/JP2728760B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-12 DE DE4104601A patent/DE4104601C2/de not_active Expired - Fee Related
- 1991-02-13 KR KR1019910002462A patent/KR950005145B1/ko not_active IP Right Cessation
-
1993
- 1993-11-01 US US08/144,491 patent/US5414813A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2728760B2 (ja) | 1998-03-18 |
KR950005145B1 (ko) | 1995-05-18 |
DE4104601A1 (de) | 1991-08-14 |
US5414813A (en) | 1995-05-09 |
DE4104601C2 (de) | 1993-11-11 |
KR910016168A (ko) | 1991-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03235544A (ja) | データ伝送装置並びに受信データ処理方法 | |
KR920001576B1 (ko) | 토큰패싱 버스 방식을 사용한 네트워크 시스템 | |
US5050165A (en) | Bridge circuit for interconnecting networks | |
JP3645281B2 (ja) | 共用メモリを有するマルチプロセッサ・システム | |
CN102834815B (zh) | 高利用率多分区串行存储器 | |
US4205373A (en) | System and method for accessing memory connected to different bus and requesting subsystem | |
KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
JP4691601B2 (ja) | データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置 | |
US8095740B2 (en) | Method and apparatus for accessing data of a message memory of a communication module | |
JPS6218949B2 (ja) | ||
CN113093658A (zh) | 一种基于EtherCAT的多轴伺服***架构设计方法 | |
JPH05204835A (ja) | コンピュータのバスを周辺装置の制御器に接続するための汎用装置 | |
CN101027634B (zh) | 数据传送机制 | |
US8019961B2 (en) | Method for storing messages in a message memory and message memory | |
CN117076344A (zh) | 数据共享方法、装置、***以及可读存储介质 | |
JP3075809B2 (ja) | データ伝送システムにおける受信データ転送制御装置 | |
JP3169856B2 (ja) | マルチノード情報処理システム | |
JP2622357B2 (ja) | システム相互接続用の走査プログラマブルチェックマトリクス | |
US5163049A (en) | Method for assuring data-string-consistency independent of software | |
JP3077992B2 (ja) | データ伝送装置 | |
JPS6074842A (ja) | ロ−カルエリアネツトワ−ク | |
CN107317735A (zh) | 控制站用网络拓扑装置、方法和仪控*** | |
JPH01157143A (ja) | トークンパッシングバス方式を用いたネットワークシステム | |
KR0174652B1 (ko) | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 | |
Deiss et al. | Applicability of the FASTBUS standard to distributed control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |