JP2001312045A - マスクの形成方法 - Google Patents
マスクの形成方法Info
- Publication number
- JP2001312045A JP2001312045A JP2000133750A JP2000133750A JP2001312045A JP 2001312045 A JP2001312045 A JP 2001312045A JP 2000133750 A JP2000133750 A JP 2000133750A JP 2000133750 A JP2000133750 A JP 2000133750A JP 2001312045 A JP2001312045 A JP 2001312045A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- light
- mask
- film
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 Fogging及びレジスト面積に起因したクロム膜
のエッチングレートの寸法バラツキを、ＬＳＩのパター
ンレイアウトに依存せずに抑制することができるマスク
の形成方法を提供することを目的とする。 【解決手段】（ａ）実パターン領域Ｒと実パターン領域
Ｒ以外の空き領域Ｓとを有する基板１上全面に遮光膜２
を形成し、（ｂ）空き領域Ｓ上の遮光膜２を残存させた
まま実パターン領域Ｒ上の遮光膜２を所定の形状にパタ
ーニングし、（ｃ）その後、実パターン領域Ｒ上のパタ
ーニングされた遮光膜２ａを残存させたまま空き領域Ｓ
上の遮光膜２ｂを除去することからなるマスクの形成方
法。
のエッチングレートの寸法バラツキを、ＬＳＩのパター
ンレイアウトに依存せずに抑制することができるマスク
の形成方法を提供することを目的とする。 【解決手段】（ａ）実パターン領域Ｒと実パターン領域
Ｒ以外の空き領域Ｓとを有する基板１上全面に遮光膜２
を形成し、（ｂ）空き領域Ｓ上の遮光膜２を残存させた
まま実パターン領域Ｒ上の遮光膜２を所定の形状にパタ
ーニングし、（ｃ）その後、実パターン領域Ｒ上のパタ
ーニングされた遮光膜２ａを残存させたまま空き領域Ｓ
上の遮光膜２ｂを除去することからなるマスクの形成方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、マスクの形成方法
に関する。
に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来か
ら、半導体プロセスにおけるフォトリソグラフィ工程で
は、石英基板上に遮光膜としてクロム膜を一定形状で形
成したマスクが一般的に使用されている。クロム膜のパ
ターニングは、通常、クロム膜が形成された石英基板上
にレジストを塗布し、このレジストを電子ビーム（以下
ＥＢと称す）を用いてパターニングするリソグラフィ工
程と、レジストパターンをマスクとして用いてクロム膜
のパターニングするエッチング工程とに大別される。
ら、半導体プロセスにおけるフォトリソグラフィ工程で
は、石英基板上に遮光膜としてクロム膜を一定形状で形
成したマスクが一般的に使用されている。クロム膜のパ
ターニングは、通常、クロム膜が形成された石英基板上
にレジストを塗布し、このレジストを電子ビーム（以下
ＥＢと称す）を用いてパターニングするリソグラフィ工
程と、レジストパターンをマスクとして用いてクロム膜
のパターニングするエッチング工程とに大別される。
【０００３】クロム膜のエッチング工程では、従来から
ウェットエッチングが広く用いられており、現在のマス
クの生産においても主流をなしている。このことは、早
くから工場生産においてドライエッチングが検討・採用
されたウェハプロセスと対象的であり、その原因として
は、以下の２点が挙げられる。
ウェットエッチングが広く用いられており、現在のマス
クの生産においても主流をなしている。このことは、早
くから工場生産においてドライエッチングが検討・採用
されたウェハプロセスと対象的であり、その原因として
は、以下の２点が挙げられる。
【０００４】第１に、マスクの微細化の点において、必
要性が希薄であったことである。つまり、従来、ウェハ
プロセスでのフォトリソグラフィの微細化牽引者は縮小
投影露光装置（以下ステッパと称す）であり、マスクの
マスクパターンはウェハの５倍や１０倍などのルールの
ため微細化対応の必要性が小さかった。第２に、一般
に、ウェットエッチングは等方性エッチングであるため
必ずエッチングシフトが起こるとともに、被エッチング
膜に段差や膜厚バラツキがあると必ずエッチング後のパ
ターン寸法がばらつくこととなる。よって、ウェハプロ
セスではこのようなエッチングシフトやパターン寸法の
ばらつきを防止するためにドライエッチングが検討され
たが、マスク基板上ではウェハプロセスで問題となる段
差や膜厚バラツキがなく、これらの問題を考慮する必要
性が特になかった。
要性が希薄であったことである。つまり、従来、ウェハ
プロセスでのフォトリソグラフィの微細化牽引者は縮小
投影露光装置（以下ステッパと称す）であり、マスクの
マスクパターンはウェハの５倍や１０倍などのルールの
ため微細化対応の必要性が小さかった。第２に、一般
に、ウェットエッチングは等方性エッチングであるため
必ずエッチングシフトが起こるとともに、被エッチング
膜に段差や膜厚バラツキがあると必ずエッチング後のパ
ターン寸法がばらつくこととなる。よって、ウェハプロ
セスではこのようなエッチングシフトやパターン寸法の
ばらつきを防止するためにドライエッチングが検討され
たが、マスク基板上ではウェハプロセスで問題となる段
差や膜厚バラツキがなく、これらの問題を考慮する必要
性が特になかった。
【０００５】しかし、最近徐々に先端品を軸にドライエ
ッチングの必要性・適用が拡大しつつある。これは、第
１に、マスク倍率の４倍化のためである。これは、従来
のフォトリソグラフィ工程でのステッパを用いた方式か
ら、スキャナ方式に移行してきたためであり、スキャナ
方式のために市販されているスキャナ装置はマスク倍率
が全て４倍となっているからである。第２に、ウェハプ
ロセスの微細化が進行するにつれて、露光波長と加工寸
法の逆転現象が生じ、光近接効果補正マスクの需要が拡
大してきたためである。つまり、ウェハ上で、フォトリ
ソグラフィ工程によって露光波長以下の寸法のパターニ
ングを行う場合、レジスト開口からの光の透過量（光強
度）・回折の影響等を正確に調整することが必要とな
る。この調整は、ウェハ上では解像しない微細パターン
を、正確にマスク上に形成することが必要であり、従来
と比較して飛躍的に高い解像度を要する。よって、現在
のマスクにおいて微細化が急務となっているからであ
る。このように、マスクパターン形成についてドライエ
ッチング技術を導入することにより、パターン形状（エ
ッジラフネス、断面形状）の改善、微細パターンの解像
度の向上を実現することができる。
ッチングの必要性・適用が拡大しつつある。これは、第
１に、マスク倍率の４倍化のためである。これは、従来
のフォトリソグラフィ工程でのステッパを用いた方式か
ら、スキャナ方式に移行してきたためであり、スキャナ
方式のために市販されているスキャナ装置はマスク倍率
が全て４倍となっているからである。第２に、ウェハプ
ロセスの微細化が進行するにつれて、露光波長と加工寸
法の逆転現象が生じ、光近接効果補正マスクの需要が拡
大してきたためである。つまり、ウェハ上で、フォトリ
ソグラフィ工程によって露光波長以下の寸法のパターニ
ングを行う場合、レジスト開口からの光の透過量（光強
度）・回折の影響等を正確に調整することが必要とな
る。この調整は、ウェハ上では解像しない微細パターン
を、正確にマスク上に形成することが必要であり、従来
と比較して飛躍的に高い解像度を要する。よって、現在
のマスクにおいて微細化が急務となっているからであ
る。このように、マスクパターン形成についてドライエ
ッチング技術を導入することにより、パターン形状（エ
ッジラフネス、断面形状）の改善、微細パターンの解像
度の向上を実現することができる。
【０００６】現在、マスクのドライエッチングでは、一
般に、塩素又はジクロロメタンと酸素との混合ガスが用
いられている。この場合、被エッチング面積に依存した
エッチングレートの不均一性をいかに緩和するかが、高
精度で均一なクロムパターンを形成するために重要であ
る。
般に、塩素又はジクロロメタンと酸素との混合ガスが用
いられている。この場合、被エッチング面積に依存した
エッチングレートの不均一性をいかに緩和するかが、高
精度で均一なクロムパターンを形成するために重要であ
る。
【０００７】例えば、図５に示すようなクロムパターン
４１を石英基板４０上に形成する場合、石英基板上全面
に形成されたクロム膜の上にレジストパターンを形成
し、このレジストパターンをマスクとしてクロム膜をエ
ッチングによりパターニングする。この際、Ａ、Ｂ、Ｃ
の各領域におけるレジスト面積が異なるため、クロム膜
のエッチングレートに差異が生じ、結果的に、パターニ
ングされたクロムパターンに寸法バラツキが生じる。図
５では、領域Ａのクロムパターンのスペース幅＞領域Ｂ
のスペース幅＞領域Ｃのスペース幅（領域Ａのスペース
幅−領域Ｃのスペース幅＝０．０２μｍ）となる。これ
は、エッチングによってレジストを構成する分子が分解
し、水素イオンを生じ、この水素イオンがクロム膜のエ
ッチングを阻害するためであると考えられている。よっ
て、クロム膜をエッチングする領域周辺のレジスト面積
が大きいほど、水素イオンの発生量が多くなり、クロム
膜のエッチングレートが低下する。
４１を石英基板４０上に形成する場合、石英基板上全面
に形成されたクロム膜の上にレジストパターンを形成
し、このレジストパターンをマスクとしてクロム膜をエ
ッチングによりパターニングする。この際、Ａ、Ｂ、Ｃ
の各領域におけるレジスト面積が異なるため、クロム膜
のエッチングレートに差異が生じ、結果的に、パターニ
ングされたクロムパターンに寸法バラツキが生じる。図
５では、領域Ａのクロムパターンのスペース幅＞領域Ｂ
のスペース幅＞領域Ｃのスペース幅（領域Ａのスペース
幅−領域Ｃのスペース幅＝０．０２μｍ）となる。これ
は、エッチングによってレジストを構成する分子が分解
し、水素イオンを生じ、この水素イオンがクロム膜のエ
ッチングを阻害するためであると考えられている。よっ
て、クロム膜をエッチングする領域周辺のレジスト面積
が大きいほど、水素イオンの発生量が多くなり、クロム
膜のエッチングレートが低下する。
【０００８】また、図６に示すような一般的なステッパ
又はスキャナ用のポジ型レジストパターン５０をマスク
として用いてクロム膜５１をエッチングする場合におい
ても、単位セル（チップ）周辺に存在するレジスト膜５
２の面積の差異により、Ｄ、Ｅ、Ｆの各領域において、
パターニングされたクロム膜のライン幅に寸法バラツキ
が生じる。図６においては、領域Ｆのライン幅＞領域Ｅ
のライン幅＞領域Ｄのライン幅となる。このように、レ
ジストパターンの形状（レジスト面積）に起因したクロ
ム膜のエッチングレートのバラツキがクロムパターンの
寸法精度を劣化させる原因となっていることから、高寸
法精度の光近接効果補正マスクを形成するためには、こ
れを低減又は防止することが必要である。
又はスキャナ用のポジ型レジストパターン５０をマスク
として用いてクロム膜５１をエッチングする場合におい
ても、単位セル（チップ）周辺に存在するレジスト膜５
２の面積の差異により、Ｄ、Ｅ、Ｆの各領域において、
パターニングされたクロム膜のライン幅に寸法バラツキ
が生じる。図６においては、領域Ｆのライン幅＞領域Ｅ
のライン幅＞領域Ｄのライン幅となる。このように、レ
ジストパターンの形状（レジスト面積）に起因したクロ
ム膜のエッチングレートのバラツキがクロムパターンの
寸法精度を劣化させる原因となっていることから、高寸
法精度の光近接効果補正マスクを形成するためには、こ
れを低減又は防止することが必要である。
【０００９】そこで、ドライエッチングレート補正用の
ダミーパターンをチップ領域の外周に設けることによ
り、レジスト面積に起因するクロム膜のエッチングレー
トのバラツキを防止する方法が提案されている（特開平
８−２３４４１０号公報）。この方法によれば、チップ
内において、例えば、図６に示すような周辺領域Ｅ、Ｆ
と中心領域Ｄとにおけるクロムパターンの寸法バラツキ
を低減することができる。その一方、図５に示したよう
なチップ内のクロムパターンのレイアウトに依存した寸
法バラツキは低減できないという課題を有する。
ダミーパターンをチップ領域の外周に設けることによ
り、レジスト面積に起因するクロム膜のエッチングレー
トのバラツキを防止する方法が提案されている（特開平
８−２３４４１０号公報）。この方法によれば、チップ
内において、例えば、図６に示すような周辺領域Ｅ、Ｆ
と中心領域Ｄとにおけるクロムパターンの寸法バラツキ
を低減することができる。その一方、図５に示したよう
なチップ内のクロムパターンのレイアウトに依存した寸
法バラツキは低減できないという課題を有する。
【００１０】また、実パターンと同程度のパターン幅を
有するダミーパターンを半導体チップ内に配置する方法
が提案されている（特開平９−３１１４３２号公報）。
これにより、半導体チップ内におけるパターン疎密の差
を緩和して、得られるパターンの寸法バラツキを低減す
ることができる。しかし、この方法は、半導体チップに
対するものであり、マスクを形成するためには、図６に
示したように、チップ周辺に広大なレジスト膜５２が残
存するため、周辺領域Ｅ、Ｆと中心領域Ｄとにおけるク
ロムパターンの寸法バラツキを低減することができない
という課題を有する。
有するダミーパターンを半導体チップ内に配置する方法
が提案されている（特開平９−３１１４３２号公報）。
これにより、半導体チップ内におけるパターン疎密の差
を緩和して、得られるパターンの寸法バラツキを低減す
ることができる。しかし、この方法は、半導体チップに
対するものであり、マスクを形成するためには、図６に
示したように、チップ周辺に広大なレジスト膜５２が残
存するため、周辺領域Ｅ、Ｆと中心領域Ｄとにおけるク
ロムパターンの寸法バラツキを低減することができない
という課題を有する。
【００１１】さらに別の方法として、図７に示すよう
に、クロム膜を、Ｃｌ2ガスにＨ2、ＨＣｌ等のガスを添
加した混合ガスを用いてドライエッチングする方法が提
案されている（Photomask Japan '99 Proceeding 137
p）。この方法によれば、水素イオンをエッチングガス
に供給することにより、クロムエッチングレートは全体
として低下するが、クロムエッチングを阻害する水素イ
オンの滞留濃度をマスク面内で均一とし、面内のエッチ
ングレートを均一にすることができ、よって、パターニ
ングされたクロムパターン幅の寸法バラツキを低減する
ことができる。しかし、図７に示すように、最適化され
たエッチングガスを用いても、なおクロムパターン幅の
寸法バラツキが生じている。これは、クロム膜をパター
ニングするための使用するポジ型レジストパターン形成
する際に、すでにレジストパターンに寸法バラツキが生
じていたためと考えられる。つまり、ＥＢを用いたリソ
グラフィ工程において、レジスト膜に入射した電子の二
次反射電子がＥＢ光学系で反射して再度レジスト膜に入
射するFoggingとよばれる現象が生じる。このため、得
られるレジストパターンの形状によって、レジストの露
光にバラツキが生じ、ひいてはレジストパターンの寸法
バラツキを招く。例えば、図５のクロムパターンに対応
するレジストパターンを形成する場合には、露光される
レジスト面積が広い領域Ａでは、Foggingによる再反射
電子量も多くなるため、領域Ｂと比較してレジストパタ
ーンのスペース幅が大きくなる。このFoggingは、原理
的にはＥＢ露光装置の加速電圧、露光量に応じて増幅さ
れる傾向にあり、現在の市販の装置では、この現象をハ
ードウェアにおいて完全に抑制できないのが現状であ
る。また、Foggingによる寸法バラツキは、レジスト面
積に起因したクロム膜のエッチングレートの寸法バラツ
キと同じ方向に作用するため、寸法バラツキの低減は困
難である。本発明は上記課題に鑑みなされたものであ
り、Fogging及びレジスト面積に起因したクロム膜のエ
ッチングレートの寸法バラツキを、ＬＳＩのパターンレ
イアウトに依存せずに抑制することができるマスクの形
成方法を提供することを目的とする。
に、クロム膜を、Ｃｌ2ガスにＨ2、ＨＣｌ等のガスを添
加した混合ガスを用いてドライエッチングする方法が提
案されている（Photomask Japan '99 Proceeding 137
p）。この方法によれば、水素イオンをエッチングガス
に供給することにより、クロムエッチングレートは全体
として低下するが、クロムエッチングを阻害する水素イ
オンの滞留濃度をマスク面内で均一とし、面内のエッチ
ングレートを均一にすることができ、よって、パターニ
ングされたクロムパターン幅の寸法バラツキを低減する
ことができる。しかし、図７に示すように、最適化され
たエッチングガスを用いても、なおクロムパターン幅の
寸法バラツキが生じている。これは、クロム膜をパター
ニングするための使用するポジ型レジストパターン形成
する際に、すでにレジストパターンに寸法バラツキが生
じていたためと考えられる。つまり、ＥＢを用いたリソ
グラフィ工程において、レジスト膜に入射した電子の二
次反射電子がＥＢ光学系で反射して再度レジスト膜に入
射するFoggingとよばれる現象が生じる。このため、得
られるレジストパターンの形状によって、レジストの露
光にバラツキが生じ、ひいてはレジストパターンの寸法
バラツキを招く。例えば、図５のクロムパターンに対応
するレジストパターンを形成する場合には、露光される
レジスト面積が広い領域Ａでは、Foggingによる再反射
電子量も多くなるため、領域Ｂと比較してレジストパタ
ーンのスペース幅が大きくなる。このFoggingは、原理
的にはＥＢ露光装置の加速電圧、露光量に応じて増幅さ
れる傾向にあり、現在の市販の装置では、この現象をハ
ードウェアにおいて完全に抑制できないのが現状であ
る。また、Foggingによる寸法バラツキは、レジスト面
積に起因したクロム膜のエッチングレートの寸法バラツ
キと同じ方向に作用するため、寸法バラツキの低減は困
難である。本発明は上記課題に鑑みなされたものであ
り、Fogging及びレジスト面積に起因したクロム膜のエ
ッチングレートの寸法バラツキを、ＬＳＩのパターンレ
イアウトに依存せずに抑制することができるマスクの形
成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、実パタ
ーン領域と該実パターン領域以外の空き領域とを有する
基板上全面に遮光膜を形成し、前記空き領域上の遮光膜
を残存させたまま実パターン領域上の遮光膜を所定の形
状にパターニングし、その後、前記実パターン領域上の
パターニングされた遮光膜を残存させたまま前記空き領
域上の遮光膜を除去することからなるマスクの形成方法
が提供される。
ーン領域と該実パターン領域以外の空き領域とを有する
基板上全面に遮光膜を形成し、前記空き領域上の遮光膜
を残存させたまま実パターン領域上の遮光膜を所定の形
状にパターニングし、その後、前記実パターン領域上の
パターニングされた遮光膜を残存させたまま前記空き領
域上の遮光膜を除去することからなるマスクの形成方法
が提供される。
【００１３】
【発明の実施の形態】本発明のマスクの形成方法におい
ては、まず、工程（ａ）において、実パターン領域とこ
の実パターン領域以外の空き領域とを有する基板上全面
に遮光膜を形成する。本発明において使用することがで
きる基板は、この基板をマスク基板としてフォトリソグ
ラフィ工程において使用した場合に露光光を透過させる
ことができるものであれば特に限定されるものではな
く、例えば、石英基板等が挙げられる。また、この基板
の厚さは、用いる材料等により異なるが、例えば、０．
２５インチ程度以上が挙げられる。基板は、後工程にお
いて、少なくとも、実パターンが形成される実パターン
領域と、この実パターンが形成される領域以外の空き領
域とを有している。ここで、実パターンとは、本来の必
要のために実際に形成されるパターンを意味する。ま
た、空き領域とは、通常、単位セルにおいて、実パター
ンが形成されていない領域を意味する。なお、基板は、
上記領域の他に、基板のフィールド領域外の外周に位置
する外周領域や、ダイシングラインとなるセル間領域等
を含んでいてもよい。
ては、まず、工程（ａ）において、実パターン領域とこ
の実パターン領域以外の空き領域とを有する基板上全面
に遮光膜を形成する。本発明において使用することがで
きる基板は、この基板をマスク基板としてフォトリソグ
ラフィ工程において使用した場合に露光光を透過させる
ことができるものであれば特に限定されるものではな
く、例えば、石英基板等が挙げられる。また、この基板
の厚さは、用いる材料等により異なるが、例えば、０．
２５インチ程度以上が挙げられる。基板は、後工程にお
いて、少なくとも、実パターンが形成される実パターン
領域と、この実パターンが形成される領域以外の空き領
域とを有している。ここで、実パターンとは、本来の必
要のために実際に形成されるパターンを意味する。ま
た、空き領域とは、通常、単位セルにおいて、実パター
ンが形成されていない領域を意味する。なお、基板は、
上記領域の他に、基板のフィールド領域外の外周に位置
する外周領域や、ダイシングラインとなるセル間領域等
を含んでいてもよい。
【００１４】基板上の全面の形成される遮光膜は、上記
のように、フォトリソグラフィ工程において使用した場
合に、所望の膜厚で露光光を完全に又はほぼ完全に遮光
することができるものであれば特に限定されるものでは
なく、金属又は合金膜、ハーフトーン膜（例えば、Ｍｏ
ＳｉＯｘＮｙ（ｘ、ｙは０以上、１以下）等）又はこれ
らの積層膜等が挙げられる。なかでも、クロム膜が好ま
しい。遮光膜は、公知の方法、例えば、スパッタリング
法、蒸着法、ＥＢ蒸着法等種々の方法により形成するこ
とができる。遮光膜の膜厚は、露光光を完全に又はほぼ
完全に遮光することができれば特に限定されるものでは
なく、例えば、５０〜１２０ｎｍ程度が挙げられる。
のように、フォトリソグラフィ工程において使用した場
合に、所望の膜厚で露光光を完全に又はほぼ完全に遮光
することができるものであれば特に限定されるものでは
なく、金属又は合金膜、ハーフトーン膜（例えば、Ｍｏ
ＳｉＯｘＮｙ（ｘ、ｙは０以上、１以下）等）又はこれ
らの積層膜等が挙げられる。なかでも、クロム膜が好ま
しい。遮光膜は、公知の方法、例えば、スパッタリング
法、蒸着法、ＥＢ蒸着法等種々の方法により形成するこ
とができる。遮光膜の膜厚は、露光光を完全に又はほぼ
完全に遮光することができれば特に限定されるものでは
なく、例えば、５０〜１２０ｎｍ程度が挙げられる。
【００１５】次いで、工程（ｂ）において、空き領域上
の遮光膜を残存させたまま実パターン領域上の遮光膜を
所定の形状にパターニングする。ここで、所定形状と
は、実パターン領域においては、遮光膜が実パターンと
して機能するような完全な実パターン形状であることが
好ましい。ただし、実パターンの形状、実パターン領域
・大きさの位置及び空き領域の位置・大きさ等によって
は、完全な実パターン形状でなく、これに近い形状であ
ってもよい。なお、実パターンの形状は、特に限定され
るものではなく、パターンのＬ／Ｓ、長さ、パターン密
度等は、最終的に得ようとする半導体装置等の特性に応
じて適宜設定することができる。
の遮光膜を残存させたまま実パターン領域上の遮光膜を
所定の形状にパターニングする。ここで、所定形状と
は、実パターン領域においては、遮光膜が実パターンと
して機能するような完全な実パターン形状であることが
好ましい。ただし、実パターンの形状、実パターン領域
・大きさの位置及び空き領域の位置・大きさ等によって
は、完全な実パターン形状でなく、これに近い形状であ
ってもよい。なお、実パターンの形状は、特に限定され
るものではなく、パターンのＬ／Ｓ、長さ、パターン密
度等は、最終的に得ようとする半導体装置等の特性に応
じて適宜設定することができる。
【００１６】また、空き領域上に残存させる遮光膜は、
その端部（縁部）が実パターン領域から一定間隔離れ
て、空き領域上全面に残存させることが好ましいが、実
パターンの形状、実パターン領域の位置・大きさ及び空
き領域の位置・大きさ等によっては、空き領域上におけ
る全部の遮光膜を残存させずに、所定の形状にパターニ
ングすることにより遮光膜の一部のみを残存させてもよ
い。なお、空き領域自体のサイズ、形状等は、特に限定
されるものではなく、空き領域上に残存させる遮光膜の
端部（縁部）と実パターン領域との間隔は、ＥＢアライ
メントマージンを考慮して決定することができ、例え
ば、１〜５μｍ程度、１〜３μｍ程度、特に、ＥＢアラ
イメントマージンが±０．５μｍ程度である場合には、
その２倍程度、つまり２μｍ程度が適当である。
その端部（縁部）が実パターン領域から一定間隔離れ
て、空き領域上全面に残存させることが好ましいが、実
パターンの形状、実パターン領域の位置・大きさ及び空
き領域の位置・大きさ等によっては、空き領域上におけ
る全部の遮光膜を残存させずに、所定の形状にパターニ
ングすることにより遮光膜の一部のみを残存させてもよ
い。なお、空き領域自体のサイズ、形状等は、特に限定
されるものではなく、空き領域上に残存させる遮光膜の
端部（縁部）と実パターン領域との間隔は、ＥＢアライ
メントマージンを考慮して決定することができ、例え
ば、１〜５μｍ程度、１〜３μｍ程度、特に、ＥＢアラ
イメントマージンが±０．５μｍ程度である場合には、
その２倍程度、つまり２μｍ程度が適当である。
【００１７】この工程においては、基板のフィールド領
域外の外周領域やセル間領域においても、遮光膜を残存
させておくことが好ましい。遮光膜をパターニングする
方法は、公知の方法、例えば、フォトリソグラフィ及び
エッチング工程によって行うことができる。例えば、ま
ず、フォトリソグラフィ工程において、当該分野におい
て公知のポジ型及びネガ型のいずれかのレジストを遮光
膜の上に塗布し、ＥＢ露光装置、レーザー露光装置等の
公知の露光装置を用いて露光し、現像等することにより
レジストマスクを形成し、このレジストマスクを用い
て、遮光膜をエッチング工程に付す方法が挙げられる。
露光は、一括露光でもよいし、描画露光でもよい。
域外の外周領域やセル間領域においても、遮光膜を残存
させておくことが好ましい。遮光膜をパターニングする
方法は、公知の方法、例えば、フォトリソグラフィ及び
エッチング工程によって行うことができる。例えば、ま
ず、フォトリソグラフィ工程において、当該分野におい
て公知のポジ型及びネガ型のいずれかのレジストを遮光
膜の上に塗布し、ＥＢ露光装置、レーザー露光装置等の
公知の露光装置を用いて露光し、現像等することにより
レジストマスクを形成し、このレジストマスクを用い
て、遮光膜をエッチング工程に付す方法が挙げられる。
露光は、一括露光でもよいし、描画露光でもよい。
【００１８】レジストマスクは、例えば、まず、実パタ
ーンのオリジナルデータを準備し、このオリジナルデー
タにプラスのリサイズを行い、得られたリサイズデータ
をリバース処理してダミーパターンデータを得、ダミー
パターンデータと実パターンのオリジナルデータとをＯ
Ｒ演算することにより得られたデータに対応させて、形
成することができる。リサイズ量は、ＥＢアライメント
マージン等を考慮して適宜調整することができ、例え
ば、０．５〜５μｍ程度、１〜３μｍ程度等が挙げられ
る。なお、オリジナルデータのプラスのリサイズによ
り、リサイズ量が実パターンのスペース幅を超えた個所
は、パターン同士をオーバーラップさせて一つの矩形パ
ターンを示すデータとする。また、上記以外の方法で
も、当該分野で公知の方法により適宜形成することがで
きる。エッチングは、ＲＩＥ等のドライエッチングが好
ましい。この場合のエッチング条件は、レジストマスク
の膜厚、レジストの種類、遮光膜の種類、膜厚、ドライ
エッチングの種類等により適宜選択することができる。
この際のパターニングは、マスクにおける実パターンを
決定するものであり、高精度に行うことが好ましい。
ーンのオリジナルデータを準備し、このオリジナルデー
タにプラスのリサイズを行い、得られたリサイズデータ
をリバース処理してダミーパターンデータを得、ダミー
パターンデータと実パターンのオリジナルデータとをＯ
Ｒ演算することにより得られたデータに対応させて、形
成することができる。リサイズ量は、ＥＢアライメント
マージン等を考慮して適宜調整することができ、例え
ば、０．５〜５μｍ程度、１〜３μｍ程度等が挙げられ
る。なお、オリジナルデータのプラスのリサイズによ
り、リサイズ量が実パターンのスペース幅を超えた個所
は、パターン同士をオーバーラップさせて一つの矩形パ
ターンを示すデータとする。また、上記以外の方法で
も、当該分野で公知の方法により適宜形成することがで
きる。エッチングは、ＲＩＥ等のドライエッチングが好
ましい。この場合のエッチング条件は、レジストマスク
の膜厚、レジストの種類、遮光膜の種類、膜厚、ドライ
エッチングの種類等により適宜選択することができる。
この際のパターニングは、マスクにおける実パターンを
決定するものであり、高精度に行うことが好ましい。
【００１９】工程（ｃ）において、実パターン領域上の
パターニングされた遮光膜を残存させたまま空き領域上
の遮光膜を除去する。ここでの遮光膜の除去は、空き領
域上においては完全に行うことが必要である。また、実
パターン領域上においては、先の工程でパターニングさ
れた遮光膜が、実パターンに完全に対応するものであれ
ば、この工程においては、そのすべてを残存させること
が必要である。一方、実パターンに近い形状であるがさ
らにパターニングが必要であれば、この工程において、
実パターンに完全に対応させるために、その大部分を残
存させたまま、一部のみを除去してもよい。なお、この
際、基板の外周領域やセル間領域においても、遮光膜を
残存させておくことが好ましい。空き領域上の遮光膜を
除去する方法は、公知の方法、例えば、フォトリソグラ
フィ及びエッチング工程によって行うことができる。例
えば、まず、フォトリソグラフィ工程において、当該分
野において公知のポジ型及びネガ型のいずれかのレジス
トを遮光膜の上に塗布し、ＥＢ露光装置、レーザー露光
装置等の公知の露光装置を用いて露光し、現像等するこ
とによりレジストマスクを形成し、このレジストマスク
を用いて、遮光膜をエッチング工程に付す方法が挙げら
れる。露光は、一括露光でもよいし、描画露光でもよ
い。
パターニングされた遮光膜を残存させたまま空き領域上
の遮光膜を除去する。ここでの遮光膜の除去は、空き領
域上においては完全に行うことが必要である。また、実
パターン領域上においては、先の工程でパターニングさ
れた遮光膜が、実パターンに完全に対応するものであれ
ば、この工程においては、そのすべてを残存させること
が必要である。一方、実パターンに近い形状であるがさ
らにパターニングが必要であれば、この工程において、
実パターンに完全に対応させるために、その大部分を残
存させたまま、一部のみを除去してもよい。なお、この
際、基板の外周領域やセル間領域においても、遮光膜を
残存させておくことが好ましい。空き領域上の遮光膜を
除去する方法は、公知の方法、例えば、フォトリソグラ
フィ及びエッチング工程によって行うことができる。例
えば、まず、フォトリソグラフィ工程において、当該分
野において公知のポジ型及びネガ型のいずれかのレジス
トを遮光膜の上に塗布し、ＥＢ露光装置、レーザー露光
装置等の公知の露光装置を用いて露光し、現像等するこ
とによりレジストマスクを形成し、このレジストマスク
を用いて、遮光膜をエッチング工程に付す方法が挙げら
れる。露光は、一括露光でもよいし、描画露光でもよ
い。
【００２０】レジストマスクは、例えば、まず、実パタ
ーンのオリジナルデータを準備し、実パターンのオリジ
ナルデータにプラスのリサイズを行い、得られたリサイ
ズデータをリバース処理してダミーパターンデータを
得、ダミーパターンデータにプラスのリサイズ処理を行
うことにより得られたデータに対応させて形成すること
ができる。リサイズ量は、ＥＢアライメントマージン等
を考慮して適宜調整することができ、例えば、０．５〜
５μｍ程度、１〜３μｍ程度等が挙げられる。また、実
パターンの形状によっては、実パターンのオリジナルデ
ータをリバース処理することにより得られたデータに対
応させて形成することもできる。さらに、上記以外の方
法でも、当該分野で公知の方法により適宜形成すること
ができる。また、エッチングは、ＲＩＥ等のドライエッ
チングが好ましい。この場合のエッチングは、実パター
ンのパターニングのためではなく、空き領域に形成され
た、いわゆるダミーパターンの除去を目的とするもので
あり、その条件は、基板表面にダメージや段差を与えな
ければ、マスクを構成するレジストの膜厚、種類、遮光
膜の種類、膜厚、ドライエッチングの種類等により適宜
選択することができる。この際のパターニングは、実パ
ターンの寸法精度に影響しないものであり、上記の露光
と比較して高解像、高寸法精度を必要としない。ただ
し、ＥＢ露光装置の場合、チャージアップの問題が生じ
るため、レジスト上に有機導電膜を形成することが好ま
しい。有機導電膜としては、例えば、昭和電工製エスペ
ーサー１００等が挙げられ、その膜厚として、例えば、
１０〜３０ｎｍ程度が挙げられる。
ーンのオリジナルデータを準備し、実パターンのオリジ
ナルデータにプラスのリサイズを行い、得られたリサイ
ズデータをリバース処理してダミーパターンデータを
得、ダミーパターンデータにプラスのリサイズ処理を行
うことにより得られたデータに対応させて形成すること
ができる。リサイズ量は、ＥＢアライメントマージン等
を考慮して適宜調整することができ、例えば、０．５〜
５μｍ程度、１〜３μｍ程度等が挙げられる。また、実
パターンの形状によっては、実パターンのオリジナルデ
ータをリバース処理することにより得られたデータに対
応させて形成することもできる。さらに、上記以外の方
法でも、当該分野で公知の方法により適宜形成すること
ができる。また、エッチングは、ＲＩＥ等のドライエッ
チングが好ましい。この場合のエッチングは、実パター
ンのパターニングのためではなく、空き領域に形成され
た、いわゆるダミーパターンの除去を目的とするもので
あり、その条件は、基板表面にダメージや段差を与えな
ければ、マスクを構成するレジストの膜厚、種類、遮光
膜の種類、膜厚、ドライエッチングの種類等により適宜
選択することができる。この際のパターニングは、実パ
ターンの寸法精度に影響しないものであり、上記の露光
と比較して高解像、高寸法精度を必要としない。ただ
し、ＥＢ露光装置の場合、チャージアップの問題が生じ
るため、レジスト上に有機導電膜を形成することが好ま
しい。有機導電膜としては、例えば、昭和電工製エスペ
ーサー１００等が挙げられ、その膜厚として、例えば、
１０〜３０ｎｍ程度が挙げられる。
【００２１】本発明のマスクの形成方法においては、上
記の工程の前、中、後に、通常のマスク形成工程で行う
ような処理、例えば、プレベーク（例えば、大気中、ホ
ットプレート上で、１９０℃程度／１５分間程度）、ポ
ストペーク（例えば、大気中、ホットプレート上で、１
００℃程度／１５分間程度）等の熱処理等を行ってもよ
い。以下に、本発明のマスクの形成方法の一実施例を図
面に基いて説明する。
記の工程の前、中、後に、通常のマスク形成工程で行う
ような処理、例えば、プレベーク（例えば、大気中、ホ
ットプレート上で、１９０℃程度／１５分間程度）、ポ
ストペーク（例えば、大気中、ホットプレート上で、１
００℃程度／１５分間程度）等の熱処理等を行ってもよ
い。以下に、本発明のマスクの形成方法の一実施例を図
面に基いて説明する。
【００２２】マスクの形成 まず、図１（ａ）に示したように、膜厚５０〜１２０ｎ
ｍ程度のクロム膜２が形成された石英製のマスク基板１
上全面に膜厚１５０〜５００ｎｍ程度のポジ型のレジス
ト膜３を形成し、レジスト膜３に第１露光を行う。第１
露光は、例えば、ＥＢ露光装置を用いて、加速電圧１０
ｋＶ、露光量６．０〜８．０μＣ／ｃｍ 2の条件で、実
パターン領域Ｒにおいて実パターンを、実パターン領域
以外の領域である空き領域Ｓにおいて、実パターンから
所定間隔離れてダミーパターンを形成できるように行
う。具体的には、後述するように、図２（ｄ）に示した
データを用いて行う。この第１露光では、空き領域Ｓに
ダミーパターンを形成できるように露光するため、パタ
ーン疎密に起因するFogging現象の大小によるレジスト
パターンの寸法バラツキは生じない。
ｍ程度のクロム膜２が形成された石英製のマスク基板１
上全面に膜厚１５０〜５００ｎｍ程度のポジ型のレジス
ト膜３を形成し、レジスト膜３に第１露光を行う。第１
露光は、例えば、ＥＢ露光装置を用いて、加速電圧１０
ｋＶ、露光量６．０〜８．０μＣ／ｃｍ 2の条件で、実
パターン領域Ｒにおいて実パターンを、実パターン領域
以外の領域である空き領域Ｓにおいて、実パターンから
所定間隔離れてダミーパターンを形成できるように行
う。具体的には、後述するように、図２（ｄ）に示した
データを用いて行う。この第１露光では、空き領域Ｓに
ダミーパターンを形成できるように露光するため、パタ
ーン疎密に起因するFogging現象の大小によるレジスト
パターンの寸法バラツキは生じない。
【００２３】次に、図１（ｂ）に示したように、レジス
ト膜３を公知の方法で現像することにより、実パターン
領域Ｒにおいて実パターンに対応するレジストパターン
３ａ、空き領域Ｓにおいてダミーパターンに対応するレ
ジストパターン３ｂを形成する。その後、レジストパタ
ーン３ａ、３ｂの脱ガスのため熱処理（ポストベーク）
を行う。ポストペークは、大気中、ホットプレート上
で、１００℃にて、１５分間程度を行う。
ト膜３を公知の方法で現像することにより、実パターン
領域Ｒにおいて実パターンに対応するレジストパターン
３ａ、空き領域Ｓにおいてダミーパターンに対応するレ
ジストパターン３ｂを形成する。その後、レジストパタ
ーン３ａ、３ｂの脱ガスのため熱処理（ポストベーク）
を行う。ポストペークは、大気中、ホットプレート上
で、１００℃にて、１５分間程度を行う。
【００２４】次いで、レジストパターン３ａ、３ｂをマ
スクとして用いてクロム膜２をドライエッチングにより
パターニングし、図１（ｃ）に示したように、実パター
ン領域Ｒにおいて実パターン２ａ、空き領域Ｓにおいて
ダミーパターン２ｂを形成する。ドライエッチングは、
ＲＩＥ法により、Ｃｌ2とＯ2ガスを用い、パワー３００
Ｗ、圧力２５Ｐａの条件で行う。この際、空き領域Ｓに
ダミーパターン２ｂが存在するため、各実パターン２ａ
周辺におけるレジスト面積の差が大幅に低減されてお
り、クロム膜のエッチングレートの差が低減され、その
結果、クロムパターンの寸法バラツキを抑制することが
できる。なお、マスク基板１の外周にも、実パターン２
ａ及びダミーパターン２ｂの形成と同時にクロム膜によ
るパターン（図示せず）を形成しておく。
スクとして用いてクロム膜２をドライエッチングにより
パターニングし、図１（ｃ）に示したように、実パター
ン領域Ｒにおいて実パターン２ａ、空き領域Ｓにおいて
ダミーパターン２ｂを形成する。ドライエッチングは、
ＲＩＥ法により、Ｃｌ2とＯ2ガスを用い、パワー３００
Ｗ、圧力２５Ｐａの条件で行う。この際、空き領域Ｓに
ダミーパターン２ｂが存在するため、各実パターン２ａ
周辺におけるレジスト面積の差が大幅に低減されてお
り、クロム膜のエッチングレートの差が低減され、その
結果、クロムパターンの寸法バラツキを抑制することが
できる。なお、マスク基板１の外周にも、実パターン２
ａ及びダミーパターン２ｂの形成と同時にクロム膜によ
るパターン（図示せず）を形成しておく。
【００２５】続いて、図１（ｄ）に示したように、得ら
れた実パターン２ａ及びダミーパターン２ｂの上に、膜
厚５００ｎｍ程度のレジスト膜４を再度形成し、さらに
その上に導電膜５として膜厚２０ｎｍ程度の膜を形成す
る。次に、導電膜５及びレジスト膜４に第２露光を行
う。第２露光は、ＥＢ露光装置を用いて、加速電圧１０
ｋＶ、露光量２．８〜６．０μＣ／ｃｍ2の条件によ
り、ダミーパターン２ｂが形成された空き領域Ｓに開口
を有し、実パターン領域Ｒにおいて実パターンを被覆す
るパターンを形成できるように行う。具体的には、後述
するように、図２（ｅ）に示したデータを用いて行う。
れた実パターン２ａ及びダミーパターン２ｂの上に、膜
厚５００ｎｍ程度のレジスト膜４を再度形成し、さらに
その上に導電膜５として膜厚２０ｎｍ程度の膜を形成す
る。次に、導電膜５及びレジスト膜４に第２露光を行
う。第２露光は、ＥＢ露光装置を用いて、加速電圧１０
ｋＶ、露光量２．８〜６．０μＣ／ｃｍ2の条件によ
り、ダミーパターン２ｂが形成された空き領域Ｓに開口
を有し、実パターン領域Ｒにおいて実パターンを被覆す
るパターンを形成できるように行う。具体的には、後述
するように、図２（ｅ）に示したデータを用いて行う。
【００２６】次いで、図１（ｅ）に示したように、導電
膜５のみを純水スプレーにより剥離し、続いてレジスト
膜４を現像することにより、実パターン２ａのみを覆う
レジストパターン４ａを形成する。その後、レジストパ
ターン４ａの脱ガスのため熱処理を行う。ここでの熱処
理は、大気中、ホットプレート上で、１００℃にて１５
分間程度行う。
膜５のみを純水スプレーにより剥離し、続いてレジスト
膜４を現像することにより、実パターン２ａのみを覆う
レジストパターン４ａを形成する。その後、レジストパ
ターン４ａの脱ガスのため熱処理を行う。ここでの熱処
理は、大気中、ホットプレート上で、１００℃にて１５
分間程度行う。
【００２７】続いて、図１（ｆ）に示したように、レジ
ストパターン４ａをマスクにしてダミーパターン２ｂを
完全にエッチング除去する。この際のエッチングは、マ
スク形成のためのパターニングではなく、空き領域Ｓに
おけるダミーパターンを除去するために行う。よって、
このエッチングによりマスク基板１に段差を生じないよ
うに、例えば、ＲＩＥ法で、Ｃｌ2を８０ｓｃｃｍ、Ｏ2
を２０ｓｃｃｍとするエッチングガスを用い、パワー８
０Ｗ、圧力６．８Ｐａの条件で行う。これにより、マス
クの形成を完了する。
ストパターン４ａをマスクにしてダミーパターン２ｂを
完全にエッチング除去する。この際のエッチングは、マ
スク形成のためのパターニングではなく、空き領域Ｓに
おけるダミーパターンを除去するために行う。よって、
このエッチングによりマスク基板１に段差を生じないよ
うに、例えば、ＲＩＥ法で、Ｃｌ2を８０ｓｃｃｍ、Ｏ2
を２０ｓｃｃｍとするエッチングガスを用い、パワー８
０Ｗ、圧力６．８Ｐａの条件で行う。これにより、マス
クの形成を完了する。
【００２８】ダミーパターンデータの形成 ダミーパターンデータは、米国ＥＴＥＣ社製のＭＥＢＥ
Ｓフォーマットデータ（マスク用ＥＢ露光データ）を用
いて、以下のような演算処理を行うことにより、図２
（ａ）に示したように、単位セル１０（例えば、サイズ
数１０ｍｍ×数１０ｍｍ）に、実パターン１１ａ（１本
のパターンの線幅０．７μｍ、長さ数μｍ〜数１００μ
ｍ、パターンのスペース幅０．７μｍ）を形成する。ま
ず、マスクパターンとして、図２（ａ）に示すような実
パターン１１ａを単位セル１０において形成する場合、
図２（ａ）の実パターン１１ａを示すオリジナルデータ
に、プラスのリサイズ処理を行う（図２（ｂ））。リサ
イズ量が実パターン１１ａのスペース幅を超えた個所
は、パターン同士が接触又はオーバーラップし、一つの
矩形パターン１２を示すデータとなる。次いで、得られ
たリサイズデータをリバース処理する（図２（ｃ））。
これにより、ダミーパターン１１ｂを示すデータを得
る。得られたダミーパターン１１ｂを示すデータと実パ
ターン１１ａを示すオリジナルデータとをＯＲ演算する
（図２（ｄ））。得られたデータが、第１露光に用いら
れる。例えば、上記のように、第１露光において、ポジ
型のレジスト膜が用いられる場合には、図２（ｄ）に示
すデータを用いて、リバース露光することにより、ダミ
ーパターン１１ｂと実パターン１１ａとの領域にレジス
トパターンを配置させることができる。
Ｓフォーマットデータ（マスク用ＥＢ露光データ）を用
いて、以下のような演算処理を行うことにより、図２
（ａ）に示したように、単位セル１０（例えば、サイズ
数１０ｍｍ×数１０ｍｍ）に、実パターン１１ａ（１本
のパターンの線幅０．７μｍ、長さ数μｍ〜数１００μ
ｍ、パターンのスペース幅０．７μｍ）を形成する。ま
ず、マスクパターンとして、図２（ａ）に示すような実
パターン１１ａを単位セル１０において形成する場合、
図２（ａ）の実パターン１１ａを示すオリジナルデータ
に、プラスのリサイズ処理を行う（図２（ｂ））。リサ
イズ量が実パターン１１ａのスペース幅を超えた個所
は、パターン同士が接触又はオーバーラップし、一つの
矩形パターン１２を示すデータとなる。次いで、得られ
たリサイズデータをリバース処理する（図２（ｃ））。
これにより、ダミーパターン１１ｂを示すデータを得
る。得られたダミーパターン１１ｂを示すデータと実パ
ターン１１ａを示すオリジナルデータとをＯＲ演算する
（図２（ｄ））。得られたデータが、第１露光に用いら
れる。例えば、上記のように、第１露光において、ポジ
型のレジスト膜が用いられる場合には、図２（ｄ）に示
すデータを用いて、リバース露光することにより、ダミ
ーパターン１１ｂと実パターン１１ａとの領域にレジス
トパターンを配置させることができる。
【００２９】また、図２（ｃ）のダミーパターン１１ｂ
を示すデータに、プラスのリサイズ処理を行う（図２
（ｅ））。得られたパターン１３のデータが、第２露光
において、図１（ｃ）でパターニングされた実パターン
２ａとダミーパターン２ｂとを２次元的に分離するため
に用いられる。なお、第２露光を行う場合には、図２
（ｆ）に示したように、パターン１３のデータのエッジ
Ａを、図２（ｄ）におけるダミーパターン１１ｂと実パ
ターン１１ａとの中間に位置させることが必要である。
実パターン１１ａとダミーパターン１１ｂとの間隔は、
上述したリサイズ処理（図２（ｂ））時のリサイズ量に
よって決定されており、第２露光においては、実パター
ン１１ａとダミーパターン１１ｂとの間隔の約半分がア
ライメントマージンとなるため、リサイズ処理の際には
これを考慮する必要がある。具体的には、実パターン１
１ａとダミーパターン１１ｂとの間隔は、アライメント
精度（例えば、±０．５μｍ）程度以上に設定すること
により、アライメントマージンを確保することができ
る。
を示すデータに、プラスのリサイズ処理を行う（図２
（ｅ））。得られたパターン１３のデータが、第２露光
において、図１（ｃ）でパターニングされた実パターン
２ａとダミーパターン２ｂとを２次元的に分離するため
に用いられる。なお、第２露光を行う場合には、図２
（ｆ）に示したように、パターン１３のデータのエッジ
Ａを、図２（ｄ）におけるダミーパターン１１ｂと実パ
ターン１１ａとの中間に位置させることが必要である。
実パターン１１ａとダミーパターン１１ｂとの間隔は、
上述したリサイズ処理（図２（ｂ））時のリサイズ量に
よって決定されており、第２露光においては、実パター
ン１１ａとダミーパターン１１ｂとの間隔の約半分がア
ライメントマージンとなるため、リサイズ処理の際には
これを考慮する必要がある。具体的には、実パターン１
１ａとダミーパターン１１ｂとの間隔は、アライメント
精度（例えば、±０．５μｍ）程度以上に設定すること
により、アライメントマージンを確保することができ
る。
【００３０】マスクのパターンの面内寸法バラツキの評
価 上記と同様の方法により、図３（ａ）に示すように、マ
スク基板２５のフィールド領域外周２０にレジスト膜を
形成し、フィールド領域２３内に、単位セル２２を複数
形成してマスクを形成した後、マスク基板１の各位置に
おけるマスクパターンのスペース幅を測定した。なお、
マスクは、単位セル２２において、まず、図３（ｂ）に
示した形状の実パターン２１とダミーパターン２４とを
形成した後、ダミーパターン２４を除去することにより
形成した。ここで、実パターン２１の線幅は０．７μ
ｍ、長さは、数μｍ〜数１００μｍ、実パターン２１間
スペース幅は０．７μｍ、実パターン２１とダミーパタ
ーン２４との間隔は、２．０μｍである。また、比較の
ために、図４（ａ）に示した形状の実パターン３３を直
接マスク基板上にパターニングする以外は、同じ条件
（ＥＢリソグラフィ、クロムエッチング）によってパタ
ーニングしたマスクを形成し、マスク基板の各位置にお
けるマスクパターンのスペース幅を測定した。
価 上記と同様の方法により、図３（ａ）に示すように、マ
スク基板２５のフィールド領域外周２０にレジスト膜を
形成し、フィールド領域２３内に、単位セル２２を複数
形成してマスクを形成した後、マスク基板１の各位置に
おけるマスクパターンのスペース幅を測定した。なお、
マスクは、単位セル２２において、まず、図３（ｂ）に
示した形状の実パターン２１とダミーパターン２４とを
形成した後、ダミーパターン２４を除去することにより
形成した。ここで、実パターン２１の線幅は０．７μ
ｍ、長さは、数μｍ〜数１００μｍ、実パターン２１間
スペース幅は０．７μｍ、実パターン２１とダミーパタ
ーン２４との間隔は、２．０μｍである。また、比較の
ために、図４（ａ）に示した形状の実パターン３３を直
接マスク基板上にパターニングする以外は、同じ条件
（ＥＢリソグラフィ、クロムエッチング）によってパタ
ーニングしたマスクを形成し、マスク基板の各位置にお
けるマスクパターンのスペース幅を測定した。
【００３１】これらの結果を、それぞれ図３（ｃ）及び
図４（ｂ）に示す。図３（ｃ）及び図４（ｂ）によれ
ば、比較例においては０．０１８μｍの疎密寸法差であ
ったが、本発明の方法によって形成したマスクパターン
では−０．００１μｍとなり、また、マスク基板におけ
る面内の寸法バラツキが０．０３８μｍから０．０１７
μｍに低減したことがわかった。このように、本発明に
よれば、ＬＳＩ実パターン以外の領域である空き領域に
ダミーパターンを配置することにより、パターンの疎密
を解消し、リソグラフィ工程（レジストパターンの形
成）においては、Foggingによるレジストパターン寸法
差を低減することができる。
図４（ｂ）に示す。図３（ｃ）及び図４（ｂ）によれ
ば、比較例においては０．０１８μｍの疎密寸法差であ
ったが、本発明の方法によって形成したマスクパターン
では−０．００１μｍとなり、また、マスク基板におけ
る面内の寸法バラツキが０．０３８μｍから０．０１７
μｍに低減したことがわかった。このように、本発明に
よれば、ＬＳＩ実パターン以外の領域である空き領域に
ダミーパターンを配置することにより、パターンの疎密
を解消し、リソグラフィ工程（レジストパターンの形
成）においては、Foggingによるレジストパターン寸法
差を低減することができる。
【００３２】また、クロム膜のドライエッチング工程に
おいては、レジスト面積（パターン疎密依存、チップ領
域の中央と周辺とにおける差）に起因したクロムエッチ
ングレートの差を低減することができる。したがって、
マスクの形成における２工程において、寸法バラツキを
低減することができ、最終的に光近接効果補正マスク等
で要求される高精度のマスクを形成することができる。
おいては、レジスト面積（パターン疎密依存、チップ領
域の中央と周辺とにおける差）に起因したクロムエッチ
ングレートの差を低減することができる。したがって、
マスクの形成における２工程において、寸法バラツキを
低減することができ、最終的に光近接効果補正マスク等
で要求される高精度のマスクを形成することができる。
【００３３】
【発明の効果】本発明によれば、実パターン領域上の遮
光膜を所定の形状にパターニングするとともに、空き領
域にいわゆるダミーパタンを形成し、その後、実パター
ン領域上のパターニングされた遮光膜を残存させたまま
空き領域上のダミーパターンを除去することにより、パ
ターンの疎密に依存したパターンの寸法ばらつきを大幅
に低減することができ、どのようなパターン形状であっ
ても、高寸法精度のマスクを形成することができ、マス
ク形成において高い歩留まりを得ることができ、ひいて
はＬＳＩチップの製造において、高歩留まりを確保する
ことが可能となる。特に、遮光膜のパターニング及び除
去をドライエッチングにより行うこと、基板上の実パタ
ーン領域と空き領域との外周部にも遮光膜を形成するこ
と、遮光膜がクロム膜であること及び／又は基板が石英
基板であることにより、パターンの寸法精度をより確保
することができ、マスク形成において、さらに高い歩留
まりを実現することが可能となる。
光膜を所定の形状にパターニングするとともに、空き領
域にいわゆるダミーパタンを形成し、その後、実パター
ン領域上のパターニングされた遮光膜を残存させたまま
空き領域上のダミーパターンを除去することにより、パ
ターンの疎密に依存したパターンの寸法ばらつきを大幅
に低減することができ、どのようなパターン形状であっ
ても、高寸法精度のマスクを形成することができ、マス
ク形成において高い歩留まりを得ることができ、ひいて
はＬＳＩチップの製造において、高歩留まりを確保する
ことが可能となる。特に、遮光膜のパターニング及び除
去をドライエッチングにより行うこと、基板上の実パタ
ーン領域と空き領域との外周部にも遮光膜を形成するこ
と、遮光膜がクロム膜であること及び／又は基板が石英
基板であることにより、パターンの寸法精度をより確保
することができ、マスク形成において、さらに高い歩留
まりを実現することが可能となる。
【図１】本発明のマスクの形成方法の一実施例を示す要
部の概略断面工程図である。
部の概略断面工程図である。
【図２】本発明のマスクの形成方法におけるダミーパタ
ーンの形成及び除去のために使用するパターンデータを
示す図である。
ーンの形成及び除去のために使用するパターンデータを
示す図である。
【図３】本発明のマスクの形成方法によって得られたマ
スクの評価について説明するための基板の平面図及びグ
ラフである。
スクの評価について説明するための基板の平面図及びグ
ラフである。
【図４】本発明の方法に対する比較の方法によって形成
されたマスクの評価について説明するための基板の平面
図及びグラフである。
されたマスクの評価について説明するための基板の平面
図及びグラフである。
【図５】従来のクロムマスクの形成方法の問題を説明す
るためのクロムマスクを示す平面図である。
るためのクロムマスクを示す平面図である。
【図６】従来の別のクロムマスクの形成方法の問題を説
明するためのレジストパターンを示す平面図である。
明するためのレジストパターンを示す平面図である。
【図７】従来のドライエッチング方法によってクロム膜
をエッチングする場合のパターン幅の寸法バラツキとＨ
Ｃｌガスの添加量との関係を説明するためのグラフであ
る。
をエッチングする場合のパターン幅の寸法バラツキとＨ
Ｃｌガスの添加量との関係を説明するためのグラフであ
る。
１、２５ マスク基板 ２ クロム膜 ２ａ 実パターン ２ｂ ダミーパターン ３、４ レジスト膜 ３ａ、３ｂ、４ａ レジストパターン ５ 導電膜 １０、２２ 単位セル １１ａ 実パターン １１ｂ ダミーパターン １２ 矩形パターン １３ パターン ２０ フィールド領域外周 ２１、３３ 実パターン ２３ フィールド領域 ２４ ダミーパターン Ｒ 実パターン領域 Ｓ 空き領域
Claims (7)
- 【請求項１】 （ａ）実パターン領域と該実パターン領
域以外の空き領域とを有する基板上全面に遮光膜を形成
し、 （ｂ）前記空き領域上の遮光膜を残存させたまま実パタ
ーン領域上の遮光膜を所定の形状にパターニングし、 （ｃ）その後、前記実パターン領域上のパターニングさ
れた遮光膜を残存させたまま前記空き領域上の遮光膜を
除去することからなるマスクの形成方法。 - 【請求項２】 工程（ｂ）及び（ｃ）における遮光膜の
パターニング及び除去をドライエッチングにより行う請
求項１に記載の方法。 - 【請求項３】 工程（ｂ）における遮光膜のパターニン
グを、 実パターンのオリジナルデータにプラスのリサイズを行
い、得られたリサイズデータをリバース処理してダミー
パターンデータを得、該ダミーパターンデータと前記実
パターンのオリジナルデータとをＯＲ演算することによ
り得られたデータに対応したマスクパターンを用いて行
う請求項１又は２に記載の方法。 - 【請求項４】 工程（ｃ）における遮光膜の除去を、 実パターンのオリジナルデータにプラスのリサイズを行
い、得られたリサイズデータをリバース処理してダミー
パターンデータを得、該ダミーパターンデータにプラス
のリサイズ処理を行うことにより得られたデータに対応
したマスクパターンを用いて行う請求項１〜３のいずれ
か１つに記載の方法。 - 【請求項５】 基板上の実パターン領域と空き領域との
外周部に遮光膜を形成する請求項１〜４のいずれか１つ
に記載の方法。 - 【請求項６】 遮光膜がクロム膜、ハーフトーン膜又は
これらの積層膜である請求項１〜５のいずれか１つに記
載の方法。 - 【請求項７】 基板が石英基板である請求項１〜６のい
ずれか１つに記載の方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133750A JP2001312045A (ja) | 2000-05-02 | 2000-05-02 | マスクの形成方法 |
| US09/697,424 US6503667B1 (en) | 2000-05-02 | 2000-10-27 | Method for fabricating mask |
| TW089122812A TW471043B (en) | 2000-05-02 | 2000-10-30 | Method for fabricating mask |
| DE60034661T DE60034661T2 (de) | 2000-05-02 | 2000-11-15 | Verfahren zur Herstellung einer Photolithographie-Belichtungsmaske |
| EP00310124A EP1152290B1 (en) | 2000-05-02 | 2000-11-15 | Method for fabricating a photolithographic mask |
| KR10-2001-0002991A KR100403933B1 (ko) | 2000-05-02 | 2001-01-18 | 마스크의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133750A JP2001312045A (ja) | 2000-05-02 | 2000-05-02 | マスクの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001312045A true JP2001312045A (ja) | 2001-11-09 |
Family
ID=18642170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000133750A Pending JP2001312045A (ja) | 2000-05-02 | 2000-05-02 | マスクの形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6503667B1 (ja) |
| EP (1) | EP1152290B1 (ja) |
| JP (1) | JP2001312045A (ja) |
| KR (1) | KR100403933B1 (ja) |
| DE (1) | DE60034661T2 (ja) |
| TW (1) | TW471043B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033317A (ja) * | 2006-07-27 | 2008-02-14 | Samsung Electronics Co Ltd | 表示基板、その製造方法、及びその表示基板を製造するためのマスク |
| JP2008244259A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| US8206895B2 (en) | 2008-07-24 | 2012-06-26 | Kabushiki Kaisha Toshiba | Method for forming pattern and method for manufacturing semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040058550A1 (en) * | 2002-09-19 | 2004-03-25 | Infineon Technologies North America Corp. | Dummy patterns for reducing proximity effects and method of using same |
| JP3703799B2 (ja) * | 2002-12-13 | 2005-10-05 | 沖電気工業株式会社 | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 |
| JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| US20070281218A1 (en) * | 2006-06-02 | 2007-12-06 | Howard S Landis | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density |
| KR100817064B1 (ko) * | 2006-10-02 | 2008-03-27 | 삼성전자주식회사 | 미세패턴을 형성하기 위한 마스크 및 그 형성방법 |
| US7858269B2 (en) * | 2007-03-16 | 2010-12-28 | International Business Machines Corporation | Structure and method for sub-resolution dummy clear shapes for improved gate dimensional control |
| TWI384603B (zh) * | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| JP2013062433A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | パターン生成方法、パターン形成方法およびパターン生成プログラム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197127A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | 位相シフトマスク |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
| KR960005756A (ko) * | 1994-07-28 | 1996-02-23 | 김주용 | 반도체 소자 제조용 포토 마스크 제작 방법 |
| JPH08234410A (ja) | 1995-02-28 | 1996-09-13 | Dainippon Printing Co Ltd | 位相シフトフォトマスク及び位相シフトフォトマスクドライエッチング方法 |
| US5786113A (en) * | 1995-06-29 | 1998-07-28 | Nec Corporation | Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern and process of fabrication thereof |
| JP2998832B2 (ja) | 1996-05-23 | 2000-01-17 | 日本電気株式会社 | 半導体装置のパターン形成方法 |
| JP3529950B2 (ja) * | 1996-07-12 | 2004-05-24 | 豊田合成株式会社 | ３族窒化物半導体のドライエッチング方法及び素子 |
| JPH1126355A (ja) * | 1997-07-07 | 1999-01-29 | Toshiba Corp | 露光用マスク及びその製造方法 |
| JPH11204403A (ja) * | 1998-01-13 | 1999-07-30 | Hitachi Ltd | マスクの修正方法 |
| US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
| US6194103B1 (en) * | 1999-07-08 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | E-beam double exposure method for manufacturing ASPM mask with chrome border |
| US6387596B2 (en) * | 1999-08-30 | 2002-05-14 | International Business Machines Corporation | Method of forming resist images by periodic pattern removal |
-
2000
- 2000-05-02 JP JP2000133750A patent/JP2001312045A/ja active Pending
- 2000-10-27 US US09/697,424 patent/US6503667B1/en not_active Expired - Lifetime
- 2000-10-30 TW TW089122812A patent/TW471043B/zh not_active IP Right Cessation
- 2000-11-15 DE DE60034661T patent/DE60034661T2/de not_active Expired - Lifetime
- 2000-11-15 EP EP00310124A patent/EP1152290B1/en not_active Expired - Lifetime
-
2001
- 2001-01-18 KR KR10-2001-0002991A patent/KR100403933B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033317A (ja) * | 2006-07-27 | 2008-02-14 | Samsung Electronics Co Ltd | 表示基板、その製造方法、及びその表示基板を製造するためのマスク |
| JP2008244259A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| US8206895B2 (en) | 2008-07-24 | 2012-06-26 | Kabushiki Kaisha Toshiba | Method for forming pattern and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6503667B1 (en) | 2003-01-07 |
| DE60034661D1 (de) | 2007-06-14 |
| EP1152290A2 (en) | 2001-11-07 |
| KR100403933B1 (ko) | 2003-10-30 |
| EP1152290B1 (en) | 2007-05-02 |
| DE60034661T2 (de) | 2008-01-31 |
| TW471043B (en) | 2002-01-01 |
| EP1152290A3 (en) | 2003-11-19 |
| KR20010100767A (ko) | 2001-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994009A (en) | Interlayer method utilizing CAD for process-induced proximity effect correction | |
| US20080241708A1 (en) | Sub-resolution assist feature of a photomask | |
| US20090087754A1 (en) | System and method for making photomasks | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JP2001312045A (ja) | マスクの形成方法 | |
| US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
| US7316872B2 (en) | Etching bias reduction | |
| US7524591B2 (en) | Photomask and manufacturing method thereof, fabrication process of an electron device | |
| JP2004014622A (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| US7838179B2 (en) | Method for fabricating photo mask | |
| JP2000214575A (ja) | クロムマスクの形成方法 | |
| JP3287333B2 (ja) | 電子線露光用マスク、その製造方法及び半導体装置の製造方法 | |
| JP2004117728A (ja) | マスク、マスクの製造方法及び半導体装置の製造方法 | |
| JP2004071767A (ja) | マスク、露光方法および半導体装置の製造方法 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| US20010016292A1 (en) | Electron beam mask, production method thereof, and exposure method | |
| JP2003248296A (ja) | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 | |
| KR20050031389A (ko) | 스텐실 마스크 및 그 제조 방법, 노광 장치 및 노광 방법,전자 장치의 제조 방법 | |
| KR20010011143A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2004327831A (ja) | フォーカスモニタ用マスクの製造方法及び半導体装置の製造方法 | |
| JP4788258B2 (ja) | 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法 | |
| CN114200796B (zh) | 对准标记及其形成方法 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JP2001133957A (ja) | フォトレジスト上に傾いたパターン断面を得ることができるフォトマスク | |
| JP5075337B2 (ja) | 半導体基板をプラズマエッチングしてマスクを作るための装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |