JP2004014622A - 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 - Google Patents
薄膜半導体装置の製造方法及びそのレジストパターン形成方法 Download PDFInfo
- Publication number
- JP2004014622A JP2004014622A JP2002163083A JP2002163083A JP2004014622A JP 2004014622 A JP2004014622 A JP 2004014622A JP 2002163083 A JP2002163083 A JP 2002163083A JP 2002163083 A JP2002163083 A JP 2002163083A JP 2004014622 A JP2004014622 A JP 2004014622A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- resist
- silicon layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 title claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000004380 ashing Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 230000007261 regionalization Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】工程の簡略化を実現すると共に複数のマスクによる目合わせを回避してアライメント精度を向上させることができる。
【解決手段】フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成された異なる複数パターンに対応する複数の異なる膜厚領域を有するレジスト層１４ａを用いて、まず、最薄膜厚を形成する透過パターン部２を開口パターンとしてガラス基板１１の表面に形成された下地シリコン層１３をエッチング処理し、アライメントパターン４を成形する。次いで、レジスト層１４ａの表面をアッシングにより全体的に除去してメインパターン領域５で下地シリコン層１３ａを露出し、レジスト層１４ａの全面にイオン注入することにより、下地シリコン層１３ａにおけるメインパターン領域５のみがドーピングされる。エッチングに続く工程はドーピングに限定されない。
【選択図】 図１
【解決手段】フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成された異なる複数パターンに対応する複数の異なる膜厚領域を有するレジスト層１４ａを用いて、まず、最薄膜厚を形成する透過パターン部２を開口パターンとしてガラス基板１１の表面に形成された下地シリコン層１３をエッチング処理し、アライメントパターン４を成形する。次いで、レジスト層１４ａの表面をアッシングにより全体的に除去してメインパターン領域５で下地シリコン層１３ａを露出し、レジスト層１４ａの全面にイオン注入することにより、下地シリコン層１３ａにおけるメインパターン領域５のみがドーピングされる。エッチングに続く工程はドーピングに限定されない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体装置の製造方法及びそのレジストパターン形成方法に関し、特に、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法及びそのレジストパターン形成方法に関する。
【０００２】
【従来の技術】
従来、この種の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、イオンドーピングのようなフォトレジスト除去後の基板にパターンが残らない工程に、次の工程をアライメントすることができない。従って、この場合、次の工程では他の工程で形成したアライメントパターンが共通に使われている。
【０００３】
例えば、図６（ａ）に示されるように、レジスト層１４の表面に、遮光領域１２１に対して光の透過領域としてアライメントパターン領域１２２とイオンドーピング領域１２３とを有する露光用マスク１２０を用いる場合を想定する。
【０００４】
この状態で露光し現像処理した結果、図６（ｂ）に示されるように、遮光領域１２１以外のアライメントパターン領域１２２とイオンドーピング領域１２３とで露光した部分では、レジスト層１４が除去され、レジスト層１４（０）が生成される。すなわち、レジスト層１４（０）には、アライメントパターン領域１２２及びイオンドーピング領域１２３それぞれに対応して下地シリコン層１３までの空間を形成するアライメントパターン部２及びイオンドーピング部３が形成される。
【０００５】
この状態のレジスト層１４（０）をマスクとしてイオンドーピングが実行される場合には、イオンドーピング部３のみならず、アライメントパターン部２の下地シリコン層１３までがドーピングされるので、露出されるアライメントパターン部分もイオンドーピング部分と同一材質となる。従って、次の工程のためにレジスト層１４を除去した場合、両者の光学的な識別ができず、アライメントマークの識別ができない。
【０００６】
従って、例えば、図６（ｃ）に示されるように、複数パターンを有するレジスト層１４（０）をマスクとせず、別に用意したアライメントパターン領域２２２のみを有するエッチング用マスク２２０を用いたエッチング処理を行う必要がある。このようにして、下地シリコン層１３には、エッチングによりアライメントパターン４が形成される。この結果、図６（ｄ）に示されるようにアライメントパターン４が他の領域と識別できるので次の工程では、レジスト層１４（０）をマスクとして、位置合わせにこのアライメントパターン４を利用することができる。
【０００７】
また、最初にイオンドーピングを行う別の工程では、アライメントマーク形成だけのためにマスクを準備し、このマスクによりフォトレジスト層を形成する工程を追加して、上記図（ｄ）と同一の状態を形成することができる。すなわち、アライメントマークを作成した後に次のイオンドーピング工程に移行するので、二つの工程それぞれでフォトレジスト層を作成するという方法が採用される。
【０００８】
【発明が解決しようとする課題】
上述した従来の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、最初にイオンドーピングのような処理工程がある場合、エッチング用マスクを用意してアライメントマークを生成する、又は次工程でアライメントマークに位置合わせするためのマスクを用意して主要処理を実行するなど、余分な工程が必要であるのみならず、次工程とのアライメントが間接的なアライメントとなるため目合わせ精度が悪くなるという問題点があった。
【０００９】
本発明の課題は、このような問題点を解決し、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法及びそのレジストパターン形成方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明による薄膜半導体装置の製造方法では、その使用されるレジストパターンとして、ハーフトーン又はグレートーンの領域を有するマスクを用いて異なる複数パターンに対応する複数の異なる膜厚領域をレジスト層に生成することを特徴としている。例えば、上記マスクは透過マスク領域、ハーフトーン露光領域及び遮光マスク領域それぞれを有し、それぞれの領域がレジスト層に複数段階の層厚パターンを形成している。すなわち、このように生成されたレジストパターンのうちアライメントパターンに対応する領域に最初にエッチング処理して下地シリコン層にアライメントマークを作成することができる。
【００１１】
具体的な薄膜半導体装置の製造方法は、まず、基板表面上に下地シリコン層を形成する工程と、下地シリコン層の表面上に複数の異なる膜厚領域を有するレジストパターンを形成する工程とを備えている。次いで、ここで下地が露出していない場合には下地を露出させるようにアライメントパターン部分であるレジストの最薄膜厚領域をアッシングにより除去する工程と、これにより生成されたレジストパターンをマスクにしてエッチングし、下地シリコン層にアライメントパターンを形成する工程とを備えている。更に、次のパターン部分の下地を露出させるようにレジストの最薄膜厚領域をアッシングにより除去する工程と、ここで生成されたレジストパターンをマスクにしてアライメントパターン以外を形成する工程とを備えている。このように、複数の異なる膜厚領域を有するレジストパターンに対して、レジストの最薄膜厚部分をアッシングにより段階的に除去している。
【００１２】
下地シリコン層にアライメントパターンを形成する以外の工程は、アライメントパターン以外のレジストパターンをマスクとして、エッチング加工またはエッチング以外の加工が可能である。更に、エッチング以外の工程の一つはレジストパターンをマスクとしてイオン注入加工する工程である。
【００１３】
また、液晶ディスプレー用に、基板に絶縁性透明基板を用いることができ、また、下地シリコン層の表面上に形成するレジストパターンとしてアライメントパターンを開口パターンに形成することができる。この工程により、アライメントパターン生成のためのアッシング処理工程を不用にしている。
【００１４】
このような方法により、アライメントパターンに対応するレジストパターンを、最薄膜厚のパターン又は露光・現像により開口パターンにに形成することができる。従って、アライメントパターンは、必要であれば最初のアッシングで開口パターンに形成できるので、アライメントパターンのエッチングが可能である。この結果、次のアッシングで次に最も薄くなった膜厚のレジストパターン部分を除去して、例えばイオンドーピングが可能である。すなわち、アライメントマークの形成とイオンドーピングとの二つの工程に対して、レジストパターン形成のために一つのみのフォトマスクを使用すればよい。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１は、本発明による実施の一形態として、薄膜半導体装置の断面図による製造工程図を示す図である。また、図２は、図１（ｃ）における製造工程の詳細な一形態を示す図であり、図３は本発明を適用する薄膜半導体装置の基板平面の一形態を示す図である。図３に示されるように、基板３０の上面にアライメントパターン３１がトランジスタ形成領域３２の一角を挟んで基板３０上面の位置決めのために設けられる。
【００１７】
図１に示された薄膜半導体装置の製造方法では、まず、図１（ａ）に示されるように、例えば透明絶縁性のガラス基板１１の表面に、例えば二酸化ケイ素の絶縁膜１２が下地保護膜としてほぼ３０００オングストロームに形成される。次いで、図１（ｂ）に示されるように、絶縁膜１２の表面に、ＬＰ−ＣＶＤ又はＰＥ−ＣＶＤによりほぼ６００オングストロームのアモルファスシリコン（以後、ａ−Ｓｉと呼称する）が下地シリコン層１３として形成される。ＰＥ−ＣＶＤにより形成されたａ−Ｓｉは、下地シリコン層１３として成膜後、１％以下に脱水素処理される。
【００１８】
ここで、図２を参照して、図１（ｃ）に示されるレジスト層１４ａの生成方法について説明する。
【００１９】
まず、図２（ａ）に示されるように、図１（ｂ）に示される下地シリコン層１３の上面にほぼ２μｍのレジスト層１４が塗布される。
【００２０】
次いで、図２（ｂ）に示されるように、ハーフトーンマスク２０により露光処理する。すなわち、ハーフトーンマスク２０は、レジスト層１４の厚さが保たれる遮光マスク部分２１と、レジスト層１４を残さない透過マスク部分２２と、例えば中間の厚さというような所定の厚さにレジスト層１４が残される半透過（以後、ハーフトーン）マスク部分２３とを有する。
【００２１】
図２に示される例では、透過マスク部分２２は図３におけるアライメントパターン３１の形成のためにいられる。また、ハーフトーンマスク部分２３は図３におけるトランジスタ領域３２のイオンドーピングに用いられる。
【００２２】
露光して現像した後には、図２（ｃ）に示されるように、余分な露光部分のレジスト層１４が除去されるので、３段階のレジスト層膜厚が成形されたレジスト層１４ａが生成する。すなわち、レジスト層１４の厚さを残す遮光パターン部１と、レジスト層１４を残さない透過パターン部２と、所定の厚さにレジスト層１４が残されるハーフトーンパターン部３とである。
【００２３】
ハーフトーン露光によるハーフトーンパターン部３のレジスト層１４ａの厚さは、プロセス条件により異なるが、ドライエッチングの場合には３０００オングストローム以上、またウェットエッチングの場合には１０００オングストローム以上あることが好ましい。
【００２４】
再度、図１に戻り説明する。図１（ｃ）は上述した工程により生成された図２（ｃ）と同一の形態である。
【００２５】
続いて、図１（ｄ）に示されるように、レジスト層１４ａの透過パターン部２のみで露出する下地シリコン層１３がレジスト層１４ａをマスクにしてドライエッチングされる。その結果、下地シリコン層１３はアライメントパターン４を備えた下地シリコン層１３ａに形成される。
【００２６】
次に、図１（ｅ）に示されるように、アッシングによりレジスト層１４ａの膜厚を全体的に減らしてハーフトーンパターン部３のレジスト層１４ａが除去されたメインパターン領域５で下地シリコン層１３ａの露出部分に、例えばＮｃｈトランジスタの閾値制御用ボロンのイオン注入又はイオンドーピングを行う。最後にレジスト１４ｂを除去することにより次工程のためのアライメントマーク４とボロンの選択的な導入領域となったメインパターン領域５との形成を一つのマスク工程で実行することができる。
【００２７】
上記では、ドライエッチングとＮｃｈトランジスタのチャネル領域形成とについて説明したが、ドライエッチングの代わりにウェットエッチングを適用することが可能なことはいうまでもなく、Ｎｃｈトランジスタの代わりにＰｃｈトランジスタのチャネル形成領域への選択的な不純物導入を行う場合にも適用できる。また、トランジスタに限らず不純物導入を必要とする全てのデバイスの選択的な不純物導入工程に適用可能である。更に、ハーフトーンマスク部分はハーフトーンパターン部に形成され、ドーピング工程だけでなく第２のエッチング工程にも適用可能である。また、下地シリコン層はａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）としたが多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ）でも適用可能である。
【００２８】
次に、図４を参照して、パターン形成以外の、アイランド領域の同時形成について説明する。
【００２９】
上述した実施の形態では、次ぎ工程のためのアライメントパターン形成工程と選択的な不純物導入工程とに適用したが、アライメントパターン形成は単なるパターンの形成のみならず、例えばアイランド領域６の形成と同時に行うこともできる。すなわち、図示されるように、アライメントパターン４の他にアイランド領域８に対するパターンも同時形成できるので、アライメントマーク用、アイランド用、及びドーピング用それぞれの三つの形成目的に対して一つのフォトレジストで充足可能である。
【００３０】
次に、図５を参照して、図１とは別の実施の形態について説明する。
【００３１】
図示されるガラス基板１１には、図１（ｂ）に示される下地シリコン層１３の表面にほぼ１０００オングストロームの二酸化ケイ素がＬＰ−ＣＶＤあるいはＰＥ−ＣＶＤにより酸化膜１５として形成されている。この酸化膜１５を下地シリコン層１３の上に形成することにより、下地シリコン層１３がレジスト層１４から汚染されることを防ぐことが可能となる。
【００３２】
上記説明では、レジスト層を三層に形成しているが、フォトマスクのハーフトーン領域を複数段階に形成することにより、四層以上の複数層を形成することも可能である。
【００３３】
【発明の効果】
以上説明したように本発明によれば、フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成した最も薄厚のレジスト層部分を利用し、エッチング処理してアライメントパターンを形成する薄膜半導体装置の製造方法が得られる。この方法によって、複数のフォトレジスト生成工程を一つにできるので、工程の簡略化を実現すると共に複数のフォトレジストによる目合わせを回避してアライメント精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実施の一形態を薄膜半導体装置の断面図により製造工程を示す図である。
【図２】図１（ｃ）における製造工程の詳細な一形態を示す図である。
【図３】本実施の形態を適用する薄膜半導体装置の基板平面の一形態を示す図である。
【図４】図１とは別で、パターン形成に代わり、アイランド領域の同時形成のための一形態を示す図である。
【図５】図１とは別で、下地シリコーン層に対する汚染防止のための一形態を示す図である。
【図６】従来の一例を薄膜半導体装置の断面図により製造工程を示す図である。
【符号の説明】
１ 遮光パターン部
２ 透過パターン部
３ ハーフトーンパターン部
４、３１ アライメントパターン
５ メインパターン領域
６ アイランド領域
１１ ガラス基板
１２ 絶縁膜
１３ 下地シリコン層
１４ レジスト層
２０ ハーフトーンマスク
２１ 遮光マスク部分
２２ 透過マスク部分
２３ 半透過マスク部分（ハーフトーンマスク部分）
３０ 基板
３２ トランジスタ形成領域
【発明の属する技術分野】
本発明は、薄膜半導体装置の製造方法及びそのレジストパターン形成方法に関し、特に、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法及びそのレジストパターン形成方法に関する。
【０００２】
【従来の技術】
従来、この種の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、イオンドーピングのようなフォトレジスト除去後の基板にパターンが残らない工程に、次の工程をアライメントすることができない。従って、この場合、次の工程では他の工程で形成したアライメントパターンが共通に使われている。
【０００３】
例えば、図６（ａ）に示されるように、レジスト層１４の表面に、遮光領域１２１に対して光の透過領域としてアライメントパターン領域１２２とイオンドーピング領域１２３とを有する露光用マスク１２０を用いる場合を想定する。
【０００４】
この状態で露光し現像処理した結果、図６（ｂ）に示されるように、遮光領域１２１以外のアライメントパターン領域１２２とイオンドーピング領域１２３とで露光した部分では、レジスト層１４が除去され、レジスト層１４（０）が生成される。すなわち、レジスト層１４（０）には、アライメントパターン領域１２２及びイオンドーピング領域１２３それぞれに対応して下地シリコン層１３までの空間を形成するアライメントパターン部２及びイオンドーピング部３が形成される。
【０００５】
この状態のレジスト層１４（０）をマスクとしてイオンドーピングが実行される場合には、イオンドーピング部３のみならず、アライメントパターン部２の下地シリコン層１３までがドーピングされるので、露出されるアライメントパターン部分もイオンドーピング部分と同一材質となる。従って、次の工程のためにレジスト層１４を除去した場合、両者の光学的な識別ができず、アライメントマークの識別ができない。
【０００６】
従って、例えば、図６（ｃ）に示されるように、複数パターンを有するレジスト層１４（０）をマスクとせず、別に用意したアライメントパターン領域２２２のみを有するエッチング用マスク２２０を用いたエッチング処理を行う必要がある。このようにして、下地シリコン層１３には、エッチングによりアライメントパターン４が形成される。この結果、図６（ｄ）に示されるようにアライメントパターン４が他の領域と識別できるので次の工程では、レジスト層１４（０）をマスクとして、位置合わせにこのアライメントパターン４を利用することができる。
【０００７】
また、最初にイオンドーピングを行う別の工程では、アライメントマーク形成だけのためにマスクを準備し、このマスクによりフォトレジスト層を形成する工程を追加して、上記図（ｄ）と同一の状態を形成することができる。すなわち、アライメントマークを作成した後に次のイオンドーピング工程に移行するので、二つの工程それぞれでフォトレジスト層を作成するという方法が採用される。
【０００８】
【発明が解決しようとする課題】
上述した従来の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、最初にイオンドーピングのような処理工程がある場合、エッチング用マスクを用意してアライメントマークを生成する、又は次工程でアライメントマークに位置合わせするためのマスクを用意して主要処理を実行するなど、余分な工程が必要であるのみならず、次工程とのアライメントが間接的なアライメントとなるため目合わせ精度が悪くなるという問題点があった。
【０００９】
本発明の課題は、このような問題点を解決し、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法及びそのレジストパターン形成方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明による薄膜半導体装置の製造方法では、その使用されるレジストパターンとして、ハーフトーン又はグレートーンの領域を有するマスクを用いて異なる複数パターンに対応する複数の異なる膜厚領域をレジスト層に生成することを特徴としている。例えば、上記マスクは透過マスク領域、ハーフトーン露光領域及び遮光マスク領域それぞれを有し、それぞれの領域がレジスト層に複数段階の層厚パターンを形成している。すなわち、このように生成されたレジストパターンのうちアライメントパターンに対応する領域に最初にエッチング処理して下地シリコン層にアライメントマークを作成することができる。
【００１１】
具体的な薄膜半導体装置の製造方法は、まず、基板表面上に下地シリコン層を形成する工程と、下地シリコン層の表面上に複数の異なる膜厚領域を有するレジストパターンを形成する工程とを備えている。次いで、ここで下地が露出していない場合には下地を露出させるようにアライメントパターン部分であるレジストの最薄膜厚領域をアッシングにより除去する工程と、これにより生成されたレジストパターンをマスクにしてエッチングし、下地シリコン層にアライメントパターンを形成する工程とを備えている。更に、次のパターン部分の下地を露出させるようにレジストの最薄膜厚領域をアッシングにより除去する工程と、ここで生成されたレジストパターンをマスクにしてアライメントパターン以外を形成する工程とを備えている。このように、複数の異なる膜厚領域を有するレジストパターンに対して、レジストの最薄膜厚部分をアッシングにより段階的に除去している。
【００１２】
下地シリコン層にアライメントパターンを形成する以外の工程は、アライメントパターン以外のレジストパターンをマスクとして、エッチング加工またはエッチング以外の加工が可能である。更に、エッチング以外の工程の一つはレジストパターンをマスクとしてイオン注入加工する工程である。
【００１３】
また、液晶ディスプレー用に、基板に絶縁性透明基板を用いることができ、また、下地シリコン層の表面上に形成するレジストパターンとしてアライメントパターンを開口パターンに形成することができる。この工程により、アライメントパターン生成のためのアッシング処理工程を不用にしている。
【００１４】
このような方法により、アライメントパターンに対応するレジストパターンを、最薄膜厚のパターン又は露光・現像により開口パターンにに形成することができる。従って、アライメントパターンは、必要であれば最初のアッシングで開口パターンに形成できるので、アライメントパターンのエッチングが可能である。この結果、次のアッシングで次に最も薄くなった膜厚のレジストパターン部分を除去して、例えばイオンドーピングが可能である。すなわち、アライメントマークの形成とイオンドーピングとの二つの工程に対して、レジストパターン形成のために一つのみのフォトマスクを使用すればよい。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１は、本発明による実施の一形態として、薄膜半導体装置の断面図による製造工程図を示す図である。また、図２は、図１（ｃ）における製造工程の詳細な一形態を示す図であり、図３は本発明を適用する薄膜半導体装置の基板平面の一形態を示す図である。図３に示されるように、基板３０の上面にアライメントパターン３１がトランジスタ形成領域３２の一角を挟んで基板３０上面の位置決めのために設けられる。
【００１７】
図１に示された薄膜半導体装置の製造方法では、まず、図１（ａ）に示されるように、例えば透明絶縁性のガラス基板１１の表面に、例えば二酸化ケイ素の絶縁膜１２が下地保護膜としてほぼ３０００オングストロームに形成される。次いで、図１（ｂ）に示されるように、絶縁膜１２の表面に、ＬＰ−ＣＶＤ又はＰＥ−ＣＶＤによりほぼ６００オングストロームのアモルファスシリコン（以後、ａ−Ｓｉと呼称する）が下地シリコン層１３として形成される。ＰＥ−ＣＶＤにより形成されたａ−Ｓｉは、下地シリコン層１３として成膜後、１％以下に脱水素処理される。
【００１８】
ここで、図２を参照して、図１（ｃ）に示されるレジスト層１４ａの生成方法について説明する。
【００１９】
まず、図２（ａ）に示されるように、図１（ｂ）に示される下地シリコン層１３の上面にほぼ２μｍのレジスト層１４が塗布される。
【００２０】
次いで、図２（ｂ）に示されるように、ハーフトーンマスク２０により露光処理する。すなわち、ハーフトーンマスク２０は、レジスト層１４の厚さが保たれる遮光マスク部分２１と、レジスト層１４を残さない透過マスク部分２２と、例えば中間の厚さというような所定の厚さにレジスト層１４が残される半透過（以後、ハーフトーン）マスク部分２３とを有する。
【００２１】
図２に示される例では、透過マスク部分２２は図３におけるアライメントパターン３１の形成のためにいられる。また、ハーフトーンマスク部分２３は図３におけるトランジスタ領域３２のイオンドーピングに用いられる。
【００２２】
露光して現像した後には、図２（ｃ）に示されるように、余分な露光部分のレジスト層１４が除去されるので、３段階のレジスト層膜厚が成形されたレジスト層１４ａが生成する。すなわち、レジスト層１４の厚さを残す遮光パターン部１と、レジスト層１４を残さない透過パターン部２と、所定の厚さにレジスト層１４が残されるハーフトーンパターン部３とである。
【００２３】
ハーフトーン露光によるハーフトーンパターン部３のレジスト層１４ａの厚さは、プロセス条件により異なるが、ドライエッチングの場合には３０００オングストローム以上、またウェットエッチングの場合には１０００オングストローム以上あることが好ましい。
【００２４】
再度、図１に戻り説明する。図１（ｃ）は上述した工程により生成された図２（ｃ）と同一の形態である。
【００２５】
続いて、図１（ｄ）に示されるように、レジスト層１４ａの透過パターン部２のみで露出する下地シリコン層１３がレジスト層１４ａをマスクにしてドライエッチングされる。その結果、下地シリコン層１３はアライメントパターン４を備えた下地シリコン層１３ａに形成される。
【００２６】
次に、図１（ｅ）に示されるように、アッシングによりレジスト層１４ａの膜厚を全体的に減らしてハーフトーンパターン部３のレジスト層１４ａが除去されたメインパターン領域５で下地シリコン層１３ａの露出部分に、例えばＮｃｈトランジスタの閾値制御用ボロンのイオン注入又はイオンドーピングを行う。最後にレジスト１４ｂを除去することにより次工程のためのアライメントマーク４とボロンの選択的な導入領域となったメインパターン領域５との形成を一つのマスク工程で実行することができる。
【００２７】
上記では、ドライエッチングとＮｃｈトランジスタのチャネル領域形成とについて説明したが、ドライエッチングの代わりにウェットエッチングを適用することが可能なことはいうまでもなく、Ｎｃｈトランジスタの代わりにＰｃｈトランジスタのチャネル形成領域への選択的な不純物導入を行う場合にも適用できる。また、トランジスタに限らず不純物導入を必要とする全てのデバイスの選択的な不純物導入工程に適用可能である。更に、ハーフトーンマスク部分はハーフトーンパターン部に形成され、ドーピング工程だけでなく第２のエッチング工程にも適用可能である。また、下地シリコン層はａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）としたが多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ）でも適用可能である。
【００２８】
次に、図４を参照して、パターン形成以外の、アイランド領域の同時形成について説明する。
【００２９】
上述した実施の形態では、次ぎ工程のためのアライメントパターン形成工程と選択的な不純物導入工程とに適用したが、アライメントパターン形成は単なるパターンの形成のみならず、例えばアイランド領域６の形成と同時に行うこともできる。すなわち、図示されるように、アライメントパターン４の他にアイランド領域８に対するパターンも同時形成できるので、アライメントマーク用、アイランド用、及びドーピング用それぞれの三つの形成目的に対して一つのフォトレジストで充足可能である。
【００３０】
次に、図５を参照して、図１とは別の実施の形態について説明する。
【００３１】
図示されるガラス基板１１には、図１（ｂ）に示される下地シリコン層１３の表面にほぼ１０００オングストロームの二酸化ケイ素がＬＰ−ＣＶＤあるいはＰＥ−ＣＶＤにより酸化膜１５として形成されている。この酸化膜１５を下地シリコン層１３の上に形成することにより、下地シリコン層１３がレジスト層１４から汚染されることを防ぐことが可能となる。
【００３２】
上記説明では、レジスト層を三層に形成しているが、フォトマスクのハーフトーン領域を複数段階に形成することにより、四層以上の複数層を形成することも可能である。
【００３３】
【発明の効果】
以上説明したように本発明によれば、フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成した最も薄厚のレジスト層部分を利用し、エッチング処理してアライメントパターンを形成する薄膜半導体装置の製造方法が得られる。この方法によって、複数のフォトレジスト生成工程を一つにできるので、工程の簡略化を実現すると共に複数のフォトレジストによる目合わせを回避してアライメント精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実施の一形態を薄膜半導体装置の断面図により製造工程を示す図である。
【図２】図１（ｃ）における製造工程の詳細な一形態を示す図である。
【図３】本実施の形態を適用する薄膜半導体装置の基板平面の一形態を示す図である。
【図４】図１とは別で、パターン形成に代わり、アイランド領域の同時形成のための一形態を示す図である。
【図５】図１とは別で、下地シリコーン層に対する汚染防止のための一形態を示す図である。
【図６】従来の一例を薄膜半導体装置の断面図により製造工程を示す図である。
【符号の説明】
１ 遮光パターン部
２ 透過パターン部
３ ハーフトーンパターン部
４、３１ アライメントパターン
５ メインパターン領域
６ アイランド領域
１１ ガラス基板
１２ 絶縁膜
１３ 下地シリコン層
１４ レジスト層
２０ ハーフトーンマスク
２１ 遮光マスク部分
２２ 透過マスク部分
２３ 半透過マスク部分（ハーフトーンマスク部分）
３０ 基板
３２ トランジスタ形成領域
Claims (8)
- 基板表面上に下地シリコン層を形成する工程と、複数のそれぞれが異なるパターンに対応する複数の異なる膜厚領域をレジストパターンとして前記下地シリコン層の表面上に形成する工程と、下地を露出させる際に前記レジストパターンの最薄膜厚領域をアッシングにより除去する少なくとも一つの工程と、前記レジストパターンをマスクにして最初の開口パターンをエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記アッシングにより再生されたレジストパターンをマスクにして前記アライメントパターン以外を形成する工程とを備えることを特徴とする薄膜半導体装置の製造方法。
- 請求項１において、前記下地シリコン層にアライメントパターンを形成する以外の工程は、前記レジストパターンをマスクとしてエッチング以外で加工する工程であることを特徴とする薄膜半導体装置の製造方法。
- 請求項１において、前記下地シリコン層にアライメントパターンを形成する以外の工程は、前記レジストパターンをマスクとしてイオン注入加工する工程であることを特徴とする薄膜半導体装置の製造方法。
- 請求項１において、前記下地シリコン層にアライメントパターンを形成する以外の工程は、前記レジストパターンをマスクとしてエッチング加工する工程であることを特徴とする薄膜半導体装置の製造方法。
- 請求項１乃至４のうちの何れか一つにおいて、前記基板に絶縁性透明基板を用いることを特徴とする薄膜半導体装置の製造方法。
- 請求項１乃至４のうちの何れか一つにおいて、前記下地シリコン層の表面上に形成する前記レジストパターンとしてアライメントパターンを開口パターンに形成することを特徴とする薄膜半導体装置の製造方法。
- 基板表面上に形成された下地シリコン層の表面上にレジストパターンを形成する方法であって、フォトレジストを塗付してレジスト層を形成する工程と、当該レジスト層にパターン形成するためのフォトマスクに、アライメントパターン部、アライメントパターン形成に続く次工程処理用メインパターン部、及びこれら以外の部分として透過マスク領域、ハーフトーン露光領域、及び遮光マスク領域それぞれを形成する工程と、形成された前記レジスト層に前記フォトマスクを用いて露光し、かつ現像して複数層の膜厚領域を生成する工程とを有することを特徴とするレジストパターン形成方法。
- 請求項７において、前記透過マスク領域により生成される前記膜厚領域を開口パターンに形成することを特徴とするレジストパターン形成方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163083A JP3612525B2 (ja) | 2002-06-04 | 2002-06-04 | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| KR1020030035230A KR100622187B1 (ko) | 2002-06-04 | 2003-06-02 | 박막 반도체 장치의 제조 방법과 그 레지스트 패턴 형성방법 |
| TW092115042A TWI221673B (en) | 2002-06-04 | 2003-06-03 | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| US10/454,403 US6869887B2 (en) | 2002-06-04 | 2003-06-04 | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| CNB031372910A CN1244954C (zh) | 2002-06-04 | 2003-06-04 | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 |
| US10/987,772 US7476470B2 (en) | 2002-06-04 | 2004-11-12 | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| KR1020060039471A KR100866438B1 (ko) | 2002-06-04 | 2006-05-02 | 박막 반도체 장치의 레지스트 패턴 형성 방법과 그 하프톤마스크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163083A JP3612525B2 (ja) | 2002-06-04 | 2002-06-04 | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004291073A Division JP4108662B2 (ja) | 2004-10-04 | 2004-10-04 | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014622A true JP2004014622A (ja) | 2004-01-15 |
| JP3612525B2 JP3612525B2 (ja) | 2005-01-19 |
Family
ID=29561693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163083A Expired - Fee Related JP3612525B2 (ja) | 2002-06-04 | 2002-06-04 | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6869887B2 (ja) |
| JP (1) | JP3612525B2 (ja) |
| KR (2) | KR100622187B1 (ja) |
| CN (1) | CN1244954C (ja) |
| TW (1) | TWI221673B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696033B2 (en) | 2006-08-17 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT) |
| JP2010287656A (ja) * | 2009-06-10 | 2010-12-24 | Toshiba Corp | 固体撮像装置の製造方法 |
| JP2014072523A (ja) * | 2012-09-28 | 2014-04-21 | Boe Technology Group Co Ltd | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928490B1 (ko) * | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| TWI300580B (en) * | 2004-11-04 | 2008-09-01 | Nec Lcd Technologies Ltd | Method of processing substrate and chemical used in the same (1) |
| KR100801735B1 (ko) * | 2006-01-26 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 이온주입방법 |
| US7696057B2 (en) * | 2007-01-02 | 2010-04-13 | International Business Machines Corporation | Method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
| CN101452819B (zh) * | 2007-12-05 | 2011-07-06 | 中国科学院微电子研究所 | 一种制备用于离子注入的对准标记的方法 |
| JP2011091362A (ja) * | 2009-09-28 | 2011-05-06 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| US8252673B2 (en) * | 2009-12-21 | 2012-08-28 | International Business Machines Corporation | Spin-on formulation and method for stripping an ion implanted photoresist |
| CN105355631A (zh) | 2015-10-10 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩膜板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3411613B2 (ja) * | 1993-03-26 | 2003-06-03 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスク |
| EP0681319B1 (en) * | 1994-04-15 | 2002-10-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JPH07321015A (ja) | 1994-05-26 | 1995-12-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3410617B2 (ja) | 1996-11-29 | 2003-05-26 | シャープ株式会社 | 薄膜のパターニング方法 |
| US5821013A (en) * | 1996-12-13 | 1998-10-13 | Symbios, Inc. | Variable step height control of lithographic patterning through transmitted light intensity variation |
| US6420073B1 (en) * | 1997-03-21 | 2002-07-16 | Digital Optics Corp. | Fabricating optical elements using a photoresist formed from proximity printing of a gray level mask |
| KR100486197B1 (ko) * | 1997-06-30 | 2006-04-21 | 삼성전자주식회사 | 하프톤 마스크를 사용한 커패시터 하부전극 형성방법 |
| TW406393B (en) * | 1997-12-01 | 2000-09-21 | United Microelectronics Corp | Method of manufacturing dielectrics and the inner-lining |
| JP3190878B2 (ja) | 1998-04-27 | 2001-07-23 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2000077625A (ja) * | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100322537B1 (ko) * | 1999-07-02 | 2002-03-25 | 윤종용 | 블랭크 마스크 및 이를 이용한 위상 반전 마스크 제조방법 |
| JP3473514B2 (ja) | 1999-07-28 | 2003-12-08 | 日本電気株式会社 | 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法 |
| KR100637116B1 (ko) | 1999-12-14 | 2006-10-23 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| JP4686006B2 (ja) * | 2000-04-27 | 2011-05-18 | 大日本印刷株式会社 | ハーフトーン位相シフトフォトマスクとハーフトーン位相シフトフォトマスク用ブランクス、及びハーフトーン位相シフトフォトマスクの製造方法 |
| JP2002141268A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Ltd | 電子デバイス及び半導体集積回路装置の製造方法 |
| TW517286B (en) * | 2000-12-19 | 2003-01-11 | Hoya Corp | Gray tone mask and method for producing the same |
| US6902986B2 (en) * | 2002-10-15 | 2005-06-07 | Freescale Semiconductor, Inc. | Method for defining alignment marks in a semiconductor wafer |
-
2002
- 2002-06-04 JP JP2002163083A patent/JP3612525B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-02 KR KR1020030035230A patent/KR100622187B1/ko not_active IP Right Cessation
- 2003-06-03 TW TW092115042A patent/TWI221673B/zh not_active IP Right Cessation
- 2003-06-04 US US10/454,403 patent/US6869887B2/en not_active Expired - Fee Related
- 2003-06-04 CN CNB031372910A patent/CN1244954C/zh not_active Expired - Fee Related
-
2004
- 2004-11-12 US US10/987,772 patent/US7476470B2/en not_active Expired - Fee Related
-
2006
- 2006-05-02 KR KR1020060039471A patent/KR100866438B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696033B2 (en) | 2006-08-17 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT) |
| JP2010287656A (ja) * | 2009-06-10 | 2010-12-24 | Toshiba Corp | 固体撮像装置の製造方法 |
| JP2014072523A (ja) * | 2012-09-28 | 2014-04-21 | Boe Technology Group Co Ltd | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030094505A (ko) | 2003-12-12 |
| TWI221673B (en) | 2004-10-01 |
| US20030224577A1 (en) | 2003-12-04 |
| US6869887B2 (en) | 2005-03-22 |
| KR100866438B1 (ko) | 2008-10-31 |
| CN1244954C (zh) | 2006-03-08 |
| KR100622187B1 (ko) | 2006-09-07 |
| KR20060063830A (ko) | 2006-06-12 |
| CN1469429A (zh) | 2004-01-21 |
| JP3612525B2 (ja) | 2005-01-19 |
| TW200401456A (en) | 2004-01-16 |
| US20050089771A1 (en) | 2005-04-28 |
| US7476470B2 (en) | 2009-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100866438B1 (ko) | 박막 반도체 장치의 레지스트 패턴 형성 방법과 그 하프톤마스크 | |
| TW494580B (en) | Manufacturing method of thin film transistor and its driving devices | |
| JPH10163174A (ja) | 薄膜のパターニング方法 | |
| JP2004200651A (ja) | トップゲート型薄膜トランジスタの形成方法 | |
| JPH09127707A (ja) | レジストパターンの形成方法 | |
| JP2005236294A (ja) | 薄膜トランジスタの製造方法 | |
| WO2020181948A1 (zh) | 阵列基板及其制作方法、和显示装置 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| JP2005033224A5 (ja) | ||
| JPH10173197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100362191B1 (ko) | 반도체소자의박막트랜지스터및그제조방법 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 | |
| JPH06118445A (ja) | 液晶表示装置の製造方法 | |
| JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
| KR100824198B1 (ko) | 반도체 소자의 제조방법 | |
| KR0171736B1 (ko) | 전계효과트랜지스터 제조 방법 | |
| KR100434961B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| US20180329287A1 (en) | Mask plates and manufacturing methods of array substrates | |
| KR100784063B1 (ko) | 박막 트랜지스터의 구조 및 제조 방법 | |
| JPH11261101A (ja) | フォトセンサ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |