JP2001251148A - 歪補償装置 - Google Patents

歪補償装置

Info

Publication number
JP2001251148A
JP2001251148A JP2000097092A JP2000097092A JP2001251148A JP 2001251148 A JP2001251148 A JP 2001251148A JP 2000097092 A JP2000097092 A JP 2000097092A JP 2000097092 A JP2000097092 A JP 2000097092A JP 2001251148 A JP2001251148 A JP 2001251148A
Authority
JP
Japan
Prior art keywords
distortion compensation
compensation coefficient
signal
distortion
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000097092A
Other languages
English (en)
Other versions
JP4183364B2 (ja
Inventor
Takayoshi Oide
高義 大出
Yasuyuki Oishi
泰之 大石
Norio Kubo
徳郎 久保
Kazuo Hase
和男 長谷
Hajime Hamada
一 浜田
Hiroyoshi Ishikawa
広吉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000097092A priority Critical patent/JP4183364B2/ja
Priority to US09/737,196 priority patent/US7012969B2/en
Publication of JP2001251148A publication Critical patent/JP2001251148A/ja
Priority to US11/149,730 priority patent/US7551687B2/en
Application granted granted Critical
Publication of JP4183364B2 publication Critical patent/JP4183364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 歪補償された送信信号がDA変換器のダイナミ
ックレンジ(DA変換器リミット)を越えないように事前に
歪補償係数の大きさをその位相を維持したまま補正す
る。 【解決手段】 歪補償係数演算部２７において歪補償係
数ｈn+1(p)が演算されて歪補償係数記憶部２２に記憶す
る前に、該歪補償係数ｈn+1(p)を用いて歪補償するもの
としたとき、歪補償により得られる信号ｘ(t)*ｈn+1(p)
がDA変換器２４のリミットを越えるか比較部２９におい
て事前に調べ、越える場合には歪補償係数補正部３０で
歪補償係数の大きさをその位相を維持したまま小さくな
るように補正して記憶部２２に記憶する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、歪補償装置に係わ
り、特に、(1) 出力可能範囲を超える制御が行われそう
になったとき振幅制限を行い、且つ、振幅制限が行われ
た場合でも位相について追従動作を行わせることができ
る歪補償装置及び(2) 送信電力増幅器からフィードバッ
クされた信号振幅を制御して制限値を越えないように
し、歪補償を安定に行えるようにした歪補償装置に関す
る。
【０００２】
【従来の技術】近年周波数資源が逼迫し、無線通信に於
いてディジタル化による高能率伝送が多く用いられるよ
うになってきた。無線通信に多値振幅変調方式を適用す
る場合、送信側特に電力増幅器の増幅特性を直線化して
非線型歪を抑え、隣接チャネル漏洩電力を低減する技術
が重要であり、また線型性に劣る増幅器を使用し電力効
率の向上を図る場合はそれによる歪発生を補償する技術
が必須である。
【０００３】図４５は従来の無線機における送信装置の
一例を示すブロック図であり、送信信号発生装置１はシ
リアルのディジタルデータ列を送出し、シリアル／パラ
レル変換器（Ｓ／Ｐ変換器）２はディジタルデータ列を
１ビットづつ交互に振り分けて同相成分信号（Ｉ信号：
In-phase component)と直交成分信号(Ｑ信号：Quadratu
re component)の２系列に変換する。ＤＡ変換器３はＩ
信号、Ｑ信号のそれぞれをアナログのベースバンド信号
に変換して直交変調器４に入力する。直交変調器４は入
力されたＩ信号、Ｑ信号（送信ベースバンド信号）にそ
れぞれ基準搬送波とこれを９０0移相した信号を乗算
し、乗算結果を加算することにより直交変換を行って出
力する。周波数変換器５は直交変調信号と局部発振信号
をミキシングして周波数変換し、送信電力増幅器６は周
波数変換器５から出力された搬送波を電力増幅して空中
線（アンテナ）７より空中に放射する。
【０００４】W-CDMA及びPDC(Personal Digital Cellula
r)等の移動通信において、送信装置の送信電力は10mW〜
数Wと大きく、送信電力増幅器の入出力特性（歪関数ｆ
(p)）は図４６（ａ）の点線で示すように非直線性にな
る。この非直線特性により非線形歪が発生し、送信周波
数ｆ0周辺の周波数スペクトラムは図４６（ｂ）の実線
に示すようにサイドローブが持ち上がり、隣接チャネル
に漏洩し、隣接妨害を生じる。すなわち、非線形歪によ
り（ｂ）に示すように送信波が隣接周波数チャネルに漏
洩する電力が大きくなってしまう。漏洩電力をACPR(Adj
acent Channel Power Ratio)として説明する。ACPRは
（ｂ）の1点鎖線Ａと1点鎖線Ａ′間のスペクトラム面積
である着目チャネルの電力と1点鎖線Ａ，Ａ′と2点鎖線
Ｂ，Ｂ′間の隣接チャネルに漏れるスペクトラムの面積
である隣接漏洩電力の比である。このような漏洩電力
は、他チャネルに対して雑音となり、そのチャネルの通
信品質を劣化させてしまう。よって、厳しく規定されて
いる。
【０００５】漏洩電力は、例えば電力増幅器の線型領域
(図４６（ａ）参照)で小さく、非線形領域で大きくな
る。そこで、高出力の送信電力増幅器とするためには、
線形領域を広くする必要がある。しかし、このためには
実際に必要な能力以上の増幅器が必要となり、コスト及
び装置サイズにおいて不利となる問題がある。また、通
常の増幅器では、線形領域での電力負荷効率は図４７に
示すように低い。ここで電力負荷効率とは、アンプの定
格電力に対する出力電力Ｐoutと入力電力Ｐinの差（Ｐo
ut-Ｐin)の割合（％）であり、熱になる分である。よっ
て、必要な送信電力を得るには大きな消費電力が必要と
なってしまい、電力効率においても非常に不利である。
そのため、消費電力を低く押さえるために増幅器の非線
形領域での使用が不可欠である。しかしながら、前述の
ように歪が増加し、ACPRを劣化させてしまう。この状況
に対して送信電力の歪を補償し、電力負荷効率の良い領
域での増幅器の使用を実現するものが歪補償機能つきの
無線装置(リニアライザ)である。フィードバック系の歪
補償技術としてカルテジアンループ方式、ポーラールー
プ方式等が提案され、電力増幅器の歪抑圧を行ってい
る。
【０００６】図４８はＤＳＰを用いたディジタル非線形
歪補償機能を備えた送信装置のブロック図である。送信
信号発生装置１から送出されるディジタルデータ群（送
信信号）は、Ｓ／Ｐ変換器２においてＩ信号、Ｑ信号の
２系列に変換されてＤＳＰで構成される歪補償部８に入
力される。歪補償部８は機能的に図４９に示すように、
送信信号ｘ(t)のパワーレベル0〜1023に応じた歪補償係
数h(pi)(i=0〜1023)を記憶する歪補償係数記憶部８ａ、
送信信号レベルに応じた歪補償係数h(pi)を用いて該送
信信号に歪補償処理（プリディストーション）を施すプ
リディストーション部８ｂ、送信信号ｘ(t)と後述する
直交検波器で復調された復調信号（フィードバック信
号）ｙ(t)を比較し、その差が零となるように歪補償係
数h(pi)を演算、更新する歪補償係数演算部８ｃを備え
ている。
【０００７】歪補償部８は送信信号ｘ(t)のパワーレベ
ルに応じた歪補償係数h(pi)を用いて該送信信号にプリ
ディストーション処理を施し、ＤＡ変換器３に入力す
る。ＤＡ変換器３は入力されたＩ信号とＱ信号をアナロ
グのベースバンド信号に変換して直交変調器４に入力す
る。直交変調器４は入力されたＩ信号、Ｑ信号にそれぞ
れ基準搬送波とこれを９０0移相した信号を乗算し、乗
算結果を加算することにより直交変換を行って出力す
る。周波数変換器５は直交変調信号と局部発振信号をミ
キシングして周波数変換し、送信電力増幅器６は周波数
変換器５から出力された搬送波信号を電力増幅して空中
線（アンテナ）７より空中に放射する。
【０００８】送信信号の一部は方向性結合器９を介して
周波数変換器１０に入力され、ここで周波数変換されて
直交検波器１１に入力される。直交検波器１１は入力信
号にそれぞれ基準搬送波とこれを９０0移相した信号を
乗算して直交検波を行い、送信側におけるベースバンド
のＩ、Ｑ信号を再現してＡＤ変換器１２に入力する。Ａ
Ｄ変換器１２は入力されたＩ，Ｑ信号をディジタルに変
換して歪補償部８に入力する。歪補償部８はLMS（Least
Mean Square)アルゴリズムを用いた適応信号処理によ
り歪補償前の送信信号と直交検波器１１で復調されたフ
ィードバック信号を比較し、その差が零となるように歪
補償係数h(pi)を演算、更新する。ついで、次の送信す
べき送信信号に更新した歪補償係数を用いてプリディス
トーション処理を施して出力する。以後、上記動作を繰
り返すことにより、送信電力増幅器６の非線形歪を抑え
て隣接チャネル漏洩電力を低減する。
【０００９】図５０は適応LMSによる歪補償処理の説明
図である。１５ａはベースバンドの送信信号（直交変調
信号）ｘ(t)に歪補償係数ｈn-1(p)を乗算する乗算器
（図４９のプリディストーション部８ｂに対応）、１５
ｂは歪関数ｆ(p)を有する送信電力増幅器、１５ｃは送
信電力増幅器からの出力信号ｙ(t)を帰還する帰還系、
１５ｄは送信信号ｘ(t)のパワーｐ（＝ｘ(t)2）を演算
する演算部（振幅−電力変換部）、１５ｅは送信信号ｘ
(t)の各パワーに応じた歪補償係数を記憶する歪補償係
数記憶部（図４９の歪補償係数記憶部８ａに対応）であ
り、送信信号ｘ(t)のパワーｐに応じた歪補償係数ｈn-1
(p)を出力すると共に、LMSアルゴリズムにより求まる歪
補償係数ｈn(p)で歪補償係数ｈn-1(p)を更新する。
【００１０】１５ｆは共役複素信号出力部、１５ｇは送
信信号ｘ(t)と帰還復調信号ｙ(t)の差ｅ(t)を出力する
減算器、１５ｈはｅ(t)とｕ*(t)の乗算を行う乗算器、
１５ｉはｈn-1(p)とｙ*(t)の乗算を行う乗算器、１５ｊ
はステップサイズパラメータμを乗算する乗算器、１５
ｋはｈn-1(p)とμｅ(t)ｕ*(t)を加算する加算器、１５
ｍ，１５ｎ、１５ｐは遅延部であり、送信信号ｘ(t)が
入力してから帰還復調信号ｙ(t)が減算器１５ｇに入力
するまでの遅延時間を入力信号に付加する。１５ｆ、１
５ｈ〜１５ｊは回転演算部１６を構成する。ｕ(t)は歪
を受けた信号である。上記構成により、以下に示す演算
が行われる。 ｈn(p)＝ｈn-1(p)＋μｅ(t)ｕ*(t) ｅ(t)＝ｘ(t)−ｙ(t) ｙ(t)＝ｈn-1(p)ｘ(t)ｆ(p) ｕ(t)＝ｘ(t)ｆ(p)＝ｈ* n-1(p)ｙ(t) Ｐ＝｜ｘ(t)｜2 ただし、ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複
素数、＊は共役複素数である。上記演算処理を行うこと
により、送信信号ｘ(t)と帰還復調信号ｙ(t)の差ｅ(t)
が最小となるように歪補償係数h(p)が更新され、最終的
に最適の歪補償係数値に収束し、送信電力増幅器の歪が
補償される。
【００１１】図５１はｘ(t)＝Ｉ(t)＋ｊＱ(t)として表
現した送信装置の全体の構成図であり、図４８、図５０
と同一部分には同一符号を付している。以上のように、
ディジタル非線形歪補償方式は、送信信号を直交変調し
て得られる搬送波を帰還検波し、送信信号と帰還信号の
振幅をディジタル変換して比較し、比較結果に基づいて
歪補償係数をリアルタイムに更新するという原理であ
る。この非線形歪補償方式によれば、歪を減少でき、そ
の結果、高出力で非線形領域での動作でもACPRを満たし
(すなわち漏洩電力を低く抑え)、かつ、電力負荷効率を
改善することができ、低消費電力化が可能となる。ま
た、電力負荷効率の改善により発熱量を削減でき、発熱
対策が軽減し、これにより、装置の規模も削減すること
ができる。
【００１２】
【発明が解決しようとする課題】歪発生において、信号
の振幅歪と位相歪が同時に発生することがある。これ
は、歪補償された送信信号が歪補償回路の補償振幅範囲
を超えると、該信号が歪補償装置の限界値に振幅制限さ
れ、振幅値が歪補償装置の上限値に張りつき、位相制御
が不可能になるからである。送信電力増幅器は飽和によ
る非線形特性を有しているが、前述のように送信効率上
できるだけ飽和に近い状態で使用する。一方、歪補償装
置は特性が線形なるように歪補償制御を行うため、飽和
に近い状態で使用すると歪補償係数ｈn(p)が次第に大き
くなる。このため、歪補償後の送信信号ｘ(t)*h(p)(*は
複素乗算)のレベルが増大し、DA変換器のダイナミック
レンジを越え、DA変換器の出力振幅がひずむ。この結
果、送信信号に高調波成分が含まれるようになり、振幅
のみならず位相もひずみ、隣接漏えいが発生しスペクト
ル特性が規格外になる。
【００１３】図５２は従来の歪補償装置の問題点説明図
であり、点線LMはDA変換器３のダイナミックレンジ(DA
変換器リミット)である。歪補償装置のプリディストー
ション部から出力する送信信号ｘ(t)*hn(p)のレベルがD
A変換器リミットLMの内側に存在すれば歪は発生しな
い。しかし、歪補償処理により送信信号ｘ(t)に対する
歪補償係数ｈn+1(p)が大きくなると、図示するようにｘ
(t)*hn+1(p)がDA変換器リミットLMを越え、振幅がDA変
換器リミットLMにクランプし、高調波成分が発生して位
相もひずむ。
【００１４】すなわち、電力増幅器の非線形の度合いが
大きい領域では、歪み補償によって振幅を大きくしよう
としているにも関わらず、帰還信号ｙ(t)の振幅が大き
くならず、補正前の送信信号ｘ(t)と帰還信号との振幅
差ｅ(t) が大きくなる。振幅差が大きくなれば歪補償部
８は、歪補償が期待通りに行なわれていないと判断し、
更に差信号ｅ(t) が小さくなるように歪補償計数h
n+1(p)を大きくする。この結果、歪補償後の信号振幅を
更に増加させる。この結果、信号振幅が制限値（DA変換
器３のリミットLM）を超えてしまう。そのため制限値を
超えた信号は一定振幅値となり、信号の有意成分(振幅
及び位相)が欠落する。これにより、振幅成分に加えて
位相成分の補償もできなくなるつまりは、歪み補償が正
常動作しないといった障害が発生する。以上により、振
幅がDA変換器リミットLMを越えると、振幅、位相の両方
が制御不可能になり、歪補償しない場合より歪特性が劣
化する問題が発生する。
【００１５】以上から本発明の目的は、DA変換器の入力
振幅がDA変換器のリミットを越えないように事前に歪補
償係数の大きさをその位相を維持したまま補正し、これ
により、振幅制限しても歪が発生しないようにして位相
追従を可能にすることである。本発明の別の目的は、歪
補償後の送信信号のパワーが許容されている上限パワー
を越えないように事前に歪補償係数の大きさをその位相
を維持したまま補正し、これにより、振幅制限しても位
相追従を可能にすることである。本発明の別の的は、歪
補償係数の補正値を簡単に演算できるようにすることで
ある。本発明の別の目的は、フィードバック信号の振幅
を制御することにより、送信信号とフィードバック信号
との差を減少し、これにより歪補償係数が大きくなるこ
とを防止し、歪補償後の送信信号が制限値を超えないよ
うにすることである。
【００１６】本発明の別の目的は、(1) 送信信号に歪補
償係数を乗算して歪デバイスに入力する歪補償方式、及
び(2) 参照信号（送信信号）に歪補償係数を乗算して得
られた信号と送信信号との差を誤差信号として発生し、
該誤差信号及び主信号（送信信号）を別個にＤＡ変換し
て合成して歪デバイスに入力する歪補償方式に適用でき
るようにすることである。本発明の別の目的は、シング
ルキャリアの送信装置及びマルチキャリアの送信装置に
適用できる歪補償装置を提供することである。
【００１７】
【課題を解決するための手段】上記課題は本発明によれ
ば、歪補償処理を施された送信信号がDA変換器のダイナ
ミックレンジを越えないように、事前に歪補償係数を補
正して歪補償係数記憶部に記憶する歪補償装置により達
成される。すなわち、歪補償係数ｈn+1(p)が演算されて
歪補償係数記憶部に記憶する前に、該歪補償係数ｈ
n+1(p)を用いて歪補償するものとしたとき、歪補 償に
より得られる信号がDA変換器のリミットを越えるか事前
に調べ、越える場合には歪補償係数の大きさをその位相
を維持したまま小さくなるように補正して記憶部に記憶
する。
【００１８】上記課題は本発明によれば、歪補償係数ｈ
n+1(p)が演算されて歪補償係数記憶部に記憶する前に、
歪補償信号ｘ(t)*ｈn+1(p)のパワー|ｘ(t)*ｈn+1(p)|2
がDA変換器の設定上限パワーPmaxを越えるか事前に調
べ、越える場合には歪補償係数の大きさをその位相を維
持したまま小さくなるように補正して記憶部に記憶する
ことにより達成される。上記課題は本発明によれば、歪
補償係数ｈn+1(p)が演算されて歪補償係数記憶部に記憶
する前に、歪補償係数ｈn+1(p)の二乗値が設定最大歪補
償係数ｈ(p)MAXの二乗値より大きいか事前に調べ、大き
い場合には歪補償係数の大きさをその位相を維持したま
ま小さくなるように補正して記憶部に記憶する。以上の
ようにすれば、歪補償信号(DA変換器入力)がDA変換器リ
ミット(ダイナミックレンジ)を越えることがなくなり、
DA変換器において振幅歪、位相歪が発生しない。しか
も、歪補償係数ｈn+1(p)の位相を保持したままその大き
さを小さくするものであるため位相追従が可能になる。
【００１９】上記課題は本発明によれば、歪補償後の信
号振幅の制限オーバが検知されたとき、増幅器出力から
のフィードバック信号の振幅を制御することにより達成
される。制限オーバ時にフィードバック信号の振幅を大
きくなるよう制御することにより、送信信号とフィード
バック信号の差が小さくなり、歪補償係数が減少し、歪
補償後の信号振幅の制限オーバを防止できる。この結
果、信号の有意成分(振幅及び位相)が欠落することがな
くなり、歪み補償を安定に行える。上記課題は本発明に
よれば、送信信号振幅あるいは送信信号電力とゲインの
対応をテーブル化しておき、実際の送信信号振幅あるい
は送信信号電力に応じたゲインをテーブルより求め、該
ゲインに基づいてフィードバック信号の振幅を制御する
ことにより達成される。このようにすれば、歪補償後の
信号振幅が制限値をオーバしているか検知することな
く、該歪補償後の信号振幅の制限オーバを防止できる。
【００２０】尚、本発明は、(1) 送信信号に歪補償係数
を乗算して歪補償する第１の歪補償方式、及び(2) 参照
信号(送信信号)に歪補償係数を乗算して得られた信号と
送信信号との差を誤差信号として発生し、誤差信号及び
主信号(送信信号)を別個にDA変換して合成して歪デバイ
スに入力する第２の歪補償方式、それぞれに適用でき
る。更に、シングルキャリアの送信装置やマルチキャリ
アの送信装置に適用できる。
【００２１】
【発明の実施の形態】（Ａ）本発明の原理 （ａ）概略構成 図１は本発明の概略構成図であり、２１は関数ｆ(p)の
非線形歪を発生するデバイス（送信電力増幅器）、２２
は送信電力増幅器の歪を補正する歪補償係数ｈ(p)を送
信信号ｘ(t)のパワーｐ(=|ｘ(t)|2)に対応させて記憶す
る歪補償係数記憶部、２３は送信信号ｘ(t)のパワーｐ
に応じた歪補償係数ｈn(p)を記憶部２２から読み出し、
該歪補償係数を用いて送信信号に歪補償処理を施すプリ
ディストーション部、２４は歪補償処理を施されたディ
ジタルの送信信号ｘ(t)*ｈn(p)をアナログ信号に変換す
るＤＡ変換器、２５は送信電力増幅器の出力信号ｙ(t)
を帰還する帰還系、２６はフィードバック信号をディジ
タルに変換するＡＤ変換器、２７は歪補償前の送信信号
ｘ(t)とフィードバック信号に基づいて歪補償係数ｈn+1
(p)を演算する歪補償係数演算部、２８は演算された歪
補償係数ｈn+1(p)あるいは補正された歪補償係数ｈ
n+1(p)′を送信信号のパワー|ｘ(t)|2に対応させて記憶
部２２に記憶することにより歪補償係数を更新する歪補
償係数更新部、
【００２２】２９は比較部で、歪補償係数演算部２７で
演算された歪補償係数ｈn+1(p)を記憶部２２に記憶する
前に、該歪補償係数ｈn+1(p)を用いた歪補償処理により
プリディストーション部２３より出力されるであろう送
信信号のパワーＰa(=|ｘ(t)*ｈn+1(p)|2)とＤＡ変換器
２４のダイナミックレンジにより規定される最大電力値
Ｐmaxを比較するもの、３０は歪補償係数補正部、３１
は歪補償係数記憶部２２の読み出しアドレス／書き込み
アドレスを発生する送信信号のパワー演算部である。
【００２３】（ｂ）本発明の原理説明 図２は本発明の原理説明図である。図１のディジタル構
成の歪補償装置において、歪補償信号の上限はディジタ
ルデータのビット数もしくはDA変換器２４のビット数
(ダイナミックレンジ)で規定される。以下ではDA変換器
２４のダイナミックレンジにより上限が制限されるもの
とする。図２において、破線の小さい四角LMSはDA変換
器のダイナミックレンジにより規定されるDA変換器リミ
ット、大きい四角LMLはディジタルデータのビット数に
より規定される演算リミットである。歪補償処理を施す
前の送信信号をｘ(t)とし、該送信信号のパワーに応じ
た歪補償係数をhn(p)とすると、プリディストーション
部２３から出力する歪補償信号はｘ(t)*ｈn(p)となる。
この歪補償信号ｘ(t)*ｈn(p)がDA変換器リミットLMSに
接する円以内であれば、送信信号ｘ(t)がどのような位
相であろうともDA変換器リミットLMLを超えることはな
く、DA変換器２４において振幅、位相がひずむことはな
い。
【００２４】しかし、歪関数ｆ(p)の作用で送信電力増
幅器２１の出力振幅が大きくなると、歪補償前の送信信
号ｘ(t)とフィードバック信号の差が大きくなり、歪補
償係数演算部２７から出力する歪補償係数ｈn+1(p)が大
きくなる。かかる場合、該歪補償係数ｈn+1(p)を補正せ
ずそのまま歪補償係数記憶部２２に記憶すると、いつか
該歪補償係数が読み出されてプリディストーション部２
３より歪補償信号 ｘ(t)*ｈn+1(p)が出力する。このと
き、歪補償信号 ｘ(t)*ｈn+1(p)がDA変換器リミットLMS
を越えると該DA変換器において振幅歪、位相歪が発生す
る。そこで、歪補償係数ｈn+1(p)が演算されて記憶部２
２に記憶される前に、該歪補償係数ｈn+1(p)を用いて歪
補償するものとしたとき、歪補償により得られる信号ｘ
(t)*ｈn+1(p)がDA変換器のリミットを越えるか事前に調
べ、越える場合には歪補償係数の大きさをその位相を維
持したまま小さくなるように補正する。このようにすれ
ば、DA変換器入力が振幅制限されてDA変換器リミットLM
Sを越えることがなくなり、DA変換器において振幅歪、
位相歪が発生しない。しかも、歪補償係数ｈn+1(p)の位
相を保持したままその大きさを小さくするものであるた
め位相追従が可能になる。
【００２５】（ｃ）振幅制御による振幅制限 以上から、比較部２９は歪補償係数ｈn+1(p)が求まった
時、該歪補償係数を記憶部２２に記憶する前に、歪補償
係数ｈn+1(p)を用いた歪補償処理によりプリディストー
ション部２３より出力されるであろう歪補償信号ｘ(t)*
ｈn+1(p)とDA変換器リミットLMSと比較する。又、歪補
償係数補正部３０は、ｘ(t)*ｈn+1(p)がDA変換器リミッ
トLMSより小さくなるように歪補償係数ｈn+1(p)を１/ｍ
に補正する。歪補償係数更新部２８は歪補償信号ｘ(t)*
ｈn+1(p)がDA変換器リミットLMSより大きければ、該補
正された歪補償係数ｈn+1(p)/ｍを歪補償係数記憶部２
２に記憶し、小さければ補正しない歪補償係数ｈn+1(p)
をそのまま歪補償係数記憶部２２に記憶する。尚、ｘ
(t)*ｈn+1(p)は複素数であるため、一般に次の（ｄ）の
ようにしてパワーに基づいて振幅制御するのが普通であ
る。
【００２６】（ｄ）電力制御による振幅制限 上記(ｃ）では直接DA変換器の入力信号振幅を制御し、
該振幅ががDA変換リミット LMSに収まるように制御する
場合であるが、歪補償信号ｘ(t)*ｈn+1(p)のパワー |ｘ
(t)*ｈn+1(p)|2がDA変換器の上限パワーPmax以下となる
ように歪補償係数を補正して振幅がDA変換リミットLMS
に接する等包絡線円ECIRに収まるように制御することも
できる。かかる場合、比較部２９は歪補償係数ｈn+1(p)
が求まった時、該歪補償係数を記憶部２２に記憶する前
に、歪補償係数ｈn+1(p)を用いた歪補償処理によりプリ
ディストーション部２３より出力されるであろう歪補償
信号のパワーＰa(=|ｘ(t)*ｈn+1(p)|2)とDA変換器２４
の上限パワーＰmaxを比較する。又、歪補償係数補正部
３０は、|ｘ(t)*ｈn+1(p)|2が上限パワーＰmaxより大き
いとき、上限パワー以下となるように歪補償係数ｈ
n+1(p)を１/ｍ補正する。歪補償係数更新部２８は、歪
補償信号のパワーＰaが上限パワーＰmaxより大きいと
き、該補正された歪補償係数ｈn+1(p)′＝ｈn+1(p)/ｍ
を歪補償係数記憶部２２に記憶し、小さいとき歪補償係
数ｈn+1(p)を補正せずそのまま歪補償係数記憶部２２に
記憶する。この結果、歪補償係数ｈn+1(p)′で歪補償さ
れた信号ｘ(t)*ｈn+1(p)/ｍは等包絡線円ECIRの内側に
収まり、DA変換器２４で振幅歪、位相歪は生じない。す
なわち、振幅の歪補償は不完全であるが、位相は追従し
ている為、歪補償装置を適用しない場合以上に歪特性が
劣化することはない。
【００２７】（ｅ）電力制御による別の振幅制限 DA変換器の設定されている許容上限パワーをＰmax、送
信信号ｘ(t)に対する最大歪補償係数をｈ(p)MAXとすれ
ば次式Ｐmax＝|ｘ(t)*ｈ(p)MAX|2の関係が成り立つ。Ｐ
maxは一定であるから、送信信号ｘ(t)と最大歪補償係数
ｈ(p)MAXは1:1の関係があり、送信信号ｘ(t)が決まれ
ば最大歪補償係数ｈ(p)MAXが一意に定まる。従って、歪
補償係数ｈn+1(p)の二乗値がこの最大歪補償係数 ｈ
(p)MAXの二乗値より大きければ、該歪補償係数ｈ n+1(p)
を用いて得られる歪補償信号ｘ(t)*ｈn+1(p)は等包絡線
円ECIRを越える。
【００２８】以上より、比較部２９は歪補償係数ｈ
n+1(p)が演算された時、該歪補償係数の二乗値|ｈ
n+1(p)|2と送信信号ｘ(t)に応じた最大歪補償係数ｈ(p)
MAXの二乗値|ｈ(p)MAX|2の大小を比較する。又、歪補償
係数補正部３０は|ｈn+1(p)|2が|ｈ(p)MAX|2より小さく
なるように歪補償係数ｈn+1(p)を１/ｍに補正する。歪
補償係数更新部２８は、|ｈn+1(p)|2＞|ｈ(p)MAX|2のと
き、該補正された歪補償係数ｈn+1(p)′＝ｈn+1(p)/ｍ
を歪補償係数記憶部２２に記憶し、|ｈn+1(p)|2＜|ｈ
(p)MAX|2のとき歪補償係数ｈn+1(p)を補正せず、そのま
ま歪補償係数記憶部２２に記憶する。この結果、歪補償
係数ｈn+1(p)′で歪補償された信号ｘ(t)*ｈ n+1(p)/ｍ
は等包絡線円ECIRの内側に収まり、DA変換器で振幅歪、
位相歪は生じない。
【００２９】（ｆ）歪補償係数の補正演算が不要な構成 予め、|ｘ(t)|2,ｈn+1(p)の組み合わせに対応させて歪
補償係数の補正値を記憶しておけば、歪補償係数の補正
演算、歪補償信号のパワーＰaと上限パワーＰmaxの比較
などの処理が不要になる。そこで、(1) 歪補償係数演算
部で演算された歪補償係数ｈn+1(p)を用いて送信信号ｘ
(t)に歪補償処理を施した時の送信信号のパワーＰaが上
限パワーＰmaxより小さくなるように歪補償係数ｈ
n+1(p)を補正し、(2) 該補正された歪補償係数ｈ
n+1(p)′を|ｘ(t)|2,ｈn+1(p)の組み合わせに対応させ
てテーブル化する。又、(3) 歪補償された送信信号のパ
ワーＰaが上限パワーＰmaxより小さいときは、歪補償係
数ｈn+1(p)をそのまま |ｘ(t)|2，ｈ n+1(p)の組み合わ
せに対応させてテーブル化する。
【００３０】かかる状態において、歪補償係数演算部２
７で歪補償係数ｈn+1(p)が演算されると、歪補償係数更
新部２８は該歪補償係数ｈn+1(p)、送信信号ｘ(t)のパ
ワー|ｘ(t)|2の組み合わせに応じた歪補償係数の補正値
をテーブルより求めて歪補償係数記憶部２２に記憶す
る。以後、プリディストーション部２３は次の送信信号
ｘ(t)に対する歪補償処理に際して、記憶部２２より補
正済みの歪補償係数を読み出し歪補償処理して出力す
る。以上では記憶部２２へ書き込む前にテーブルを用い
て歪補償係数を補正する例であるが、記憶部２２より読
み出し、該テーブルを用いて補正するように構成するこ
ともできる。すなわち、歪補償係数演算部２７で歪補償
係数ｈn+1(p)が演算された時、歪補償係数更新部２８は
該歪補償係数ｈn+1(p)をそのまま歪補償係数記憶部２２
に記憶する。そして、送信信号ｘ(t)に対する歪補償処
理に際して記憶部２２より歪補償係数ｈn(p)が読み出さ
れた時、プリディストーション部２３は該歪補償係数ｈ
n(p)、送信信号ｘ(t)のパワー|ｘ(t)|2の組み合わせに
応じた歪補償係数の補正値をテーブルより求めて歪補償
処理して出力する。
【００３１】（ｇ）フィードバック信号の振幅制御によ
る振幅制限 歪補償後の信号振幅の制限オーバが検知されたとき、増
幅器出力からのフィードバック信号の振幅を大きくす
る。制限オーバ時にフィードバック信号の振幅を大きく
することにより、送信信号とフィードバック信号の差が
小さくなり、歪補償係数が減少し、以後歪補償後の信号
振幅の制限オーバを防止できる。又、送信信号の振幅あ
るいは電力とゲインの対応をテーブル化しておき、実際
の送信信号の振幅あるいは電力に応じたゲインをテーブ
ルより求め、該ゲインに基づいてフィードバック信号の
振幅を制御する。このようにすれば、歪補償後の信号振
幅が制限値をオーバしているか検知することなく、歪補
償後の信号振幅の制限オーバを防止できる。
【００３２】（Ｂ）送信信号に歪補償係数を乗算して歪
補償信号を出力する歪補償装置の実施例 （ａ）第１実施例 図３は送信信号に歪補償係数を乗算して歪補償信号を出
力する歪補償装置に適用した本発明の第１実施例であ
り、図１と同一部分には同一符号を付しており、３２〜
３７はタイミング合わせ用の遅延回路である。歪補償係
数演算部２７は図３４の従来例と同様にLMSアルゴリズ
ムにより歪補償係数ｈn+1(n)を演算するもので、共役複
素信号出力部２７ａ、歪補償処理前の送信信号ｘ(t)と
帰還復調信号ｙ(t)の差ｅ(t)を出力する減算器２７ｂ、
誤差ｅ(t)とｕ*(t)の乗算を行う乗算器２７ｃ、ｈn(p)
とｙ*(t)の乗算を行う乗算器２７ｄ、ステップサイズパ
ラメータμを乗算する乗算器２７ｅ、ｈn(p)とμｅ(t)
ｕ*(t)を加算する加算器２７ｆを備えている。
【００３３】歪補償係数更新部２８は、歪補償係数記憶
部２２に記憶されている歪補償係数を更新するものでセ
レクタ２８ａを備えている。セレクタ２８ａは歪補償信
号のパワーＰa(=|ｘ(t)*ｈn+1(p)|2)が、DA変換器２４
のダイナミックレンジに応じて予め設定されている上限
パワーＰmaxより大きいとき歪補償係数Ｘ（＝ｈn+1(p)/
ｍ）を歪補償係数記憶部２２に記憶し、小さいとき補正
しない歪補償係数Ｙ（＝ｈn+1(p)）を歪補償係数記憶部
２２に記憶する。比較部２９は、歪補償信号のパワーＰ
a(=|ｘ(t)*ｈn+1(p)|2)と設定されている上限パワーＰm
axの大小を比較するもので、パワー演算部２９ａと比較
器２９ｂを備えている。パワー演算部２９ａは、歪補償
係数演算部２７で得られた歪補償係数ｈn+1(p)を用いた
歪補償処理によりプリディストーション２３から出力さ
れる歪補償信号ｘ(t)*ｈn+1(p)のパワーＰaを計算し、
比較器２９ｂは該パワーＰa(=|ｘ(t)*ｈn+1(p)|2)と上
限パワーＰmaxの大小を比較し、比較結果をセレクタ２
８ａに入力する。尚、*は複素乗算を意味する。
【００３４】歪補償係数補正部３０は、送信信号のパワ
ーＰa(=|ｘ(t)*ｈn+1(p)|2)が上限パワーＰmaxより大き
いとき、上限パワー以下となるように歪補償係数ｈ
n+1(p)を１/ｍに補正するもので、ｍ値制御部３０ａと
補正値演算部３０ｂを有している。ｍは係数減衰比で、
ｍ2は歪補償信号のパワー|ｘ(t)*ｈn+1(p)|2と上限パワ
ーＰmaxの比である。従って、次式 ｍ2＝|ｘ(t)*ｈn+1(p)|2／Ｐmax の関係があり、ｍは ｍ＝｛|ｘ(t)*ｈn+1(p)|2／Ｐmax｝1/2 (1) より求まる。ｍ値制御部３０ａは(1)式の演算を行って
係数減衰比ｍを演算し、補正値演算部３０ｂは次式 Ｘ＝ｈn+1(p)/ｍ (2) により歪補償係数の補正値Ｘを演算して出力する。
【００３５】遅延回路３２は、セレクタ２８ａより歪補
償係数が出力されるタイミングにおいて書き込みアドレ
ス（Write adr)が発生するようにパワー演算部３１の出
力信号を遅延する。遅延回路３３は歪補償前の送信信号
ｘ(t)と帰還信号ｙ(t)のタイミングを合わせるもので、
送信信号を帰還信号が減算部２７ｂに到達するまで遅延
する。遅延回路３４は加算器２７ｆの入力信号のタイミ
ングを合わせるもので、歪補償係数記憶部２２から出力
する歪補償係数ｈn(p)を乗算器２７ｅからμｅ(t)ｕ
*(t)が出力するまで遅延する。遅延回路３５はプリディ
ストーション部２３の入力信号のタイミングを合わせる
もので、歪補償係数記憶部２２から歪補償係数が読み出
されてプリディストーション部に入力するまでの時間、
送信信号ｘ(t)を遅延する。遅延回路３６は、パワー演
算部２９ａの入力信号のタイミングを合わせるもので、
歪補償係数演算部２７より歪補償係数ｈn+1が出力する
までの時間、送信信号ｘ(t)を遅延する。遅延回路３７
はセレクタ入力Ｘ，Ｙの出力タイミングを合わせるもの
で、補正値Ｘが発生するまで歪補償係数ｈn+1の出力タ
イミングを遅延する。
【００３６】比較部２９は歪補償係数ｈn+1(p)が求まっ
た時、該歪補償係数ｈn+1(p)を用いた歪補償処理により
プリディストーション部２３より出力されるであろう歪
補償信号のパワー|ｘ(t)*ｈn+1(p)|2とDA変換器２４の
上限パワーＰmaxを比較する。又、歪補償係数補正部３
０は、パワー|ｘ(t)*ｈn+1(p)|2が上限パワーＰmax以下
となるように歪補償係数ｈn+1(p)を１/ｍに補正する。
歪補償係数更新部２８は、歪補償信号のパワーが上限パ
ワーＰmaxより大きいとき、歪補償係数の補正値Ｘ（＝
ｈn+1(p)/ｍ）を歪補償係数記憶部２２に記憶し、小さ
いとき補正しない歪補償係数Ｙ（＝ｈn+1(p)）を歪補償
係数記憶部２２に記憶する。以後、プリディストーショ
ン部２３は次の送信信号ｘ(t)に対する歪補償処理に際
して、記憶部２２より補正済みの歪補償係数を読み出
し、歪補償処理して出力する。この際、歪補償信号は等
包絡線円ECIR（図２）の内側に収まり、DA変換器で振幅
歪、位相歪は生じない。
【００３７】（ｂ）第２実施例 図４は送信信号に歪補償係数を乗算して歪補償信号を出
力する歪補償装置に適用した本発明の第２実施例であ
り、図３と同一部分には同一符号を付している。異なる
点は、比較部２９の構成であり、テーブル２９ｃ、演算
部２９ｄ、比較器２９ｅを有している。テーブル２９ｃ
は、送信信号ｘ(t)のパワー|ｘ(t)|2に応じた最大歪補
償係数ｈ(p)MAXの二乗値|ｈ(p)MAX|2を記憶し、演算部
２９ｄは歪補償係数 ｈn+1(p)の二乗値|ｈn+1(p)|2を
演算し、比較器２９ｅは|ｈ(p)MAX|2と|ｈn+1(p)|2の大
小を比較する。
【００３８】DA変換器の許容上限パワーをＰmax、送信
信号ｘ(t)に対する最大歪補償係数をｈ(p)MAXとすれば
次式 Ｐmax＝|ｘ(t)*ｈ(p)MAX|2 (3) の関係が成り立つ。Ｐmaxは一定であるから、送信信号
ｘ(t)と最大歪補償係数ｈ(p)MAXは1:1の関係があり、送
信信号ｘ(t)が決まれば最大歪補償係数ｈ(p)MAXが一意
に定まる。従って、第１実施例におけるＰmax(=|ｘ(t)*
ｈ(p)MAX|2)と歪補償信号のパワーＰa(=|ｘ(t)*ｈ
n+1(p)|2)の大小関係は、|ｈ(p)MAX|2と|ｈn+1(p)|2の
大小関係と一致する。そこで、比較器２９ｅは|ｈ(p)
MAX|2と|ｈn+1(p)| 2の大小を比較する。又、歪補償係数
補正部３０は、(1)、(2)式に従って|ｈn+1(p)|2が |ｈ
(p)MAX|2以下となるように歪補償係数ｈn+1(p)を１/ｍ
に補正する。歪補償係数更新部２８は、|ｈn+1(p)|2＞|
ｈ(p)MAX|2のとき、補正された歪補償係数Ｘ(=ｈn+1(p)
/ｍ)を歪補償係数記憶部２２に記憶し、|ｈn+1(p)|2＜|
ｈ(p)M AX|2のとき補正しない歪補償係数Ｙ（=ｈ
n+1(p)）を歪補償係数記憶部２２に記憶する。以後、プ
リディストーション部２３は次の送信信号ｘ(t)に対す
る歪補償処理に際して、記憶部２２より補正済みの歪補
償係数を読み出し、歪補償処理して出力する。この際、
歪補償信号は等包絡線円ECIR（図２）の内側に収まり、
DA変換器で振幅歪、位相歪は生じない。
【００３９】（ｃ）第３実施例 図５は送信信号に歪補償係数を乗算して歪補償信号を出
力する歪補償装置に適用した本発明の第３実施例で、図
３と同一部分には同一符号を付している。異なる点は
(1) 予め、|ｘ(t)|2,ｈn+1(p)の組み合わせに対応させ
て歪補償係数ｈn+1(n)の補正値ｈn+1(p)′を歪補償値リ
ミッタテーブル４１に記憶する点、(2) 所望の歪補償係
数の補正値をテーブル４１より読み出して歪補償係数記
憶部２２に記憶する点、(3) 比較部２９、歪補償係数補
正部３０を削除した点である。歪補償値リミッタテーブ
ル４１の作成は以下に従って行う。すなわち、歪補償係
数ｈn+1(p)を用いて送信信号ｘ(t)に歪補償処理を施し
た時の歪補償信号のパワー|ｘ(t)*ｈn+1(p)|2が上限パ
ワーＰmaxより小さくなるように該歪補償係数ｈn+1(p)
を１/ｍに補正する。しかる後、補正値ｈn+1(p)′（＝
ｈn+1(p)/ｍ）を|ｘ(t)|2,ｈn+1(p)の組み合わせに対応
させてテーブル化する。この場合、 |ｘ(t)*ｈn+1(p)|
2が上限パワーＰmaxより小さければ、歪補償係数ｈ
n+1(p)を補正せずそのまま|ｘ(t)|2，ｈn+1(p)の組み合
わせに対応させてテーブル化する。
【００４０】歪補償処理において、歪補償係数演算部２
７で歪補償係数ｈn+1(p)が演算されると、歪補償係数更
新部２８は該歪補償係数ｈn+1(p)、送信信号ｘ(t)のパ
ワー|ｘ(t)|2の組み合わせに応じた歪補償係数の補正値
ｈn+1(p)′をテーブル４１より求めて歪補償係数記憶部
２２に記憶する。以後、プリディストーション部２３は
次の送信信号ｘ(t)に対する歪補償処理に際して、記憶
部２２より補正済みの歪補償係数を読み出し歪補償処理
して出力する。以上のようにすれば、比較演算、補正値
演算が不要となり、高速に歪補償係数の補正値を得るこ
とができ、しかも、構成がシンプルになる。
【００４１】（ｄ）第４実施例 図６は送信信号に歪補償係数を乗算して歪補償信号を出
力する歪補償装置に適用した本発明の第４実施例で、図
５と同一部分には同一符号を付している。異なる点は、
テーブル４１の位置であり、第３実施例では歪補償係数
記憶部２２の前段にテーブル４１を設けているが、第４
実施例では歪補償係数記憶部２２の後段にテーブル４１
を設けている。すなわち、第４実施例では記憶部２２よ
り歪補償係数を読み出した後にテーブル４１を用いて歪
補償係数を補正する。歪補償処理において、歪補償係数
演算部２７で歪補償係数ｈn+1(p)が演算されると、歪補
償係数更新部２８は該歪補償係数ｈn+1(p)をそのまま歪
補償係数記憶部２２に記憶する。そして、次の送信信号
ｘ(t)の歪補償処理に際して記憶部２２より歪補償係数
ｈn(p)が読み出されると、プリディストーション部２３
は該歪補償係数ｈn(p)、|ｘ(t)|2の組み合わせに応じた
補正済みの歪補償係数ｈn(p)′をテーブル４１より求め
て歪補償処理して出力する。
【００４２】（ｅ）第５実施例 図７は歪補償係数の補正演算を簡単にする実施例であ
り、図３の第１実施例と同一部分には同一符号を付して
いる。第１実施例では、歪補償係数の補正演算において
割算が必要となりハードウェア規模が大きくなる。第５
実施例では割算をビットシフトで実現する。尚、第５実
施例では、歪補償信号のパワー|ｘ(t)*ｈn +1(p)|2が上
限パワーＰmaxより大きいとき、次式 [{hn(p)+△hn+1(p)}-{hn(p)+△hn+1(p)}/ｒ]2≦(hn(p))2 (4) [hn+1(p)-hn+1(p)/ｒ]2≦(hn(p))2 (4)′ が成立するように歪補償係数ｈn+1(p)を[hn+1(p)-h
n+1(p)/ｒ]に補正する。上式において、△hn+1(p)は乗
算器２７ｅの出力である。(4)′式が満たされるように
ｒを決定し、補正値ｈn+1(p)′を次式 ｈn+1(p)′＝[hn+1(p)-hn+1(p)/ｒ] (5) とすれば、hn(p)はDA変換器リミット以下であるから、
補正値hn+1(p)′も確実にリミット値以下なる。
【００４３】(4)式を変形すると [hn(p)+{△hn+1(p)-(hn(p)+△hn+1(p))/ｒ}]2≦(hn(p))2 (4)″ となり、 △hn+1(p)-(hn(p)+△hn+1(p))/ｒ≦0 (6) であれば、必ず(4)式が成立する。従って、(6)式より次
式 ｒ≦{hn(p)+△hn+1(p)}/△hn+1(p)=hn+1(p)/△hn+1(p) (6)′ を満足するようにｒを定め、(5)式により歪補償係数h
n+1(p)を補正すればよい。しかし、(6)′式では割算が
含まれる。そこで、 2H≦△hn+1(p) を満足する最大の整数Hを求め、hn+1(p)をH回シフトす
ることによりｒを求める。この場合、(5)式において割
算が含まれる。そこで、次式 ｒ≦２R (7) を満足する最小の整数値Ｒを求めれば、(5)式の右辺は
分子である歪補償係数hn+1(p)をＲ回シフトすることに
より簡単に求めることができる。
【００４４】歪補償係数補正部３０において、Ｒ値制御
部３０ｃは(7)式を満足する最小の整数値Ｒを求めて出
力し、演算部３０ｄはシフトと減算により補正値 ｈn+1(p)′＝[hn+1(p)-hn+1(p)/ｒ] を演算してセレクタ２８ａに入力する。セレクタ２８ａ
は、歪補償信号のパワーＰaが上限パワーＰmaxより大き
いとき、補正値Ｘ（＝[hn+1(p)-hn+1(p)/ｒ]）を歪補償
係数記憶部２２に記憶し、小さいとき補正しない歪補償
係数Ｙ（＝ｈn+1(p)）を歪補償係数記憶部２２に記憶す
る。
【００４５】（ｆ）第６実施例 図８は歪補償係数の補正演算を簡単にする実施例であ
り、図４の第２実施例と同一部分には同一符号を付して
いる。第２実施例では、歪補償係数の補正演算において
割算が必要となりハードウェア規模が大きくなる。第６
実施例では割算をビットシフトで実現するもので、歪補
償係数補正部３０の構成は第２実施例と異なるが、図７
の構成とまったく同じである。
【００４６】（ｇ）第７実施例 第１〜第６実施例はシングルキャリアの送信装置に適用
した例であるが、マルチキャリアの送信装置にも適用で
きる。図９は複数の送信信号をマルチキャリア信号を用
いて送信する場合の送信装置の構成図であり、４つの周
波数を多重して送信する場合の例を示している。ディジ
タルの各送信信号ｘ1(t)，ｘ2(t)，ｘ3(t)，ｘ4(t)は周
波数シフト部５１〜５４でexp(jω1t)，exp(jω2t)，ex
p(jω3t)，exp(jω4t)(ωn=2πfn)を乗算されて周波数
ｆ1,ｆ2,ｆ3,ｆ4に周波数シフトを施された後、合成部
５５で周波数多重される。このディジタル周波数多重信
号はシングルキャリアの送信信号に対応し、以後、シン
グルキャリアの場合と同様の歪補償処理が行われる。
【００４７】図１０は第１、第２、第５、第６実施例の
歪補償装置を図９のマルチキャリア送信装置に適用した
場合の第７実施例であり、同一部分には同一符号を付し
ている。図１１は図５の第３実施例の歪補償装置を図９
のマルチキャリア送信装置に適用した場合の第８実施例
であり、図５，図９と同一部分には同一符号を付してい
る。図１２は図６の第４実施例の歪補償装置を図９のマ
ルチキャリア送信装置に適用した場合の第９実施例であ
り、図６、図９と同一部分には同一符号を付している。
【００４８】（Ｃ）主信号に誤差信号を合成して歪デバ
イスに入力する歪補償装置 以上では、送信信号に歪補償係数を乗算して歪補償信号
を発生して送信電力増幅器に入力する歪補償装置に適用
した例であるが、主信号（送信信号）と該送信信号に付
加する歪成分（誤差信号）のそれぞれを独立にＤＡ変換
した後、合成して送信電力増幅器に入力する歪補償装置
にも適用できる。尚、後者の歪補償装置によれば、誤差
信号の振幅が小さいため、誤差信号のみを出力するＤＡ
変換器のビット精度を低くでき、又、送信信号のみを出
力するＤＡ変換器にも大きなダイナミックレンジが不要
であり、該ＤＡ変換器のビット精度を低くできる利点が
ある。
【００４９】（ａ）第１実施例 図１３はアナログの送信信号と誤差信号を合成する歪補
償装置の第１実施例の構成図であり、これまでの実施例
と同一部分には同一符号を付している。図中、２１は関
数ｆ(p)の非線形歪を発生するデバイス（送信電力増幅
器）、２２は送信電力増幅器の歪を補正する歪補償係数
ｈ(p)を送信信号ｘ(t)のパワーｐ（＝|ｘ(t)|2）に対応
させて記憶する歪補償係数記憶部、２５は送信電力増幅
器の出力信号ｙ(t)を帰還する帰還系、２６はフィード
バック信号をディジタルに変換するＡＤ変換器、２７は
歪補償前の送信信号ｘ(t)とフィードバック信号に基づ
いて歪補償係数ｈn+1(p)を演算する歪補償係数演算部、
２８はセレクタ２８ａを備え、演算された歪補償係数ｈ
n+1(p)あるいは補正された歪補償係数ｈn+1(p)′を送信
信号パワー|ｘ(t)|2に対応させて記憶部２２に記憶する
歪補償係数更新部、２９は歪補償係数演算部で演算され
た歪補償係数ｈn+1(p)の二乗値|ｈn+1(p)|2と最大歪補
償係数の二乗値|ｈ(n)MAX|2の大小を比較する比較部、
３０は歪補償係数ｈn+1(p)を１/ｍして補正値ｈ
n+1(p)′（＝ｈn+1(p)/ｍ）を出力する歪補償係数補正
部、３１は歪補償係数記憶部２２の読み出しアドレス／
書き込みアドレスを発生する送信信号のパワー演算部、
３２〜３９はタイミング合わせ用の遅延回路である。
【００５０】又、６１は誤差信号発生部であり、送信信
号のパワー|ｘ(t)|2に応じた歪補償係数ｈn(p)を記憶部
２２から読み出し、該歪補償係数ｈn(p)を送信信号ｘ
(t)に複素乗算する乗算器６１ａ、乗算器の出力信号ｘ
(t)*ｈn(p)と送信信号ｘ(t)との差である誤差信号Ｅ(t)
を出力する減算器６１ｂを有している。６２はディジタ
ルの誤差信号Ｅ(t)をアナログに変換するDA変換器、６
３は送信信号(主信号)ｘ(t)をアナログに変換するDA変
換器、６４はアナログの送信信号ｘ(t)アナログの誤差
信号Ｅ(t)を合成して出力する合成部である。
【００５１】DA変換器６２は歪信号（誤差信号）Ｅ(t)
のみをDA変換する構成になっており、歪補償係数の上限
値は送信信号ｘ(t)によらずにある値ｈ(p)MAXに固定で
ある。従って、送信信号のパワーに応じた歪補償係数ｈ
n(p)がDA変換器リミットLHS（図１４参照）に接する半
径ｈ(p)MAXの円内にあれば、歪補償係数ｈn(p)がどのよ
うな位相であろうともDA変換器リミットLHSを超えるこ
とはなく、DA変換器２４において振幅、位相がひずむこ
とはない。しかし、歪み関数ｆ(p)の作用で送信電力増
幅器２１の出力振幅が大きくなると、歪補償前の送信信
号ｘ(t)とフィードバック信号の差が大きくなり、歪補
償係数演算部２７から出力する歪補償係数ｈn+1(p)が大
きくなり、最大歪補償係数ｈ(p)MAXより大きくなる。か
かる場合、該歪補償係数ｈn+1(p)を補正せずそのまま歪
補償係数記憶部２２に記憶すると、いつか該歪補償係数
が読み出されることになり、その際、歪補償係数ｈn(p)
がDA変換器リミットLHSを越え、DA変換器６２において
振幅歪、位相歪が発生する。
【００５２】そこで、歪補償係数ｈn+1(p)が演算されて
記憶部に記憶する前に、該歪補償係数の二乗|ｈn+1(p)|
2と上限歪補償係数の二乗|ｈ(p)MAX|2の大小を比較し、
|ｈn+1(p)|2＞|ｈ(p)MAX|2であれば歪補償係数の大きさ
をその位相を維持したまま１/ｍに補正する。このよう
にすれば、DA変換器入力が振幅制限されることになり、
DA変換器リミットLHSを越えることがなくなり、DA変換
器において振幅歪、位相歪が発生しない。しかも、歪補
償係数ｈn+1(p)の位相を保持したままその大きさを小さ
くするものであるため位相追従が可能になる。尚、二乗
している理由は歪補償係数ｈn+1(p)が複素数であるため
である。
【００５３】以上より、比較部２９は歪補償係数演算部
２７で演算された歪補償係数ｈn+1(p)の二乗値|ｈ
n+1(p)|2と最大歪補償係数の二乗値|ｈ(n)MAX|2の大小
を比較し、歪補償係数更新部２８は、|ｈn+1(p)|2が|ｈ
(p)MAX|2より小さければ演算された歪補償係数ｈn+1(p)
を補正することなくそのまま記憶部２２に記憶し、|ｈ
n+1(p)|2が|ｈ(p)MAX|2より大きければ歪補償係数の補
正値ｈn+1(p)′を記憶部２２に記憶する。以後、次の送
信信号ｘ(t)に対する歪補償処理に際して、記憶部２２
より補償済みの歪補償係数ｈn(p)を読み出して誤差信号
Ｅ(t)を出力し、合成部６４はＤＡ変換器６２、６３で
それぞれ独立にＤＡ変換されたアナログの主信号（送信
信号）と誤差信号を合成して送信電力増幅器に入力す
る。この際、歪補償係数ｈn(p)は最大歪補償係数ｈ(p)
MAXより小さいためDA変換器６２で振幅歪、位相歪は生
じない。
【００５４】（ｂ）第２実施例 図１５は独立にＤＡ変換されたアナログの送信信号と誤
差信号を合成に送信電力増幅器に入力する歪補償装置の
第２実施例の構成図であり、図１３の第１実施例と同一
部分には同一符号を付している。異なる点は比較部２９
及び歪補償係数補正部３０の構成を明示した点である。
比較部２９は最大歪補償係数の二乗値|ｈ(n)MAX|2を保
持する記憶部２９ｇ、歪補償係数の二乗値|ｈn+1(p)|2
を演算する演算２９ｈ、|ｈn+1(p)|2と|ｈ(p)MA X|2の大
小を比較する比較部２９ｉを備えている。歪補償係数補
正部３０は歪補償係数の二乗値|ｈn+1(p)|2が最大歪補
償係数の二乗値|ｈ(n)MAX|2より小さくなるように歪補
償係数ｈn+1(p)を１/ｍに補正するもので、ｍ値制御部
３０ｅと補正値演算部３０ｆを有している。ｍは係数減
衰比で、次式 ｍ2＝|ｈn+1(p)|2／|ｈ(p)MAX|2 の関係があり、ｍは ｍ＝|ｈn+1(p)|／|ｈ(p)MAX| (8) より求まる。ｍ値制御部３０ａは(8)式の演算を行って
係数減衰比ｍを演算し、補正値演算部３０ｂは次式 Ｘ＝ｈn+1(p)/ｍ により歪補償係数の補正値Ｘを演算して出力する。
【００５５】比較部２９は歪補償係数ｈn+1(p)が求まっ
た時、|ｈn+1(p)|2と|ｈ(p)MAX|2の大小を比較する。
又、歪補償係数補正部３０は、歪補償係数の二乗値|ｈ
n+1(p)| 2が最大歪補償係数の二乗値|ｈ(n)MAX|2より小
さくなるように歪補償係数ｈn+1(p)を１/ｍに補正す
る。歪補償係数更新部２８は、|ｈn+1(p)|2が|ｈ(p)MAX
|2より小さければ演算された歪補償係数ｈn+1(p)を補正
することなくそのまま記憶部２２に記憶し、|ｈn+1(p)|
2が|ｈ(p)MAX|2より大きければ歪補償係数の補正値ｈ
n+1(p)′を記憶部２２に記憶する。以後、次の送信信号
ｘ(t)に対する歪補償処理に際して、記憶部２２より補
正済みの歪補償係数ｈn(p)を読み出して誤差信号Ｅ(t)
を出力し、合成部６４はＤＡ変換器６２，６３でそれぞ
れ独立してＤＡ変換された送信信号と誤差信号を合成し
て送信電力増幅器に入力する。この際、歪補償係数ｈ
n(p)は最大歪補償係数ｈ(p)MAXより小さいためDA変換器
６２で振幅歪、位相歪は生じない。
【００５６】（ｃ）第３実施例 図１６は独立にＤＡ変換されたアナログの送信信号と誤
差信号を合成して送信電力増幅器に入力する歪補償装置
の第３実施例の構成図であり、図１３の第１実施例と同
一部分には同一符号を付している。異なる点は(1) 予め
ｈn+1(p)に対応させて歪補償係数の補正値ｈn+1(p)′を
歪補償値リミッタテーブル４１に記憶する点、(2) 所望
の歪補償係数の補正値ｈn+1(p)′をテーブル４１より読
み出して歪補償係数記憶部２２に記憶する点、(3) 比較
部２９、歪補償係数補正部３０を削除した点、(4) 遅延
回路を省略したた点である。歪補償値リミッタテーブル
４１の作成は以下に従って行う。すなわち、歪補償係数
の二乗値|ｈn+1(p)|2が最大歪補償係数の二乗値|ｈ(n)
MAX|2より小さくなるように該歪補償係数ｈn+1(p)を１/
ｍに補正し、該補正値ｈn+1(p)′（＝ｈn+1(p)/ｍ）を
ｈn+1(p)に対応させてテーブル化する。この場合、|ｈ
n+1(p)|2が|ｈ(n)MAX|2より小さければ、歪補償係数ｈ
n+1(p)を補正せずそのままｈn+1(p)に対応させてテーブ
ル化する。
【００５７】歪補償処理において、歪補償係数演算部２
７で歪補償係数ｈn+1(p)が演算されると、歪補償係数更
新部２８は該歪補償係数ｈn+1(p)に応じた歪補償係数の
補正値ｈn+1(p)′をテーブル４１より求めて歪補償係数
記憶部２２に記憶する。以後、次の送信信号ｘ(t)に対
する歪補償処理に際して、記憶部２２より補正済みの歪
補償係数ｈn(p)を読み出して誤差信号Ｅ(t)を出力し、
合成部６４はＤＡ変換器６２，６３でそれぞれ独立にＤ
Ａ変換された送信信号と誤差信号を合成して送信電力増
幅器２１に入力する。この際、歪補償係数ｈn(p)は最大
歪補償係数ｈ(p)MAXより小さいためDA変換器６２で振幅
歪、位相歪は生じない。
【００５８】（ｄ）第４実施例 図１７は独立にＤＡ変換されたアナログの送信信号と誤
差信号を合成して送信電力増幅器に入力する歪補償装置
の第４実施例の構成図であり、図１６と同一部分には同
一符号を付している。異なる点は、テーブル４１の位置
であり、第３実施例では歪補償係数記憶部２２の前段に
テーブル４１を設けているが、第４実施例では歪補償係
数記憶部２２の後段にテーブル４１を設けている。すな
わち、第４実施例では記憶部２２より歪補償係数を読み
出した後にテーブル４１を用いて歪補償係数を補正す
る。歪補償処理において、歪補償係数演算部２７で歪補
償係数ｈn+1(p)が演算されると、歪補償係数更新部２８
は該歪補償係数ｈn+1(p)をそのまま歪補償係数記憶部２
２に記憶する。そして、次の、送信信号ｘ(t)の歪補償
処理に際して記憶部２２より歪補償係数ｈn(p)が読み出
されると、誤差信号発生部６１は該歪補償係数ｈn(p)に
応じた補正歪補償係数ｈn(p)′をテーブル４１より求め
て誤差信号Ｅ(t)を出力し、合成部６４はＤＡ変換器６
２，６３でそれぞれ独立にＤＡ変換された送信信号と誤
差信号を合成して送信電力増幅器２１に入力する。
【００５９】（ｅ）マルチキャリアの送信装置に適用し
た実施例 第１〜第４実施例はシングルキャリアの送信装置に適用
した例であるが、マルチキャリアの送信装置にも適用で
きる。図１８は複数の送信信号をマルチキャリア信号を
用いて送信する場合の送信装置の構成図であり、４つの
周波数を多重して送信する場合の例を示している。各キ
ャリアの送信信号ｘ1(t),，ｘ2(t)，ｘ3(t)，ｘ4(t)
は、各々独立のＤＡ変換器７１1〜７１4によりアナログ
信号に変換され、フィルタ７２1〜７２4を通過後、周波
数変換部７３1〜７３4で所望のキャリア周波数ｆ1,ｆ2,
ｆ3,ｆ4に周波数変換され（図１９の（ａ）参照）、合
成部７４で周波数多重される。得られた周波数多重信号
(主信号)ＳMは合成部６４において誤差信号発生部６１
から出力する誤差信号Ｅ(t)と合成されて送信電力増幅
器２１に入力される。送信電力増幅器２１の出力の一部
は周波数変換器７５で周波数ｆ1-ｆ0,ｆ2-ｆ0,ｆ3-ｆ0,
ｆ4-ｆ0の多重信号に周波数変換され、フィルタ７６通
過後にＡＤ変換器２６でＡＤ変換されフィードバック信
号ＳFとして歪補償係数演算部２７に入力する。
【００６０】一方、送信信号ｘ1(t)，ｘ2(t)，ｘ3(t)，
ｘ4(t)は周波数シフト部７７1〜７７4でexpj(ω1-ω0)
t，expj(ω2-ω0)t，expj(ω3-ω0)t，expj(ω4-ω0)t
(ただしωn=2πfn)を乗算されて周波数ｆ1-ｆ0,ｆ2-
ｆ0,ｆ3-ｆ0,ｆ4-ｆ0に周波数シフトを施された後（図
１９の（ｂ）参照）、合成部７８で周波数多重され、歪
補償装置に参照信号ＳRとして入力する。歪補償装置
は、参照信号ＳRとフィードバック信号ＳFを用いて電力
増幅器２１の非線形歪みに起因する誤差信号Ｅを計算し
て出力する。ＤＡ変換器６２は得られた誤差信号ＥをＤ
Ａ変換し、フィルタ７９を介して周波数変換部８０に入
力する。周波数変換部８０は誤差信号Ｅに周波数ｆ0の
信号を乗算して、周波数ｆ1,ｆ2,ｆ3,ｆ4の誤差信号に
アップコンバートする。合成部６４は周波数ｆ1,ｆ2,ｆ
3,ｆ4の主信号（送信信号）ＳMと周波数ｆ1,ｆ2,ｆ3,ｆ
4の誤差信号Ｅを合成し、合成信号を送信電力増幅器２
１に入力する。これにより周波数多重信号（主信号）に
アンプの非線形歪みの逆特性を付加した信号が得られ
る。
【００６１】図２０は図１３の第１実施例の歪補償装置
を図１８のマルチキャリア送信装置に適用した場合の第
５実施例であり、図１３及び図１８と同一部分には同一
符号を付している。但し、７０1〜７０3はタイミング合
わせ用の遅延回路である。図２１は図１５の第２実施例
の歪補償装置を図１８のマルチキャリア送信装置に適用
した場合の第５実施例であり、図１５及び図１８と同一
部分には同一符号を付している。図２２は図１６の第３
実施例の歪補償装置を図１８のマルチキャリア送信装置
に適用した場合の第７実施例であり、図１６及び図１８
と同一部分には同一符号を付している。図２３は図１７
の第４実施例の歪補償装置を図１８のマルチキャリア送
信装置に適用した場合の第８実施例であり、図１７及び
図１８と同一部分には同一符号を付している。
【００６２】（ｆ）別のマルチキャリアの送信装置に適
用した実施例 図２４は複数の送信信号をマルチキャリア信号を用いて
送信する別の送信装置の構成図であり、４つの周波数を
多重して送信する場合の例を示している。各キャリアの
送信信号ｘ1(t)，ｘ2(t)，ｘ3(t)，ｘ4(t)は、周波数シ
フト部９１1〜９１4でexpjω1t，expjω2t，expjω3t，
expjω4t(ただしωn=2πfn)を乗算されて周波数ｆ1,
ｆ2,ｆ3,ｆ4に周波数シフトを施された後（図２５
（ａ）参照）、各々独立のＤＡ変換器９２1〜９２4によ
りアナログ信号に変換され、合成部９３で周波数多重さ
れる。周波数多重信号はローパスフィルタ９９を通過
後、周波数シフト部１００で高周波数帯ｆ0-ｆ1,ｆ0-ｆ
2,ｆ0-ｆ3,ｆ0-ｆ4にシフトされ（図２５（ｂ）参
照）、主信号ＳMとなって合成部６４に入力する。以
後、周波数多重信号(主信号)ＳMは合成部６４において
誤差信号発生部６１から出力する誤差信号Ｅと合成され
て送信電力増幅器２１に入力される。送信電力増幅器２
１の出力の一部は周波数変換器９４で周波数ｆ1,ｆ2,ｆ
3,ｆ4の低周波数帯の多重信号に周波数変換され、フィ
ルタ９５通過後にＡＤ変換器２６でＡＤ変換されフィー
ドバック信号ＳFとして歪補償係数演算部２７に入力す
る。
【００６３】又、周波数シフト部９１1〜９１4の出力は
合成部９６で周波数合成された後、歪補償装置に参照信
号ＳRとして入力する。歪補償装置は、参照信号ＳRとフ
ィードバック信号ＳFを用いて電力増幅器２１の非線形
歪みに起因する誤差信号Ｅを計算して出力する。ＤＡ変
換器６２は得られた誤差信号ＥをＤＡ変換し、フィルタ
９７を介して周波数変換器９８に入力する。周波数変換
器９８は周波数ｆ1,ｆ2,ｆ3,ｆ4の誤差信号Ｅに周波数
ｆ0の高周波数信号を乗算して高周波数帯ｆ0-ｆ1,ｆ0-
ｆ2,ｆ0-ｆ3,ｆ0-ｆ4にシフトする。合成部６４は主信
号（送信信号）ＳMと誤差信号Ｅを合成し、合成信号を
送信電力増幅器２１にに入力する。これにより周波数多
重信号（主信号）にアンプの非線形歪みの逆特性を付加
した信号が得られる。
【００６４】図２６は図１３の第１実施例の歪補償装置
を図２４のマルチキャリア送信装置に適用した場合の第
９実施例であり、図１３及び図２４と同一部分には同一
符号を付している。但し、９０1〜９０3はタイミング合
わせ用の遅延回路である。図２７は図１５の第２実施例
の歪補償装置を図２４のマルチキャリア送信装置に適用
した場合の第１０実施例であり、図１６及び図２４と同
一部分には同一符号を付している。図２８は図１６の第
３実施例の歪補償装置を図２４のマルチキャリア送信装
置に適用した場合の第１１実施例であり、図１７及び図
２４と同一部分には同一符号を付している。図２９は図
１７の第４実施例の歪補償装置を図２４のマルチキャリ
ア送信装置に適用した場合の第１２実施例であり、図１
５及び図２４と同一部分には同一符号を付している。
【００６５】（Ｄ）フィードバック信号の振幅制御機能
を備えた歪補償装置 以上の実施例では歪補償係数を補正することにより歪補
償処理後の送信信号が制限レベルを越えないように制御
するものである。しかし、以下の実施例では送信電力増
幅器からのフィードバック信号の振幅を制御して歪補償
処理後の送信信号が制限レベルを越えないようにする。
【００６６】（ａ）第１実施例 図３０は送信信号ｘ(t)の振幅あるいは電力に基づいて
フィードバック信号ｙ(t)の振幅を制御する第１実施例
の歪補償装置の構成図である。２１は関数ｆ(p)の非線
形歪を発生するデバイス（送信電力増幅器）、２２は送
信電力増幅器の歪を補正する歪補償係数ｈ(p)を送信信
号ｘ(t)のパワーｐ(=|ｘ(t)|2)に対応させて記憶する歪
補償係数記憶部、２３は送信信号ｘ(t)のパワーｐに応
じた歪補償係数ｈn(p)を記憶部２２から読み出し、該歪
補償係数ｈn(p)を用いて送信信号ｘ(t)に歪補償処理(=
ｘ(t)*ｈn(p))を施すプリディストーション部、２４は
歪補償処理を施されたディジタルの送信信号ｘ(t)*ｈ
n(p)をアナログ信号に変換するＤＡ変換器、２５は送信
電力増幅器の出力信号ｙ(t)を帰還する帰還系、２６は
出力信号すなわちフィードバック信号ｙ(t)をディジタ
ルに変換するＡＤ変換器、２７は歪補償前の送信信号ｘ
(t)とフィードバック信号ｙ(t)に基づいて歪補償係数ｈ
n+1(p)を演算する歪補償係数演算部、３１は歪補償係数
記憶部２２の読み出しアドレス／書き込みアドレスを発
生する送信信号のパワー演算部、８１は歪補償前の送信
信号ｘ(t)の振幅あるいは電力|ｘ(t)|2に基づいてフィ
ードバック信号ｙ(t)の振幅を制御する振幅制御部であ
る。
【００６７】歪補償係数演算部２７は図３に示す歪補償
係数演算部と同一の構成を有しているが、歪補償前の送
信信号ｘ(t)とフィードバック信号の差分ｅ(t)を演算す
る減算器２７ｂのみ示し、その他は歪補償係数演算主要
部２７′として示している。振幅制御部８１は、送信信
号ｘ(t)の振幅あるいは電力とゲインの対応関係を保存
し、送信信号ｘ(t)に応じたゲインＧを出力するゲイン
設定部８１ａ、フィードバック信号ｙ(t)にゲインＧを
乗算する乗算器８１ｂを有している。送信電力増幅器２
１の線形領域では、出力信号の振幅、位相がひずむこと
はない。しかし、送信電力増幅器２１の非線形領域で
は、歪補償前の送信信号ｘ(t)とフィードバック信号ｙ
(t)の差ｅ(t)が大きくなり、歪補償係数演算部２７から
出力する歪補償係数ｈn+1(p)が大きくなる。この歪補償
係数ｈn+1(p)はいつか読み出されてプリディストーショ
ン部２３より歪補償信号ｘ(t)*ｈn+1(p)が出力する。こ
のとき、歪補償信号 ｘ(t)*ｈn+1(p)がDA変換器リミッ
トを越えると該DA変換器において振幅歪、位相歪が発生
する。以上の傾向は送信信号が大きい程、大になる。従
って何らの対策もしなければ電力増幅器の非線形領域に
おいて振幅歪、位相歪が発生する。
【００６８】そこで、振幅制御部８１は非線形領域にお
いて、歪補償前の送信信号ｘ(t)に基づいてフィードバ
ック信号ｙ(t)の振幅を大きくしてこれらの差ｅ(t)が大
きくならないように制御する。このようにすれば、歪補
償係数ｈn+1(p)が大きくなるのを防止でき、歪補償信号
ｘ(t)*ｈn+1(p)がDA変換器リミットを越えないようにで
き、振幅歪や位相歪の発生を防止できる。ところで、送
信信号ｘ(t)とフィードバック信号ｙ(t)の差ｅ(t)は、
送信電力増幅器の非線形の度合が大きくなるに従って、
すなわち、歪補償前の送信信号ｘ(t)のレベルが大きく
なるに従って、大きくなる。そこで、ゲイン設定部８１
ａに、例えば図３１（ａ）〜（ｃ）のいずれかに示すゲ
イン・振幅特性（あるいはゲイン・電力特性）を設定す
る。図３１（ａ）は、送信電力増幅器２１の線形領域に
おいてゲインＧを１に固定し、非線形領域において送信
信号振幅（あるいは電力）の一次関数に従ってゲインを
増加する特性であり、図３１（ｂ）は非線形領域におい
て送信信号振幅（あるいは電力）の二次関数に従ってゲ
インを増加する特性であり、図３１（ｃ）は非線形領域
において送信信号振幅（あるいは電力）に従ってステッ
プ状にゲインを増加する特性である。
【００６９】以上より、歪補償前の送信信号ｘ(t)が線
形/非線形境界信号レベルXB以下ではゲインＧ＝1である
ため、振幅制御部８１はフィードバック信号ｙ(t)のレ
ベルを変化しない。しかし、歪補償前の送信信号ｘ(t)
が線形/非線形境界信号レベルXB以上になると、ゲイン
Ｇがゲイン設定部８１ａの設定関数に従って１より大き
くなる。このため、振幅制御部８１は、ｙ(t)′＝Ｇ・
ｙ(t)(Ｇ＞１)の信号を出力し、減算器２７ｂから出力
する差分ｅ(t)が減少する。この結果、歪補償係数ｈn+1
(n)が大きくなるのを防止でき、歪補償信号ｘ(t)*ｈn+1
(p)がDA変換器リミットを越えないようにでき、振幅歪
や位相歪の発生を抑えることができる。以上では、非線
形領域においてゲインを図３１（ａ）〜（ｃ）に示す特
性に従って制御する場合について説明したが、これらの
特性に限らず任意の関数に従ってゲインを制御すること
ができる。又、以上では、ゲインＧを瞬時に変化させる
場合について説明したが、時間に対して指数関数的に設
定値まで漸近変化させても良いし、あるいは、一次関数
的に設定値まで変化させるようにしても良い。つまり
は、電力増幅器の特性及び帰還系の特性を考慮し、ゲイ
ンＧの関数を選定し、又、ゲインＧの時間制御について
も同様に決定する。
【００７０】図３２、図３３は本発明の第１実施例の第
１、第２の変形例であり、AD変換する前にフィードバッ
ク信号ｙ(t)の振幅をアナログ的に制御する例である。
図３２では、振幅制御部８１をAD変換器２６の前段に設
け、可変利得増幅器(VGA: Variable Gain Amplifier)８
１ｃのゲインＧを送信信号ｘ(t)のレベルに従って制御
し、該可変利得増幅器でフィードバック信号ｙ(t)を増
幅して出力する。図３３では、振幅制御部８１をAD変換
器２６の前段に設け、可変減衰器(VATT:Variable ATTen
ater)８１ｄの減衰量を送信信号ｘ(t)のレベルに従って
制御し、該可変減衰器でフィードバック信号ｙ(t)を所
定量減衰した後、一定ゲインのアンプ８１ｅで増幅して
出力する。図３２、図３３の変形例は以降の実施例にも
適用できるものである。
【００７１】（ｂ）第２実施例 図３４はフィードバック信号ｙ(t)の振幅を制御する第
２実施例の歪補償装置の構成図であり、図３０の第１実
施例と同一部分には同一符号を付している。異なる点
は、(1) 歪補償後の送信信号がDA変換器リミットLML(図
２参照）を越えたか否かを検出するDACリミットオーバ
検出部８２を設けた点、(2) 歪補償後の送信信号がDA変
換器リミットLMLを越えたときに、振幅制御部８１がフ
ィードバック信号ｙ(t)の振幅を制御する点、(3) ゲイ
ン設定部８１ａに送信信号ｘ(t)のレベルに依存しない
固定ゲインＧ。（＞１）が設定されている点である。歪
補償後の送信信号(歪補償信号)ｘ′(t)がDA変換器リミ
ットLMLを越えれば出力信号ｙ(t)の振幅及び位相はひず
むと共に、振幅が小さくなる。そこで、DACリミットオ
ーバ検出部８２は歪補償後の送信信号がDA変換器リミッ
トLMLを越えたかチェックし、越えれば、振幅制御部８
１は一定のゲインＧ。(＞1)をフィードバック信号ｙ(t)
に乗算する。この結果、減算器２７ｂから出力する差分
ｅ(t)が減少して歪補償係数 ｈn+1(n)が大きくなるの
を防止でき、歪補償信号がDA変換器リミットLMLを越え
ないようにでき、以後、振幅歪や位相歪の発生を抑える
ことができる。
【００７２】（ｃ）第３実施例 図３５は送信信号ｘ(t)の振幅あるいは電力に基づいて
フィードバック信号ｙ(t)の振幅を制御する第３実施例
の歪補償装置の構成図であり、第２実施例と同一部分に
は同一符号を付している。異なる点は、(1) ゲインＧを
固定しない点、(2) ゲイン設定部８１ａに図３１（ａ）
〜（ｃ）のいずれかの特性が設定されたゲインテーブル
を設けている点、（3) 振幅制御部８１は歪補償信号
ｘ′(t)がDA変換器リミットLMLを越えたとき、ゲインＧ
を送信信号ｘ(t)のレベルに基づいて制御する点、であ
る。DACリミットオーバ検出部８２はプリディストーシ
ョン部２３から出力する歪補償信号ｘ′(t)がDACリミッ
トLMLを越えたかチェックしている。歪補償信号ｘ′(t)
がDA変換器リミット範囲内の値であれば、振幅制御部８
１のゲイン設定部８１ａはＧ＝１を出力し、フィードバ
ック信号の振幅を変化しない。
【００７３】しかし、歪補償信号ｘ′(t)がDA変換器リ
ミットを越えれば、DACリミットオーバ検出部８２は振
幅制御部８１にゲイン切替を指示する。これにより、ゲ
イン設定部８１ａはゲインテーブル（図示せず）より送
信信号ｘ(t)のレベルに応じたゲインＧ（＞１）を読出
して乗算器８１ｂに入力する。乗算器８１ｂはフィード
バック信号ｙ(t)にゲインＧ（＞１）を乗算し、信号ｙ
(t)′（＝Ｇ・ｙ(t)）を出力する。この結果、減算器２
７ｂから出力する差分ｅ(t)が減少し、歪補償係数ｈn+1
(n)は大きくならず、歪補償信号はDA変換器リミットを
越えなくなり、振幅歪や位相歪が発生しなくなる。第３
実施例によれば、送信信号ｘ(t)のレベルに基づいてゲ
インを制御するため、ゲイン固定の第２実施例に比べて
木目細かな振幅歪、位相歪の発生防止制御が可能にな
る。
【００７４】（ｄ）第４実施例 図３６は送信信号ｘ(t)の振幅あるいは電力に基づいて
フィードバック信号ｙ(t)の振幅を制御する第４実施例
の歪補償装置の構成図であり、第３実施例と同一部分に
は同一符号を付している。異なる点は、(1) 歪補償前の
送信信号ｘ(t)の電力|ｘ(t)|2をｋ倍（ｋは一定値）す
る乗算器８３が設けられている点、(2) 歪補償信号ｘ′
(t)の電力|ｘ′(t)|2を演算する演算部８４が設けられ
ている点、(3) ｋ倍の送信信号電力ｋ・|ｘ(t)|2と歪補
償信号の電力|ｘ′(t)|2の差を演算する演算部８５が設
けられている点、(4) 歪補償信号の電力|ｘ′(t)|2がｋ
倍の送信信号電力ｋ・|ｘ(t)|2より大きいとき、フィー
ドバック信号ｙ(t)の振幅制御の開始を指示する差信号
処理部８６を設けている点、(5) 振幅制御部８１は振幅
制御開始指示によりフィードバック信号ｙ(t)の振幅制
御を行う点、である。尚、ｋは歪補償係数記憶部２２に
記憶されている歪補償係数の平均値あるいは電力増幅器
２１の種類に応じた一定値である。
【００７５】図３７は第４実施例の歪補償装置の全体の
処理フローである。DACリミットオーバ検出部８２はプ
リディストーション部２３から出力する歪補償信号ｘ′
(t)がDACリミットLMLを越えたかチェックしている（ス
テップ１０１）。歪補償信号ｘ′(t)がDA変換器リミッ
ト範囲内の値であれば、振幅制御部８１のゲイン設定部
８１ａはＧ＝１を出力し、フィードバック信号の振幅を
変化しない。しかし、歪補償信号ｘ′(t)がDA変換器リ
ミットを越えれば、DACリミットオーバ検出部８２は演
算部８４に歪補償信号の電力|ｘ′(t)|2の演算を指示す
る。これにより、演算部８４は歪補償信号の電力|ｘ′
(t)|2を演算する（ステップ１０２）。又、パワー演算
部３１は送信信号の電力|ｘ(t)|2を演算し、乗算部８３
はｋ・|ｘ(t)|2を演算する（ステップ１０３，１０
４）。ついで、演算部８５は次式 ｄ＝|ｘ′(t)|2−ｋ・|ｘ(t)|2 (1) の演算を行い、演算結果ｄを差信号処理部８６に入力す
る。差信号処理部８６は ｄ＝|ｘ′(t)|2−ｋ・|ｘ(t)|2＞０ (2) であるかチェックし（ステップ１０５）、「ＹＥＳ」で
あればゲイン更新を振幅制御部８１に指示する。これに
より、振幅制御部８１のゲイン設定部８１ａはゲインテ
ーブルより送信信号ｘ(t)のレベルに応じたゲインＧ
（＞１）を読出して乗算器８１ｂに入力する（ステップ
１０６）。
【００７６】以後、乗算器８１ｂはフィードバック信号
ｙ(t)にゲインＧ（＞１）を乗算し、信号ｙ(t)′（＝Ｇ
・ｙ(t)）を出力する。この結果、減算器２７ｂから出
力する差分ｅ(t)が減少し、歪補償係数ｈn+1(n)は大き
くならず、歪補償信号はDA変換器リミットを越えなくな
り、振幅歪や位相歪が発生しなくなる。以上の説明で
は、演算部８５で送信信号と歪補償信号の電力差ｄを演
算し、該電力差に基づいてゲインを切り替えてフィード
バック信号の振幅制御をしたが、送信信号と歪補償信号
の振幅差に基づいてゲインを切り替えてフィードバック
信号の振幅制御することもできる。以上、第４実施例に
よれば、歪補償信号ｘ′(t)がDACリミットを越え、かつ
送信信号ｘ(t)と歪補償信号ｘ′(t)の差が大きくなった
ときにのみ、送信信号ｘ(t)の振幅あるいは電力に基づ
いてゲインＧを制御する。このため、真に必要なときを
見極めてゲインを制御し、不要な時にはゲイン制御をし
ないから、より木目細かな振幅歪、位相歪の抑制制御が
できる。
【００７７】図３８は第４実施例の第１変形例であり、
第４実施例と同一部分には同一符号を付している。異な
る点は、(1) 式(2)が成立するとき（ｄ＞０）、差信号
処理部８６は振幅制御部８１にフィードバック信号の振
幅制御の開始を指示すると共に、その差ｄが閾値ＤTHを
越えたとき、歪補償係数演算部２７に歪補償係数演算停
止を指示する点、(2) 歪補償係数演算部２７は演算停止
指示により歪補償係数の演算/更新を停止する点、であ
る。ｄが閾値ＤTH以上に大きくなると、その時演算され
た歪補償係数の歪補償に対する効果が疑わしくなる。す
なわち、歪補償係数の信頼度が弱くなる。そこで、該差
ｄが閾値ＤTH以上に大きくなった時ｄ＜ＤTHとなるま
で、歪補償係数の更新を行わず、以後それまでに得られ
ている歪補償係数により歪補償信号を発生する。
【００７８】さて、ｋ倍の送信信号電力|ｘ(t)|2と歪補
償信号電力|ｘ′(t)|2の差である(1)式のｄが０以下で
あれば（ｄ≦０）、歪補償信号ｘ′(t)がDACリミットを
越えていても、ゲイン設定部８１ａはＧ＝１を乗算器８
１ｂに入力し、フィードバック信号ｙ(t)の振幅を変化
しない。しかし、歪補償信号ｘ′(t)がDACリミットを越
え、かつｄ＞０になれば、ゲイン設定部８１ａは送信信
号ｘ(t)に応じたゲインＧ（＞１）をゲインテーブルよ
り読出して乗算器８１ｂに入力する。乗算器８１ｂはフ
ィードバック信号ｙ(t)にゲインＧ（＞１）を乗算し、
信号ｙ(t)′（＝Ｇ・ｙ(t)）を出力する。この結果、減
算器２７ｂから出力する差分ｅ(t)が減少し、歪補償係
数ｈn+1(n)は大きくならず、歪補償信号はDA変換器リミ
ットを越えなくなり、振幅歪や位相歪が発生しなくな
る。又、差ｄが更に大きくなって閾値ＤTH以上になる
と、差信号処理部８６は歪補償係数演算停止を歪補償係
数演算部２７に指示する。これにより、歪補償係数演算
部２７は歪補償係数演算を停止し、歪補償係数の更新を
行わない。以上ように、ｋ倍の送信信号電力と歪補償信
号電力の差ｄが閾値ＤTH以上に大きくなったとき、歪補
償係数の更新を停止するようにしたから、歪補償係数内
に効果が疑わしい値になるのを防止できる。
【００７９】図３９は第４実施例の第２変形例であり、
第４実施例と同一部分には同一符号を付している。異な
る点は、(1) 歪補償係数演算に使用するステップサイズ
パラメータμを発生するμ発生部２７ｇを設けている
点、(2) 式(2)が成立するとき（ｄ＞０）、差信号処理
部８６は振幅制御部８１にフィードバック信号の振幅制
御の開始を指示すると共にその差ｄをμ発生部２７ｇに
入力している点、(3) μ発生部２７ｇは差ｄの値に基づ
いてステップサイズパラメータμを制御する点、であ
る。図４０に示すように、所要ACPRを満たすように歪み
を補償し終わるまでの収束時間はステップサイズパラメ
ータμの大きさに依存し、大きいほど収束時間は短くな
る。ただし、μが大きいと目標値近傍での安定性は悪く
なる。そこで、差ｄの大きさに基づいてμの値を制御
し、リニアライザの収束の安定性を考慮しつつ収束時間
を短縮する。例えば、差ｄが閾値を超え、歪み補償制御
系が発散するような状況であれば、μの値を大きくして
発散を急速に防止する。このときゲインＧを一定として
も良いし、μの値に対応するように動的に(例えば1次関
数に従って)を制御しても良い。又、差ｄが減少すれば
それに応じてμを減少して定常値に戻す。このようにす
れば、減算器２７ｂから出力する差分ｅ(t)を短時間で
小さくでき歪補償信号振幅が制限値を超えないよう制御
することができる。
【００８０】（ｅ）第５実施例 第１〜第４実施例はシングルキャリアの送信装置に適用
した例であるが、マルチキャリアの送信装置にも適用で
きる。図４１は複数の送信信号をマルチキャリア信号を
用いて送信する場合の歪補償装置（マルチキャリアリニ
アライザ）の構成図であり、４つの周波数を多重して送
信する場合の例を示している。ディジタルの各送信信号
ｘ1(t)，ｘ2(t)，ｘ3(t)，ｘ4(t)は周波数シフト部５１
〜５４でexp(jω1t)，exp(jω2t)，exp(jω3t)，exp(j
ω4t)(ωn=2πfn)を乗算されて周波数ｆ1,ｆ2,ｆ3,ｆ4
に周波数シフトを施された後、合成部５５で周波数多重
される。このディジタル周波数多重信号はシングルキャ
リアの歪補償装置（図３０）における送信信号ｘ(t)に
対応し、以後、シングルキャリアの場合と同様の歪補償
処理が行われる。図４２はマルチキャリアリニアライザ
の効果説明図であり、実線は歪補償なしのスペクトラム
特性、点線は歪補償ありのスペクトラム特性である。
尚、図４１は、第１実施例の歪補償装置をマルチキャリ
ア送信が可能なように構成した例であるが、同様に第２
〜第４実施例の歪補償装置をマルチキャリア送信が可能
なように構成することができる。
【００８１】（ｆ）第６実施例 以上の第１〜第５実施例では、送信信号ｘ(t)に歪補償
係数ｈn(p)を乗算して歪補償信号ｘ′(t)を発生して送
信電力増幅器２１に入力する歪補償装置に適用した例で
あるが、主信号（送信信号）ｘ(t)と該送信信号に付加
する歪成分（誤差信号）Ｅ(t)のそれぞれを独立にＤＡ
変換した後、合成して送信電力増幅器に入力する歪補償
装置にも適用できる。図４３はアナログの送信信号と誤
差信号Ｅ(t)を合成する歪補償装置の第６実施例の構成
図であり、これまでの実施例と同一部分には同一符号を
付している。図中、２１は関数ｆ(p)の非線形歪を発生
するデバイス（送信電力増幅器）、２２は送信電力増幅
器の歪を補正する歪補償係数ｈ(p)を送信信号ｘ(t)のパ
ワーｐ（＝|ｘ(t)|2）に対応させて記憶する歪補償係数
記憶部、２３は歪補償信号を出力するプリディストーシ
ョン部、２５は送信電力増幅器の出力信号ｙ(t)を帰還
する帰還系、２６はフィードバック信号ｙ(t)をディジ
タルに変換するＡＤ変換器、２７は歪補償前の送信信号
ｘ(t)とフィードバック信号ｙ(t)に基づいて歪補償係数
ｈn+1(p)を演算する歪補償係数演算部、３１は歪補償係
数記憶部２２の読み出しアドレス／書き込みアドレスを
発生する送信信号のパワー演算部、８１は歪補償前の送
信信号ｘ(t)の振幅あるいは電力に基づいてフィードバ
ック信号ｙ(t)の振幅を制御する振幅制御部である。以
上の構成は図３０の第１実施例と同様であり、各部は第
１実施例と同様に動作する。
【００８２】プリディストーション部２３において、６
１は誤差信号発生部であり、送信信号のパワー|ｘ(t)|2
に応じた歪補償係数ｈn(p)を記憶部２２から読み出し、
該歪補償係数ｈn(p)を送信信号ｘ(t)に乗算する乗算器
６１ａ、乗算器の出力信号ｘ(t)*ｈn(p)と送信信号ｘ
(t)との差である誤差信号Ｅ(t)を出力する減算器６１ｂ
を有している。６２はディジタルの誤差信号Ｅ(t)をア
ナログに変換するDA変換器、６３は送信信号(主信号)ｘ
(t)をアナログに変換するDA変換器、６４はアナログの
送信信号ｘ(t)アナログの誤差信号Ｅ(t)を合成して出力
する合成部である。
【００８３】送信信号ｘ(t)に対する歪補償処理に際し
て、誤差信号発生部６１は記憶部２２より歪補償係数ｈ
n(p)を読み出して誤差信号Ｅ(t)を出力し、合成部６４
はＤＡ変換器６２、６３でそれぞれ独立にＤＡ変換され
たアナログの主信号（送信信号）と誤差信号を合成して
送信電力増幅器２１に入力する。誤差信号の振幅は小さ
いため、誤差信号のみを出力するＤＡ変換器６２のビッ
ト精度を低くでき、又、送信信号のみを出力するＤＡ変
換器６３に大きなダイナミックレンジが不要であり、該
ＤＡ変換器のビット精度を低くできる。振幅制御部８１
は送信信号ｘ(t)が線形/非線形境界信号レベルXB（図３
１参照）以下では、ゲインＧ＝1としフィードバック信
号ｙ(t)のレベルを変化せず、そのまま歪補償係数演算
部２７に入力する。歪補償係数演算部２７は送信信号ｘ
(t)とフィードバック信号ｙ(t)の差ｅ(t)を演算し、該
差ｅ(t)に基づいて歪補償係数ｈn+1(p)を演算して歪補
償係数記憶部２２に格納する。一方、送信信号ｘ(t)が
線形/非線形境界信号レベルXB以上になると、振幅制御
部８１はゲインＧを送信信号ｘ(t)に応じて制御し、Ｇ
＞１にする。このため、送信信号ｘ(t)が線形/非線形境
界信号レベルXB以上になって、出力信号ｙ(t)が小さく
なり、差分ｅ(t)が大きくなっても、直ちに振幅制御部
８１はｙ(t)′＝Ｇ・ｙ(t)(Ｇ＞１)の信号を出力し、減
算器２７ｂから出力する差分ｅ(t)を減少する。この結
果、歪補償係数ｈn+1(n)が大きくなるのを防止でき、歪
補償信号がDA変換器リミットを越えないようにでき、振
幅歪や位相歪の発生を抑えることができる。
【００８４】第６実施例はシングルキャリアの送信装置
に適用した例であるが、マルチキャリアの送信装置にも
適用できる。図４４は複数の送信信号をマルチキャリア
信号を用いて送信する送信装置の構成図であり、図４３
の第６実施例に図２４のマルチキャリア構成を適用した
例で、同一部分には同一符号を付している。図４４にお
いて、ディジタルの各送信信号ｘ1(t)〜ｘ4(t)にキャリ
ア間隔によって決まるディジタル周波数シフト演算を施
して多重し、該周波数多重信号をディジタルの送信信号
とする第１の周波数多重部９６、前記各周波数シフト信
号をＤＡ変換器９２1〜９２4でアナログ信号に変換して
多重し、該周波数多重信号をアナログの送信信号とする
第２の周波数多重部９３が設けられている。誤差信号発
生部６１は周波数多重されたディジタルの送信信号ＳR
に基づいて誤差信号Ｅを発生し、ＤＡ変換器６２は該誤
差信号をアナログ信号に変換し、合成部６４はＤＡ変換
器出力とアナログの送信信号ＳMを合成して送信電力増
幅器２１に入力する。以上、本発明を実施例により説明
したが、本発明は請求の範囲に記載した本発明の主旨に
従い種々の変形が可能であり、本発明はこれらを排除す
るものではない。
【００８５】
【発明の効果】以上本発明によれば、DA変換器の入力振
幅がDA変換器のリミットを越えないように事前に歪補償
係数の大きさをその位相を維持したまま補正するから、
振幅制限しても位相追従が可能になる。この結果、歪補
償しない場合以上に歪特性を劣化させることはない。
又、本発明によれば、歪補償後の送信信号のパワーが許
容されている上限パワーを越えないように事前に歪補償
係数の大きさをその位相を維持したまま補正するから、
振幅制限しても位相追従が可能になる。又、本発明によ
れば、予め歪補償係数の補正値をテーブル化しておくこ
とにより比較演算、補正値演算処理を不要にでき、構成
をシンプルにでき、かつ、補正値を簡単に求めることが
できる。
【００８６】又、本発明によれば、分母を２の冪数で近
似することにより、補正値算出に際して必要になる割算
をビットシフトで簡単に求めることができる。又、本発
明によれば、歪補償前の送信信号の振幅（あるいは電
力）とゲインの対応をテーブル化しておき、実際の送信
信号振幅あるいは電力に応じたゲインをテーブルより求
め、該ゲインに基づいて送信電力増幅器からのフィード
バック信号の振幅を制御するようにしたから、フィード
フォワード方式により歪補償信号の振幅が制限値をオー
バしないようにできる。この結果、簡単な構成により、
信号の有意成分(振幅及び位相)が欠落することがなくな
り、歪み補償を安定に行うことが可能になる。
【００８７】又、本発明によれば、歪補償信号（歪補償
後の送信信号）の振幅が制限値を越えた時、送信信号と
送信電力増幅器からのフィードバック信号との差が小さ
くなるようにゲインを大きくして該フィードバック信号
の振幅を制御し、歪補償係数が大きくなるのを防止す
る。この結果、以後、歪補償信号振幅が制限値を越えな
いようにでき、信号の有意成分(振幅及び位相)が欠落す
ることがなくなり、歪み補償を安定に行うことが可能に
なる。この場合、ゲインＧを１以上の一定値に固定すれ
ば振幅制御を簡単に行うことができ、又、ゲインＧをテ
ーブル化しておき送信信号に応じて制御すれば、木目細
かな振幅歪、位相歪の発生防止制御が可能になる。
【００８８】又、本発明によれば、歪補償前の送信信号
と歪補償信号との差が大きくなったときにのみ、送信信
号のレベルに基づいてゲインＧを制御するようにしたか
ら、真に必要なときを見極めてゲイン制御し、不要な時
にはゲイン制御をしないから、より木目細かな振幅歪、
位相歪の抑制制御ができる。又、本発明によれば、歪補
償前の送信信号と歪補償信号の差が閾値以上に大きくな
ったとき、歪補償係数の更新を停止するようにしたか
ら、歪補償係数が効果的に疑わしい値になるのを防止で
きる。又、本発明によれば、歪補償前の送信信号と歪補
償信号の差に基づいて歪補償係数更新のパラメータであ
るμの大きさを制御するようにしたから、リニアライザ
の収束の安定性を考慮しつつ収束時間を短縮できる。例
えば、上記差が閾値を超え、歪み補償制御系が発散する
ような状況であれば、μの値を大きくして発散を急速に
防止し、差が減少すればそれに応じてμを減少して定常
値に戻すことにより、収束性と安定性を維持しつつ歪補
償信号振幅が制限値を超えないよう制御することができ
る。
【００８９】又、本発明によれば、(1) 送信信号に歪補
償係数を乗算して歪デバイスに入力する第１の歪補償方
式、及び(2) 参照信号（送信信号）に歪補償係数を乗算
して得られた信号と送信信号との差を誤差信号として発
生し、誤差信号、主信号（送信信号）を別個にＤＡ変換
して合成して歪デバイスに入力する第２の歪補償方式の
両方に適用することができる。又、本発明によれば、シ
ングルキャリアの送信装置やマルチキャリアの送信装置
の両方に適用可能である。
【図面の簡単な説明】
【図１】本発明のシングルキャリアタイプの歪補償装置
の概略構成図である。
【図２】本発明の原理説明図である。
【図３】本発明の第１実施例の構成図である。
【図４】本発明の第２実施例の構成図である。
【図５】本発明の第３実施例の構成図である。
【図６】本発明の第４実施例の構成図である。
【図７】本発明の第５実施例の構成図である。
【図８】本発明の第６実施例の構成図である。
【図９】マルチキャリアタイプの送信装置に歪補償装置
を付加した構成図である。
【図１０】マルチキャリアタイプの歪補償装置の構成図
（第７実施例）である。
【図１１】マルチキャリアタイプの歪補償装置の構成図
（第８実施例）である。
【図１２】マルチキャリアタイプの歪補償装置の構成図
（第９実施例）である。
【図１３】アナログの送信信号と誤差信号を合成して歪
デバイスに入力する第１実施例である。
【図１４】本発明の原理説明図である。
【図１５】アナログの送信信号と誤差信号を合成して歪
デバイスに入力する第２実施例である。
【図１６】アナログの送信信号と誤差信号を合成して歪
デバイスに入力する第３実施例である。
【図１７】アナログの送信信号と誤差信号を合成して歪
デバイスに入力する第４実施例である。
【図１８】マルチキャリアタイプの送信装置に歪補償装
置を付加した構成図である。
【図１９】周波数変換説明図である。
【図２０】マルチキャリアタイプの歪補償装置の構成図
（第５実施例）である。
【図２１】マルチキャリアタイプの歪補償装置の構成図
（第６実施例）である。
【図２２】マルチキャリアタイプの歪補償装置の構成図
（第７実施例）である。
【図２３】マルチキャリアタイプの歪補償装置の構成図
（第８実施例）である。
【図２４】マルチキャリアタイプの別の送信装置に歪補
償装置を付加した構成図である。
【図２５】周波数変換説明図である。
【図２６】マルチキャリアタイプの歪補償装置の構成図
（第９実施例）である。
【図２７】マルチキャリアタイプの歪補償装置の構成図
（第１０実施例）である。
【図２８】マルチキャリアタイプの歪補償装置の構成図
（第１１実施例）である。
【図２９】マルチキャリアタイプの歪補償装置の構成図
（第１２実施例）である。
【図３０】フィードバック信号の振幅制御機能を備えた
歪補償装置の第１実施例である。
【図３１】送信信号振幅(電力)とゲインの関係説明図で
ある。
【図３２】第１実施例の第１の変形例である。
【図３３】第１実施例の第２の変形例である。
【図３４】フィードバック信号の振幅制御機能を備えた
歪補償装置の第２実施例である。
【図３５】フィードバック信号の振幅制御機能を備えた
歪補償装置の第３実施例である。
【図３６】フィードバック信号の振幅制御機能を備えた
歪補償装置の第４実施例である。
【図３７】第４実施例の全体の処理フローである。
【図３８】第４実施例の第１変形例である。
【図３９】第４実施例の第２変形例である。
【図４０】μ値と収束時間の関係説明図である。
【図４１】マルチキャリアタイプの送信装置に本発明の
歪補償装置を付加した構成例である。
【図４２】マルチキャリアリニアライザの効果例であ
る。
【図４３】フィードバック信号の振幅制御機能を備えた
歪補償装置の第６実施例である。
【図４４】マルチキャリアタイプの送信装置の構成図で
ある。
【図４５】従来の送信装置の構成図である。
【図４６】送信電力増幅器の非直線性による問題点説明
図である。
【図４７】電力増幅器の効率特性説明図である。
【図４８】従来のディジタル非直線型歪補償機能を備え
た送信装置の構成図である。
【図４９】補償部の機能構成図である。
【図５０】適応LMSアルゴリズムによる歪補償処理説明
図である。
【図５１】ｘ(t)=I(t)＋ｊＱ(t)と複素表現した送信装
置全体の構成図である。
【図５２】従来の歪補償装置の問題点説明図である。
【符号の説明】
２１・・歪デバイス（送信電力増幅器） ２２・・歪補償係数記憶部 ２３・・プリディストーション部 ２４・・ＤＡ変換器 ２５・・帰還系 ２６・・ＡＤ変換器 ２７・・歪補償係数演算部 ２８・・歪補償係数更新部 ２９・・比較部 ３０・・歪補償係数補正部 ３１・・パワー演算部
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｊ 13/00 Ｈ０４Ｊ 13/00 Ａ Ｈ０４Ｌ 27/36 Ｈ０４Ｌ 27/00 Ｆ (72)発明者 久保 徳郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 長谷 和男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 浜田 一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 石川 広吉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5J090 AA01 AA41 CA21 FA01 FA17 FA19 GN03 GN06 GN07 HN03 HN04 HN07 KA00 KA15 KA17 KA26 KA33 KA34 KA41 KA53 KA55 MA11 SA14 TA01 TA02 TA03 TA06 TA07 5J091 AA01 AA41 CA21 FA01 FA17 FA19 KA00 KA15 KA17 KA26 KA33 KA34 KA41 KA53 KA55 MA11 SA14 TA01 TA02 TA03 TA06 TA07 5K004 AA08 JE00 JF04 5K022 AA11 DD01 DD13 DD19 DD24 EE01 EE21

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 送信電力増幅器の歪を補償するための歪
    補償係数を送信信号のパワーに対応させて記憶するメモ
    リ、送信信号のパワーに応じた歪補償係数を用いて送信
    信号に歪補償処理を施すプリディストーション部、歪補
    償処理を施されたディジタルの送信信号をアナログ信号
    に変換して送信電力増幅器に入力するＤＡ変換器、歪補
    償前の送信信号と送信電力増幅器の出力側からフィード
    バックされるフィードバック信号とに基づいて歪補償係
    数を演算する歪補償係数演算部、演算された歪補償係数
    でメモリに記憶されている歪補償係数を更新する歪補償
    係数更新部を備えた歪補償装置において、 歪補償処理を施された送信信号が前記ＤＡ変換器のダイ
    ナミックレンジを越えないように、前記歪補償係数演算
    部で演算された歪補償係数を補正する歪補償係数補正部
    を備え、 前記歪補償係数更新部は前記補正された歪補償係数で前
    記メモリに記憶されている歪補償係数を更新することを
    特徴とする歪補償装置。
  2. 【請求項２】 送信電力増幅器の歪を補償するための歪
    補償係数を送信信号のパワーに対応させて記憶するメモ
    リ、送信信号ｘ(t)のパワーに応じた歪補償係数ｈn(p)
    をメモリから読み出し、該歪補償係数を用いて送信信号
    に歪補償処理を施すプリディストーション部、歪補償処
    理を施されたディジタルの送信信号をアナログ信号に変
    換するＤＡ変換器、歪補償前の送信信号と送信電力増幅
    器の出力信号に基づいて歪補償係数ｈn+1(p)を演算する
    歪補償係数演算部、演算された歪補償係数ｈn+1(p)を送
    信信号ｘ(t)のパワーに対応させて前記メモリに記憶す
    ることにより歪補償係数を更新する歪補償係数更新部を
    備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn+1(p)を前
    記メモリに記憶する前に、該歪補償係数ｈn+1(p)を用い
    た歪補償処理によりプリディストーション部より出力さ
    れ送信信号のパワーＰaと設定上限パワーＰmaxを比較す
    る比較部、 該送信信号パワーＰaが上限パワーＰmax以下となるよう
    に歪補償係数ｈn+1(p)を補正する歪補償係数補正部を備
    え、 前記歪補償係数更新部は、送信信号のパワーＰaが前記
    上限パワーＰmaxより大きいとき、補正された歪補償係
    数ｈn+1(p)′を前記メモリに記憶することにより歪補償
    係数を更新することを特徴とする歪補償装置。
  3. 【請求項３】 前記歪補償処理を施された送信信号のパ
    ワーＰaと設定上限パワーＰmaxの比をｍ2とすれば、前
    記歪補償係数補正部は歪補償係数ｈn+1(p)を１／ｍする
    ことにより補正された歪補償係数ｈn+1(p)′を出力する
    することを特徴とする請求項２記載の歪補償装置。
  4. 【請求項４】 前記歪補償係数更新部は、送信信号のパ
    ワーＰaが前記上限パワーより小さければ前記演算され
    た歪補償係数ｈn+1(p)を、送信信号のパワーＰaが前記
    上限パワーより大きければ前記補正された歪補償係数ｈ
    n+1(p)′を前記メモリに記憶することにより歪補償係数
    を更新する、 ことを特徴とする請求項３記載の歪補償装置。
  5. 【請求項５】 前記歪補償係数補正部は、演算された歪
    補償係数ｈn+1(p)よりその１／ｎ（＝ｈn+1(p)／ｎ）を
    減算することにより歪補償係数を補正するとき、次式ｎ
    ≦ｈn+1(p)／Δｈn+1(p)≦２Nを満足する最小の整数Ｎ
    を求め、歪補償係数ｈn+1(p)の１／ｎの演算をＮビット
    のシフト演算により実行することを特徴とする請求項２
    記載の歪補償装置。ただし、Δｈn+1(p)は次式を ｈn+1(p)＝ｈn(p)＋Δｈn+1(p) を満足する値である。
  6. 【請求項６】 送信電力増幅器の歪を補償するための歪
    補償係数を送信信号のパワーに対応させて記憶するメモ
    リ、送信信号のパワーに応じた歪補償係数を用いて送信
    信号に歪補償処理を施すプリディストーション部、歪補
    償処理を施されたディジタルの送信信号をアナログ信号
    に変換して送信電力増幅器に入力するＤＡ変換器、歪補
    償前の送信信号と送信電力増幅器の出力側からフィード
    バックされるフィードバック信号とに基づいて歪補償係
    数を演算する歪補償係数演算部、演算された歪補償係数
    でメモリに記憶されている歪補償係数を更新する歪補償
    係数更新部を備えた歪補償装置において、 設定上限パワーＰmaxと送信信号ｘ(t)のパワーとから求
    まる最大歪補償係数ｈ(p)MAXの二乗値を出力する最大歪
    補償係数出力部、 前記歪補償係数演算部において歪補償係数ｈn+1(p)が演
    算された時、該歪補償係数の二乗値|ｈn+1(p)|2と前記
    最大歪補償係数の二乗値|ｈ(p)MAX|2の大小を比較する
    比較部、 前記歪補償係数の二乗値が最大歪補償係数の二乗値より
    小さくなるように、歪補償係数を補正する歪補償係数補
    正部を備え、 前記歪補償係数更新部は、前記歪補償係数の二乗値が最
    大歪補償係数の二乗値より大きいとき、前記補正された
    歪補償係数で前記メモリに記憶されている歪補償係数を
    更新することを特徴とする歪補償装置。
  7. 【請求項７】 前記最大歪補償係数出力部は、送信信号
    ｘ(t)のパワーに対応させて最大歪補償係数ｈ(p)MAXの
    二乗値を記憶するテーブルを備え、該テーブルより最大
    歪補償係数ｈ(p)MAXの二乗値を求めて出力することを特
    徴とする請求項６記載の歪補償装置。
  8. 【請求項８】 前記演算された歪補償係数ｈn+1(p)を用
    いた歪補償処理によりプリディストーション部より出力
    される送信信号のパワーＰaと設定上限パワーＰmaxの比
    をｍ2とすれば、前記歪補償係数補正部は歪補償係数ｈ
    n+1(p)を１／ｍすることにより補正することを特徴とす
    る請求項６記載の歪補償装置。
  9. 【請求項９】 歪補償係数更新部は、歪補償係数の二乗
    値|ｈn+1(p)|2が最大歪補償係数の二乗値|ｈ(p)MAX|2よ
    り小さければ、前記演算された歪補償係数ｈn+1(p)を、
    歪補償係数の二乗値が最大歪補償係数の二乗値より大き
    ければ前記補正された歪補償係数ｈn+1(p)′(=ｈn+1(p)
    /ｍ)を前記メモリに記憶することにより歪補償係数を更
    新する、 ことを特徴とする請求項６記載の歪補償装置。
  10. 【請求項１０】 前記歪補償係数補正部は、演算された
    歪補償係数ｈn+1(p)よりその１／ｎ（＝ｈn+1(p)／ｎ）
    を減算することにより歪補償係数を補正するとき、次式
    ｎ≦ｈn+1(p)／Δｈn+1(p)≦２Nを満足する最小の整数
    Ｎを求め、歪補償係数ｈn+1(p)の１／ｎの演算をＮビッ
    トのシフトにより実行することを特徴とする請求項６記
    載の歪補償装置。ただし、Δｈn+1(p)は次式を ｈn+1(p)＝ｈn(p)＋Δｈn+1(p) を満足する値である。
  11. 【請求項１１】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数を用いて送
    信信号に歪補償処理を施すプリディストーション部、歪
    補償処理を施されたディジタルの送信信号をアナログ信
    号に変換して送信電力増幅器に入力するＤＡ変換器、歪
    補償前の送信信号と送信電力増幅器の出力側からフィー
    ドバックされるフィードバック信号とに基づいて歪補償
    係数を演算する歪補償係数演算部、演算された歪補償係
    数でメモリに記憶されている歪補償係数を更新する歪補
    償係数更新部を備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn+1(p)を用
    いて送信信号ｘ(t)に歪補償処理を施した時の送信信号
    のパワーがＰaが設定上限パワーＰmaxより小さくなるよ
    うに歪補償係数ｈn+1(p)を補正し、該補正された歪補償
    係数ｈn+1(p)′を|ｘ(t)|2,ｈn+1(p)の組み合わせに対
    応させて記憶し、かつ、歪補償された送信信号のパワー
    Ｐaが上限パワーＰmaxより小さいとき、歪補償係数ｈ
    n+1(p)をそのまま |ｘ(t)|2，ｈn+1(p)の組み合わせに
    対応させて記憶するテーブルを備え、 前記歪補償係数演算部で歪補償係数が演算された時、前
    記歪補償係数更新部は演算された歪補償係数ｈn+1(p)、
    送信信号ｘ(t)のパワー|ｘ(t)|2の組み合わせに応じた
    歪補償係数を前記テーブルより求め、該歪補償係数を前
    記メモリに記憶することを特徴とする歪補償装置。
  12. 【請求項１２】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数を用いて送
    信信号に歪補償処理を施すプリディストーション部、歪
    補償処理を施されたディジタルの送信信号をアナログ信
    号に変換して送信電力増幅器に入力するＤＡ変換器、歪
    補償前の送信信号と送信電力増幅器の出力側からフィー
    ドバックされるフィードバック信号とに基づいて歪補償
    係数を演算する歪補償係数演算部、演算された歪補償係
    数でメモリに記憶されている歪補償係数を更新する歪補
    償係数更新部を備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn(p)を用い
    て送信信号ｘ(t)に歪補償処理を施した時の送信信号の
    パワーＰaが設定上限パワーＰmaxより小さくなるように
    歪補償係数ｈn(p)を補正し、該補正された歪補償係数ｈ
    n(p)′を|ｘ(t)|2,ｈn(p)の組み合わせに対応させて記
    憶し、かつ、歪補償された送信信号のパワーＰaが設定
    上限パワーＰmaxより小さいとき、歪補償係数ｈn(p)を
    そのまま|ｘ(t)|2，ｈn(p)の組み合わせに対応させて記
    憶するテーブルを備え、 送信信号ｘ(t)のパワーに|ｘ(t)|2応じた歪補償係数ｈn
    (p)を前記メモリより読み出し、|ｘ(t)|2と歪補償係数
    ｈn(p)の組み合わせに応じた歪補償係数を前記テーブル
    より読出してプリディストーション部に入力することを
    特徴とする歪補償装置。
  13. 【請求項１３】 ディジタルの各送信信号にキャリア間
    隔によって決まるディジタル周波数シフト演算を施して
    多重する周波数多重部を備え、 該周波数多重信号を送信信号ｘ(t)としてプリディスト
    ーション部、歪補償係数演算部等に入力することを特徴
    とする請求項１または請求項２または請求項６または請
    求項１１または請求項１２記載の歪補償装置。
  14. 【請求項１４】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数をメモリか
    ら読み出し、該歪補償係数を用いて送信信号に歪補償処
    理を施し、歪補償処理を施して得られる送信信号と歪補
    償処理を施す前の送信信号との差である誤差信号を出力
    する誤差信号発生部、該誤差信号をアナログに変換して
    出力するＤＡ変換器、ＤＡ変換器出力をアナログの送信
    信号に加算して送信電力増幅器に入力する合成部、歪補
    償前の送信信号と送信電力増幅器の出力信号に基づいて
    歪補償係数を演算する歪補償係数演算部、演算された歪
    補償係数を送信信号のパワーに対応させて前記メモリに
    記憶することにより歪補償係数を更新する歪補償係数更
    新部を備えた歪補償装置において、 誤差信号が前記ＤＡ変換器のダイナミックレンジを越え
    ないように、前記歪補償係数演算部で演算された歪補償
    係数を補正する歪補償係数補正部を備え、 歪補償係数更新部は前記補正された歪補償係数を前記メ
    モリに記憶することにより歪補償係数を更新することを
    特徴とする歪補償装置。
  15. 【請求項１５】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数をメモリか
    ら読み出し、該歪補償係数を用いて送信信号に歪補償処
    理を施し、歪補償処理を施して得られる送信信号と歪補
    償処理を施す前の送信信号との差である誤差信号を出力
    する誤差信号発生部、該誤差信号をアナログに変換して
    出力するＤＡ変換器、ＤＡ変換器出力をアナログの送信
    信号に加算して送信電力増幅器に入力する合成部、歪補
    償前の送信信号と送信電力増幅器の出力信号に基づいて
    歪補償係数を演算する歪補償係数演算部、演算された歪
    補償係数を送信信号のパワーに対応させて前記メモリに
    記憶することにより歪補償係数を更新する歪補償係数更
    新部を備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn+1(p)を前
    記メモリに記憶する前に、該歪補償係数ｈn+1(p)の二乗
    値|ｈn+1(p)|2と設定最大歪補償係数の二乗値|ｈ(n)MAX
    |2を比較する比較部、 |ｈn+1(p)|2が|ｈ(n)MAX|2より大きいとき、歪補償係数
    ｈn+1(p)を補正する歪補償係数補正部を備え、 前記歪補償係数更新部は、|ｈn+1(p)|2が|ｈ(p)MAX|2よ
    り小さければ前記演算された歪補償係数を、|ｈn+1(p)|
    2が|ｈ(p)MAX|2より大きければ前記補正された歪補償係
    数を前記メモリに記憶することにより歪補償係数を更新
    する、 ことを特徴とする歪補償装置。
  16. 【請求項１６】 前記|ｈn+1(p)|2と|ｈ(n)MAX|2の比を
    ｍ2とすれば、前記歪補償係数補正部は歪補償係数ｈn+1
    (p)を１／ｍすることにより補正された歪補償係数ｈn+1
    (p)′を出力することを特徴とする請求項１５記載の歪
    補償装置。
  17. 【請求項１７】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数をメモリか
    ら読み出し、該歪補償係数を用いて送信信号に歪補償処
    理を施し、歪補償処理を施して得られる送信信号と歪補
    償処理を施す前の送信信号との差である誤差信号を出力
    する誤差信号発生部、該誤差信号をアナログに変換して
    出力するＤＡ変換器、ＤＡ変換器出力をアナログの送信
    信号に加算して送信電力増幅器に入力する合成部、歪補
    償前の送信信号と送信電力増幅器の出力信号に基づいて
    歪補償係数を演算する歪補償係数演算部、演算された歪
    補償係数を送信信号のパワーに対応させて前記メモリに
    記憶することにより歪補償係数を更新する歪補償係数更
    新部を備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn+1(p)の二
    乗値が設定最大歪補償係数の二乗値|ｈ(n)MAX|2より小
    さくなるように歪補償係数ｈn+1(p)を補正し、該補正さ
    れた歪補償係数ｈn+1(p)′をｈn+1(p)に対応させて記憶
    するテーブルを備え、 前記歪補償係数演算部で歪補償係数が演算された時、前
    記歪補償係数更新部は演算された歪補償係数ｈn+1(p)に
    応じた歪補償係数の補正値ｈn+1(p)′を前記テーブルよ
    り求め、該補正値ｈn+1(p)′を前記メモリに記憶するこ
    とを特徴とする歪補償装置。
  18. 【請求項１８】 送信電力増幅器の歪を補償するための
    歪補償係数を送信信号のパワーに対応させて記憶するメ
    モリ、送信信号のパワーに応じた歪補償係数をメモリか
    ら読み出し、該歪補償係数を用いて送信信号に歪補償処
    理を施し、歪補償処理を施して得られる送信信号と歪補
    償処理を施す前の送信信号との差である誤差信号を出力
    する誤差信号発生部、該誤差信号をアナログに変換して
    出力するＤＡ変換器、ＤＡ変換器出力をアナログの送信
    信号に加算して送信電力増幅器に入力する合成部、歪補
    償前の送信信号と送信電力増幅器の出力信号に基づいて
    歪補償係数を演算する歪補償係数演算部、演算された歪
    補償係数を送信信号のパワーに対応させて前記メモリに
    記憶することにより歪補償係数を更新する歪補償係数更
    新部を備えた歪補償装置において、 歪補償係数演算部で演算された歪補償係数ｈn(p)の二乗
    値が設定最大歪補償係数の二乗値|ｈ(n)MAX|2より小さ
    くなるように歪補償係数ｈn(p)を補正し、該補正された
    歪補償係数ｈn(p)′をｈn(p)に対応させて記憶するテー
    ブルを備え、 送信信号ｘ(t)のパワー|ｘ(t)|2に応じた歪補償係数ｈn
    (p)を前記メモリより読み出し、該歪補償係数ｈn(p)に
    応じた補正歪補償係数ｈn(p)′を前記テーブルより読出
    して誤差演算部に入力することを特徴とする歪補償装
    置。
  19. 【請求項１９】 ディジタルの各送信信号にキャリア間
    隔によって決まる周波数シフト演算をディジタル的に施
    して多重し、該周波数多重信号を送信信号ｘ(t)として
    前記誤差信号発生部や歪補償係数演算部等に入力し、 又、前記ディジタルの各送信信号をアナログの送信ベー
    スバンド信号に変換し、しかる後、各送信ベースバンド
    信号にキャリア間隔によって決まる周波数シフト演算を
    施して多重し、該周波数多重信号をアナログの送信信号
    ｘ(t)としてし前記合成部に入力する、 ことを特徴とする請求項１４または請求項１５または請
    求項１７または請求項１８記載の歪補償装置。
  20. 【請求項２０】 ディジタルの各送信信号にキャリア間
    隔によって決まる周波数シフト演算をディジタル的に施
    して多重し、該周波数多重信号を送信信号ｘ(t)として
    前記誤差信号発生部や歪補償係数演算部等に入力し、 又、前記各周波数シフト信号をアナログ信号に変換し、
    しかる後、周波数多重し、該周波数多重信号をアナログ
    の送信信号ｘ(t)としてし前記合成部に入力する、 ことを特徴とする請求項１４または請求項１５または請
    求項１７または請求項１８記載の歪補償装置。
  21. 【請求項２１】 送信電力増幅器の歪を補償する歪補償
    装置において、 送信信号のパワーに対応させて送信電力増幅器の歪を補
    償するための歪補償係数を記憶するメモリ、 送信信号のパワーに応じた歪補償係数を用いて送信信号
    に歪補償処理を施して送信電力増幅器に入力するプリデ
    ィストーション部、 歪補償前の送信信号と送信電力増幅器の出力側からフィ
    ードバックされるフィードバック信号の差分に基づいて
    歪補償係数を演算し、該歪補償係数でメモリに記憶され
    ている歪補償係数を更新する歪補償係数演算部、 歪補償前の送信信号の振幅あるいは電力に基づいて前記
    フィードバック信号の振幅を制御する振幅制御部、 を備えたことを特徴とする歪補償装置。
  22. 【請求項２２】 送信電力増幅器の歪を補償する歪補償
    装置において、 送信信号のパワーに対応させて送信電力増幅器の歪を補
    償するための歪補償係数を記憶するメモリ、 送信信号のパワーに応じた歪補償係数を用いて送信信号
    に歪補償処理を施して送信電力増幅器に入力するプリデ
    ィストーション部、 歪補償前の送信信号と送信電力増幅器の出力側からフィ
    ードバックされるフィードバック信号との差分に基づい
    て歪補償係数を演算し、該歪補償係数でメモリに記憶さ
    れている歪補償係数を更新する歪補償係数演算部、 前記歪補償処理を施された送信信号が制限レベルをオー
    バしているか検出する制限レベルオーバ検出部、 制限レベルオーバ時に前記フィードバック信号の振幅を
    制御する振幅制御部、 を備えたことを特徴とする歪補償装置。
  23. 【請求項２３】 前記振幅制御部は歪補償前の送信信号
    の振幅あるいは電力に基づいて前記フィードバック信号
    の振幅を制御することを特徴とする請求項２２記載の歪
    補償装置。
  24. 【請求項２４】 歪補償前の送信信号をｋ倍した信号と
    歪補償処理を施された送信信号を比較し、制限レベルオ
    ーバー時において後者が前者より大きいとき、フィード
    バック信号の振幅制御の開始を指示する手段を備え、 前記振幅制御部は振幅制御開始指示により、フィードバ
    ック信号の振幅制御を行うことを特徴とする請求項２２
    又は請求項２３記載の歪補償装置。
  25. 【請求項２５】 歪補償前の送信信号をｋ倍した信号と
    歪補償処理を施された送信信号を比較し、制限レベルオ
    ーバー時において後者が前者より大きいとき、フィード
    バック信号の振幅制御の開始を指示すると共に、後者と
    前者の差が閾値を越えたとき、歪補償係数の更新停止を
    指示する手段を備え、 前記振幅制御部は振幅制御の開始指示によりフィードバ
    ック信号の振幅制御を行い、前記歪補償係数演算部は歪
    補償係数の更新停止指示により、歪補償係数の演算を停
    止する、ことを特徴とする請求項２２又は請求項２３記
    載の歪補償装置。
  26. 【請求項２６】 歪補償前の送信信号をｋ倍した信号と
    歪補償処理を施された送信信号を比較し、制限レベルオ
    ーバ時において後者が前者より大きいとき、フィードバ
    ック信号の振幅制御の開始を指示すると共に、後者と前
    者の差を歪補償係数演算部に入力する手段を備え、 前記振幅制御部は振幅制御の開始指示によりフィードバ
    ック信号の振幅制御を行い、前記歪補償係数演算部は前
    記差に基づいて歪補償係数演算に使用するパラメータ値
    を変更する、ことを特徴とする請求項２２又は請求項２
    ３記載の歪補償装置。
  27. 【請求項２７】 歪補償処理を施されたディジタルの送
    信信号をアナログ信号に変換して送信電力増幅器に入力
    するＤＡ変換器を備え、 前記プリディストーション部は歪補償前のディジタルの
    送信信号にディジタルの歪補償係数を乗算することによ
    り送信信号に歪補償処理を施し、前記ＤＡ変換器はプリ
    ディストーション出力をアナログに変換して出力するこ
    とを特徴とする請求項２１〜２６の何れかに記載の歪補
    償装置。
  28. 【請求項２８】 前記プリディストーション部は、 送信信号のパワーに応じた歪補償係数をメモリから読み
    出し、該歪補償係数を用いて送信信号に歪補償処理を施
    し、歪補償処理を施して得られる送信信号と歪補償処理
    を施す前の送信信号との差である誤差信号を出力する誤
    差信号発生部、 該誤差信号をアナログに変換して出力するＤＡ変換器、 ＤＡ変換器出力をアナログの送信信号に加算して送信電
    力増幅器に入力する合成部、 を備えたことを特徴とする請求項２１〜２６の何れかに
    記載の歪補償装置。
  29. 【請求項２９】 ディジタルの各送信信号にキャリア間
    隔によって決まるディジタル周波数シフト演算を施して
    多重する周波数多重部を備え、 該周波数多重信号を送信信号としてプリディストーショ
    ン部、歪補償係数演算部等に入力することを特徴とする
    請求項２１〜２６の何れかに記載の歪補償装置。
  30. 【請求項３０】 ディジタルの各送信信号にキャリア間
    隔によって決まるディジタル周波数シフト演算を施して
    多重し、該周波数多重信号をディジタルの送信信号とす
    る第１の周波数多重部、 前記各周波数シフト信号をアナログ信号に変換して多重
    し、該周波数多重信号をアナログの送信信号とする第２
    の周波数多重部を備え、 前記誤差信号発生部は周波数多重されたディジタルの送
    信信号に基づいて誤差信号を発生し、前記ＤＡ変換器は
    該誤差信号をアナログ信号に変換し、前記合成部はＤＡ
    変換器出力とアナログの送信信号を合成して送信電力増
    幅器に入力することを特徴とする請求項２８記載の歪補
    償装置。
JP2000097092A 1999-12-28 2000-03-31 歪補償装置 Expired - Fee Related JP4183364B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000097092A JP4183364B2 (ja) 1999-12-28 2000-03-31 歪補償装置
US09/737,196 US7012969B2 (en) 1999-12-28 2000-12-14 Distortion compensating apparatus
US11/149,730 US7551687B2 (en) 1999-12-28 2005-06-10 Distortion compensating apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-372885 1999-12-28
JP37288599 1999-12-28
JP2000097092A JP4183364B2 (ja) 1999-12-28 2000-03-31 歪補償装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008029952A Division JP4722146B2 (ja) 1999-12-28 2008-02-12 歪補償装置

Publications (2)

Publication Number Publication Date
JP2001251148A true JP2001251148A (ja) 2001-09-14
JP4183364B2 JP4183364B2 (ja) 2008-11-19

Family

ID=26582455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097092A Expired - Fee Related JP4183364B2 (ja) 1999-12-28 2000-03-31 歪補償装置

Country Status (2)

Country Link
US (2) US7012969B2 (ja)
JP (1) JP4183364B2 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
WO2003103166A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
WO2004038973A1 (ja) * 2002-10-23 2004-05-06 Hitachi Kokusai Electric Inc. 送信機
JP2004363733A (ja) * 2003-06-02 2004-12-24 Sumitomo Electric Ind Ltd 前置型非線形歪補償器
JP2005151119A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 歪補償装置
US6928272B2 (en) 2001-12-04 2005-08-09 Nec Corporation Distortion compensating circuit for compensating distortion occurring in power amplifier
JP2005244430A (ja) * 2004-02-25 2005-09-08 Hitachi Kokusai Electric Inc 歪補償回路
US6959174B2 (en) 2001-08-31 2005-10-25 Hitachi Kokusai Electric Inc. Amplifying device
US7142615B2 (en) 2001-09-18 2006-11-28 Hitachi Kokusai Electric Inc. Distortion compensator
US7197286B2 (en) 2002-05-17 2007-03-27 Fujitsu Limited Radio with a distortion compensation capability
US7215717B2 (en) 2001-12-21 2007-05-08 Nec Corporation Distortion compensation circuit
JP2008124533A (ja) * 2006-11-08 2008-05-29 Sony Corp 無線通信システム、並びに無線通信装置及び無線通信方法
US7392020B2 (en) 2002-05-31 2008-06-24 Fujitsu Limited Table reference type predistorter
JP2008277908A (ja) * 2007-04-25 2008-11-13 Mitsubishi Electric Corp デジタルプレディストータ
JP2008546261A (ja) * 2005-05-27 2008-12-18 フアウェイジシュヨウシアンゴンシ ベースバンドデジタル信号に予め歪を与える装置及び方法
WO2009016686A1 (ja) 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法
US7561856B2 (en) 2004-01-27 2009-07-14 Fujitsu Limited Distortion compensation amplifying apparatus and base station
WO2009145283A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 歪補償回路及び歪補償方法
JP2010011390A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 歪補償増幅器および前置歪補償増幅装置
EP2355336A1 (en) 2010-01-29 2011-08-10 Fujitsu Limited Distortion Compensating Apparatus, Transmitting Apparatus, and Distortion Compensating Method
JP2012044272A (ja) * 2010-08-13 2012-03-01 Fujitsu Ltd 歪補償増幅装置及び歪補償方法
JP2012138743A (ja) * 2010-12-27 2012-07-19 Hitachi Kokusai Electric Inc 歪み補償回路
JP2012238966A (ja) * 2011-05-10 2012-12-06 Fujitsu Ltd 歪補償装置及び歪補償方法
US8655289B2 (en) 2011-02-09 2014-02-18 Fujitsu Limited Distortion compensation device, transmitter, and distortion compensation method
WO2014136437A1 (ja) * 2013-03-07 2014-09-12 日本電気株式会社 無線送信装置および無線送信方法
US8848828B2 (en) 2008-12-22 2014-09-30 Nec Corporation Distortion compensation circuit, transmitting apparatus and distortion compensating method
JP2014533452A (ja) * 2011-09-30 2014-12-11 テレフオンアクチーボラゲット エル エム エリクソン（パブル） デュアルバンド送信機におけるデジタル事前歪みのためのシステム及び方法
JP2015076720A (ja) * 2013-10-09 2015-04-20 富士通株式会社 歪補償装置および歪補償方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223130A (ja) * 2001-01-25 2002-08-09 Fujitsu Ltd 送信装置および送信方法
GB0104535D0 (en) * 2001-02-23 2001-04-11 Univ Bristol Digital cartesian loop
FI20011238A0 (fi) * 2001-06-12 2001-06-12 Nokia Corp Menetelmä signaalin rajoittamiseksi ja lähetin
GB2376613B (en) * 2001-06-15 2005-01-05 Wireless Systems Int Ltd Methods and apparatus for signal distortion correction
GB2376584B (en) * 2001-06-15 2005-02-16 Wireless Systems Int Ltd Signal correction techniques
US7058369B1 (en) * 2001-11-21 2006-06-06 Pmc-Sierra Inc. Constant gain digital predistortion controller for linearization of non-linear amplifiers
JP4012725B2 (ja) * 2001-12-05 2007-11-21 株式会社日立コミュニケーションテクノロジー プリディストーション型増幅装置
US6985704B2 (en) 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
US8472897B1 (en) 2006-12-22 2013-06-25 Dali Systems Co. Ltd. Power amplifier predistortion methods and apparatus
US8380143B2 (en) * 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
US8064850B2 (en) 2002-05-01 2011-11-22 Dali Systems Co., Ltd. High efficiency linearization power amplifier for wireless communication
US7801244B2 (en) 2002-05-16 2010-09-21 Rf Micro Devices, Inc. Am to AM correction system for polar modulator
US7991071B2 (en) * 2002-05-16 2011-08-02 Rf Micro Devices, Inc. AM to PM correction system for polar modulator
WO2003103163A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP4142384B2 (ja) * 2002-10-01 2008-09-03 松下電器産業株式会社 送信装置
WO2004095689A1 (ja) * 2002-12-17 2004-11-04 Matsushita Electric Industrial Co., Ltd. 歪み補償装置及び歪み補償方法
ATE327601T1 (de) * 2003-10-23 2006-06-15 Sony Ericsson Mobile Comm Ab Zusätzliche regelung des referenzsignals der automatischen leistungsregelung in einem mobilen endgerät
FI20031805A0 (fi) * 2003-12-10 2003-12-10 Nokia Corp Radiolähettimen testausmenetelmä, radiolähetin ja tukiasema
EP1548930A1 (en) * 2003-12-23 2005-06-29 Alcatel Electronic circuit and method for predistorting a signal to be amplified
US7366252B2 (en) * 2004-01-21 2008-04-29 Powerwave Technologies, Inc. Wideband enhanced digital injection predistortion system and method
US20050163249A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Predistortion circuit and method for compensating linear distortion in a digital RF communications transmitter
JP4199185B2 (ja) * 2004-03-01 2008-12-17 パナソニック株式会社 送信装置及び無線通信装置
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
GB0405820D0 (en) * 2004-03-15 2004-04-21 Evanesco Ltd Time resolved and multiplexed cavity sensing apparatus and methods
US7268626B2 (en) * 2004-04-30 2007-09-11 Broadcom Corporation Compensating a power amplifier based on operational-based changes
SE0401797D0 (sv) * 2004-07-08 2004-07-08 Andrew Corp A radio transmitter and a method of operating a radio transmitter
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7298570B1 (en) * 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
JP4619827B2 (ja) * 2005-03-07 2011-01-26 富士通株式会社 歪補償装置
CN101189792B (zh) * 2005-03-09 2010-07-14 富士通株式会社 失真补偿装置
US8224265B1 (en) 2005-06-13 2012-07-17 Rf Micro Devices, Inc. Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal
DE602005020372D1 (de) * 2005-09-28 2010-05-12 Fujitsu Ltd Verzerrungskompensationseinrichtung
US7877060B1 (en) 2006-02-06 2011-01-25 Rf Micro Devices, Inc. Fast calibration of AM/PM pre-distortion
JP4617265B2 (ja) * 2006-02-14 2011-01-19 富士通株式会社 歪補償装置及び歪補償方法
JP4863729B2 (ja) * 2006-02-14 2012-01-25 富士通株式会社 歪補償装置及び歪補償方法
US8284645B2 (en) * 2006-02-15 2012-10-09 Panasonic Corporation Cyclic memory and disc device
US7962108B1 (en) 2006-03-29 2011-06-14 Rf Micro Devices, Inc. Adaptive AM/PM compensation
US8995502B1 (en) * 2006-04-04 2015-03-31 Apple Inc. Transceiver with spectral analysis
US7783260B2 (en) * 2006-04-27 2010-08-24 Crestcom, Inc. Method and apparatus for adaptively controlling signals
JP5242024B2 (ja) * 2006-06-08 2013-07-24 株式会社東芝 歪補償装置、増幅装置、送信装置、歪補償方法
JP4744376B2 (ja) * 2006-06-30 2011-08-10 富士通株式会社 キャリア状態判別装置、及び送信装置
US7689179B2 (en) * 2006-07-03 2010-03-30 Panasonic Corporation Multistage amplifier apparatus with distortion compensation function
US7689182B1 (en) 2006-10-12 2010-03-30 Rf Micro Devices, Inc. Temperature compensated bias for AM/PM improvement
US8149950B2 (en) 2006-12-26 2012-04-03 Dali Systems Co. Ltd. Method and system for baseband predistortion linearization in multi-channel wideband communication systems
US8009762B1 (en) 2007-04-17 2011-08-30 Rf Micro Devices, Inc. Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter
JP5032936B2 (ja) * 2007-10-04 2012-09-26 キヤノン株式会社 動画像符号化装置及びその制御方法
JP4958713B2 (ja) * 2007-10-04 2012-06-20 キヤノン株式会社 動画像符号化装置及びその制御方法
US8391808B2 (en) * 2008-02-28 2013-03-05 Broadcom Corporation Method and system for estimating and compensating non-linear distortion in a transmitter using calibration
JP5125797B2 (ja) * 2008-06-19 2013-01-23 富士通株式会社 振幅抑圧装置および信号送信装置
US8060034B2 (en) * 2008-08-04 2011-11-15 Panasonic Corporation Polar modulation transmission apparatus
US8412132B2 (en) * 2008-08-21 2013-04-02 Freescale Semiconductor, Inc. Techniques for adaptive predistortion direct current offset correction in a transmitter
JP5228723B2 (ja) * 2008-09-10 2013-07-03 富士通株式会社 歪補償装置及び方法
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
JP5146890B2 (ja) * 2008-12-22 2013-02-20 日本電気株式会社 電力制限回路
JP5251565B2 (ja) * 2009-02-05 2013-07-31 富士通株式会社 プリディストータ及びその遅延調整方法
JP5338378B2 (ja) * 2009-03-02 2013-11-13 富士通株式会社 歪補償装置及び方法
US11588520B2 (en) * 2009-05-14 2023-02-21 Fadhel M. Ghannouchi Multi-cell processing architectures for modelling and impairment compensation in multi-input multi-output systems
JP5146404B2 (ja) * 2009-05-21 2013-02-20 富士通株式会社 歪補償装置
US8737523B2 (en) * 2009-06-04 2014-05-27 Xilinx, Inc. Apparatus and method for predictive over-drive detection
US8489042B1 (en) 2009-10-08 2013-07-16 Rf Micro Devices, Inc. Polar feedback linearization
US8670501B2 (en) * 2009-12-09 2014-03-11 Texas Instruments Incorporated Digital pre-distortion of non-linear systems with reduced bandwidth feedback
JP5375683B2 (ja) * 2010-03-10 2013-12-25 富士通株式会社 通信装置および電力補正方法
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
CN103597807B (zh) 2010-09-14 2015-09-30 大理***有限公司 远程可重新配置的分布式天线***和方法
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
US8891715B2 (en) 2011-02-16 2014-11-18 Analog Devices, Inc. Digital pre-distortion
US8798198B2 (en) * 2011-08-31 2014-08-05 Apple Inc. Calibration systems for wireless electronic devices
US8837633B2 (en) 2011-10-21 2014-09-16 Xilinx, Inc. Systems and methods for digital processing based on active signal channels of a communication system
JP6035919B2 (ja) * 2012-07-09 2016-11-30 富士通株式会社 送信装置、及び送信方法
CN105099972B (zh) * 2012-12-11 2018-05-04 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
US20150092825A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Self-test using internal feedback for transmit signal quality estimation
DE102013114797B4 (de) * 2013-12-23 2021-06-10 Apple Inc. Sendeempfängervorrichtung und Verfahren zum Erzeugen eines Kompensationssignals
US10038503B2 (en) * 2014-08-13 2018-07-31 Xilinx, Inc. Adaptive optical channel compensation
US9379744B2 (en) * 2014-09-16 2016-06-28 Honeywell International Inc. System and method for digital predistortion
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
US9484962B1 (en) * 2015-06-05 2016-11-01 Infineon Technologies Ag Device and method for adaptive digital pre-distortion
JP6551115B2 (ja) * 2015-09-30 2019-07-31 富士通株式会社 無線装置
JP2017118199A (ja) * 2015-12-21 2017-06-29 富士通株式会社 歪補償装置および歪補償方法
JP2019009504A (ja) * 2017-06-20 2019-01-17 富士通株式会社 歪み補償装置及び歪み補償方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61146004A (ja) 1984-12-20 1986-07-03 Nec Corp 線形化電力増幅装置
JP2967699B2 (ja) 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3537228B2 (ja) 1995-08-18 2004-06-14 富士通株式会社 無線通信用基地局
JPH10233629A (ja) 1997-02-18 1998-09-02 Kokusai Electric Co Ltd 入力制限機能付き歪補償増幅器
US6230031B1 (en) * 1997-03-31 2001-05-08 Oki Telecom, Inc. Power amplifying circuitry for wireless radio transceivers
JPH10322137A (ja) 1997-05-20 1998-12-04 Matsushita Electric Ind Co Ltd プリディストーション型歪補償回路付送信装置
US6212378B1 (en) * 1997-09-17 2001-04-03 Lockheed Martin Corp. Spacecraft cellular communication system in which the return control receive slot duration is a function of antenna beam direction
JP3449254B2 (ja) * 1997-11-14 2003-09-22 ヤマハ株式会社 Ｄ／ａ変換装置
JP3171157B2 (ja) * 1997-12-10 2001-05-28 松下電器産業株式会社 非線形歪補償装置
JPH11239191A (ja) 1998-02-19 1999-08-31 Matsushita Electric Ind Co Ltd プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法
US6167273A (en) * 1999-04-28 2000-12-26 Nokia Mobile Phones Ltd. Apparatus, and associated method, for effectuating power control to maintain desired QoS levels in the performance of a communication service

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959174B2 (en) 2001-08-31 2005-10-25 Hitachi Kokusai Electric Inc. Amplifying device
US7142615B2 (en) 2001-09-18 2006-11-28 Hitachi Kokusai Electric Inc. Distortion compensator
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
US6928272B2 (en) 2001-12-04 2005-08-09 Nec Corporation Distortion compensating circuit for compensating distortion occurring in power amplifier
US7215717B2 (en) 2001-12-21 2007-05-08 Nec Corporation Distortion compensation circuit
US7197286B2 (en) 2002-05-17 2007-03-27 Fujitsu Limited Radio with a distortion compensation capability
US7106133B2 (en) 2002-05-31 2006-09-12 Fujitsu Limited Distortion compensator
US7392020B2 (en) 2002-05-31 2008-06-24 Fujitsu Limited Table reference type predistorter
WO2003103166A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
US7489907B2 (en) 2002-10-23 2009-02-10 Hitachi Kokusai Electric Inc. Transmitter for suppressing a variation in input level of a multicarrier signal
WO2004038973A1 (ja) * 2002-10-23 2004-05-06 Hitachi Kokusai Electric Inc. 送信機
JP2004363733A (ja) * 2003-06-02 2004-12-24 Sumitomo Electric Ind Ltd 前置型非線形歪補償器
JP2005151119A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 歪補償装置
JP4641715B2 (ja) * 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
US7561856B2 (en) 2004-01-27 2009-07-14 Fujitsu Limited Distortion compensation amplifying apparatus and base station
JP4505238B2 (ja) * 2004-02-25 2010-07-21 株式会社日立国際電気 歪補償回路
JP2005244430A (ja) * 2004-02-25 2005-09-08 Hitachi Kokusai Electric Inc 歪補償回路
JP2008546261A (ja) * 2005-05-27 2008-12-18 フアウェイジシュヨウシアンゴンシ ベースバンドデジタル信号に予め歪を与える装置及び方法
US8023587B2 (en) 2005-05-27 2011-09-20 Huawei Technologies Co., Ltd. Device and method for pre-distorting a base-band digital signal
JP2008124533A (ja) * 2006-11-08 2008-05-29 Sony Corp 無線通信システム、並びに無線通信装置及び無線通信方法
JP2008277908A (ja) * 2007-04-25 2008-11-13 Mitsubishi Electric Corp デジタルプレディストータ
US8565697B2 (en) 2007-07-31 2013-10-22 Fujitsu Limited Distortion compensation apparatus and method
WO2009016686A1 (ja) 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法
US8446980B2 (en) 2008-05-28 2013-05-21 Nec Corporation Distortion compensation circuit and a distortion compensation method
WO2009145283A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 歪補償回路及び歪補償方法
JP2010011390A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 歪補償増幅器および前置歪補償増幅装置
US8848828B2 (en) 2008-12-22 2014-09-30 Nec Corporation Distortion compensation circuit, transmitting apparatus and distortion compensating method
US8451055B2 (en) 2010-01-29 2013-05-28 Fujitsu Limited Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
EP2355336A1 (en) 2010-01-29 2011-08-10 Fujitsu Limited Distortion Compensating Apparatus, Transmitting Apparatus, and Distortion Compensating Method
JP2012044272A (ja) * 2010-08-13 2012-03-01 Fujitsu Ltd 歪補償増幅装置及び歪補償方法
US8798197B2 (en) 2010-08-13 2014-08-05 Fujitsu Limited Distortion compensation amplifier device and distortion compensation method
JP2012138743A (ja) * 2010-12-27 2012-07-19 Hitachi Kokusai Electric Inc 歪み補償回路
US8655289B2 (en) 2011-02-09 2014-02-18 Fujitsu Limited Distortion compensation device, transmitter, and distortion compensation method
JP2012238966A (ja) * 2011-05-10 2012-12-06 Fujitsu Ltd 歪補償装置及び歪補償方法
JP2014533452A (ja) * 2011-09-30 2014-12-11 テレフオンアクチーボラゲット エル エム エリクソン（パブル） デュアルバンド送信機におけるデジタル事前歪みのためのシステム及び方法
WO2014136437A1 (ja) * 2013-03-07 2014-09-12 日本電気株式会社 無線送信装置および無線送信方法
US9312894B2 (en) 2013-03-07 2016-04-12 Nec Corporation Radio transmitting device and radio transmitting method
JPWO2014136437A1 (ja) * 2013-03-07 2017-02-09 日本電気株式会社 無線送信装置および無線送信方法
JP2015076720A (ja) * 2013-10-09 2015-04-20 富士通株式会社 歪補償装置および歪補償方法
US9444412B2 (en) 2013-10-09 2016-09-13 Fujitsu Limited Distortion compensation apparatus and method therefor

Also Published As

Publication number Publication date
US7551687B2 (en) 2009-06-23
US7012969B2 (en) 2006-03-14
JP4183364B2 (ja) 2008-11-19
US20050226346A1 (en) 2005-10-13
US20010007435A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
JP2001251148A (ja) 歪補償装置
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US7197286B2 (en) Radio with a distortion compensation capability
JP3447266B2 (ja) 移動通信システムの電力増幅線形化装置及び方法
US6985033B1 (en) Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same
US7995674B2 (en) Digital predistortion transmitter
US7486744B2 (en) Distortion compensation apparatus
KR100959032B1 (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
JP4855267B2 (ja) 信号取出回路およびそれを有する歪み補償増幅器
US8022763B2 (en) Amplifier failure detection apparatus
US7613250B2 (en) Distortion compensation apparatus
US20030227981A1 (en) Digital pre-distortion of input signals for reducing spurious emissions in communication networks
WO2006095422A1 (ja) 歪補償装置
JP5861521B2 (ja) 送信装置及びルックアップテーブルの更新方法
US20040264597A1 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
WO2002087097A1 (fr) Dispositif de correction de distorsion
JP2001127819A (ja) 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム
JP2004064733A (ja) 歪補償装置
JPH0773243B2 (ja) 送信機
JP3732824B2 (ja) 通信装置
JP4638268B2 (ja) 歪み補償装置及び無線通信装置
JP3643803B2 (ja) 増幅装置
JP4722146B2 (ja) 歪補償装置
US20040264596A1 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
JP2003078360A (ja) 歪み補償装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees