JP3449254B2 - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JP3449254B2 JP3449254B2 JP30821098A JP30821098A JP3449254B2 JP 3449254 B2 JP3449254 B2 JP 3449254B2 JP 30821098 A JP30821098 A JP 30821098A JP 30821098 A JP30821098 A JP 30821098A JP 3449254 B2 JP3449254 B2 JP 3449254B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- digital
- digital data
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ディジタルデー
タを異なる倍率でそれぞれレベル変換してＤ／Ａ変換し
たのち元のレベルに戻してアナログ加算することによ
り、ダイナミックレンジを拡大させたフローティング方
式のＤ／Ａ変換装置に関する。
タを異なる倍率でそれぞれレベル変換してＤ／Ａ変換し
たのち元のレベルに戻してアナログ加算することによ
り、ダイナミックレンジを拡大させたフローティング方
式のＤ／Ａ変換装置に関する。
【０００２】
【従来の技術】近年、ΔΣ変調器の高次化によりＡ／Ｄ
変換器の変換精度が向上し、これに伴って、Ｄ／Ａ変換
器の分解能及びダイナミックレンジのより一層の向上が
求められるようになってきた。これに対応するため、従
来より、変換ビット数が制限されたＤ／Ａ変換器（以
下、ＤＡＣと呼ぶ）を用いて、その変換ビット数を超え
る分解能及びダイナミックレンジを得るフローティング
方式のＤ／Ａ変換装置が開発されている。この方式は、
Ｎビット（例えば２０ビット）のＤＡＣを用いてＭビッ
ト（Ｍ＞Ｎ：例えば２４ビット）のディジタルデータを
Ｄ／Ａ変換するとき、データの有効ビットがＰビット
（Ｍ≧Ｐ＞Ｎ）の場合は、そのままＤ／Ａ変換を行っ
て、下位Ｍ−Ｎビット（例えば４ビット）は切り捨て
る。一方、ディジタルデータの出力レベルが下がって有
効語長がＰ′ビット（Ｐ′≦Ｎ）となったときは、ディ
ジタルデータを２M-N倍したデータ、即ち元のデータを
ＭＳＢ方向にＭ−Ｎビットだけシフトして下位Ｍ−Ｎビ
ットが零詰めされたデータに変換してからＤ／Ａ変換す
る。入力されたディジタルデータをそのままＤ／Ａ変換
するか、２M-N倍するかは、予め入力されたディジタル
データをＭ−Ｎビットだけシフトしてオーバーフローが
発生するかどうかで決定する。
変換器の変換精度が向上し、これに伴って、Ｄ／Ａ変換
器の分解能及びダイナミックレンジのより一層の向上が
求められるようになってきた。これに対応するため、従
来より、変換ビット数が制限されたＤ／Ａ変換器（以
下、ＤＡＣと呼ぶ）を用いて、その変換ビット数を超え
る分解能及びダイナミックレンジを得るフローティング
方式のＤ／Ａ変換装置が開発されている。この方式は、
Ｎビット（例えば２０ビット）のＤＡＣを用いてＭビッ
ト（Ｍ＞Ｎ：例えば２４ビット）のディジタルデータを
Ｄ／Ａ変換するとき、データの有効ビットがＰビット
（Ｍ≧Ｐ＞Ｎ）の場合は、そのままＤ／Ａ変換を行っ
て、下位Ｍ−Ｎビット（例えば４ビット）は切り捨て
る。一方、ディジタルデータの出力レベルが下がって有
効語長がＰ′ビット（Ｐ′≦Ｎ）となったときは、ディ
ジタルデータを２M-N倍したデータ、即ち元のデータを
ＭＳＢ方向にＭ−Ｎビットだけシフトして下位Ｍ−Ｎビ
ットが零詰めされたデータに変換してからＤ／Ａ変換す
る。入力されたディジタルデータをそのままＤ／Ａ変換
するか、２M-N倍するかは、予め入力されたディジタル
データをＭ−Ｎビットだけシフトしてオーバーフローが
発生するかどうかで決定する。
【０００３】このような変換を行うと、データの有効ビ
ットがＰビットの場合には、変換語長が十分大きいので
切り捨てによる影響は殆ど無く（仮に問題になったとし
ても必要に応じてディザ等を付加すれば問題は解消す
る）、また、データの有効ビット長がＰ′の場合には、
データを２M-N倍してＤ／Ａ変換時に下位Ｍ−Ｎビット
を切り捨てるようにしているので、２M-N倍しなかった
ときに切り捨てられていた下位Ｍ−Ｎビットのデータも
有効にＤ／Ａ変換されて分解能及びダイナミックレンジ
が拡大される。但し、後者の場合には、ＤＡＣから出力
されるアナログ信号も２M-N倍されているので、アナロ
グ出力を１／２M-N倍してレベル合わせをする必要があ
る。
ットがＰビットの場合には、変換語長が十分大きいので
切り捨てによる影響は殆ど無く（仮に問題になったとし
ても必要に応じてディザ等を付加すれば問題は解消す
る）、また、データの有効ビット長がＰ′の場合には、
データを２M-N倍してＤ／Ａ変換時に下位Ｍ−Ｎビット
を切り捨てるようにしているので、２M-N倍しなかった
ときに切り捨てられていた下位Ｍ−Ｎビットのデータも
有効にＤ／Ａ変換されて分解能及びダイナミックレンジ
が拡大される。但し、後者の場合には、ＤＡＣから出力
されるアナログ信号も２M-N倍されているので、アナロ
グ出力を１／２M-N倍してレベル合わせをする必要があ
る。
【０００４】このフローティング方式のＤ／Ａ変換装置
としては、１つのＤＡＣを使用して、ＤＡＣの出力を増
幅するアナログアンプの利得を、ディジタルデータのレ
ベル変換倍率に応じて切り換える方式と、異なる変換倍
率でレベル変換された複数のディジタルデータをそれぞ
れＤ／Ａ変換する複数のＤＡＣを用い、これらＤＡＣの
出力のうち最も適切な変換倍率でレベル変換されたＤＡ
Ｃの出力を選択する方式とが知られている（特公平７−
９３５７９号）。
としては、１つのＤＡＣを使用して、ＤＡＣの出力を増
幅するアナログアンプの利得を、ディジタルデータのレ
ベル変換倍率に応じて切り換える方式と、異なる変換倍
率でレベル変換された複数のディジタルデータをそれぞ
れＤ／Ａ変換する複数のＤＡＣを用い、これらＤＡＣの
出力のうち最も適切な変換倍率でレベル変換されたＤＡ
Ｃの出力を選択する方式とが知られている（特公平７−
９３５７９号）。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフローティング方式のうち、前者の方式は、デ
ィジタルデータのレベルによってアナログアンプの利得
を瞬時に切り換えなくてはならないため、切り換え時に
アンプの出力が追従できなかったり、アンプのＤＣオフ
セットが変動したりして、聴感上無視できない不快なノ
イズが発生するという問題がある。また、後者の方式
も、ＤＡＣから出力されるアナログ信号を切り換える方
式であるため、切り換え時にトランジェントノイズが発
生するという問題がある。これらの問題は、特に扱おう
とするディジタルデータの分解能が、従来のアナログ回
路構成でしか実現し得なかったＳＮ比１２０〜１４０デ
シベルのような低雑音領域にまで及ぶような場合、極め
て深刻な問題となっていた。
た従来のフローティング方式のうち、前者の方式は、デ
ィジタルデータのレベルによってアナログアンプの利得
を瞬時に切り換えなくてはならないため、切り換え時に
アンプの出力が追従できなかったり、アンプのＤＣオフ
セットが変動したりして、聴感上無視できない不快なノ
イズが発生するという問題がある。また、後者の方式
も、ＤＡＣから出力されるアナログ信号を切り換える方
式であるため、切り換え時にトランジェントノイズが発
生するという問題がある。これらの問題は、特に扱おう
とするディジタルデータの分解能が、従来のアナログ回
路構成でしか実現し得なかったＳＮ比１２０〜１４０デ
シベルのような低雑音領域にまで及ぶような場合、極め
て深刻な問題となっていた。
【０００６】この発明は、このような問題点に鑑みなさ
れたもので、ノイズの影響を更に排除してダイナミック
レンジを拡大することができるフローティング方式のＤ
／Ａ変換装置を提供することを目的とする。
れたもので、ノイズの影響を更に排除してダイナミック
レンジを拡大することができるフローティング方式のＤ
／Ａ変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るＤ／Ａ変
換装置は、同一のディジタル入力データを異なる倍率で
それぞれレベル変換すると共に、これらレベル変換後の
各ディジタルデータの信号品位に基づき前記レベル変換
後のディジタルデータのうちの最適な１つを選択して出
力し、その他を所定のノイズレベル以下に減衰して出力
するディジタル信号処理手段と、このディジタル信号処
理手段から出力される複数のディジタルデータをそれぞ
れＤ／Ａ変換してアナログ信号を出力する複数のＤ／Ａ
変換手段と、これら複数のＤ／Ａ変換手段からそれぞれ
出力されるアナログ信号をそれぞれ対応するディジタル
データの前記レベル変換の倍率に基づき元の入力データ
レベルに対応させるようにレベル再変換した後にこれら
全てをアナログ加算するアナログ加算手段と、前記ディ
ジタル信号処理手段で所定のノイズレベル以下に減衰さ
れて出力されるディジタルデータをそれぞれＤ／Ａ変換
して得られるアナログ信号のうち、少なくとも前記ディ
ジタル信号処理手段で選択されたディジタルデータの前
記レベル変換の倍率よりも小さい倍率でレベル変換され
たディジタルデータに対応するアナログ信号の中高域周
波数成分を、前記アナログ加算手段の入力段で更に減衰
させるローパスフィルタからなるアナログフィルタ手段
とを備えたことを特徴とする。
換装置は、同一のディジタル入力データを異なる倍率で
それぞれレベル変換すると共に、これらレベル変換後の
各ディジタルデータの信号品位に基づき前記レベル変換
後のディジタルデータのうちの最適な１つを選択して出
力し、その他を所定のノイズレベル以下に減衰して出力
するディジタル信号処理手段と、このディジタル信号処
理手段から出力される複数のディジタルデータをそれぞ
れＤ／Ａ変換してアナログ信号を出力する複数のＤ／Ａ
変換手段と、これら複数のＤ／Ａ変換手段からそれぞれ
出力されるアナログ信号をそれぞれ対応するディジタル
データの前記レベル変換の倍率に基づき元の入力データ
レベルに対応させるようにレベル再変換した後にこれら
全てをアナログ加算するアナログ加算手段と、前記ディ
ジタル信号処理手段で所定のノイズレベル以下に減衰さ
れて出力されるディジタルデータをそれぞれＤ／Ａ変換
して得られるアナログ信号のうち、少なくとも前記ディ
ジタル信号処理手段で選択されたディジタルデータの前
記レベル変換の倍率よりも小さい倍率でレベル変換され
たディジタルデータに対応するアナログ信号の中高域周
波数成分を、前記アナログ加算手段の入力段で更に減衰
させるローパスフィルタからなるアナログフィルタ手段
とを備えたことを特徴とする。
【０００８】この発明では、異なる倍率でそれぞれレベ
ル変換されたディジタルデータをそれぞれＤ／Ａ変換す
る複数のＤ／Ａ変換手段を備えたフローティング方式を
基本とし、それらＤ／Ａ変換出力のうちの１つを選択的
に出力させ、他のＤ／Ａ変換手段の出力は、Ｄ／Ａ変換
手段のノイズレベル以下にディジタル的に減衰させると
共に、これらＤ／Ａ変換手段の出力をそれぞれ元のレベ
ルに戻してアナログ加算手段で加算する。この方式は、
ＤＡＣの入力を切り替える方式であるため、ＤＡＣ出力
であるアナログ信号を切り替える方式に比べ、切り替え
時のノイズ発生が少ないという利点があるが、その反
面、入力レベルが減衰状態にあるＤ／Ａ変換手段から
は、それぞれの残留ノイズがアナログ加算手段に入力さ
れ、この残留ノイズがダイナミックレンジの拡大を阻害
するという問題がある。即ち、この残留ノイズは、ディ
ジタルデータの変換倍率をＧとすると、１／Ｇされてア
ナログ加算手段に入力されるので、変換倍率が小さいほ
ど大きな残留ノイズがアナログ加算手段に入力されるこ
とになる。この残留ノイズは、入力されたディジタルデ
ータのレベルが大きい場合には無視できるが、レベルの
小さなディジタルデータが入力された場合には、無視で
きないレベルのノイズとなり、ダイナミックレンジを改
善することができない。
ル変換されたディジタルデータをそれぞれＤ／Ａ変換す
る複数のＤ／Ａ変換手段を備えたフローティング方式を
基本とし、それらＤ／Ａ変換出力のうちの１つを選択的
に出力させ、他のＤ／Ａ変換手段の出力は、Ｄ／Ａ変換
手段のノイズレベル以下にディジタル的に減衰させると
共に、これらＤ／Ａ変換手段の出力をそれぞれ元のレベ
ルに戻してアナログ加算手段で加算する。この方式は、
ＤＡＣの入力を切り替える方式であるため、ＤＡＣ出力
であるアナログ信号を切り替える方式に比べ、切り替え
時のノイズ発生が少ないという利点があるが、その反
面、入力レベルが減衰状態にあるＤ／Ａ変換手段から
は、それぞれの残留ノイズがアナログ加算手段に入力さ
れ、この残留ノイズがダイナミックレンジの拡大を阻害
するという問題がある。即ち、この残留ノイズは、ディ
ジタルデータの変換倍率をＧとすると、１／Ｇされてア
ナログ加算手段に入力されるので、変換倍率が小さいほ
ど大きな残留ノイズがアナログ加算手段に入力されるこ
とになる。この残留ノイズは、入力されたディジタルデ
ータのレベルが大きい場合には無視できるが、レベルの
小さなディジタルデータが入力された場合には、無視で
きないレベルのノイズとなり、ダイナミックレンジを改
善することができない。
【０００９】この発明によれば、最終的にアナログ信号
出力として意味を生じるディジタル信号処理手段の選択
ディジタルデータよりも、それ以外の系統の残量ノイズ
が大きくなってしまわないように、これらのＤ／Ａ変換
の残留ノイズをＤ／Ａ変換して得られたアナログ信号
を、再度アナログ的に減衰させることによって、これら
全てのディジタルデータのＤ／Ａ変換されたアナログ信
号を加算しても、最終的なアナログ信号出力の残留ノイ
ズ、すなわちノイズフロアの低減効果が損なわれず、ダ
イナミックレンジが改善できる。なお、後段側でアナロ
グ的に減衰させるべきディジタルデータとしては、少な
くとも残留ノイズが選択ディジタルデータよりも大きく
なる可能性の高いもの、すなわち選択データのレベル変
換の倍率よりも小さい倍率でレベル変換されたディジタ
ルデータであり、このディジタルデータに対応するアナ
ログ信号を聴感上、選択ディジタルデータのノイズレベ
ル以下に減衰すれば実用上は充分である。
出力として意味を生じるディジタル信号処理手段の選択
ディジタルデータよりも、それ以外の系統の残量ノイズ
が大きくなってしまわないように、これらのＤ／Ａ変換
の残留ノイズをＤ／Ａ変換して得られたアナログ信号
を、再度アナログ的に減衰させることによって、これら
全てのディジタルデータのＤ／Ａ変換されたアナログ信
号を加算しても、最終的なアナログ信号出力の残留ノイ
ズ、すなわちノイズフロアの低減効果が損なわれず、ダ
イナミックレンジが改善できる。なお、後段側でアナロ
グ的に減衰させるべきディジタルデータとしては、少な
くとも残留ノイズが選択ディジタルデータよりも大きく
なる可能性の高いもの、すなわち選択データのレベル変
換の倍率よりも小さい倍率でレベル変換されたディジタ
ルデータであり、このディジタルデータに対応するアナ
ログ信号を聴感上、選択ディジタルデータのノイズレベ
ル以下に減衰すれば実用上は充分である。
【００１０】この発明によれば、アナログ減衰手段が、
Ｄ／Ａ変換手段からのアナログ信号の中高域周波数成分
のみを減衰させるものであるから、アナログフィルタ手
段のオン／オフ動作によってもアナログ加算手段の直流
的な入力インピーダンスは変動しない。このため、アナ
ログ加算手段の直流ゲインの変動に起因した出力オフセ
ットの変動が抑えられ、これによるＤ／Ａ変換手段の切
り替え時のポップノイズの発生等も効果的に防止するこ
とができる。
Ｄ／Ａ変換手段からのアナログ信号の中高域周波数成分
のみを減衰させるものであるから、アナログフィルタ手
段のオン／オフ動作によってもアナログ加算手段の直流
的な入力インピーダンスは変動しない。このため、アナ
ログ加算手段の直流ゲインの変動に起因した出力オフセ
ットの変動が抑えられ、これによるＤ／Ａ変換手段の切
り替え時のポップノイズの発生等も効果的に防止するこ
とができる。
【００１１】なお、ディジタル信号処理手段が、所定の
ノイズレベル以下に減衰したディジタルデータをアナロ
グ変換後に減衰するための減衰指示信号を出力するもの
であるとすると、アナログフィルタ手段は、ディジタル
信号処理手段から出力される、減衰指示信号によってオ
ン／オフ制御され減衰されたディジタルデータに対応す
るレベル再変換後のアナログ信号電流を接地側に流すス
イッチ素子と、このスイッチ素子と直列に接続された抵
抗及びキャパシタからなるフィルタ回路とを備えること
により構成することができる。
ノイズレベル以下に減衰したディジタルデータをアナロ
グ変換後に減衰するための減衰指示信号を出力するもの
であるとすると、アナログフィルタ手段は、ディジタル
信号処理手段から出力される、減衰指示信号によってオ
ン／オフ制御され減衰されたディジタルデータに対応す
るレベル再変換後のアナログ信号電流を接地側に流すス
イッチ素子と、このスイッチ素子と直列に接続された抵
抗及びキャパシタからなるフィルタ回路とを備えること
により構成することができる。
【００１２】また、前記ディジタル信号処理手段は、前
記ディジタルデータの選択切り換え時にそれまで選択さ
れていたディジタルデータと次に選択されるディジタル
データとをクロスフェードさせて切り換えるように構成
することができる。
記ディジタルデータの選択切り換え時にそれまで選択さ
れていたディジタルデータと次に選択されるディジタル
データとをクロスフェードさせて切り換えるように構成
することができる。
【００１３】これにより、（１）複数のディジタルデー
タのＤ／Ａ変換結果はアナログ加算され、（２）Ｄ／Ａ
変換出力の切り換えは、ディジタルでの減衰状態の切り
換えによって行われ、（３）切り換え時にはクロスフェ
ード処理をかけるようにされるので、従来の方式に比
べ、切り換え時のノイズ発生が極めて少なく、且つ精度
の高いＤ／Ａ変換が実現する。
タのＤ／Ａ変換結果はアナログ加算され、（２）Ｄ／Ａ
変換出力の切り換えは、ディジタルでの減衰状態の切り
換えによって行われ、（３）切り換え時にはクロスフェ
ード処理をかけるようにされるので、従来の方式に比
べ、切り換え時のノイズ発生が極めて少なく、且つ精度
の高いＤ／Ａ変換が実現する。
【００１４】
【００１５】また、アナログフィルタ手段が、例えば前
記ディジタル入力データの振幅レベルが所定レベルに対
して小さなレベルから大きなレベルに変化したときには
クロスフェード開始の一定時間前にアナログ信号のフィ
ルタ処理を解除（オフ）にし、前記所定レベルに対して
大きなレベルから小さなレベルに変化したときにはクロ
スフェードの完了後一定時間を経てから前記アナログ信
号のフィルタ処理を実行（オン）するものであると、ア
ナログフィルタ処理のオン／オフ時のトランジェントノ
イズの発生を防止することができる。
記ディジタル入力データの振幅レベルが所定レベルに対
して小さなレベルから大きなレベルに変化したときには
クロスフェード開始の一定時間前にアナログ信号のフィ
ルタ処理を解除（オフ）にし、前記所定レベルに対して
大きなレベルから小さなレベルに変化したときにはクロ
スフェードの完了後一定時間を経てから前記アナログ信
号のフィルタ処理を実行（オン）するものであると、ア
ナログフィルタ処理のオン／オフ時のトランジェントノ
イズの発生を防止することができる。
【００１６】前記ディジタル信号処理手段は、前記ディ
ジタル入力データを所定期間だけ遅延させる遅延手段を
備え、前記ディジタル入力データの振幅レベルが所定レ
ベルに対して小さなレベルから大きなレベルに変化した
ときに、選択されるディジタルデータの切り換えのため
のクロスフェードが終了するように、前記所定レベルを
超える変化を前記クロスフェードに要する時間よりも前
に検出するものであることが望ましい。
ジタル入力データを所定期間だけ遅延させる遅延手段を
備え、前記ディジタル入力データの振幅レベルが所定レ
ベルに対して小さなレベルから大きなレベルに変化した
ときに、選択されるディジタルデータの切り換えのため
のクロスフェードが終了するように、前記所定レベルを
超える変化を前記クロスフェードに要する時間よりも前
に検出するものであることが望ましい。
【００１７】このような構成であると、ディジタルデー
タ切り換え時のクロスフェードの開始タイミングを、少
なくともディジタル入力データの振幅レベルが所定レベ
ルに対して小から大に変化するときには切り換えが完了
しているように、所定レベル超過の時点よりも先行させ
ることができ、ディジタルデータが一部クリップされる
のを防止することができる。
タ切り換え時のクロスフェードの開始タイミングを、少
なくともディジタル入力データの振幅レベルが所定レベ
ルに対して小から大に変化するときには切り換えが完了
しているように、所定レベル超過の時点よりも先行させ
ることができ、ディジタルデータが一部クリップされる
のを防止することができる。
【００１８】また、前記ディジタル信号処理手段は、前
記ディジタル入力データの振幅レベルが所定レベルに対
して小さなレベルから大きなレベルに変化したとき、選
択されるディジタルデータを瞬時に切り換え、前記ディ
ジタル入力データの振幅レベルが所定レベルに対して大
きなレベルから小さなレベルに変化したとき、一定時間
内に前記所定レベルに対して小さなレベルから大きなレ
ベルへの変化がない場合に限り、選択されるディジタル
データを切り換えるものとすることができる。このよう
な構成であると、高周波数成分を含むような信号波形で
あっても、少なくともオーバーフローによる出力データ
のクリップは確実に回避でき、また、ディジタルデータ
の頻繁な切り換えによるノイズの発生を防止することが
できる。
記ディジタル入力データの振幅レベルが所定レベルに対
して小さなレベルから大きなレベルに変化したとき、選
択されるディジタルデータを瞬時に切り換え、前記ディ
ジタル入力データの振幅レベルが所定レベルに対して大
きなレベルから小さなレベルに変化したとき、一定時間
内に前記所定レベルに対して小さなレベルから大きなレ
ベルへの変化がない場合に限り、選択されるディジタル
データを切り換えるものとすることができる。このよう
な構成であると、高周波数成分を含むような信号波形で
あっても、少なくともオーバーフローによる出力データ
のクリップは確実に回避でき、また、ディジタルデータ
の頻繁な切り換えによるノイズの発生を防止することが
できる。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るＤ／Ａ変換装置の構成を示すブロ
ック図である。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るＤ／Ａ変換装置の構成を示すブロ
ック図である。
【００２０】この装置には、２つのＤ／Ａ変換系が設け
られ、第１の系にはＮビット（例えば２４ビット）変換
精度の第１のＤＡＣ１が、第２の系にはＮビット変換精
度の第２のＤＡＣ２がそれぞれ設けられている。ＤＡＣ
１，２の前段には、ディジタル信号処理回路、具体的に
はディジタル・シグナル・プロセッサ（以下、ＤＳＰと
呼ぶ）３が設けられている。ＤＳＰ３は、その共通入力
である有効ビットがＭビット（Ｍ＞Ｎ；例えば２７ビッ
ト）の入力ディジタルデータＤｉを、所定期間Ｔ１だけ
遅延させる遅延回路１１と、この遅延回路１１の出力を
スルー状態でＤＡＣ１に供給する乗算器１２と、遅延回
路１１の出力を２M-N倍（この例では８倍）してＤＡＣ
２に供給する乗算器１３と、これら乗算器１２，１３の
出力を選択的にＤＡＣ１，２のノイズレベル以下に減衰
させると共に、減衰される出力の切り換え時にクロスフ
ェード処理するために各出力に所定の係数Ｋ１，Ｋ２
（ここでＫ１＋Ｋ２＝１）を乗算するディジタル減衰手
段であるクロスフェーダ１４，１５と、入力ディジタル
データＤｉのレベルを検出して所定のしきい値と比較
し、クロスフェーダ１４，１５等の切り換え制御を行う
レベル検出・比較器１６とにより構成されている。
られ、第１の系にはＮビット（例えば２４ビット）変換
精度の第１のＤＡＣ１が、第２の系にはＮビット変換精
度の第２のＤＡＣ２がそれぞれ設けられている。ＤＡＣ
１，２の前段には、ディジタル信号処理回路、具体的に
はディジタル・シグナル・プロセッサ（以下、ＤＳＰと
呼ぶ）３が設けられている。ＤＳＰ３は、その共通入力
である有効ビットがＭビット（Ｍ＞Ｎ；例えば２７ビッ
ト）の入力ディジタルデータＤｉを、所定期間Ｔ１だけ
遅延させる遅延回路１１と、この遅延回路１１の出力を
スルー状態でＤＡＣ１に供給する乗算器１２と、遅延回
路１１の出力を２M-N倍（この例では８倍）してＤＡＣ
２に供給する乗算器１３と、これら乗算器１２，１３の
出力を選択的にＤＡＣ１，２のノイズレベル以下に減衰
させると共に、減衰される出力の切り換え時にクロスフ
ェード処理するために各出力に所定の係数Ｋ１，Ｋ２
（ここでＫ１＋Ｋ２＝１）を乗算するディジタル減衰手
段であるクロスフェーダ１４，１５と、入力ディジタル
データＤｉのレベルを検出して所定のしきい値と比較
し、クロスフェーダ１４，１５等の切り換え制御を行う
レベル検出・比較器１６とにより構成されている。
【００２１】レベル検出・比較器１６は、ディジタルデ
ータＤｉをＭＳＢ側にＭ−Ｎビット（この例では３ビッ
ト）だけシフトして、有効ビットＰの最上位のビットが
オーバーフローした場合（Ｐ＞Ｎの場合）には、Ｋ１→
１，Ｋ２→０として、ＤＡＣ１にディジタルデータＤｉ
を下位Ｍ−Ｎビットを切り捨てて出力し、ＤＡＣ２には
ディジタル減衰されたデータである０データを出力す
る。また、ＤＳＰ３は、ディジタルデータＤｉをＭＳＢ
側にＭ−Ｎビットだけシフトして、有効ビットＰの最上
位のビットがオーバーフローしなかった場合（Ｐ≦Ｎの
場合）には、Ｋ１→０，Ｋ２→１として、ＤＡＣ１に０
データを出力し、ＤＡＣ２に２M-N×Ｄｉを出力する。
ータＤｉをＭＳＢ側にＭ−Ｎビット（この例では３ビッ
ト）だけシフトして、有効ビットＰの最上位のビットが
オーバーフローした場合（Ｐ＞Ｎの場合）には、Ｋ１→
１，Ｋ２→０として、ＤＡＣ１にディジタルデータＤｉ
を下位Ｍ−Ｎビットを切り捨てて出力し、ＤＡＣ２には
ディジタル減衰されたデータである０データを出力す
る。また、ＤＳＰ３は、ディジタルデータＤｉをＭＳＢ
側にＭ−Ｎビットだけシフトして、有効ビットＰの最上
位のビットがオーバーフローしなかった場合（Ｐ≦Ｎの
場合）には、Ｋ１→０，Ｋ２→１として、ＤＡＣ１に０
データを出力し、ＤＡＣ２に２M-N×Ｄｉを出力する。
【００２２】ＤＡＣ１から出力されるアナログ信号Ｖo1
は、アナログ加算器４の一方の入力として与えられる。
また、ＤＡＣ２から出力されるアナログ信号Ｖo2は、減
衰器６によって１／２M-N（この例では１／８）され
て、アナログ加算器４の他方の入力として与えられる。
アナログ加算器４は、オペアンプ２１、帰還抵抗２２及
び入力抵抗２３，２４からなる反転増幅器により構成さ
れ、アナログ入力信号Ｖo1，Ｖo2／２M-Nを加算する。
ＤＡＣ１側とアナログ加算器４との間には、アナログフ
ィルタ手段としてのアナログフィルタ回路５が接続され
ている。アナログフィルタ回路５は、ＤＡＣ１がディジ
タル減衰状態のときにレベル検出・比較器１６から出力
される減衰指示信号ＡＴによってオン動作するアナログ
スイッチ３１と、抵抗３２，３３及びキャパシタ３４か
らなるフィルタ回路を含み、全体としてローパスフィル
タ回路が構成されている。
は、アナログ加算器４の一方の入力として与えられる。
また、ＤＡＣ２から出力されるアナログ信号Ｖo2は、減
衰器６によって１／２M-N（この例では１／８）され
て、アナログ加算器４の他方の入力として与えられる。
アナログ加算器４は、オペアンプ２１、帰還抵抗２２及
び入力抵抗２３，２４からなる反転増幅器により構成さ
れ、アナログ入力信号Ｖo1，Ｖo2／２M-Nを加算する。
ＤＡＣ１側とアナログ加算器４との間には、アナログフ
ィルタ手段としてのアナログフィルタ回路５が接続され
ている。アナログフィルタ回路５は、ＤＡＣ１がディジ
タル減衰状態のときにレベル検出・比較器１６から出力
される減衰指示信号ＡＴによってオン動作するアナログ
スイッチ３１と、抵抗３２，３３及びキャパシタ３４か
らなるフィルタ回路を含み、全体としてローパスフィル
タ回路が構成されている。
【００２３】このように構成されたＤ／Ａ変換装置にお
けるアナログ加算器４の出力Ｖoは、下記数１のように
なる。
けるアナログ加算器４の出力Ｖoは、下記数１のように
なる。
【００２４】
【数１】Ｖo＝Ｖo1＋Ｖo2／２M-N
【００２５】ここで、ディジタルデータＤｉが入力され
たときのＤＡＣ１，２の本来の変換出力をそれぞれＤＡ
Ｃ１（Ｄｉ），ＤＡＣ２（Ｄｉ）、各残留ノイズをそれ
ぞれＶN1，ＶN2とすると、ＤＡＣ１，２の出力Ｖo1，Ｖ
o2は、下記数２のようになる。
たときのＤＡＣ１，２の本来の変換出力をそれぞれＤＡ
Ｃ１（Ｄｉ），ＤＡＣ２（Ｄｉ）、各残留ノイズをそれ
ぞれＶN1，ＶN2とすると、ＤＡＣ１，２の出力Ｖo1，Ｖ
o2は、下記数２のようになる。
【００２６】
【数２】
Ｖo1＝ＤＡＣ１（Ｄｉ）＋ＶN1
Ｖo2＝２M-N×ＤＡＣ２（Ｄｉ）＋ＶN2
【００２７】従って、アナログ加算器４の出力Ｖoは、
【００２８】
【数３】Ｖo＝ＤＡＣ１（Ｄｉ）＋ＤＡＣ２（Ｄｉ）＋
ＶN1＋ＶN2／２M-N
ＶN1＋ＶN2／２M-N
【００２９】となる。ここで、ＤＡＣ１（Ｄｉ）とＤＡ
Ｃ２（Ｄｉ）とは、ＤＳＰ３によって、オーバーフロー
することなくビット利用率の大きい、すなわち信号品位
のより良好ないずれか一方が選択されるので、出力Ｖo
は、
Ｃ２（Ｄｉ）とは、ＤＳＰ３によって、オーバーフロー
することなくビット利用率の大きい、すなわち信号品位
のより良好ないずれか一方が選択されるので、出力Ｖo
は、
【００３０】
【数４】Ｖo＝ＤＡＣ（Ｄｉ）＋ＶN1＋ＶN2／２M-N
【００３１】となる。この数４から明らかなように、Ｄ
ＡＣ２から出力されるノイズＶN2は、１／２M-Nに低減
されているが、ＤＡＣ１側のノイズＶN1は低減されてい
ないので、ノイズフロアはＤＡＣ１側の残留ノイズによ
って決定されることになる。いま、入力されるディジタ
ルデータが例えばＭ＝２７ビット、ＤＡＣ１，２の変換
ビット数Ｎ＝２４ビットとすると、ＤＡＣ１が動作して
いる場合には、２４ビット分のデータしか変換されない
ため、ノイズフロアを１４４ｄＢより改善することはで
きない。これに対し、ＤＡＣ２が動作しているときは、
２７ビット分の変換が可能であり、本来１６２ｄＢまで
ダイナミックレンジを拡大することができるが、ＤＡＣ
１の残留ノイズが加わると、ノイズフロアは１４４ｄＢ
より改善することはできない。そこで、この装置では、
ＤＡＣ２が選択されているときに、減衰指示信号ＡＴに
よってアナログフィルタ回路５をオン状態にする。これ
により、ＤＡＣ２が選択されているときのノイズフロア
が低減し、ダイナミックレンジを本来の１６２ｄＢまで
拡大することができる。
ＡＣ２から出力されるノイズＶN2は、１／２M-Nに低減
されているが、ＤＡＣ１側のノイズＶN1は低減されてい
ないので、ノイズフロアはＤＡＣ１側の残留ノイズによ
って決定されることになる。いま、入力されるディジタ
ルデータが例えばＭ＝２７ビット、ＤＡＣ１，２の変換
ビット数Ｎ＝２４ビットとすると、ＤＡＣ１が動作して
いる場合には、２４ビット分のデータしか変換されない
ため、ノイズフロアを１４４ｄＢより改善することはで
きない。これに対し、ＤＡＣ２が動作しているときは、
２７ビット分の変換が可能であり、本来１６２ｄＢまで
ダイナミックレンジを拡大することができるが、ＤＡＣ
１の残留ノイズが加わると、ノイズフロアは１４４ｄＢ
より改善することはできない。そこで、この装置では、
ＤＡＣ２が選択されているときに、減衰指示信号ＡＴに
よってアナログフィルタ回路５をオン状態にする。これ
により、ＤＡＣ２が選択されているときのノイズフロア
が低減し、ダイナミックレンジを本来の１６２ｄＢまで
拡大することができる。
【００３２】ところで、アナログフィルタ回路５がオン
状態のときと、オフ状態のときとでオペアンプ２１の入
力インピーダンスが変化すると、アナログ加算器４のゲ
インが変化するので、オペアンプ２１の出力オフセット
電圧も変動することになる。一般的に、オペアンプ出力
でのオフセット変動量は０．５ｍＶ程度であるが、ＤＡ
Ｃのノイズレベルは、数μＶ（２４ビットＤＡＣの場
合、１ＬＳＢ≒ ０．６μＶRMS）であり、ＤＡＣの分解
能から見て非常に大きな値となり、無視することができ
ない。これを解決するため、この実施例ではアナログフ
ィルタ回路５をローパスフィルタ構成として中高域周波
数成分のみを減衰させる構成とし、アナログフィルタ回
路５のオン／オフ動作によってもアナログ加算器４の直
流的な入力インピーダンスが変動しないようにしてい
る。なお、上記中高域周波数成分の減衰特性、すなわち
フィルタ特性は聴感上、有害な帯域を排除できる範囲で
任意に設定できることはいうまでもない。
状態のときと、オフ状態のときとでオペアンプ２１の入
力インピーダンスが変化すると、アナログ加算器４のゲ
インが変化するので、オペアンプ２１の出力オフセット
電圧も変動することになる。一般的に、オペアンプ出力
でのオフセット変動量は０．５ｍＶ程度であるが、ＤＡ
Ｃのノイズレベルは、数μＶ（２４ビットＤＡＣの場
合、１ＬＳＢ≒ ０．６μＶRMS）であり、ＤＡＣの分解
能から見て非常に大きな値となり、無視することができ
ない。これを解決するため、この実施例ではアナログフ
ィルタ回路５をローパスフィルタ構成として中高域周波
数成分のみを減衰させる構成とし、アナログフィルタ回
路５のオン／オフ動作によってもアナログ加算器４の直
流的な入力インピーダンスが変動しないようにしてい
る。なお、上記中高域周波数成分の減衰特性、すなわち
フィルタ特性は聴感上、有害な帯域を排除できる範囲で
任意に設定できることはいうまでもない。
【００３３】図２は、ＤＳＰ３の内部でのＤＡＣ１，２
の切り換え動作と減衰指示信号ＡＴの具体的なタイミン
グを示す図である。ＤＡＣ１，２の切り換えは、切り換
え時のトランジェント歪み、信号への追従性の不足、ポ
ップノイズ等の発生を防止するため、クロスフェード処
理により、徐々に行う。即ち、図２のディジタル入力デ
ータＤｉは、時刻ｔ２で所定のしきい値を超え（オーバ
ーフロー）、時刻ｔ３で所定のしきい値を下回る。従っ
て、時刻ｔ２で有効出力をＤＡＣ２からＤＡＣ１に切り
換え、時刻ｔ３で有効出力をＤＡＣ１からＤＡＣ２に切
り換えればよいが、切り換え時にクロスフェードをかけ
るため、ＤＡＣ２からＤＡＣ１への切り換え時には、ク
ロスフェードに必要な時間Ｔ１だけ先行させてクロスフ
ェードを開始し、ＤＡＣ１からＤＡＣ２への切り換え時
には、オーバーフロー解消の時点でクロスフェード処理
を開始する。このため、ＤＳＰ３の遅延回路１１ではデ
ィジタル入力データＤｉを時間Ｔ１だけ遅延させ、レベ
ル検出・比較器１６は、その分先行して入力データＤｉ
のオーバーフローを検出することになる。これにより、
入力データが増大したときに、データがクリップされる
のを防止することができる。
の切り換え動作と減衰指示信号ＡＴの具体的なタイミン
グを示す図である。ＤＡＣ１，２の切り換えは、切り換
え時のトランジェント歪み、信号への追従性の不足、ポ
ップノイズ等の発生を防止するため、クロスフェード処
理により、徐々に行う。即ち、図２のディジタル入力デ
ータＤｉは、時刻ｔ２で所定のしきい値を超え（オーバ
ーフロー）、時刻ｔ３で所定のしきい値を下回る。従っ
て、時刻ｔ２で有効出力をＤＡＣ２からＤＡＣ１に切り
換え、時刻ｔ３で有効出力をＤＡＣ１からＤＡＣ２に切
り換えればよいが、切り換え時にクロスフェードをかけ
るため、ＤＡＣ２からＤＡＣ１への切り換え時には、ク
ロスフェードに必要な時間Ｔ１だけ先行させてクロスフ
ェードを開始し、ＤＡＣ１からＤＡＣ２への切り換え時
には、オーバーフロー解消の時点でクロスフェード処理
を開始する。このため、ＤＳＰ３の遅延回路１１ではデ
ィジタル入力データＤｉを時間Ｔ１だけ遅延させ、レベ
ル検出・比較器１６は、その分先行して入力データＤｉ
のオーバーフローを検出することになる。これにより、
入力データが増大したときに、データがクリップされる
のを防止することができる。
【００３４】減衰指示信号ＡＴのオンのタイミングはＤ
ＡＣ１がオフ状態になってから一定時間遅らせ、オフの
タイミングはＤＡＣ１がオン状態になるタイミングより
も一定時間早める等の処理を行う。これにより、減衰オ
ン／オフ時にＤＡＣ１が有効であることにより生じるト
ランジェントノイズの発生を抑えることができる。
ＡＣ１がオフ状態になってから一定時間遅らせ、オフの
タイミングはＤＡＣ１がオン状態になるタイミングより
も一定時間早める等の処理を行う。これにより、減衰オ
ン／オフ時にＤＡＣ１が有効であることにより生じるト
ランジェントノイズの発生を抑えることができる。
【００３５】図３は、この発明の他の実施例に係るＤ／
Ａ変換装置の構成を示すブロック図である。図３におい
て、図１と同一部分には同一符号を付し、重複部分の説
明は割愛する。この図３の回路では、ＤＳＰ６にディジ
タル入力データＤｉの絶対値を算出する絶対値算出器４
１と、絶対値算出器４１の出力からエンベロープを検出
するエンベロープ検出器４２とが備えられ、エンベロー
プ検出器４２の出力がレベル検出・比較器１６に与えら
れるようになっている。
Ａ変換装置の構成を示すブロック図である。図３におい
て、図１と同一部分には同一符号を付し、重複部分の説
明は割愛する。この図３の回路では、ＤＳＰ６にディジ
タル入力データＤｉの絶対値を算出する絶対値算出器４
１と、絶対値算出器４１の出力からエンベロープを検出
するエンベロープ検出器４２とが備えられ、エンベロー
プ検出器４２の出力がレベル検出・比較器１６に与えら
れるようになっている。
【００３６】図４は、この装置のＤＡＣ１，２の切り換
え動作と減衰指示信号ＡＴの具体的なタイミングを示す
図である。図示のように、ディジタル入力データＤｉに
高周波数成分が含まれている場合、しきい値レベル＋Ｔ
Ｈ，−ＴＨを頻繁に通過するため、ＤＡＣ１，２が頻繁
に切り替わるのを防止するため、エンベロープ検出器４
２は、ディジタル入力データのエンベロープを検出す
る。
え動作と減衰指示信号ＡＴの具体的なタイミングを示す
図である。図示のように、ディジタル入力データＤｉに
高周波数成分が含まれている場合、しきい値レベル＋Ｔ
Ｈ，−ＴＨを頻繁に通過するため、ＤＡＣ１，２が頻繁
に切り替わるのを防止するため、エンベロープ検出器４
２は、ディジタル入力データのエンベロープを検出す
る。
【００３７】また、この実施例では、振幅レベルが大か
ら小に変化したとき、つまりレベル検出・比較器１６で
オーバーフローの解消が検出されたとき、直ちにＤＡＣ
１からＤＡＣ２への切り換えのためのクロスフェード処
理を開始せずに、所定のホールドタイムＴ２だけ待機す
る。そして、このホールドタイムＴ２の間に再びオーバ
ーフロー状態が検出されなかった場合に限り、クロスフ
ェード処理を開始する。このような処理を行うことによ
り、交流信号における＋レベルから−レベルへの信号変
化の過程で検出される低レベル範囲の通過に伴うＤＡＣ
の切り換えや、高周波数成分を含む信号波形によるＤＡ
Ｃの頻繁な切り換えを防止して、不要なノイズ発生を更
に削減することができる。
ら小に変化したとき、つまりレベル検出・比較器１６で
オーバーフローの解消が検出されたとき、直ちにＤＡＣ
１からＤＡＣ２への切り換えのためのクロスフェード処
理を開始せずに、所定のホールドタイムＴ２だけ待機す
る。そして、このホールドタイムＴ２の間に再びオーバ
ーフロー状態が検出されなかった場合に限り、クロスフ
ェード処理を開始する。このような処理を行うことによ
り、交流信号における＋レベルから−レベルへの信号変
化の過程で検出される低レベル範囲の通過に伴うＤＡＣ
の切り換えや、高周波数成分を含む信号波形によるＤＡ
Ｃの頻繁な切り換えを防止して、不要なノイズ発生を更
に削減することができる。
【００３８】また、上記のような切り換え時のノイズを
防止するためには、クロスフェードの時間を長くとるこ
とも有効である。例えばサンプリング周波数Ｆｓ＝４８
ｋＨｚ、クロスフェードの時間を５０ｍｓとして２４０
０サンプルをクロスフェード処理に費やす。これによ
り、頻繁な切り換えによるノイズ発生を防止することが
できる。但し、振幅レベルが増大しているときのＤＡＣ
２からＤＡＣ１への切り換えは、瞬時に行う方が望まし
いので、クロスフェード処理の期間は、例えば２０サン
プル程度とする。
防止するためには、クロスフェードの時間を長くとるこ
とも有効である。例えばサンプリング周波数Ｆｓ＝４８
ｋＨｚ、クロスフェードの時間を５０ｍｓとして２４０
０サンプルをクロスフェード処理に費やす。これによ
り、頻繁な切り換えによるノイズ発生を防止することが
できる。但し、振幅レベルが増大しているときのＤＡＣ
２からＤＡＣ１への切り換えは、瞬時に行う方が望まし
いので、クロスフェード処理の期間は、例えば２０サン
プル程度とする。
【００３９】クロスフェーダ１４，１５は、各ＤＡＣ
１，２の入力データに対してリニアにクロスフェードを
かける場合には、リニアに変化する係数Ｋ１，Ｋ２をデ
ィジタルデータに乗算すればよいが、処理をもう少し簡
単にするには、ディジタルデータをＭＳＢ側から１ビッ
トずつシフトしていくという方法によっても実現するこ
とができる。この場合、係数Ｋ１，Ｋ２は、２倍ずつ増
加又は１／２ずつ減少するようにノンリニアに変化する
ことになる。また、クロスフェード係数Ｋ１，Ｋ２とし
て、ｌｏｇ関数曲線を用いても良い。この場合、人間の
聴感特性が対数的であるため、この特性に適合した切り
換え処理が可能になる。
１，２の入力データに対してリニアにクロスフェードを
かける場合には、リニアに変化する係数Ｋ１，Ｋ２をデ
ィジタルデータに乗算すればよいが、処理をもう少し簡
単にするには、ディジタルデータをＭＳＢ側から１ビッ
トずつシフトしていくという方法によっても実現するこ
とができる。この場合、係数Ｋ１，Ｋ２は、２倍ずつ増
加又は１／２ずつ減少するようにノンリニアに変化する
ことになる。また、クロスフェード係数Ｋ１，Ｋ２とし
て、ｌｏｇ関数曲線を用いても良い。この場合、人間の
聴感特性が対数的であるため、この特性に適合した切り
換え処理が可能になる。
【００４０】ＤＡＣ２からＤＡＣ１への切り換え時の先
行レベル変化検出の時間に関しては、アナログフィルタ
回路５等のアナログ側の処理の遅延を考慮して、レベル
検出・比較器１６は、例えば２サンプル前に減衰指示信
号ＡＴをオン／オフ制御する。
行レベル変化検出の時間に関しては、アナログフィルタ
回路５等のアナログ側の処理の遅延を考慮して、レベル
検出・比較器１６は、例えば２サンプル前に減衰指示信
号ＡＴをオン／オフ制御する。
【００４１】なお、この発明は上述した実施例に限定さ
れるものではない。上記実施例では、ＤＡＣを２系統だ
け用いたが、図５に示すように、更に複数のＤＡＣ５１
1，５１2，５１3，…，５１nを設けた装置にもこの発明
は適用可能である。ＤＳＰ５２は、ディジタルデータＤ
ｉをそれぞれ１倍、２M-N1倍、…、２M-Nn倍して（但
し、１＜２M-N1＜…＜２M-Nn）ＤＡＣ５１1〜５１nの１
つの出力のみを選択して出力し、その他のＤＡＣの出力
をディジタル減衰させる。ＤＡＣ５１2〜５１nの出力側
にはアナログレベルを再レベル変換するための減衰器５
３2，５３3，…，５３nが設けられ、これらの出力がア
ナログ加算器５４で加算されて出力される。
れるものではない。上記実施例では、ＤＡＣを２系統だ
け用いたが、図５に示すように、更に複数のＤＡＣ５１
1，５１2，５１3，…，５１nを設けた装置にもこの発明
は適用可能である。ＤＳＰ５２は、ディジタルデータＤ
ｉをそれぞれ１倍、２M-N1倍、…、２M-Nn倍して（但
し、１＜２M-N1＜…＜２M-Nn）ＤＡＣ５１1〜５１nの１
つの出力のみを選択して出力し、その他のＤＡＣの出力
をディジタル減衰させる。ＤＡＣ５１2〜５１nの出力側
にはアナログレベルを再レベル変換するための減衰器５
３2，５３3，…，５３nが設けられ、これらの出力がア
ナログ加算器５４で加算されて出力される。
【００４２】この場合も、入力されたディジタルデータ
のレベルに応じて、いままで選択されていたＤＡＣ出力
と次に選択されるＤＡＣ出力とをクロスフェード処理に
よって切り換え、変換倍率の最も大きなＤＡＣが選択さ
れているときには、その他のＤＡＣの出力をアナログフ
ィルタ回路５５1，５５2，…，５５n-1で減衰させる。
このようにすることにより、ノイズが少なく常に最大の
ダイナミックレンジを確保することができる。
のレベルに応じて、いままで選択されていたＤＡＣ出力
と次に選択されるＤＡＣ出力とをクロスフェード処理に
よって切り換え、変換倍率の最も大きなＤＡＣが選択さ
れているときには、その他のＤＡＣの出力をアナログフ
ィルタ回路５５1，５５2，…，５５n-1で減衰させる。
このようにすることにより、ノイズが少なく常に最大の
ダイナミックレンジを確保することができる。
【００４３】また、ＤＡＣ５１kよりも変換倍率の小さ
な系統が選択されているときには、その選択系統の変換
倍率がより小さい系統のＤＡＣ出力をアナログ減衰すれ
ば実用上充分となる。具体的に言えば、仮にＤＡＣ５１
2が選択出力となっているのであれば、ＤＡＣ５１1のみ
アナログ減衰すれば良い。すなわちＤＡＣ５１3の変換
倍率は、ＤＡＣ５１1の変換倍率よりも大きいので、ア
ナログ信号段階でのレベル再変換による減衰もその分大
きいわけであり、結果的にＤＡＣ５１3の残留ノイズ
は、ＤＡＣ５１1の残留ノイズよりも小さく、加算の結
果これが全体に与える影響の度合いは少ない。勿論、Ｄ
ＡＣ５１3〜５１nを含めて選択されたＤＡＣ２１2以外
の出力の全てをアナログ減衰しても良いことはいうまで
もない。
な系統が選択されているときには、その選択系統の変換
倍率がより小さい系統のＤＡＣ出力をアナログ減衰すれ
ば実用上充分となる。具体的に言えば、仮にＤＡＣ５１
2が選択出力となっているのであれば、ＤＡＣ５１1のみ
アナログ減衰すれば良い。すなわちＤＡＣ５１3の変換
倍率は、ＤＡＣ５１1の変換倍率よりも大きいので、ア
ナログ信号段階でのレベル再変換による減衰もその分大
きいわけであり、結果的にＤＡＣ５１3の残留ノイズ
は、ＤＡＣ５１1の残留ノイズよりも小さく、加算の結
果これが全体に与える影響の度合いは少ない。勿論、Ｄ
ＡＣ５１3〜５１nを含めて選択されたＤＡＣ２１2以外
の出力の全てをアナログ減衰しても良いことはいうまで
もない。
【００４４】また、以上の説明で用いた（Ｍ−Ｎ）ビッ
トのシフト量もこれに限らず、任意の値とすることがで
きる。
トのシフト量もこれに限らず、任意の値とすることがで
きる。
【００４５】
【発明の効果】以上述べたように、この発明の第１のＤ
／Ａ変換装置によれば、最終的にアナログ信号出力とし
て意味を生じるディジタル信号処理手段の選択ディジタ
ルデータよりも、それ以外の系統の残量ノイズが大きく
なってしまわないように、これらのディジタル減衰デー
タをＤ／Ａ変換して得られたアナログ信号を再度アナロ
グ的にフィルタ処理により減衰させるようにしているの
で、これら全てのディジタルデータのＤ／Ａ変換された
アナログ信号を加算しても、最終的なアナログ信号出力
の残留ノイズ、すなわちノイズフロアの低減効果が損な
われず、ダイナミックレンジを大幅に改善できるという
効果を奏する。
／Ａ変換装置によれば、最終的にアナログ信号出力とし
て意味を生じるディジタル信号処理手段の選択ディジタ
ルデータよりも、それ以外の系統の残量ノイズが大きく
なってしまわないように、これらのディジタル減衰デー
タをＤ／Ａ変換して得られたアナログ信号を再度アナロ
グ的にフィルタ処理により減衰させるようにしているの
で、これら全てのディジタルデータのＤ／Ａ変換された
アナログ信号を加算しても、最終的なアナログ信号出力
の残留ノイズ、すなわちノイズフロアの低減効果が損な
われず、ダイナミックレンジを大幅に改善できるという
効果を奏する。
【００４６】また、この発明の第２のＤ／Ａ変換装置に
よれば、異なる倍率でそれぞれレベル変換されたディジ
タルデータをそれぞれＤ／Ａ変換する複数のＤ／Ａ変換
手段を備えたフローティング方式を基本とし、それらＤ
／Ａ変換出力のうちの１つを選択的に出力させ、他のＤ
／Ａ変換手段の出力は、ディジタル的に減衰させると共
に、これらＤ／Ａ変換手段の出力をそれぞれ元のレベル
に戻してアナログ加算手段で加算し、ディジタルデータ
の選択切り換え時にそれまで選択されていたディジタル
データと、次に選択されるディジタルデータとをクロス
フェードさせて切り換えるようにしているので、従来の
方式に比べ、切り換え時のノイズ発生が少ない高精度の
Ｄ／Ａ変換が可能になるという効果を奏する。
よれば、異なる倍率でそれぞれレベル変換されたディジ
タルデータをそれぞれＤ／Ａ変換する複数のＤ／Ａ変換
手段を備えたフローティング方式を基本とし、それらＤ
／Ａ変換出力のうちの１つを選択的に出力させ、他のＤ
／Ａ変換手段の出力は、ディジタル的に減衰させると共
に、これらＤ／Ａ変換手段の出力をそれぞれ元のレベル
に戻してアナログ加算手段で加算し、ディジタルデータ
の選択切り換え時にそれまで選択されていたディジタル
データと、次に選択されるディジタルデータとをクロス
フェードさせて切り換えるようにしているので、従来の
方式に比べ、切り換え時のノイズ発生が少ない高精度の
Ｄ／Ａ変換が可能になるという効果を奏する。
【図１】 この発明の一実施例に係るＤ／Ａ変換装置の
回路図である。
回路図である。
【図２】 同装置の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図３】 この発明の他の実施例に係るＤ／Ａ変換装置
の回路図である。
の回路図である。
【図４】 同装置の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図５】 この発明の更に他の実施例に係るＤ／Ａ変換
装置のブロック図である。
装置のブロック図である。
１，２，５１…Ｄ／Ａ変換器、３，６，５２…ＤＳＰ、
４，５４…アナログ加算器、５，５５…アナログフィル
タ回路、６，５３…減衰器。
４，５４…アナログ加算器、５，５５…アナログフィル
タ回路、６，５３…減衰器。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 1/00 - 1/88
Claims (7)
- 【請求項１】 同一のディジタル入力データを異なる倍
率でそれぞれレベル変換すると共に、これらレベル変換
後の各ディジタルデータの信号品位に基づき前記レベル
変換後のディジタルデータのうちの最適な１つを選択し
て出力し、その他を所定のノイズレベル以下に減衰して
出力するディジタル信号処理手段と、 このディジタル信号処理手段から出力される複数のディ
ジタルデータをそれぞれＤ／Ａ変換してアナログ信号を
出力する複数のＤ／Ａ変換手段と、 これら複数のＤ／Ａ変換手段からそれぞれ出力されるア
ナログ信号をそれぞれ対応するディジタルデータの前記
レベル変換の倍率に基づき元の入力データレベルに対応
させるようにレベル再変換した後にこれら全てをアナロ
グ加算するアナログ加算手段と、 前記ディジタル信号処理手段で所定のノイズレベル以下
に減衰されて出力されるディジタルデータをそれぞれＤ
／Ａ変換して得られるアナログ信号のうち、少なくとも
前記ディジタル信号処理手段で選択されたディジタルデ
ータの前記レベル変換の倍率よりも小さい倍率でレベル
変換されたディジタルデータに対応するアナログ信号の
中高域周波数成分を、前記アナログ加算手段の入力段で
更に減衰させるローパスフィルタからなるアナログフィ
ルタ手段とを備えたことを特徴とするＤ／Ａ変換装置。 - 【請求項２】 前記ディジタル信号処理手段は、前記レ
ベル変換後のディジタルデータのうち選択したディジタ
ルデータ以外のディジタルデータを前記Ｄ／Ａ変換手段
のノイズレベル以下に減衰して出力するものであること
を特徴とする請求項１記載のＤ／Ａ変換装置。 - 【請求項３】 前記ディジタル信号処理手段は、前記所
定のノイズレベル以下に減衰したディジタルデータをア
ナログ変換後に減衰するための減衰指示信号を出力する
ものであり、 前記アナログフィルタ手段は、前記ディジタル信号処理
手段から出力される減衰指示信号によってオン／オフ制
御され前記減衰されたディジタルデータに対応する前記
レベル再変換後のアナログ信号電流を接地側に流すスイ
ッチ素子と、このスイッチ素子と直列に接続された抵抗
及びキャパシタからなるフィルタ回路とを備えてなるも
のであることを特徴とする請求項１又は２記載のＤ／Ａ
変換装置。 - 【請求項４】 前記ディジタル信号処理手段は、前記デ
ィジタルデータの選択切り換え時にそれまで選択されて
いたディジタルデータと次に選択されるディジタルデー
タとをクロスフェードさせて切り換えるように構成され
たことを特徴とする請求項１記載のＤ／Ａ変換装置。 - 【請求項５】 前記ディジタル信号処理手段は、前記デ
ィジタル入力データを所定期間だけ遅延させる遅延手段
を備え、前記ディジタル入力データの振幅レベルが所定
レベルに対して小さなレベルから大きなレベルに変化し
たときに、選択されるディジタルデータの切り換えのた
めのクロスフェードが終了するように、前記所定レベル
を超える変化を前記クロスフェードに要する時間よりも
前に検出するものであることを特徴とする請求項４記載
のＤ／Ａ変換装置。 - 【請求項６】 前記ディジタル信号処理手段は、前記デ
ィジタル入力データの振幅レベルが所定レベルに対して
小さなレベルから大きなレベルに変化したとき、選択さ
れるディジタルデータを瞬時に切り換え、前記ディジタ
ル入力データの振幅レベルが所定レベルに対して大きな
レベルから小さなレベルに変化したとき、一定時間内に
前記所定レベルに対して小さなレベルから大きなレベル
への変化がない場合に限り、選択されるディジタルデー
タを切り換えるものであることを特徴とする請求項４又
は５記載のＤ／Ａ変換装置。 - 【請求項７】 前記アナログフィルタ手段は、前記ディ
ジタル入力データの振幅レベルが所定レベルに対して小
さなレベルから大きなレベルに変化したときにはクロス
フェード開始の一定時間前に前記アナログ信号のフィル
タ処理を解除し、前記所定レベルに対して大きなレベル
から小さなレベルに変化したときにはクロスフェードの
完了後一定時間を経てから前記アナログ信号のフィルタ
処理を実行するものであることを特徴とする請求項４記
載のＤ／Ａ変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30821098A JP3449254B2 (ja) | 1997-11-14 | 1998-10-29 | Ｄ／ａ変換装置 |
| US09/191,425 US6201490B1 (en) | 1997-11-14 | 1998-11-12 | DA conversion apparatus to reduce transient noise upon switching of analog signals |
| DE19852778A DE19852778C2 (de) | 1997-11-14 | 1998-11-16 | D/A-Wandlervorrichtung |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31306197 | 1997-11-14 | ||
| JP9-313061 | 1997-11-14 | ||
| JP10-34651 | 1998-02-17 | ||
| JP3465198 | 1998-02-17 | ||
| JP30821098A JP3449254B2 (ja) | 1997-11-14 | 1998-10-29 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308109A JPH11308109A (ja) | 1999-11-05 |
| JP3449254B2 true JP3449254B2 (ja) | 2003-09-22 |
Family
ID=27288486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30821098A Expired - Fee Related JP3449254B2 (ja) | 1997-11-14 | 1998-10-29 | Ｄ／ａ変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201490B1 (ja) |
| JP (1) | JP3449254B2 (ja) |
| DE (1) | DE19852778C2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353404B1 (en) * | 1999-05-07 | 2002-03-05 | Yamaha Corporation | D/A conversion apparatus and D/A conversion method |
| JP3726574B2 (ja) * | 1999-08-05 | 2005-12-14 | ヤマハ株式会社 | Ｄ／ａ変換装置 |
| US6466147B1 (en) * | 1999-10-25 | 2002-10-15 | Hrl Laboratories, Llc | Method and apparatus for randomized dynamic element matching DAC |
| JP4183364B2 (ja) * | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
| US7312739B1 (en) * | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| DE10028593C1 (de) * | 2000-06-14 | 2001-10-18 | Daimler Chrysler Ag | Verfahren und Vorrichtung zur Digital-Analog-Wandlung eines Signals |
| JP4454109B2 (ja) * | 2000-06-14 | 2010-04-21 | 日本テキサス・インスツルメンツ株式会社 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| DE10122023A1 (de) * | 2001-05-07 | 2002-11-21 | Infineon Technologies Ag | Anordnung und Verfahren zur Ermittlung des jeweils aktuellen Pegels eines digitalen Signals |
| DE10153309B4 (de) | 2001-10-29 | 2009-12-17 | Infineon Technologies Ag | Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung |
| JP4267274B2 (ja) | 2002-08-28 | 2009-05-27 | 富士通マイクロエレクトロニクス株式会社 | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
| US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
| US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
| US20080291894A1 (en) * | 2007-05-21 | 2008-11-27 | Hisao Chang | Methods and apparatus to communicate using a multi-fidelity audio gateway |
| JP2011205283A (ja) * | 2010-03-25 | 2011-10-13 | Yamaha Corp | 信号処理装置 |
| WO2013011344A1 (en) * | 2011-07-20 | 2013-01-24 | Freescale Semiconductor, Inc. | Integrated circuit device and method of dynamically modifying at least one characteristic within a digital to analogue converter module |
| US9391576B1 (en) | 2013-09-05 | 2016-07-12 | Cirrus Logic, Inc. | Enhancement of dynamic range of audio signal path |
| US9831843B1 (en) | 2013-09-05 | 2017-11-28 | Cirrus Logic, Inc. | Opportunistic playback state changes for audio devices |
| US9774342B1 (en) | 2014-03-05 | 2017-09-26 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
| US9525940B1 (en) | 2014-03-05 | 2016-12-20 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
| US9306588B2 (en) * | 2014-04-14 | 2016-04-05 | Cirrus Logic, Inc. | Switchable secondary playback path |
| GB2527637B (en) * | 2014-04-14 | 2018-08-08 | Cirrus Logic Inc | Switchable secondary playback path |
| US10785568B2 (en) | 2014-06-26 | 2020-09-22 | Cirrus Logic, Inc. | Reducing audio artifacts in a system for enhancing dynamic range of audio signal path |
| US9337795B2 (en) | 2014-09-09 | 2016-05-10 | Cirrus Logic, Inc. | Systems and methods for gain calibration of an audio signal path |
| US9596537B2 (en) | 2014-09-11 | 2017-03-14 | Cirrus Logic, Inc. | Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement |
| US9503027B2 (en) | 2014-10-27 | 2016-11-22 | Cirrus Logic, Inc. | Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator |
| US9590648B2 (en) | 2014-11-07 | 2017-03-07 | John Howard La Grou | Multi-path digital-to-analog converter |
| US9584911B2 (en) | 2015-03-27 | 2017-02-28 | Cirrus Logic, Inc. | Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses |
| US9959856B2 (en) * | 2015-06-15 | 2018-05-01 | Cirrus Logic, Inc. | Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter |
| US9955254B2 (en) | 2015-11-25 | 2018-04-24 | Cirrus Logic, Inc. | Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system |
| US9543975B1 (en) | 2015-12-29 | 2017-01-10 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths |
| US9880802B2 (en) | 2016-01-21 | 2018-01-30 | Cirrus Logic, Inc. | Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system |
| US9998826B2 (en) | 2016-06-28 | 2018-06-12 | Cirrus Logic, Inc. | Optimization of performance and power in audio system |
| US10545561B2 (en) | 2016-08-10 | 2020-01-28 | Cirrus Logic, Inc. | Multi-path digitation based on input signal fidelity and output requirements |
| US10263630B2 (en) | 2016-08-11 | 2019-04-16 | Cirrus Logic, Inc. | Multi-path analog front end with adaptive path |
| US9813814B1 (en) | 2016-08-23 | 2017-11-07 | Cirrus Logic, Inc. | Enhancing dynamic range based on spectral content of signal |
| US9762255B1 (en) | 2016-09-19 | 2017-09-12 | Cirrus Logic, Inc. | Reconfiguring paths in a multiple path analog-to-digital converter |
| US9780800B1 (en) | 2016-09-19 | 2017-10-03 | Cirrus Logic, Inc. | Matching paths in a multiple path analog-to-digital converter |
| US9929703B1 (en) | 2016-09-27 | 2018-03-27 | Cirrus Logic, Inc. | Amplifier with configurable final output stage |
| US9967665B2 (en) | 2016-10-05 | 2018-05-08 | Cirrus Logic, Inc. | Adaptation of dynamic range enhancement based on noise floor of signal |
| US9871530B1 (en) | 2016-12-11 | 2018-01-16 | John Howard La Grou | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals |
| US10321230B2 (en) | 2017-04-07 | 2019-06-11 | Cirrus Logic, Inc. | Switching in an audio system with multiple playback paths |
| US10008992B1 (en) | 2017-04-14 | 2018-06-26 | Cirrus Logic, Inc. | Switching in amplifier with configurable final output stage |
| US9917557B1 (en) | 2017-04-17 | 2018-03-13 | Cirrus Logic, Inc. | Calibration for amplifier with configurable final output stage |
| US10256782B2 (en) | 2017-04-25 | 2019-04-09 | John Howard La Grou | Multi-path power amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3327879A1 (de) * | 1983-08-02 | 1985-02-14 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung |
| JPH0738585B2 (ja) * | 1986-10-21 | 1995-04-26 | 日本電気株式会社 | デジタル／アナログ変換装置 |
| US4873492A (en) * | 1988-12-05 | 1989-10-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Amplifier with modulated resistor gain control |
| US4998108A (en) * | 1990-07-30 | 1991-03-05 | International Business Machines Corporation | Large range, high speed, high accuracy digital-to-analog converter |
| GB2256568B (en) | 1991-06-05 | 1995-06-07 | Sony Broadcast & Communication | Image generation system for 3-D simulations |
| CA2126525C (en) * | 1993-06-28 | 2004-05-04 | Olivier Nys | Signal processing circuit including a variable gain input stage |
| EP0790709A1 (de) * | 1996-02-15 | 1997-08-20 | STUDER Professional Audio AG | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales |
-
1998
- 1998-10-29 JP JP30821098A patent/JP3449254B2/ja not_active Expired - Fee Related
- 1998-11-12 US US09/191,425 patent/US6201490B1/en not_active Expired - Fee Related
- 1998-11-16 DE DE19852778A patent/DE19852778C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19852778C2 (de) | 2001-12-20 |
| DE19852778A1 (de) | 1999-07-15 |
| JPH11308109A (ja) | 1999-11-05 |
| US6201490B1 (en) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449254B2 (ja) | Ｄ／ａ変換装置 | |
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| US7268716B2 (en) | Multibit ΔΣ modulation DA converter | |
| US4731851A (en) | Digital signal gain control circuitry for varying digital signals in substantially equal db steps | |
| JP3726574B2 (ja) | Ｄ／ａ変換装置 | |
| JPS63254825A (ja) | ディジタル／アナログ間の符号化および復号の方法および装置 | |
| JP3304826B2 (ja) | フローティング型ａ／ｄ変換器 | |
| WO2006109013A1 (en) | Analogue to digital conversion | |
| US5812077A (en) | Circuit for A/D conversion of a video RF or IF signal | |
| JP2002141802A (ja) | Ａ／ｄ変換装置 | |
| JPH08102644A (ja) | 適応フィルタシステム | |
| JP2001028543A (ja) | Ｄ／ａ変換装置 | |
| JP3642125B2 (ja) | Ａ／ｄ変換装置の信号切り替え制御方法 | |
| JP3214040B2 (ja) | デジタルゲイン可変装置 | |
| JPH0786943A (ja) | 利得制御機能付ａｄ変換装置 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP2734566B2 (ja) | アナログ・デジタル変換装置 | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JP3546693B2 (ja) | 音声フェード回路 | |
| EP0727878A2 (en) | Circuit for A/D conversion of a video RF or IF signal | |
| JPH0690385A (ja) | 波形等化装置 | |
| JPH07106883A (ja) | デジタル音量調整装置およびデジタルミキシング装置 | |
| JPH07123005A (ja) | Ａ／ｄ変換器 | |
| JPH01212123A (ja) | 量子化器 | |
| WO2006100967A1 (ja) | デジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |