JP2001250932A - イメージセンサおよびその製造方法 - Google Patents
イメージセンサおよびその製造方法Info
- Publication number
- JP2001250932A JP2001250932A JP2000062542A JP2000062542A JP2001250932A JP 2001250932 A JP2001250932 A JP 2001250932A JP 2000062542 A JP2000062542 A JP 2000062542A JP 2000062542 A JP2000062542 A JP 2000062542A JP 2001250932 A JP2001250932 A JP 2001250932A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- image sensor
- interlayer insulating
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 98
- 239000011229 interlayer Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 abstract description 34
- 239000011347 resin Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 154
- 230000000694 effects Effects 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052711 selenium Inorganic materials 0.000 description 6
- 239000011669 selenium Substances 0.000 description 6
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 1
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 1
- 101000741917 Homo sapiens Serine/threonine-protein phosphatase 1 regulatory subunit 10 Proteins 0.000 description 1
- 102100038743 Serine/threonine-protein phosphatase 1 regulatory subunit 10 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000003748 selenium group Chemical group *[Se]* 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
メージセンサにおいて、画素電極と信号線との間の容量
増加を抑えつつ、ダブルゲート構造による電荷の開放を
効果的に行う。 【解決手段】 透明絶縁性基板5上に、走査線3および
スイッチング素子1のゲート電極6を形成し、ゲート絶
縁膜7、半導体層8、ソース、ドレイン電極となるn+
−Si層9をそれぞれ積層し、パターニングした後、誘
電体層22を成膜し、コンタクトホール15の部分をエ
ッチングによって除去し、感光性樹脂を塗布して層間絶
縁膜13を成膜する。その後、画素電極14から透明電
極14bをスイッチング素子1上にまで延伸して形成
し、変換層16および電極となる金層17を蒸着する。
したがって、層間絶縁膜13によって画素電極と信号線
との間の容量増加を抑え、また透明電極14bがトップ
ゲートとなって過剰電荷の開放を行う。
Description
射電磁波を電荷に変換し、順次読出すことでイメージ信
号を出力するイメージセンサおよびその製造方法に関す
る。
るアクティブマトリクス基板においては、個々の独立し
た画素電極がマトリクス状に配置され、この画素電極の
それぞれに設けられているTFT(薄膜トランジスタ)
等のスイッチング素子を走査線によって順次選択し、該
スイッチング素子を介して信号線の電位を前記各画素電
極に書込むことで、画像表示が実現されている。
ス基板は、イメージセンサに適用することができる。た
とえば、該アクティブマトリクス基板の上層に、前記光
やX線などの入射電磁波を直接電荷に変換する変換層を
形成し、ここで発生した電荷を強電圧によって各画素の
容量に蓄積させ、これを順次読出すタイプのイメージセ
ンサがある。これは、たとえば特開平4−212458
号公報に記載されているような形態をとるものであっ
て、変換層において生成された電荷が補助容量に蓄積さ
れることで、被写体の形態に応じてそれぞれの画素に電
荷としてのデータが保存される。そして、その電荷を、
たとえば前記液晶表示装置の場合と同様に順次走査線を
選択してゆくことで、選択された画素のデータがスイッ
チング素子を介して信号線に読出され、該信号線の他端
に設けられているオペアンプなどの信号読出し回路から
は、該イメージセンサに映された被写体像が画像データ
として取出される。
変換層を形成する前の段階であるアクティブマトリクス
基板部分に関しては、前記液晶表示装置の生産プロセス
をそのまま展開して、前記補助容量の大きさやスイッチ
ング素子の時定数などをイメージセンサ用に最適化する
だけで実現可能であり、生産にあたっては、新たな設備
投資などを必要とせず、安価に生産することが可能であ
る。
基板を用いた基本的なイメージセンサの具体的な一構造
例を示す断面図である。この構造は、M.Ikeda他
による“Real−time Imaging Fla
t Panel X−RayDetector”(AM
−LCD’99)に示されているものである。透明絶縁
性基板55上に、ゲート電極56および図示しない補助
容量電極、ゲート絶縁膜57、半導体層58、ソース、
ドレイン電極となるn+ −Si層59、ソース信号線と
なる金属層60および透明導電膜61、保護膜62が順
次形成されてスイッチング素子51が形成され、さらに
X線から電荷への変換を行う変換層66およびその上層
に前記変換層66に電圧を印加するための電極となる金
層67が蒸着され、イメージセンサの基板部分が完成す
る。前記透明導電膜61が、変換層66で変換された電
荷を蓄積する画素電極となる。
装置とは異なり、イメージセンサは、各画素電極で蓄積
された電荷を読出すものである。このため、通常はある
一定周期で読出されるべきところが、故障や信号読出し
プログラムの不具合などで正常な読出しが行われなかっ
た場合などでは、予想外の大きな電荷が画素電極に蓄積
されてしまい、これが高電圧となってアクティブマトリ
クス基板を破壊するおそれがある。このことについて
は、Can.I.Phys.(Suppl)74:S1
31−S134(1996)において、D.Waech
terらによって論じられており、破壊を防ぐための方
法として、画素電極をスイッチング素子上に延伸し、こ
れをダブルゲートトランジスタの一方のゲート電極とし
て作用させ、或る一定の電圧以上ではトランジスタがオ
ン状態となって電荷が開放される構造も提案されてい
る。
造としては、図6に示すように、ソースライン71とは
異なる層に画素電極72を配置し、これら両層の間が絶
縁膜73で隔たれているために、トランジスタ74のチ
ャネル部Wを全体的に覆うことができる、いわゆるマッ
シュルーム構造が提案されている。この図6において、
参照符75はゲート電極であり、76はドレイン電極で
あり、77は補助容量であり、78は変換層であり、7
9は半導体層である。
では、画素電極72が高電圧に上昇してしまうことに対
しては大きな効果を有するけれども、画素電極72の大
きさは、上記図5で示すような従来のアクティブマトリ
クス基板程度しか見込めないという問題がある。すなわ
ち、一般に、画素電極72が占める割合が大きい程、変
換層78で発生した電荷を効率良く画素電極72に収集
することができるけれども、通常のアクティブマトリク
ス基板では平面的にソースバスラインから離して画素電
極を配置することから、おのずとその大きさに限界が生
ずる。
前述のようにソースライン71と画素電極72との問に
絶縁膜73が存在するので、ソースライン71に重なる
ように画素電極72を配置しても、これらの間の絶縁は
保たれる。しかしながら、このときには画素電極72と
ソースライン71とによる静電容量が発生し、前記信号
読出し回路側から見たソースライン71の全体での容量
が増加して、取出される信号のノイズが増加し、S/N
比の低下を招いてしまう。このため、上記のように画素
電極72の大きさは従来のアクティブマトリクス基板程
度しか見込めないことになる。
容量を大きくとっている場合が多いので、画素電極72
とソースライン71との間の容量は、そのままの容量値
がソースライン71の負荷となることが多い。一方、一
般に、信号読出しアンプで発生した内在雑音は、前記ソ
ースライン71の容量と帰還容量との比に準じたゲイン
で増幅されることになるので、前記内在雑音を減らすた
めには、前記ソースライン71の容量を減らすことが重
要である。
よっては、X線照射部分のイメージに対応した画素電位
の変動によって、画素電極72とソースライン71との
間の容量Csd(1画素当り)に対応したソースライン
71の電位変動が生じるという問題がある。たとえば、
或る走査線が選択されて、ソースライン71を介して信
号の読出しが行われている場合にも、他の画素電極には
電荷が蓄積され続けており、ソースライン71には、こ
れとは逆極性で容量Csdに比例した電荷が蓄積され続
ける。この電荷量は画面全体のイメージの如何によって
それぞれ異なるので、読出しの瞬間にソースライン71
と平行な方向の画素電極の影響を受けて、いわゆるクロ
ストークが発生する。
らすために、たとえばW.denBoer他による“S
imilarities between TFT A
rrays for Direct−Conversi
on X−Ray Sensors and High
−Aperture AMLCDs”(SID 98
DIGEST)に示されているように、感光性樹脂から
成る層間絶縁膜を用いることが考えられる。
このイメージセンサは、本件出願人が先に特願平11−
65520号で提案した開口率の向上および液晶の配向
不良の抑制といった効果を得ることができる特殊な構造
のアクティブマトリクス基板の製造プロセスをそのまま
用いるものである。この図7の構成において、前述の図
5の構成に対応する部分には同一の参照符号を付して示
す。
上に保護膜62が成膜されると、コンタクトホール65
の部分がエッチングによって除去され、続いて、感光性
樹脂がスピン塗布法によって塗布され、層間絶縁膜63
が成膜される。その後、前記コンタクトホール65が通
常のフォト工程によって形成され、このコンタクトホー
ル65を介して、層間絶縁膜63上に形成される画素電
極64はスイッチング素子51のドレイン電極と接続さ
れる。
ス基板では、走査線および信号線と画素電極64との問
には層間絶縁膜63が形成されているので、前記信号線
に対して画素電極64をオーバーラップさせることが可
能となる。このような特殊な構造によって、前記開口率
の向上を図ることができるとともに、信号線および走査
線に起因する電界をシールドすることによって、イメー
ジセンサにおいては変換層66の動作不良の抑制といっ
た効果を得ることができる。
るように配置されても、層間絶縁膜63の膜厚が十分厚
く、誘電率も低いので、容量の増加とはならず、S/N
比の悪化もみられない。また、前記図5で示すアクティ
ブマトリクス基板を用いたイメージセンサよりも収集さ
れる信号量を僅かながら多くすることができる。
造を取入れると、図8で示すようになる。図8におい
て、図7に対応する部分には、同一の参照符号を付して
示す。このイメージセンサでは、スイッチング素子51
上において、層間絶縁膜63を介して、画素電極64か
ら延伸された透明導電膜64aが形成されている。この
ため、前記保護膜62もスイッチング素子51のチャネ
ル領域では削除されている。
ムの不具合などで正常な読出しが行われなかった場合、
画素電極64上には図8で示すように正極性の電荷が蓄
積され続ける。前記図7で示す構成では、これがやがて
スイッチング素子51を破壊するに足る高電圧にまで達
するおそれがあったけれども、本構成では、画素電位が
一定電圧に達した段階で前記延伸された透明導電膜64
aが前記ダブルゲートの一方のゲート電極として働き、
スイッチング素子51が弱い導通状態となって、過剰な
電荷をソース信号線64に逃がす。
ば前記図6で示すマッシュルーム構造では、トップゲー
ト72と半導体層79の問が通常のアクティブマトリク
スで用いられるのと同様の窒化シリコンや酸化シリコン
で形成されており、誘電率が高い上、プロセス上の制約
や成膜時間の制約で膜厚をスピン塗布法で形成される樹
脂程は厚く積層することができない。したがって、比較
的低い画素電位で電荷が逃げる構造となってしまい、蓄
えられる電荷量を大きく設定することができない。これ
は、S/N比の低下につながるために都合が悪く、図8
で示す構成の優位な点である。
なように、層間絶縁膜63には、低い誘電率と厚い膜厚
が求められることになる。しかしながら、そのようにす
ると、前述のダブルゲートのトップゲートによるスイッ
チング素子51の導通状態を弱くしすぎてしまうという
問題がある。すなわち、層間絶縁膜63の性質によって
は、前述の画素電極64とソース信号線との間の容量増
加に対しては効果を発揮するけれども、ダブルゲート構
造の利点である電荷の開放に対する効果が小さくなって
しまうという問題がある。
容量の大きさとによっては、画素電極64に蓄積される
電荷量が非常に小さい場合がある。この場合は、前述の
ような高電位に至るよりも速く、トップゲートによる電
荷の放出が生じても問題はなく、むしろイメージセンサ
のように微弱電荷を扱う場合はスイッチング素子51の
画素毎のバラツキが非常に問題となるので、通常使用で
は生じない僅かに高い電位によって電荷が放出される方
が都合がよい。
常使用では生じない僅かに高い電圧が該スイッチング素
子51に印加されてしまった後には、ゲート絶縁膜にト
ラップ順位が形成されたり、可動電荷の捕捉によって特
性異常が生じる。また、比較的低い電圧でも、たとえば
画素に信号電荷が蓄積されたままで走査が途切れた場合
など、長時間に亘って直流的な電圧が印加されると、同
様の特性異常が生じる。微弱信号を扱うイメージセンサ
のような系では、これらの特性の正常値からのずれは、
取出される信号の電荷量のバラツキとして顕著に現れる
ので、前記特性異常の発生を防止する必要がある。
十分な高電圧でしかスイッチング素子51は導通せず、
このような通常使用では生じない僅かに高い電圧ではト
ップゲートによる電荷の放出が生じることはない。
の容量増加を抑えつつ、ダブルゲート構造による電荷の
開放を効果的に行うことができるイメージセンサおよび
その製造方法を提供することである。
は、複数の各画素で入射電磁波を電荷に変換し、画素電
極で収集された前記電荷をスイッチング素子を介して順
次読出すことでイメージ信号を出力するイメージセンサ
において、前記各画素電極の下層に配置された有機膜か
ら成る層間絶縁膜と、前記画素電極から前記スイッチン
グ素子の上層まで延伸される導電膜と、前記スイッチン
グ素子と導電膜との間に介在される誘電体層とを含むこ
とを特徴とする。
リクス基板部分で、走査線および信号線と画素電極との
問に層間絶縁膜が形成されることで、前記信号線に対し
て画素電極をオーバーラップさせることが可能となり、
開口率の向上、信号線および走査線に起因する電界をシ
ールドすることによる変換層の動作不良の抑制といった
効果を得ることができる。
ことが容易であるので、画素電極とソース信号線との間
の静電容量を小さく抑えることができ、該ソース信号線
の容量増加によるノイズの増加を防ぎ、S/N比の向上
を図ることができる。さらにまた、従来の液晶表示装置
に用いられていた製造プロセスを変更することなくアク
ティブマトリクス基板部分を製造できるので、新たな設
備投資などが必要となることもない。
に、前記画素電極から導電膜を延伸しているので、故障
や信号読出しプログラムの不具合などで正常な読み出し
が行われなかった場合など、予想外の大きな電荷が画素
電極に蓄積された場合でも、或る一定の電圧以上ではス
イッチング素子がオン状態となって電荷が解放され、ア
クティブマトリクス素子が破壊されるのを防ぐことがで
きる。
誘電体層を介在するので、或る一定の電圧以上でトラン
ジスタがオン状態となる際、この特性は導電膜とスイッ
チング素子との間に介在された誘電体層の膜厚と誘電率
とによって左右され、層間絶縁膜とは独立してこれを設
定することができる。すなわち、最適な過剰電圧放出特
性を維持しつつ、画素電極とソース信号線との間の静電
容量を小さく抑えることができ、S/N比の向上との両
立を図ることができる。
イッチング素子の上層で、前記誘電体層と導電膜との間
に、さらに前記層間絶縁膜を形成することを特徴とす
る。
ス基板のうちで最も凹凸の激しいスイッチング素子の上
層に、誘電体層に加えて前記有機膜から成る層間絶縁膜
を形成するので、前記誘電体層だけでは十分吸収しきれ
ない前記凹凸を緩和し、前記変換層としてセレニウムを
使用しても、該凹凸を起点とした結晶化を抑え、安定し
て成膜することができる。
は、前記層間絶縁膜は、前記スイッチング素子の上層の
部分を、残余の部分よりも薄く形成することを特徴とす
る。
は面素電極から延伸された導電膜とスイッチング素子と
の間の部分の層間絶縁膜の膜厚と誘電率とによって左右
され、画素電極とソース信号線との間の静電容量を形成
する部分の層間絶縁膜とは独立して、これを設定するこ
とができる。すなわち、最適な過剰電圧放出特性を維持
しつつ、S/N比の向上との両立を図ることができる。
各画素で入射電磁波を電荷に変換し、画素電極で収集さ
れた前記電荷をスイッチング素子を介して順次読出すこ
とでイメージ信号を出力するイメージセンサにおいて、
前記画素電極から前記スイッチング素子の上層まで延伸
される導電膜と、前記各画素電極の下層に配置され、前
記スイッチング素子の上層の部分が残余の部分よりも薄
く形成される有機膜から成る層間絶縁膜とを含むことを
特徴とする。
は面素電極から延伸された導電膜とスイッチング素子と
の間の部分の層間絶縁膜の膜厚と誘電率とによって左右
され、画素電極とソース信号線との間の静電容量を形成
する部分の層間絶縁膜とは独立して、これを設定するこ
とができる。すなわち、最適な過剰電圧放出特性を維持
しつつ、S/N比の向上との両立を図ることができる。
は、前記層間絶縁膜は、感光性の有機膜から成ることを
特徴とする。
ス基板のうちで最も凹凸の激しいスイッチング素子の上
層には感光性の有機膜から成る層間絶縁膜が形成される
ので、エッチングのような変異点を生じることなく、前
記凹凸を吸収したなだらかな表面を形成することがで
き、変換層が前記凹凸を起点として結晶化し易いセレニ
ウムであっても、安定して成膜することができる。
は、絶縁性基板上に、複数のスイッチング素子と複数の
走査線と複数の信号線とを形成する工程と、これらの上
層に感光性有機膜からなる層間絶縁層を成膜する工程
と、成膜された感光性有機膜に露光、現像を施す工程
と、前記層間絶縁膜上に画素電極を形成する工程と、前
記画素電極上に入射電磁波を電荷に変換する変換手段を
形成する工程とを含むイメージセンサの製造方法であっ
て、前記感光性有機膜に対して、スイッチング素子のド
レインに接続された電極上の少なくとも一部と、該スイ
ッチング素子上の少なくとも一部とに施す露光量が相互
に異なることを特徴とする。
層の配線パターンによる凹凸が該層間絶縁膜によって緩
和され、上層の入射したX線を電荷に変換する変換手段
における特性不良を防ぐことができる。また、感光性樹
脂を用いることで、層間絶縁膜のパターンエッジにおい
ても滑らかな断面形状が得られるので、さらに変換手段
における特性不良を防ぐことができる。また、ソース信
号線に重なるように画素電極を配置することができるの
で、画素電極が占める割合を大きくとることができ、変
換手段で発生した電荷を効率良く画素電極に収集するこ
とができる。さらに、故障や信号読出しプログラムの不
具合などで正常な読出しが行われなかった場合など、予
想外の大きな電荷が画素電極に蓄積された場合でも、或
る一定の電圧以上ではスイッチング素子がオン状態とな
って電荷が解放され、アクティブマトリクス素子が破壊
されるのを防ぐことができる。しかも、最適な過剰電圧
放出特性を維持しつつ、画素電極とソース信号線との間
の静電容量を小さく抑えることができ、S/N比の向上
との両立を図ることができる。
特性を決定する部分の層間絶縁膜と、画素電極とソース
信号線との間の静電容量を決定する部分の層間絶縁膜と
の膜厚を、露光量だけで決定することができ、極めて容
易に最適値に制御することができ、工程数の増加を招く
こともない。
て、図1および図2に基づいて説明すれば、以下のとお
りである。
ージセンサの正面図であり、図2は、その切断面線B−
Bから見た断面図である。透明絶縁性基板5上には、走
査線3およびスイッチング素子1のゲート電極6ならび
に図示しない補助容量配線が形成される。次に、ゲート
絶縁膜7、半導体層8、ソース、ドレイン電極となるn
+ −Si層9がそれぞれ積層され、パターニングされ
る。その方法やパターンの特徴は、前記特願平11−6
5520号と同様である。続いて、ソース信号線4とな
る金属層10および透明導電膜11が積層され、パター
ニングされる。これらの配線やパターンを2層の積層構
造にしているのは、積層時のダストなどによる断線に対
する冗長としての効果や、上層の金属膜のパターニング
時の下地へのダメージの防止などを図るためである。
トホール15の部分をエッチングによって除去する。続
いて、感光性のアクリル系透明樹脂がスピン塗布法によ
って塗布され、層間絶縁膜13が成膜される。この樹脂
は、たとえばポジ型の感光性を有するもので、比誘電率
は3、厚みは2μmである。そして、コンタクトホール
15の部分を露光し、通常のフォト工程と同様に現像処
理が施される。このように層間絶縁膜13が形成された
後、画素電極14となる透明導電層が成膜され、エッチ
ングによってパターニングされる。ここで、画素電極1
4は誘電体層22および層間絶縁膜13を貫くコンタク
トホール15を介して、スイッチング素子1のドレイン
電極と接続される。
すべきは、スイッチング素子1上において、誘電体層2
2を介して、画素電極14から延伸された透明導電膜1
4bが配置されていることである。前記誘電体層12
は、従来のアクティブマトリクス基板でも保護膜として
配されているもので、スイッチング素子1の信頼性を向
上させる目的で形成され、多くは窒化シリコンもしくは
酸化シリコンが用いられ、その膜厚は数千Åである。ス
イッチング素子1上の領域では、露光、現像によって前
記層間絶縁膜13は取除かれており、前記画素電極14
から延伸された透明導電膜14bは該誘電体層12と接
触している。
ス基板の上層に、たとえば真空蒸着法によってセレニウ
ムから成る前記変換層16が蒸着され、さらにその上層
に、該変換層16に電圧を印加するための電極となる金
層17が蒸着され、イメージセンサの基板部分が完成す
る。前記変換層16には、電源18によって正バイアス
が与えられる。
クス基板では、走査線3および信号線4と画素電極14
との問には層間絶縁膜13が形成されているので、前記
信号線4に対して画素電極14をオーバーラップさせる
ことが可能となる。このような特殊な構造によって、前
記開口率の向上、信号線4および走査線3に起因する電
界をシールドすることによる変換層16の動作不良の抑
制といった効果を得ることができる。また、画素電極1
4はソース信号線4と重なるように配置されているけれ
ども、層間絶縁膜13の膜厚が十分厚く、誘電率も低い
ので、容量の増加とはならず、S/N比の悪化を抑える
こともできる。
体層12を介して、画素電極14から延伸された透明導
電膜14aが形成されている。このため、該透明導電膜
14aは前記ダブルゲートのトップゲートとして働き、
通常使用よりも僅かに高い電位によってスイッチング素
子1が導通状態となって、過剰な電荷をソース信号線1
4に逃がす。
い電位によって電荷が放出されると、直流的な電圧の印
加の程度が小さく、またより高い電圧が加わった場合に
は、スイッチング素子1はより強い導通状態となり、極
めて小さい時定数で放電を行うことができる。すなわ
ち、前記数μmの厚みの層間絶縁膜63ではなく、前記
数千Å厚の誘電体層12の方が、ボトムゲート6を構成
するゲート絶縁膜7に近いため、上記の要求に合致しや
すく、前述の画素毎の特性ずれの防止効果を大きくする
ことができる。
蒸着法によって成膜されており、スピン塗布法による層
間絶縁膜63よりも膜厚制御し易いという利点もあり、
さらに有機膜と異なり非常に安定した性質であるので、
使用中の電界による絶縁膜の特性変化も起こりにくい。
これらの性格は、使用中のトップゲートによるスイッチ
ング効果の変動による漏れ電流の増加や画素の高電圧か
らの保護特性の劣化を防ぐ上で非常に重要なものであ
る。
電荷が蓄積され、過剰になるとスイッチング素子1がプ
ラスバイアスによって導通する構造を説明したけれど
も、スイッチング素子1がマイナスバイアスで導通する
構造(たとえばpチャネルのトランジスタ)と変換層1
6への負バイアスという組合わせでも同じ効果があるこ
とは言うまでもない。
に基づいて説明すれば、以下のとおりである。
ージセンサの断面図である。このイメージセンサは、前
述の図1および図2で示すイメージセンサに類似し、対
応する部分には、同一の参照符号を付して示す。注目す
べきは、このイメージセンサでは、スイッチング素子1
上において、保護膜12および層間絶縁膜13を介し
て、画素電極14から延伸された透明導電膜14aが配
置されていることである。すなわち、スイッチング素子
1のチャネル領域上にも保護膜12が形成されるととも
に、層間絶縁膜13および透明導電膜14aも形成され
る。
向上と、低電圧でのトップゲートによる漏れ電流の防止
の点で前記図8で示す構成と、上記図1および図2で示
す構成との利点を兼ね備えている。その上、図1および
図2で示す構成では、アクティブマトリクス基板のうち
で最も凹凸の激しいスイッチング素子1の上層が誘電体
層22のみを介して変換層16に接しており、この誘電
体層22だけでは凹凸を十分吸収しきれないこともあっ
たけれども、本構造では凹凸は吸収されてなだらかな表
面となるので、前記変換層16が前記凹凸を起点として
結晶化し易いセレニウムであっても、安定して成膜する
ことができる。
わせて最も適した特性となるよう設定すればよい。すな
わち高電圧によるスイッチング素子1の素子破壊を防ぐ
に足る電流電圧特性と、正常動作時の漏れ電流の防止と
のバランスに鑑みて総静電容量を設定し、これを満たす
ように、無機膜である保護膜12の成膜可能な厚みと、
変換層16に不良を生じないための有機膜である層間絶
縁膜13の厚みとをそれぞれ設定すればよい。
に基づいて説明すれば、以下のとおりである。
ージセンサの断面図である。このイメージセンサは、前
述の図3で示すイメージセンサに類似している。このイ
メージセンサでは、スイッチング素子1の上層の層間絶
縁膜13aと、残余の部分の層間絶縁膜13との厚みが
異なるように構成されている。すなわち、スイッチング
素子1上の層間絶縁膜13aは、高電圧によるスイッチ
ング素子の破壊を防ぎ、かつ正常動作時に漏れ電流が生
じないように膜厚に設定される。一方、残余の部分の層
間絶縁膜13はソース信号線4と走査線3との交差部な
どの段差の緩和、および画素電極14とソース信号線4
との間の容量の低減を重視して、より厚い、前記2μm
である。
性の有機膜を用いることで、以下の製造プロセスで極め
て容易に作成することができる。すなわち、従来のアク
ティブマトリクス基板と同様の手順でソース信号線4と
なる金属層10および透明導電膜11までを形成した
後、保護膜12を成膜し、コンタクトホール15の部分
をエッチングによって除去する。次に、感光性のアクリ
ル系透明樹脂をスピン塗布法によって膜厚2μmに成膜
する。さらにスイッチング素子1上を弱めの紫外光露
光、または通常の紫外光で短時間露光した後、さらにコ
ンタクトホール15の部分を十分に露光する。この樹脂
はポジ型の感光性を有するものであるので、露光された
部分は通常のフォト工程と同様の現像処理によって取除
かれる。ただし、スイッチング素子1上は十分な露光量
が与えられていないので、上層は現像によって取除かれ
るものの、完全にはなくならずに基板上に残存し、これ
が薄い前記層間絶縁膜13aの部分となる。
簡単に、しかも工程数の増加を招くことなく、膜厚の異
なる層間絶縁膜13a,13を形成した後、画素電極1
4となる透明導電層を成膜し、エッチングによってパタ
ーニングすることで、イメージセンサのアクティブマト
リクス部分が完成する。層間絶縁膜13が完全に取除か
れる部分も、膜厚が薄くなっている部分13aも、フォ
ト工程による現像で感光性有機膜の特徴であるなだらか
な断面を得ることができ、懸念される特異点を生じるこ
とはない。
6を形成する前の段階であるアクティブマトリクス基板
部分に関しては、従来からの液晶表示装置に用いられる
生産プロセスをそのまま展開して実現可能であり、生産
にあたっては新たな設備投資などを必要とせず、安価に
生産することが可能である。
に、各画素電極の下層に有機膜から成る層間絶縁膜を配
置し、前記画素電極からスイッチング素子の上層まで導
電膜を延伸するとともに、前記スイッチング素子と導電
膜との間に誘電体層を介在する。
部分で、走査線および信号線と画素電極との問に層間絶
縁膜が形成されることで、前記信号線に対して画素電極
をオーバーラップさせることが可能となり、開口率の向
上、信号線および走査線に起因する電界をシールドする
ことによる変換層の動作不良の抑制といった効果を得る
ことができる。
ことが容易であるので、画素電極とソース信号線との間
の静電容量を小さく抑えることができ、該ソース信号線
の容量増加によるノイズの増加を防ぎ、S/N比の向上
を図ることができる。さらにまた、従来の液晶表示装置
に用いられていた製造プロセスを変更することなくアク
ティブマトリクス基板部分を製造できるので、新たな設
備投資などが必要となることもない。
に、前記画素電極から導電膜を延伸しているので、故障
や信号読出しプログラムの不具合などで正常な読み出し
が行われなかった場合など、予想外の大きな電荷が画素
電極に蓄積された場合でも、或る一定の電圧以上ではス
イッチング素子がオン状態となって電荷が解放され、ア
クティブマトリクス素子が破壊されるのを防ぐことがで
きる。
誘電体層を介在するので、或る一定の電圧以上でトラン
ジスタがオン状態となる際、この特性は導電膜とスイッ
チング素子との間に介在された誘電体層の膜厚と誘電率
とによって左右され、層間絶縁膜とは独立してこれを設
定することができる。すなわち、最適な過剰電圧放出特
性を維持しつつ、画素電極とソース信号線との間の静電
容量を小さく抑えることができ、S/N比の向上との両
立を図ることができる。
ように、アクティブマトリクス基板のうちで最も凹凸の
激しいスイッチング素子の上層で、前記誘電体層と導電
膜との間に、さらに前記層間絶縁膜を形成する。
しきれない前記凹凸を緩和し、前記変換層としてセレニ
ウムを使用しても、該凹凸を起点とした結晶化を抑え、
安定して成膜することができる。
以上のように、前記層間絶縁膜を、前記スイッチング素
子の上層の部分は、残余の部分よりも薄く形成する。
から延伸された導電膜とスイッチング素子との間の部分
の層間絶縁膜の膜厚と誘電率とによって左右され、画素
電極とソース信号線との間の静電容量を形成する部分の
層間絶縁膜とは独立して、これを設定することができ
る。すなわち、最適な過剰電圧放出特性を維持しつつ、
S/N比の向上との両立を図ることができる。
ように、各画素電極および該画素電極からスイッチング
素子の上層まで延伸される導電膜の下層に有機膜から成
る層間絶縁膜を配置し、該層間絶縁膜を、前記スイッチ
ング素子の上層の部分は、残余の部分よりも薄く形成す
る。
の静電容量を形成する部分の層間絶縁膜とは独立して、
過剰電圧放出特性を設定することができ、最適な過剰電
圧放出特性を維持しつつ、S/N比の向上との両立を図
ることができる。
以上のように、前記層間絶縁膜を、感光性の有機膜とす
る。
ちで最も凹凸の激しいスイッチング素子の上層には感光
性の有機膜から成る層間絶縁膜が形成されるので、エッ
チングのような変異点を生じることなく、前記凹凸を吸
収したなだらかな表面を形成することができ、変換層が
前記凹凸を起点として結晶化し易いセレニウムであって
も、安定して成膜することができる。
は、以上のように、絶縁性基板上に、複数のスイッチン
グ素子と複数の走査線と複数の信号線とを形成する工程
と、これらの上層に感光性有機膜からなる層間絶縁層を
成膜する工程と、成膜された感光性有機膜に露光、現像
を施す工程と、前記層間絶縁膜上に画素電極を形成する
工程と、前記画素電極上に入射電磁波を電荷に変換する
変換手段を形成する工程とを含むイメージセンサの製造
方法であって、前記感光性有機膜に対して、スイッチン
グ素子のドレインに接続された電極上の少なくとも一部
と、該スイッチング素子上の少なくとも一部とに施す露
光量が相互に異なる。
ターンによる凹凸が該層間絶縁膜によって緩和され、上
層の入射したX線を電荷に変換する変換手段における特
性不良を防ぐことができる。また、感光性樹脂を用いる
ことで、層間絶縁膜のパターンエッジにおいても滑らか
な断面形状が得られるので、さらに変換手段における特
性不良を防ぐことができる。また、ソース信号線に重な
るように画素電極を配置することができるので、画素電
極が占める割合を大きくとることができ、変換手段で発
生した電荷を効率良く画素電極に収集することができ
る。さらに、故障や信号読出しプログラムの不具合など
で正常な読出しが行われなかった場合など、予想外の大
きな電荷が画素電極に蓄積された場合でも、或る一定の
電圧以上ではスイッチング素子がオン状態となって電荷
が解放され、アクティブマトリクス素子が破壊されるの
を防ぐことができる。しかも、最適な過剰電圧放出特性
を維持しつつ、画素電極とソース信号線との間の静電容
量を小さく抑えることができ、S/N比の向上との両立
を図ることができる。
特性を決定する部分の層間絶縁膜と、画素電極とソース
信号線との間の静電容量を決定する部分の層間絶縁膜と
の膜厚を、露光量だけで決定することができ、極めて容
易に最適値に制御することができ、工程数の増加を招く
こともない。
正面図である。
断面図である。
断面図である。
イメージセンサの具体的な一構造例を示す断面図であ
る。
断面図である。
を示す断面図である。
断面図である。
Claims (6)
- 【請求項1】複数の各画素で入射電磁波を電荷に変換
し、画素電極で収集された前記電荷をスイッチング素子
を介して順次読出すことでイメージ信号を出力するイメ
ージセンサにおいて、 前記各画素電極の下層に配置された有機膜から成る層間
絶縁膜と、 前記画素電極から前記スイッチング素子の上層まで延伸
される導電膜と、 前記スイッチング素子と導電膜との間に介在される誘電
体層とを含むことを特徴とするイメージセンサ。 - 【請求項2】前記スイッチング素子の上層で、前記誘電
体層と導電膜との間に、さらに前記層間絶縁膜を形成す
ることを特徴とする請求項1記載のイメージセンサ。 - 【請求項3】前記層間絶縁膜は、前記スイッチング素子
の上層の部分を、残余の部分よりも薄く形成することを
特徴とする請求項2記載のイメージセンサ。 - 【請求項4】複数の各画素で入射電磁波を電荷に変換
し、画素電極で収集された前記電荷をスイッチング素子
を介して順次読出すことでイメージ信号を出力するイメ
ージセンサにおいて、 前記画素電極から前記スイッチング素子の上層まで延伸
される導電膜と、 前記各画素電極の下層に配置され、前記スイッチング素
子の上層の部分が残余の部分よりも薄く形成される有機
膜から成る層間絶縁膜とを含むことを特徴とするイメー
ジセンサ。 - 【請求項5】前記層間絶縁膜は、感光性の有機膜から成
ることを特徴とする請求項3または4記載のイメージセ
ンサ。 - 【請求項6】絶縁性基板上に、複数のスイッチング素子
と複数の走査線と複数の信号線とを形成する工程と、 これらの上層に感光性有機膜から成る層間絶縁層を成膜
する工程と、 成膜された感光性有機膜に露光、現像を施す工程と、 前記層間絶縁膜上に画素電極を形成する工程と、 前記画素電極上に入射電磁波を電荷に変換する変換手段
を形成する工程とを含むイメージセンサの製造方法であ
って、 前記感光性有機膜に対して、スイッチング素子のドレイ
ンに接続された電極上の少なくとも一部と、該スイッチ
ング素子上の少なくとも一部とに施す露光量が相互に異
なることを特徴とするイメージセンサの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062542A JP3581073B2 (ja) | 2000-03-07 | 2000-03-07 | イメージセンサおよびその製造方法 |
US09/796,676 US6642541B2 (en) | 2000-03-07 | 2001-03-02 | Image sensor having dual-gate transistors |
TW090104995A TW521433B (en) | 2000-03-07 | 2001-03-05 | Image sensor and method of manufacturing the same |
KR10-2001-0011711A KR100495045B1 (ko) | 2000-03-07 | 2001-03-07 | 이미지 센서 및 그의 제조방법 |
US10/458,282 US6858868B2 (en) | 2000-03-07 | 2003-06-11 | Image sensor and method of manufacturing the same |
US11/003,343 US7135706B2 (en) | 2000-03-07 | 2004-12-06 | Image sensor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062542A JP3581073B2 (ja) | 2000-03-07 | 2000-03-07 | イメージセンサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250932A true JP2001250932A (ja) | 2001-09-14 |
JP3581073B2 JP3581073B2 (ja) | 2004-10-27 |
Family
ID=18582545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000062542A Expired - Fee Related JP3581073B2 (ja) | 2000-03-07 | 2000-03-07 | イメージセンサおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6642541B2 (ja) |
JP (1) | JP3581073B2 (ja) |
KR (1) | KR100495045B1 (ja) |
TW (1) | TW521433B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179220A (ja) * | 2001-10-03 | 2003-06-27 | Toshiba Corp | X線平面検出器 |
JP2004265935A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 固体撮像装置及びその製造方法、並びに放射線撮像装置 |
WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
WO2015141777A1 (ja) * | 2014-03-20 | 2015-09-24 | シャープ株式会社 | 光検出装置 |
JP2017108158A (ja) * | 2011-05-05 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017208558A (ja) * | 2009-08-07 | 2017-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018166219A (ja) * | 2009-10-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3581073B2 (ja) * | 2000-03-07 | 2004-10-27 | シャープ株式会社 | イメージセンサおよびその製造方法 |
KR100683526B1 (ko) * | 2000-12-29 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
KR100763137B1 (ko) * | 2000-12-29 | 2007-10-02 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
US6784434B2 (en) * | 2002-06-25 | 2004-08-31 | General Electric Company | Imaging array and method for manufacturing same |
US7535038B2 (en) * | 2002-08-12 | 2009-05-19 | Sony Corporation | Solid-state imaging device and its manufacturing method |
US6756619B2 (en) * | 2002-08-26 | 2004-06-29 | Micron Technology, Inc. | Semiconductor constructions |
EP1594321A3 (en) * | 2004-05-07 | 2006-01-25 | Dialog Semiconductor GmbH | Extended dynamic range in color imagers |
US20060065916A1 (en) * | 2004-09-29 | 2006-03-30 | Xubai Zhang | Varactors and methods of manufacture and use |
US7282735B2 (en) * | 2005-03-31 | 2007-10-16 | Xerox Corporation | TFT having a fluorocarbon-containing layer |
JP4301259B2 (ja) * | 2005-09-13 | 2009-07-22 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
US20070090459A1 (en) * | 2005-10-26 | 2007-04-26 | Motorola, Inc. | Multiple gate printed transistor method and apparatus |
KR101211345B1 (ko) * | 2005-12-14 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
JP2007334297A (ja) * | 2006-05-10 | 2007-12-27 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
JP4211855B2 (ja) * | 2006-05-29 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
US7524690B2 (en) * | 2006-08-10 | 2009-04-28 | United Microelectronics Corp. | Image sensor with a waveguide tube and a related fabrication method |
US7615731B2 (en) * | 2006-09-14 | 2009-11-10 | Carestream Health, Inc. | High fill-factor sensor with reduced coupling |
JP4285533B2 (ja) * | 2006-12-04 | 2009-06-24 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
TW200924107A (en) * | 2007-10-02 | 2009-06-01 | Polymer Vision Ltd | An electronic circuit element with profiled photopatternable dielectric layer |
KR101584664B1 (ko) | 2009-05-08 | 2016-01-13 | 삼성전자주식회사 | 씨모스 이미지 센서 |
EP2284891B1 (en) * | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
US9257590B2 (en) | 2010-12-20 | 2016-02-09 | Industrial Technology Research Institute | Photoelectric element, display unit and method for fabricating the same |
JP2013098503A (ja) * | 2011-11-07 | 2013-05-20 | Toshiba Corp | 固体撮像素子 |
KR20150043073A (ko) | 2013-10-14 | 2015-04-22 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
CN104576663B (zh) * | 2013-10-23 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 图像传感单元及其形成方法 |
CN109860329B (zh) | 2019-01-11 | 2020-12-22 | 惠科股份有限公司 | 感光器件、x射线探测器及医用设备 |
US10847564B1 (en) * | 2019-07-24 | 2020-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge release layer to remove charge carriers from dielectric grid structures in image sensors |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162357A (ja) * | 1986-09-05 | 1987-07-18 | Toshiba Corp | 固体撮像装置 |
DE4002429A1 (de) | 1990-01-27 | 1991-08-01 | Philips Patentverwaltung | Sensormatrix |
DE69414272T2 (de) | 1994-02-11 | 1999-03-25 | 1294339 Ontario Inc | Bildaufnahmevorrichtung für elektromagnetische strahlung mit dünnfilmtransistoren |
US6124606A (en) * | 1995-06-06 | 2000-09-26 | Ois Optical Imaging Systems, Inc. | Method of making a large area imager with improved signal-to-noise ratio |
US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
JP3600028B2 (ja) | 1998-08-24 | 2004-12-08 | シャープ株式会社 | X線画像検出器及びその製造方法 |
JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
JP3581073B2 (ja) | 2000-03-07 | 2004-10-27 | シャープ株式会社 | イメージセンサおよびその製造方法 |
-
2000
- 2000-03-07 JP JP2000062542A patent/JP3581073B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-02 US US09/796,676 patent/US6642541B2/en not_active Expired - Lifetime
- 2001-03-05 TW TW090104995A patent/TW521433B/zh not_active IP Right Cessation
- 2001-03-07 KR KR10-2001-0011711A patent/KR100495045B1/ko not_active IP Right Cessation
-
2003
- 2003-06-11 US US10/458,282 patent/US6858868B2/en not_active Expired - Lifetime
-
2004
- 2004-12-06 US US11/003,343 patent/US7135706B2/en not_active Expired - Lifetime
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179220A (ja) * | 2001-10-03 | 2003-06-27 | Toshiba Corp | X線平面検出器 |
JP2004265935A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 固体撮像装置及びその製造方法、並びに放射線撮像装置 |
US7205568B2 (en) | 2003-02-14 | 2007-04-17 | Canon Kabushiki Kaisha | Solid state image pickup apparatus and radiation image pickup apparatus |
US7750422B2 (en) | 2003-02-14 | 2010-07-06 | Canon Kabushiki Kaisha | Solid state image pickup apparatus and radiation image pickup apparatus |
JP2017208558A (ja) * | 2009-08-07 | 2017-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018166219A (ja) * | 2009-10-21 | 2018-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
KR20190000878A (ko) * | 2011-05-05 | 2019-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP2018129542A (ja) * | 2011-05-05 | 2018-08-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10068926B2 (en) | 2011-05-05 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2017108158A (ja) * | 2011-05-05 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10283530B2 (en) | 2011-05-05 | 2019-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2019179270A (ja) * | 2011-05-05 | 2019-10-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20190127650A (ko) * | 2011-05-05 | 2019-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102106027B1 (ko) * | 2011-05-05 | 2020-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102158152B1 (ko) * | 2011-05-05 | 2020-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US11942483B2 (en) | 2011-05-05 | 2024-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9985061B2 (en) | 2014-03-20 | 2018-05-29 | Sharp Kabushiki Kaisha | Light detection device with integrated photodiode and thin film transistor |
WO2015141777A1 (ja) * | 2014-03-20 | 2015-09-24 | シャープ株式会社 | 光検出装置 |
Also Published As
Publication number | Publication date |
---|---|
US7135706B2 (en) | 2006-11-14 |
JP3581073B2 (ja) | 2004-10-27 |
US20010022363A1 (en) | 2001-09-20 |
TW521433B (en) | 2003-02-21 |
US20050092992A1 (en) | 2005-05-05 |
US6642541B2 (en) | 2003-11-04 |
US20030209736A1 (en) | 2003-11-13 |
KR100495045B1 (ko) | 2005-06-14 |
US6858868B2 (en) | 2005-02-22 |
KR20010088443A (ko) | 2001-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3581073B2 (ja) | イメージセンサおよびその製造方法 | |
KR100403932B1 (ko) | 액티브 매트릭스 기판, 그 제조방법 및 그 기판을 이용한 이미지 센서 | |
US6665374B2 (en) | Active matrix substrate, method of manufacturing same, and flat-panel image sensor | |
KR100299537B1 (ko) | 엑스-선 검출용 박막트랜지스터 기판 제조방법 | |
WO2016163347A1 (ja) | フォトセンサ基板 | |
JPH11274524A (ja) | X線撮像装置 | |
JP2005129892A (ja) | 撮像装置及びその製造方法、放射線撮像装置、放射線撮像システム | |
US7307301B2 (en) | Imaging array | |
US6667481B2 (en) | Two-dimensional image sensor | |
US6600157B2 (en) | Semiconductor device, and radiation detection device and radiation detection system having same | |
US7116319B2 (en) | Image forming apparatus and radiation detection system | |
JP2001320039A (ja) | 光電変換装置 | |
JP2002231922A (ja) | イメージセンサ | |
JP4846562B2 (ja) | 二次元画像検出器 | |
JPH1093062A (ja) | 光検出器 | |
JP3018669B2 (ja) | 半導体センサ | |
JP2008198648A (ja) | X線撮像装置 | |
JP2004165561A (ja) | 光電変換装置 | |
JPH0653470A (ja) | イメージセンサ及びイメージセンサの製造方法 | |
JP2000114534A (ja) | 光電変換装置 | |
JPH09102611A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3581073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |