JP2001168238A - 高周波回路用パッケージ - Google Patents
高周波回路用パッケージInfo
- Publication number
- JP2001168238A JP2001168238A JP34723499A JP34723499A JP2001168238A JP 2001168238 A JP2001168238 A JP 2001168238A JP 34723499 A JP34723499 A JP 34723499A JP 34723499 A JP34723499 A JP 34723499A JP 2001168238 A JP2001168238 A JP 2001168238A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- gnd
- signal
- frequency signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 高周波回路用パッケージのリード接合部にお
ける特性インピーダンスの不整合によって生じる高周波
信号の反射を少なくする。 【解決手段】 パッケージ２１の入出力端子台２４に高
周波信号線２５とＧＮＤ線２６を形成すると共に、高周
波信号線２５とＧＮＤ線２６に信号リード２７とＧＮＤ
リード２８を接合する。信号リード２７の幅をＧＮＤリ
ード２８の幅よりも細くすると共に、信号リード２７と
ＧＮＤリード２８との間隔を他のリードの間隔よりも狭
くすることで、リード接合部近辺におけるＧＮＤ電流の
経路を短くする。これにより、高周波信号線−ＧＮＤ線
のループインダクタンスが減少すると共に、信号リード
２７とＧＮＤリード２８との間の容量結合が増加し、こ
れらループインダクタンスの減少と容量結合の増加によ
ってリード接合部における特性インピーダンスの不整合
が少なくなり、高周波信号の反射が少なくなる。
ける特性インピーダンスの不整合によって生じる高周波
信号の反射を少なくする。 【解決手段】 パッケージ２１の入出力端子台２４に高
周波信号線２５とＧＮＤ線２６を形成すると共に、高周
波信号線２５とＧＮＤ線２６に信号リード２７とＧＮＤ
リード２８を接合する。信号リード２７の幅をＧＮＤリ
ード２８の幅よりも細くすると共に、信号リード２７と
ＧＮＤリード２８との間隔を他のリードの間隔よりも狭
くすることで、リード接合部近辺におけるＧＮＤ電流の
経路を短くする。これにより、高周波信号線−ＧＮＤ線
のループインダクタンスが減少すると共に、信号リード
２７とＧＮＤリード２８との間の容量結合が増加し、こ
れらループインダクタンスの減少と容量結合の増加によ
ってリード接合部における特性インピーダンスの不整合
が少なくなり、高周波信号の反射が少なくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号の伝送
特性を向上した高周波回路用パッケージに関するもので
ある。
特性を向上した高周波回路用パッケージに関するもので
ある。
【０００２】
【従来の技術】従来の高周波回路用パッケージは、例え
ば図８及び図９に示すように、チップ１０を収容したパ
ッケージ１１の両側部に高周波信号線用のリード（以下
「信号リード」という）１２とグランド線用のリード
（以下「ＧＮＤリード」という）１３を列設し、各リー
ド１２，１３を外部回路基板１４の配線パターンに接続
するようにしている。この場合、パッケージ１１の入出
力端子台１５に形成した高周波信号線１６の特性インピ
ーダンスを所定の設計値に収めるために、図５（ａ）に
示すように、高周波信号線１６の両側にＧＮＤ線１７を
並行に形成している。従って、信号リード１２に隣接し
てＧＮＤリード１３が位置している。また、各リード１
２，１３のピッチは通常２．５４ｍｍとなっている。
ば図８及び図９に示すように、チップ１０を収容したパ
ッケージ１１の両側部に高周波信号線用のリード（以下
「信号リード」という）１２とグランド線用のリード
（以下「ＧＮＤリード」という）１３を列設し、各リー
ド１２，１３を外部回路基板１４の配線パターンに接続
するようにしている。この場合、パッケージ１１の入出
力端子台１５に形成した高周波信号線１６の特性インピ
ーダンスを所定の設計値に収めるために、図５（ａ）に
示すように、高周波信号線１６の両側にＧＮＤ線１７を
並行に形成している。従って、信号リード１２に隣接し
てＧＮＤリード１３が位置している。また、各リード１
２，１３のピッチは通常２．５４ｍｍとなっている。
【０００３】
【発明が解決しようとする課題】近年の電子機器は、高
周波化が進み、例えば１０ＧＨｚ程度の高周波信号を取
り扱う場合がある。しかし、信号の高周波化が進むに従
って、パッケージ１１と外部回路基板１４とのリード接
合部における特性インピーダンスの不整合の影響が大き
くなり、その影響で、高周波信号の反射が増加して、高
周波信号の伝送特性が悪化する。
周波化が進み、例えば１０ＧＨｚ程度の高周波信号を取
り扱う場合がある。しかし、信号の高周波化が進むに従
って、パッケージ１１と外部回路基板１４とのリード接
合部における特性インピーダンスの不整合の影響が大き
くなり、その影響で、高周波信号の反射が増加して、高
周波信号の伝送特性が悪化する。
【０００４】ところで、リード接合部における特性イン
ピーダンスの不整合は、リード１２，１３のピッチが
２．５４ｍｍと大きいことが原因と思われる。つまり、
リード１２，１３のピッチが大きいと、図５（ａ）に示
すように、リード接合部近辺におけるＧＮＤ電流の経路
が長くなるため、高周波信号線−ＧＮＤ線のループイン
ダクタンスが増加すると共に、信号リード１２とこれに
隣接するＧＮＤリード１３との間の容量結合が低下し、
これらループインダクタンスの増加と容量結合の低下に
よってリード接合部で特性インピーダンスの不整合が発
生するものと考えられる。
ピーダンスの不整合は、リード１２，１３のピッチが
２．５４ｍｍと大きいことが原因と思われる。つまり、
リード１２，１３のピッチが大きいと、図５（ａ）に示
すように、リード接合部近辺におけるＧＮＤ電流の経路
が長くなるため、高周波信号線−ＧＮＤ線のループイン
ダクタンスが増加すると共に、信号リード１２とこれに
隣接するＧＮＤリード１３との間の容量結合が低下し、
これらループインダクタンスの増加と容量結合の低下に
よってリード接合部で特性インピーダンスの不整合が発
生するものと考えられる。
【０００５】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、リード接合部におけ
る特性インピーダンスの不整合による高周波信号の反射
を少なくすることができ、高周波信号の伝送特性を向上
することができる高周波回路用パッケージを提供するこ
とにある。
たものであり、従ってその目的は、リード接合部におけ
る特性インピーダンスの不整合による高周波信号の反射
を少なくすることができ、高周波信号の伝送特性を向上
することができる高周波回路用パッケージを提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の高周波回路用パッケージは、高
周波信号線用のリード（信号リード）とグランド線用の
リード（ＧＮＤリード）との間隔を他のリードの間隔よ
りも狭くすることで、リード接合部近辺におけるＧＮＤ
電流の経路を短くしている。これにより、高周波信号線
−ＧＮＤ線のループインダクタンスが減少すると共に、
信号リードとこれに隣接するＧＮＤリードとの間の容量
結合が増加し、これらループインダクタンスの減少と容
量結合の増加によってリード接合部における特性インピ
ーダンスの不整合が少なくなり、高周波信号の反射が少
なくなる。
に、本発明の請求項１の高周波回路用パッケージは、高
周波信号線用のリード（信号リード）とグランド線用の
リード（ＧＮＤリード）との間隔を他のリードの間隔よ
りも狭くすることで、リード接合部近辺におけるＧＮＤ
電流の経路を短くしている。これにより、高周波信号線
−ＧＮＤ線のループインダクタンスが減少すると共に、
信号リードとこれに隣接するＧＮＤリードとの間の容量
結合が増加し、これらループインダクタンスの減少と容
量結合の増加によってリード接合部における特性インピ
ーダンスの不整合が少なくなり、高周波信号の反射が少
なくなる。
【０００７】更に、請求項２のように、信号リードの幅
をＧＮＤリードの幅よりも細くすると良い。このように
すれば、信号リードのパッド部の特性インピーダンスを
設計値に維持しながら、リードの間隔を狭くすることが
可能となる。
をＧＮＤリードの幅よりも細くすると良い。このように
すれば、信号リードのパッド部の特性インピーダンスを
設計値に維持しながら、リードの間隔を狭くすることが
可能となる。
【０００８】
【発明の実施の形態】以下、本発明の一実施形態を図１
〜図５に基づいて説明する。まず、図１〜図４に基づい
て高周波回路用パッケージ全体の構成を説明する。パッ
ケージ２１は、金属ベース２２上に四角枠状のメタルウ
ォール２３がろう付け等により固定され、このメタルウ
ォール２３の両側部に絶縁体製の入出力端子台２４がろ
う付け等により固定されている。入出力端子台２４に
は、高周波信号線２５とＧＮＤ線（グランド線）２６と
が導体印刷パターンで並行に形成され、これらの高周波
信号線２５とＧＮＤ線２６には、それぞれ信号リード２
７とＧＮＤリード２８がろう付け等により接合されてい
る。高周波信号線２５とＧＮＤ線２６は、パッケージ２
１内に収納されたチップ２９にボンディングワイヤ３０
によって接続されている。このパッケージ２１の信号リ
ード２７とＧＮＤリード２８は、外部回路基板３２の高
周波信号線３３とＧＮＤ線３４に接合される。尚、パッ
ケージ２１の上面開口はメタルカバー３１で封止されて
いる。
〜図５に基づいて説明する。まず、図１〜図４に基づい
て高周波回路用パッケージ全体の構成を説明する。パッ
ケージ２１は、金属ベース２２上に四角枠状のメタルウ
ォール２３がろう付け等により固定され、このメタルウ
ォール２３の両側部に絶縁体製の入出力端子台２４がろ
う付け等により固定されている。入出力端子台２４に
は、高周波信号線２５とＧＮＤ線（グランド線）２６と
が導体印刷パターンで並行に形成され、これらの高周波
信号線２５とＧＮＤ線２６には、それぞれ信号リード２
７とＧＮＤリード２８がろう付け等により接合されてい
る。高周波信号線２５とＧＮＤ線２６は、パッケージ２
１内に収納されたチップ２９にボンディングワイヤ３０
によって接続されている。このパッケージ２１の信号リ
ード２７とＧＮＤリード２８は、外部回路基板３２の高
周波信号線３３とＧＮＤ線３４に接合される。尚、パッ
ケージ２１の上面開口はメタルカバー３１で封止されて
いる。
【０００９】高周波信号線２５の特性インピーダンスを
所定の設計値に収めるために、図５（ｂ）に示すよう
に、高周波信号線２５の両側にＧＮＤ線２６が並行に形
成されている。従来は、図５（ａ）に示すように、信号
リード１２とこれに隣接するＧＮＤリード１３のピッチ
は２．５４ｍｍであったが、本実施形態では、図５
（ｂ）に示すように、信号リード２７とＧＮＤリード２
８との間隔を他のリードの間隔よりも狭くして、リード
２７，２８のピッチを例えば０．６〜２．０ｍｍ（本実
施形態では１ｍｍ）に設定している。更に、信号リード
２７の幅をＧＮＤリード２８の幅よりも細くして、信号
リード２７の幅を例えば０．１〜０．４ｍｍに設定して
いる（ＧＮＤリード２８の幅は例えば０．５ｍｍであ
る）。
所定の設計値に収めるために、図５（ｂ）に示すよう
に、高周波信号線２５の両側にＧＮＤ線２６が並行に形
成されている。従来は、図５（ａ）に示すように、信号
リード１２とこれに隣接するＧＮＤリード１３のピッチ
は２．５４ｍｍであったが、本実施形態では、図５
（ｂ）に示すように、信号リード２７とＧＮＤリード２
８との間隔を他のリードの間隔よりも狭くして、リード
２７，２８のピッチを例えば０．６〜２．０ｍｍ（本実
施形態では１ｍｍ）に設定している。更に、信号リード
２７の幅をＧＮＤリード２８の幅よりも細くして、信号
リード２７の幅を例えば０．１〜０．４ｍｍに設定して
いる（ＧＮＤリード２８の幅は例えば０．５ｍｍであ
る）。
【００１０】前述したように、従来は、図５（ａ）に示
すように、信号リード１２とこれに隣接するＧＮＤリー
ド１３のピッチが２．５４ｍｍと大きいため、リード接
合部近辺におけるＧＮＤ電流の経路が長くなっていた。
このため、高周波信号線−ＧＮＤ線のループインダクタ
ンスが増加すると共に、信号リード１２とこれに隣接す
るＧＮＤリード１３との間の容量結合が低下し、これら
ループインダクタンスの増加と容量結合の低下によって
リード接合部で特性インピーダンスの不整合が発生し、
その影響で、高周波信号の反射が増加して、高周波信号
の伝送特性が悪化する欠点があった。
すように、信号リード１２とこれに隣接するＧＮＤリー
ド１３のピッチが２．５４ｍｍと大きいため、リード接
合部近辺におけるＧＮＤ電流の経路が長くなっていた。
このため、高周波信号線−ＧＮＤ線のループインダクタ
ンスが増加すると共に、信号リード１２とこれに隣接す
るＧＮＤリード１３との間の容量結合が低下し、これら
ループインダクタンスの増加と容量結合の低下によって
リード接合部で特性インピーダンスの不整合が発生し、
その影響で、高周波信号の反射が増加して、高周波信号
の伝送特性が悪化する欠点があった。
【００１１】これに対し、本実施形態では、図５（ｂ）
に示すように、信号リード２７の幅をＧＮＤリード２８
の幅よりも細くすると共に、信号リード２７とＧＮＤリ
ード２８との間隔（リードピッチ）を他のリードの間隔
よりも狭くしている。信号リード２７の幅をＧＮＤリー
ド２８の幅よりも細くすれば、信号リード２７とＧＮＤ
リード２８との間隔を狭くしても、信号リード２７のパ
ッド部の特性インピーダンスを設計値に維持することが
できる。また、信号リード２７とＧＮＤリード２８との
間隔を狭くすれば、リード接合部近辺におけるＧＮＤ電
流の経路が短くなるため、高周波信号線−ＧＮＤ線のル
ープインダクタンスが減少すると共に、信号リード２７
とこれに隣接するＧＮＤリード２８との間の容量結合が
増加し、これらループインダクタンスの減少と容量結合
の増加によってリード接合部の特性インピーダンスの不
整合が少なくなり、高周波信号の反射が少なくなる。
に示すように、信号リード２７の幅をＧＮＤリード２８
の幅よりも細くすると共に、信号リード２７とＧＮＤリ
ード２８との間隔（リードピッチ）を他のリードの間隔
よりも狭くしている。信号リード２７の幅をＧＮＤリー
ド２８の幅よりも細くすれば、信号リード２７とＧＮＤ
リード２８との間隔を狭くしても、信号リード２７のパ
ッド部の特性インピーダンスを設計値に維持することが
できる。また、信号リード２７とＧＮＤリード２８との
間隔を狭くすれば、リード接合部近辺におけるＧＮＤ電
流の経路が短くなるため、高周波信号線−ＧＮＤ線のル
ープインダクタンスが減少すると共に、信号リード２７
とこれに隣接するＧＮＤリード２８との間の容量結合が
増加し、これらループインダクタンスの減少と容量結合
の増加によってリード接合部の特性インピーダンスの不
整合が少なくなり、高周波信号の反射が少なくなる。
【００１２】本発明者らは、従来構造（リードピッチ
２．５４ｍｍ）と本実施形態の構造（リードピッチ１ｍ
ｍ）について、高周波信号の反射特性と通過特性を解析
したので、その解析結果を図６及び図７に示す。この解
析結果から明らかなように、本実施形態の構造は、従来
構造と比較して、１０ＧＨｚ以上の高周波数域でも、高
周波信号の反射が大幅に少なくなり、１０ＧＨｚ以上の
高周波信号を損失少なく伝送することができる。
２．５４ｍｍ）と本実施形態の構造（リードピッチ１ｍ
ｍ）について、高周波信号の反射特性と通過特性を解析
したので、その解析結果を図６及び図７に示す。この解
析結果から明らかなように、本実施形態の構造は、従来
構造と比較して、１０ＧＨｚ以上の高周波数域でも、高
周波信号の反射が大幅に少なくなり、１０ＧＨｚ以上の
高周波信号を損失少なく伝送することができる。
【００１３】尚、本実施形態では、高周波信号線２５の
両側にＧＮＤ線２６を形成したが、高周波信号線２５の
片側のみにＧＮＤ線２６を形成しても良く、また、信号
リード２７の幅をＧＮＤリード２８の幅と同一としても
良い。その他、本発明は、パッケージ２１の構造を変更
しても良い等、要旨を逸脱しない範囲内で種々変更して
実施できる。
両側にＧＮＤ線２６を形成したが、高周波信号線２５の
片側のみにＧＮＤ線２６を形成しても良く、また、信号
リード２７の幅をＧＮＤリード２８の幅と同一としても
良い。その他、本発明は、パッケージ２１の構造を変更
しても良い等、要旨を逸脱しない範囲内で種々変更して
実施できる。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１では、信号リードとＧＮＤリードとの間隔を
他のリードの間隔よりも狭くしたので、リード接合部近
辺におけるＧＮＤ電流の経路を短くすることができて、
リード接合部における特性インピーダンスの不整合を少
なくすることができ、高周波信号の反射を少なくして高
周波信号の伝送特性を向上することができる。
の請求項１では、信号リードとＧＮＤリードとの間隔を
他のリードの間隔よりも狭くしたので、リード接合部近
辺におけるＧＮＤ電流の経路を短くすることができて、
リード接合部における特性インピーダンスの不整合を少
なくすることができ、高周波信号の反射を少なくして高
周波信号の伝送特性を向上することができる。
【００１５】更に、請求項２では、信号リードの幅をＧ
ＮＤリードの幅よりも細くしたので、リードの間隔を狭
くしても、信号リードのパッド部の特性インピーダンス
を設計値に維持することができる。
ＮＤリードの幅よりも細くしたので、リードの間隔を狭
くしても、信号リードのパッド部の特性インピーダンス
を設計値に維持することができる。
【図１】本発明の一実施形態を示す高周波回路用パッケ
ージの平面図
ージの平面図
【図２】本実施形態の高周波回路用パッケージの縦断面
図
図
【図３】パッケージの分解斜視図
【図４】入出力端子台の拡大斜視図
【図５】（ａ）は従来構造のリード接続部周辺のＧＮＤ
電流の経路を示すリード接続部周辺の拡大平面図、
（ｂ）は本実施形態のリード接続部周辺のＧＮＤ電流の
経路を示すリード接続部周辺の拡大図
電流の経路を示すリード接続部周辺の拡大平面図、
（ｂ）は本実施形態のリード接続部周辺のＧＮＤ電流の
経路を示すリード接続部周辺の拡大図
【図６】高周波信号の反射特性の解析結果を示す図
【図７】高周波信号の通過特性の解析結果を示す図
【図８】従来の高周波回路用パッケージの平面図
【図９】従来の高周波回路用パッケージの縦断面図
２１…パッケージ、２４…入出力端子台、２５…高周波
信号線、２６…ＧＮＤ線（グランド線）、２７…信号リ
ード、２８…ＧＮＤリード、２９…チップ、３２…外部
回路基板、３３…高周波信号線、３４…ＧＮＤ線。
信号線、２６…ＧＮＤ線（グランド線）、２７…信号リ
ード、２８…ＧＮＤリード、２９…チップ、３２…外部
回路基板、３３…高周波信号線、３４…ＧＮＤ線。
Claims (2)
- 【請求項１】 高周波信号線用のリードとグランド線用
のリードとを隣接して設けた高周波回路用パッケージに
おいて、 前記高周波信号線用のリードと前記グランド線用のリー
ドとの間隔を他のリードの間隔よりも狭くしたことを特
徴とする高周波回路用パッケージ。 - 【請求項２】 前記高周波信号線用のリードの幅を前記
グランド線用のリードの幅よりも細くしたことを特徴と
する請求項１に記載の高周波回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34723499A JP2001168238A (ja) | 1999-12-07 | 1999-12-07 | 高周波回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34723499A JP2001168238A (ja) | 1999-12-07 | 1999-12-07 | 高周波回路用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168238A true JP2001168238A (ja) | 2001-06-22 |
Family
ID=18388832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34723499A Pending JP2001168238A (ja) | 1999-12-07 | 1999-12-07 | 高周波回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685155A (ja) * | 1992-09-01 | 1994-03-25 | Nec Corp | モールド型半導体装置 |
| JPH06196578A (ja) * | 1992-12-24 | 1994-07-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH0936617A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 高周波モジュール |
| JPH10107200A (ja) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | 半導体集積回路装置 |
-
1999
- 1999-12-07 JP JP34723499A patent/JP2001168238A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685155A (ja) * | 1992-09-01 | 1994-03-25 | Nec Corp | モールド型半導体装置 |
| JPH06196578A (ja) * | 1992-12-24 | 1994-07-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH0936617A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 高周波モジュール |
| JPH10107200A (ja) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11424196B2 (en) | Matching circuit for integrated circuit die | |
| JPH04180401A (ja) | 高周波伝送線路 | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JP2001024148A (ja) | 内部整合型トランジスタ | |
| JP4054188B2 (ja) | 半導体装置 | |
| US20020117739A1 (en) | Wiring board and semiconductor device using the same | |
| JP2003273277A (ja) | 高周波集積回路モジュール | |
| US7067743B2 (en) | Transmission line and device including the same | |
| JP3850325B2 (ja) | マイクロ波集積回路 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2000068713A (ja) | 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板 | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP3983456B2 (ja) | 多層基板モジュール | |
| JP2001168238A (ja) | 高周波回路用パッケージ | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP2001168235A (ja) | 高周波回路用パッケージ | |
| JP2000357755A (ja) | 高周波デバイス用パッケージ | |
| JP3337016B2 (ja) | 高周波半導体パッケージ | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP2001284490A (ja) | 高周波接地構造 | |
| US6919773B2 (en) | Monolithically integrated microwave guide component for radio frequency overcoupling | |
| JPH0746711B2 (ja) | チツプキヤリア | |
| JPH05251581A (ja) | 高周波パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050523 |