JP2001102732A - 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク - Google Patents
印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスクInfo
- Publication number
- JP2001102732A JP2001102732A JP2000241059A JP2000241059A JP2001102732A JP 2001102732 A JP2001102732 A JP 2001102732A JP 2000241059 A JP2000241059 A JP 2000241059A JP 2000241059 A JP2000241059 A JP 2000241059A JP 2001102732 A JP2001102732 A JP 2001102732A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- opening
- printed circuit
- circuit board
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49151—Assembling terminal to base by deforming or shaping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Screen Printers (AREA)
Abstract
(57)【要約】
【課題】 リードの間のピッチが相対的に狭い半導体デ
バイスまたはコネクタを基板に実装する際に,隣接する
リードまたはパッドが半田によって短絡することを防止
することができる新しい形態の印刷回路基板及びこの印
刷回路基板のスクリーンプリントのためのマスクを提供
すること。 【解決手段】半田デポジット50を基板12上に形成さ
れる電導性のパッド40上に,“Ι”字形に形成する。
第1部分52と第2部分54がそれぞれパッド40の幅
方向の両端の間を包むと同時にパッド40の長さ方向の
両端から内側に一定した距離を包み,さらに第3部分が
これを連結する。
バイスまたはコネクタを基板に実装する際に,隣接する
リードまたはパッドが半田によって短絡することを防止
することができる新しい形態の印刷回路基板及びこの印
刷回路基板のスクリーンプリントのためのマスクを提供
すること。 【解決手段】半田デポジット50を基板12上に形成さ
れる電導性のパッド40上に,“Ι”字形に形成する。
第1部分52と第2部分54がそれぞれパッド40の幅
方向の両端の間を包むと同時にパッド40の長さ方向の
両端から内側に一定した距離を包み,さらに第3部分が
これを連結する。
Description
【0001】
【発明の属する技術分野】本発明は印刷回路基板及びこ
の印刷回路基板のスクリーンプリントのためのマスクに
係り,特に,電子デバイスが接続されるパッド(pa
d)の上に半田デポジット(solder depos
it)を有する印刷回路基板(printed cir
cuit board)又はハイブリッド基板(hyb
rid board)及びこの印刷回路基板又はハイブ
リッド基板のパッドの上に半田デポジットを形成するた
めのマスクに関するものである。
の印刷回路基板のスクリーンプリントのためのマスクに
係り,特に,電子デバイスが接続されるパッド(pa
d)の上に半田デポジット(solder depos
it)を有する印刷回路基板(printed cir
cuit board)又はハイブリッド基板(hyb
rid board)及びこの印刷回路基板又はハイブ
リッド基板のパッドの上に半田デポジットを形成するた
めのマスクに関するものである。
【0002】
【従来の技術】電子デバイスの多くは,印刷回路基板
(printed circuit board;PC
Bs)の上に設置されたそれらの電子要素を有して備え
られる。PCBsは種々表面実装デバイス(surfa
ce mounted devices;SMDs)を
装着することができる導電パッド(conductiv
epads)に電気的に接続される電導リード(con
ductive leads)を有する。通常は,これ
らSMDsはレジスタ(resistors)またはキ
ャパシタ(capacitors)などである。かつ,
SMDsはインダクタ(inductors),ジャン
パ(jumpers)またはこの分野で通常的な技術と
して知られた他の電子要素などである。
(printed circuit board;PC
Bs)の上に設置されたそれらの電子要素を有して備え
られる。PCBsは種々表面実装デバイス(surfa
ce mounted devices;SMDs)を
装着することができる導電パッド(conductiv
epads)に電気的に接続される電導リード(con
ductive leads)を有する。通常は,これ
らSMDsはレジスタ(resistors)またはキ
ャパシタ(capacitors)などである。かつ,
SMDsはインダクタ(inductors),ジャン
パ(jumpers)またはこの分野で通常的な技術と
して知られた他の電子要素などである。
【0003】一般的に,SMDの電子要素はこの電子要
素を通じて一体に連結される二電導両段と,非電導中心
部分を有するセラミックまたはプラスチックまたはフィ
ルムパッケージ(package)内で支えられる。S
MDを基板に電気的に永久に接続させるために,これら
の電導両段は基板の表面に適当な間隔に設置されたパッ
ドに半田付けされる。この時,パッドの上には,各々リ
ードとパッドを電気的に接続させ,固定させるための半
田デポジットが形成される。半田デポジットはマスクメ
ッシュ(mesh)またはステンシル(stenci
l)によって基板のパッドの上に形成される。
素を通じて一体に連結される二電導両段と,非電導中心
部分を有するセラミックまたはプラスチックまたはフィ
ルムパッケージ(package)内で支えられる。S
MDを基板に電気的に永久に接続させるために,これら
の電導両段は基板の表面に適当な間隔に設置されたパッ
ドに半田付けされる。この時,パッドの上には,各々リ
ードとパッドを電気的に接続させ,固定させるための半
田デポジットが形成される。半田デポジットはマスクメ
ッシュ(mesh)またはステンシル(stenci
l)によって基板のパッドの上に形成される。
【0004】現在,印刷回路基板に実装される部品は多
様な形態に発展し,使用されている。特に,多数個のリ
ードを有するPlastic quad flat p
ack(PQFP)とquad flat packa
ges(QFP)等の半導体デバイスと50ピン以上の
コネクタが広く使用されている。このような半導体デバ
イスとコネクタはリードの数が多いため,リード間のピ
ッチが他の半導体デバイスやコネクタに比べて相対的に
狭く形成される。従って,半田工程の後,隣接するリー
ドまたはパッドの間が半田によって電気的に連結し,シ
ョートが発生することがある。実際に,リードのピッチ
が0.5mm以下である半導体デバイスまたはコネクタ
の半田工程が完了した後,発生する不良要因の中で,リ
ードまたはパッドの間が半田によって電気的に連結され
て発生する不良が,不良全体の10%から30%程度を
占めている。
様な形態に発展し,使用されている。特に,多数個のリ
ードを有するPlastic quad flat p
ack(PQFP)とquad flat packa
ges(QFP)等の半導体デバイスと50ピン以上の
コネクタが広く使用されている。このような半導体デバ
イスとコネクタはリードの数が多いため,リード間のピ
ッチが他の半導体デバイスやコネクタに比べて相対的に
狭く形成される。従って,半田工程の後,隣接するリー
ドまたはパッドの間が半田によって電気的に連結し,シ
ョートが発生することがある。実際に,リードのピッチ
が0.5mm以下である半導体デバイスまたはコネクタ
の半田工程が完了した後,発生する不良要因の中で,リ
ードまたはパッドの間が半田によって電気的に連結され
て発生する不良が,不良全体の10%から30%程度を
占めている。
【0005】
【発明が解決しようとする課題】本発明は,このような
問題点に鑑みてなされたもので,その目的とするところ
は,リードの間のピッチが相対的に狭い半導体デバイス
またはコネクタを基板に実装する際に,隣接するリード
またはパッドが半田によって短絡することを防止するこ
とができる新しい形態の印刷回路基板及びこの印刷回路
基板のスクリーンプリントのためのマスクを提供するこ
とである。
問題点に鑑みてなされたもので,その目的とするところ
は,リードの間のピッチが相対的に狭い半導体デバイス
またはコネクタを基板に実装する際に,隣接するリード
またはパッドが半田によって短絡することを防止するこ
とができる新しい形態の印刷回路基板及びこの印刷回路
基板のスクリーンプリントのためのマスクを提供するこ
とである。
【0006】
【課題を解決するための手段】前述した課題を達成する
ために本発明は,基板と,この基板の少なくとも一側面
の上に形成され電子装置のリードが実装され,予め決め
られた幅と長さを有する電導性パッドと,電子装置のリ
ードとパッドを電気的に接続させるためにパッドの上に
形成される半田デポジットを含み,半田デポジットはパ
ッド幅方向の両段の間を包むと同時にパッドの長さ方向
の一段から内側に一定した距離を包むように形成される
第1部分と,第1部分と相対するようにパッドの幅方向
の両段の間を包みながらパッドの長さ方向の他段から内
側に一定した距離を包むように形成される第2部分及
び,第1部分と第2部分を連結し,パッドの幅,第1部
分および第2部分の幅より相対的に小さい幅を有するよ
うに形成される第3部分を含むことを特徴とする印刷回
路基板である。
ために本発明は,基板と,この基板の少なくとも一側面
の上に形成され電子装置のリードが実装され,予め決め
られた幅と長さを有する電導性パッドと,電子装置のリ
ードとパッドを電気的に接続させるためにパッドの上に
形成される半田デポジットを含み,半田デポジットはパ
ッド幅方向の両段の間を包むと同時にパッドの長さ方向
の一段から内側に一定した距離を包むように形成される
第1部分と,第1部分と相対するようにパッドの幅方向
の両段の間を包みながらパッドの長さ方向の他段から内
側に一定した距離を包むように形成される第2部分及
び,第1部分と第2部分を連結し,パッドの幅,第1部
分および第2部分の幅より相対的に小さい幅を有するよ
うに形成される第3部分を含むことを特徴とする印刷回
路基板である。
【0007】ここで半田デポジットは第1部分と第3部
分の間がしだいに縮小されるように連結する第1傾斜部
と,第2部分と第3部分の間がしだいに縮小されるよう
に連結する第2傾斜部をさらに含む。
分の間がしだいに縮小されるように連結する第1傾斜部
と,第2部分と第3部分の間がしだいに縮小されるよう
に連結する第2傾斜部をさらに含む。
【0008】また,第3部分はパッドに接触する電子装
置のリードの長さと対応する長さを有するように形成す
る。
置のリードの長さと対応する長さを有するように形成す
る。
【0009】また,前述した課題を達成するために本発
明は,予め決められた幅と長さを有する電導性のパッド
が形成された印刷回路基板の上に電子装置を実装するた
めに,電子装置のリードと電導性パッドを電気的に接続
させる半田デポジットを電導性パッドの上に形成するた
めの印刷回路基板のスクリーンプリントのためのマスク
において,端がパッドの長さ方向の一段と対応し,パッ
ドの幅の両段と対応する幅を有するように形成される第
1開口と,第1開口と相対するようにパッドの長さ方向
の他段と対応し,パッドの幅の両段と対応するように形
成される第2開口及び,第1開口と第2開口の間で第1
開口と第2開口を連結し,パッドの幅,第1開口および
第2開口の幅より相対的に小さい幅を有するように形成
される第3開口を含むことを特徴とする印刷回路基板の
スクリーンプリントのためのマスクである。
明は,予め決められた幅と長さを有する電導性のパッド
が形成された印刷回路基板の上に電子装置を実装するた
めに,電子装置のリードと電導性パッドを電気的に接続
させる半田デポジットを電導性パッドの上に形成するた
めの印刷回路基板のスクリーンプリントのためのマスク
において,端がパッドの長さ方向の一段と対応し,パッ
ドの幅の両段と対応する幅を有するように形成される第
1開口と,第1開口と相対するようにパッドの長さ方向
の他段と対応し,パッドの幅の両段と対応するように形
成される第2開口及び,第1開口と第2開口の間で第1
開口と第2開口を連結し,パッドの幅,第1開口および
第2開口の幅より相対的に小さい幅を有するように形成
される第3開口を含むことを特徴とする印刷回路基板の
スクリーンプリントのためのマスクである。
【0010】このマスクは,第1開口と前記第3開口の
間がしだいに縮小されるように連結する第1傾斜部と,
第2開口と第3開口の間がしだいに縮小されるように連
結する第2傾斜部をさらに含む。
間がしだいに縮小されるように連結する第1傾斜部と,
第2開口と第3開口の間がしだいに縮小されるように連
結する第2傾斜部をさらに含む。
【0011】また,第1傾斜部と第2傾斜部はパッドの
幅の両段と縮小される方向に45度±3度の範囲で形成
される。
幅の両段と縮小される方向に45度±3度の範囲で形成
される。
【0012】このような本発明によれば,半導体デバイ
スまたはコネクタのリードが各々のパッドに実装された
時,半田デポジットがパッドの上で外れないようにする
ことができる。従って,相対的に数の多いリードを有す
る半導体デバイス或いはコネクタで,隣接したリード或
いはパッドが半田によって連結され発生する印刷回路基
板の不良を防止することができる。
スまたはコネクタのリードが各々のパッドに実装された
時,半田デポジットがパッドの上で外れないようにする
ことができる。従って,相対的に数の多いリードを有す
る半導体デバイス或いはコネクタで,隣接したリード或
いはパッドが半田によって連結され発生する印刷回路基
板の不良を防止することができる。
【0013】
【発明の実施の形態】以下,図面に基づいて,本発明の
実施の形態を詳細に説明する。図1は電子部品が実装さ
れた印刷回路基板の一例を示す斜視図である。図1を参
照すると,本発明の一実施の形態による印刷回路基板1
0は,多数個の半導体デバイス20a,20b,20
c,20d,20e,20f,20g,20hとコネク
タ30a,30b,30c,30d,30e,が設置さ
れる。半導体デバイス20a,20b,20c,20
d,20e,20f,20g,20hとコネクタ30
a,30b,30c,30d,30eは,一般的に挿入
方式或いは表面実装方式で基板12に結合される。ここ
では,本実施例で表面実装方式に使用される半導体デバ
イスとコネクタをその対象に説明する。勿論,これが本
発明の範囲を決めることはない。何故ならば,挿入方式
の半導体デバイス或いはコネクタもそれによる半田デポ
ジットが形成されるからである。
実施の形態を詳細に説明する。図1は電子部品が実装さ
れた印刷回路基板の一例を示す斜視図である。図1を参
照すると,本発明の一実施の形態による印刷回路基板1
0は,多数個の半導体デバイス20a,20b,20
c,20d,20e,20f,20g,20hとコネク
タ30a,30b,30c,30d,30e,が設置さ
れる。半導体デバイス20a,20b,20c,20
d,20e,20f,20g,20hとコネクタ30
a,30b,30c,30d,30eは,一般的に挿入
方式或いは表面実装方式で基板12に結合される。ここ
では,本実施例で表面実装方式に使用される半導体デバ
イスとコネクタをその対象に説明する。勿論,これが本
発明の範囲を決めることはない。何故ならば,挿入方式
の半導体デバイス或いはコネクタもそれによる半田デポ
ジットが形成されるからである。
【0014】表面実装方式に使用される半導体デバイス
或いはコネクタは,基板12の一面の上に装着される。
この時,表面実装方式による半導体デバイスとコネクタ
は各々のリード22が基板12の上に形成されたパッド
36,40の上に置かれる。図2で示したように,表面
実装方式に使用されるパッドには,Ball grid
array package(BGA)とMicro
−ball gridarray package(μ
BGA)等の半導体デバイスに使用されるボール型パッ
ド36と,PQEPとQFP等の半導体デバイスに使用
されるピン型パッド40がある。本実施例はピン型パッ
ド40の半田デポジット50を主要に扱う。
或いはコネクタは,基板12の一面の上に装着される。
この時,表面実装方式による半導体デバイスとコネクタ
は各々のリード22が基板12の上に形成されたパッド
36,40の上に置かれる。図2で示したように,表面
実装方式に使用されるパッドには,Ball grid
array package(BGA)とMicro
−ball gridarray package(μ
BGA)等の半導体デバイスに使用されるボール型パッ
ド36と,PQEPとQFP等の半導体デバイスに使用
されるピン型パッド40がある。本実施例はピン型パッ
ド40の半田デポジット50を主要に扱う。
【0015】図3或いは図5は本発明の好適な実施例に
よる印刷回路基板を説明するための図面である。
よる印刷回路基板を説明するための図面である。
【0016】図3或いは図5を参照すると,本発明の好
適な実施例による印刷回路基板は基板12,パッド4
0,半田デポジット50そして半導体デバイス70を含
む。基板12には,図示しなかったが,一定な目的を有
する電子システムを構成するための配線が形成される。
パッド40は配線と決められた規則によって連結され
る。
適な実施例による印刷回路基板は基板12,パッド4
0,半田デポジット50そして半導体デバイス70を含
む。基板12には,図示しなかったが,一定な目的を有
する電子システムを構成するための配線が形成される。
パッド40は配線と決められた規則によって連結され
る。
【0017】パッド40には基板12に電気的に結合さ
れ一定な機能を実行する半導体デバイス70或いはコネ
クタが結合される。半導体デバイス70はリード72が
パッド40の上に位置され基板12に結合される。リー
ド72は半田デポジット50によってパッド40に付着
される。パッド40は基板12の一側面或いは両側面の
上に形成され,半導体デバイス70のような電子装置の
リード72が実装され,予め決められた幅と長さを有
し,電導性である。半田デポジット50が半導体デバイ
ス70のリード72とパッド40を電気的に接続させる
ためにパッド40の上に形成される。
れ一定な機能を実行する半導体デバイス70或いはコネ
クタが結合される。半導体デバイス70はリード72が
パッド40の上に位置され基板12に結合される。リー
ド72は半田デポジット50によってパッド40に付着
される。パッド40は基板12の一側面或いは両側面の
上に形成され,半導体デバイス70のような電子装置の
リード72が実装され,予め決められた幅と長さを有
し,電導性である。半田デポジット50が半導体デバイ
ス70のリード72とパッド40を電気的に接続させる
ためにパッド40の上に形成される。
【0018】パッド40の上に形成される半田デポジッ
ト50は,要求された形状を有する定義された立体ウェ
ル(well)と定義された半田隙間(solder
gap)の中にある。この時,形成される前の半田は固
形半田(solid solder)でも半田ペースト
(solder paste)でもよい。
ト50は,要求された形状を有する定義された立体ウェ
ル(well)と定義された半田隙間(solder
gap)の中にある。この時,形成される前の半田は固
形半田(solid solder)でも半田ペースト
(solder paste)でもよい。
【0019】本実施例で半田デポジット50は“Ι”字
形を有するように形成される。より詳細に説明すると,
図3で示したように,半田デポジット50は,第1部分
52と第2部分54そして連結部分56を有する。
形を有するように形成される。より詳細に説明すると,
図3で示したように,半田デポジット50は,第1部分
52と第2部分54そして連結部分56を有する。
【0020】第1部分52は,パッド40の幅方向の両
段の間を包むと同時にパッド40の長さの方向の上段
(図3を基準)から内側に一定した距離を包むように形
成される。
段の間を包むと同時にパッド40の長さの方向の上段
(図3を基準)から内側に一定した距離を包むように形
成される。
【0021】第2部分54は第1部分52と相対するよ
うにパッド40の幅方向の両段の間を包みながらパッド
40の長さの方向の下段(図3を基準)から内側に一定
な距離を包むように形成される。
うにパッド40の幅方向の両段の間を包みながらパッド
40の長さの方向の下段(図3を基準)から内側に一定
な距離を包むように形成される。
【0022】即ち,半田デポジット50の第1部分52
と第2部分54は同一な幅W54を有し,この幅W54
はパッド40の幅W40と同一かもしくは若干小さく形
成される。
と第2部分54は同一な幅W54を有し,この幅W54
はパッド40の幅W40と同一かもしくは若干小さく形
成される。
【0023】連結部分56は第1部分52と第2部分5
4を連結し,パッド40の幅W40,第1部分52そし
て第2部分54の幅W54より相対的に小さい幅W56
を有するように形成される。即ち,半田デポジット50
の連結部分56はパッド40の上で半田が包まない部分
即ち,非塗布部分42が形成されるようにする。
4を連結し,パッド40の幅W40,第1部分52そし
て第2部分54の幅W54より相対的に小さい幅W56
を有するように形成される。即ち,半田デポジット50
の連結部分56はパッド40の上で半田が包まない部分
即ち,非塗布部分42が形成されるようにする。
【0024】半田デポジット50の長さL50は,第1
部分52の長さL52と第2部分54の長さL54そし
て連結部分の長さL56の和になる。そして,半田デポ
ジット50の長さL50はパッド40の長さL40と同
一かもしくは若干小さく形成される。
部分52の長さL52と第2部分54の長さL54そし
て連結部分の長さL56の和になる。そして,半田デポ
ジット50の長さL50はパッド40の長さL40と同
一かもしくは若干小さく形成される。
【0025】一方,本実施例では第1部分52と連結部
分56そして第2部分54と連結部分56の間に各々第
1傾斜部58と第2傾斜部60を形成する。第1及び第
2傾斜部58,60各々は第1部分52と連結部分56
そして第2部分54と連結部分56の間がだんだん縮小
されるようにする。
分56そして第2部分54と連結部分56の間に各々第
1傾斜部58と第2傾斜部60を形成する。第1及び第
2傾斜部58,60各々は第1部分52と連結部分56
そして第2部分54と連結部分56の間がだんだん縮小
されるようにする。
【0026】このような構成は,後に詳細に説明する
が,半田によってマスクが塞がることを防止するために
形成される。かつ,このような構成は連結部分56に置
かれる半導体デバイス70のリード72に半田が不足な
ことを補充するために,即ち,連結部分56と第1及び
第2部分52,54の間の接合不良を防止するために形
成される。
が,半田によってマスクが塞がることを防止するために
形成される。かつ,このような構成は連結部分56に置
かれる半導体デバイス70のリード72に半田が不足な
ことを補充するために,即ち,連結部分56と第1及び
第2部分52,54の間の接合不良を防止するために形
成される。
【0027】例えば,連結部分56と第1及び第2部分
52,54の間が直角に連結されている場合は,その間
で接合不良が発生することがおきるからである。第1傾
斜部58と第2傾斜部60の各傾斜角度θ58,θ60
は,後に詳細に説明する,マスクによって形成される角
度である。一方,本実施例で連結部分56の長さL5 6
は半導体デバイス70のリード72がパッド40に付着
される長さL72に対応するように形成する。
52,54の間が直角に連結されている場合は,その間
で接合不良が発生することがおきるからである。第1傾
斜部58と第2傾斜部60の各傾斜角度θ58,θ60
は,後に詳細に説明する,マスクによって形成される角
度である。一方,本実施例で連結部分56の長さL5 6
は半導体デバイス70のリード72がパッド40に付着
される長さL72に対応するように形成する。
【0028】このような本発明の好適な実施例に従う半
田デポジット50によると,図4及び図5で示したよう
に,半導体デバイス70が実装された後,即ち,半導体
デバイス70のリード72がパッド40に半田付けされ
た後にも,半田デポジット50の半田がパッド40の外
部に出ないので,安定で効果的な半田工程が実施でき
る。
田デポジット50によると,図4及び図5で示したよう
に,半導体デバイス70が実装された後,即ち,半導体
デバイス70のリード72がパッド40に半田付けされ
た後にも,半田デポジット50の半田がパッド40の外
部に出ないので,安定で効果的な半田工程が実施でき
る。
【0029】図6は本発明の好適な実施例による印刷回
路基板の製造方法の一例を示すダイアグラムである。
路基板の製造方法の一例を示すダイアグラムである。
【0030】現在大量生産される印刷回路基板で,要素
(components)と基板の間の連結形式は,リ
フローソルダリング(reflow solderin
g)或いはウェーブソルダリング(wave sold
ering)がほとんどである。この中で印刷回路基板
上の一部分をパッケージ(package)するため
に,一般的に使用される方法は,リフローソルダリング
の方法である。
(components)と基板の間の連結形式は,リ
フローソルダリング(reflow solderin
g)或いはウェーブソルダリング(wave sold
ering)がほとんどである。この中で印刷回路基板
上の一部分をパッケージ(package)するため
に,一般的に使用される方法は,リフローソルダリング
の方法である。
【0031】一般的なリフローソルダリングの方法で
は,まず,印刷回路基板(PCB)ローダで工程の対象
になる基板を,コンベヤ等の移送装置を通じて順次移送
されるようにする(S500)。この基板の上に半田デ
ポジットを形成するためのスリットが形成されたマスク
を利用してスクリーンプリント工程を進行する(S51
0)。次にチップ実装工程(S520),ICとコネク
タ実装(S530),リフローソルダリングの工程(S
540),肉眼検査(S550)そしてイン−サーキッ
トテスト工程(In−circuit test pr
ocess)(S560)等を順次進行して求める印刷
回路基板を製造する。工程はこの分野で既に広く知られ
た内容であるので詳細な説明は省略する。
は,まず,印刷回路基板(PCB)ローダで工程の対象
になる基板を,コンベヤ等の移送装置を通じて順次移送
されるようにする(S500)。この基板の上に半田デ
ポジットを形成するためのスリットが形成されたマスク
を利用してスクリーンプリント工程を進行する(S51
0)。次にチップ実装工程(S520),ICとコネク
タ実装(S530),リフローソルダリングの工程(S
540),肉眼検査(S550)そしてイン−サーキッ
トテスト工程(In−circuit test pr
ocess)(S560)等を順次進行して求める印刷
回路基板を製造する。工程はこの分野で既に広く知られ
た内容であるので詳細な説明は省略する。
【0032】このようなソルダリングの方法の中で,基
板の上に半田デポジットを形成する工程或いは装置は,
スクリーンプリント(screen printer)
或いはソルダリングペーストプリント(solderi
ng paste printer)と呼ばれるが,一
般的に各半田デポジットと対応するスリットを有するマ
スクを利用する。
板の上に半田デポジットを形成する工程或いは装置は,
スクリーンプリント(screen printer)
或いはソルダリングペーストプリント(solderi
ng paste printer)と呼ばれるが,一
般的に各半田デポジットと対応するスリットを有するマ
スクを利用する。
【0033】図7及び図8は図2の印刷回路基板に半田
デポジットを形成するための装置及び方法を説明するた
めの図面である。
デポジットを形成するための装置及び方法を説明するた
めの図面である。
【0034】図7及び図8を参照すると,基板12の上
に半田デポジットを形成するためのマスク100はスク
リーンプリント200の上部に位置される。即ち,マス
ク100は,基板12が移送される基板移送レール16
0の上部に位置するように,マスク支持台150とアダ
プタ152によって支持される。スクリーンプリント2
00はx,y,z軸の3方向に精密に移動可能な下部ユ
ニットとソルダリングペーストを接着(bondin
g)するためのユニットを具備する。下部ユニットには
基板12を支持するための基板ホルダー180が設置さ
れる。このようなスクリーンプリント200の構成は既
に使用されているので詳細な説明は省略する。
に半田デポジットを形成するためのマスク100はスク
リーンプリント200の上部に位置される。即ち,マス
ク100は,基板12が移送される基板移送レール16
0の上部に位置するように,マスク支持台150とアダ
プタ152によって支持される。スクリーンプリント2
00はx,y,z軸の3方向に精密に移動可能な下部ユ
ニットとソルダリングペーストを接着(bondin
g)するためのユニットを具備する。下部ユニットには
基板12を支持するための基板ホルダー180が設置さ
れる。このようなスクリーンプリント200の構成は既
に使用されているので詳細な説明は省略する。
【0035】前述したように,PCBローダから基板移
送レール160によって移送される基板12がスクリー
ンプリント200に至ると,スクリーンプリント200
の下部ユニットは上昇し,基板ホルダー180は基板1
2を保持する。下部ユニットは基板12が上部ユニット
に至るように移動させる。そして,マスク100上の半
田190をバー170が移動しながら基板12上に半田
デポジットを形成する。
送レール160によって移送される基板12がスクリー
ンプリント200に至ると,スクリーンプリント200
の下部ユニットは上昇し,基板ホルダー180は基板1
2を保持する。下部ユニットは基板12が上部ユニット
に至るように移動させる。そして,マスク100上の半
田190をバー170が移動しながら基板12上に半田
デポジットを形成する。
【0036】このようなスクリーンプリント工程が終わ
ると,前述したように,チップとICそしてコネクタが
実装されこれらを一定な温度で加熱するリフローソルダ
リングが実施される。そしてソルダリングの工程が完了
すると肉眼(visualinspection)で検
査した後に,イン−サーキットテストを通じて製品の信
頼性をチェックする。
ると,前述したように,チップとICそしてコネクタが
実装されこれらを一定な温度で加熱するリフローソルダ
リングが実施される。そしてソルダリングの工程が完了
すると肉眼(visualinspection)で検
査した後に,イン−サーキットテストを通じて製品の信
頼性をチェックする。
【0037】図9は図7で図3のような半田デポジット
を印刷回路基板のパッド上に形成するためのマスクのス
リットを拡大した平面図である。
を印刷回路基板のパッド上に形成するためのマスクのス
リットを拡大した平面図である。
【0038】図9を参照すると,本発明の好適な実施例
によるマスク100は図3で示した半田デポジット50
と対応するスリット120を有する。スリット120に
はパッド40の非塗布部分42が形成されるようにする
遮蔽部分130が形成される。
によるマスク100は図3で示した半田デポジット50
と対応するスリット120を有する。スリット120に
はパッド40の非塗布部分42が形成されるようにする
遮蔽部分130が形成される。
【0039】スリット120は半田デポジット50の各
部分と対応する第1開口102,第2開口104そして
連結開口106が形成される。かつ,半田デポジット5
0の第1及び第2傾斜部58,60と各々対応する第1
傾斜開口108と第2傾斜開口110が形成される。従
って,スリット120は全体的な形状である半田デポジ
ット50と対応する“Ι”字形を有するように形成され
る。
部分と対応する第1開口102,第2開口104そして
連結開口106が形成される。かつ,半田デポジット5
0の第1及び第2傾斜部58,60と各々対応する第1
傾斜開口108と第2傾斜開口110が形成される。従
って,スリット120は全体的な形状である半田デポジ
ット50と対応する“Ι”字形を有するように形成され
る。
【0040】スリット120の第1傾斜開口102と第
2傾斜開口104は,同一な幅W1 04を有し,この幅
W104は,図3で示したパッドのW40と同一かもし
くは若干小さく形成される。
2傾斜開口104は,同一な幅W1 04を有し,この幅
W104は,図3で示したパッドのW40と同一かもし
くは若干小さく形成される。
【0041】連結開口106は第1開口102そして第
2開口104を連結し,パッド40の幅W40,第1開
口102そして第2開口104の幅W104より相対的
に小さい幅W106を有するように形成される。即ち,
スリット120の連結開口106はパッド40の上で半
田が包まない部分即ち,非塗布部分42が形成されるよ
うにする遮蔽部分130を有する。
2開口104を連結し,パッド40の幅W40,第1開
口102そして第2開口104の幅W104より相対的
に小さい幅W106を有するように形成される。即ち,
スリット120の連結開口106はパッド40の上で半
田が包まない部分即ち,非塗布部分42が形成されるよ
うにする遮蔽部分130を有する。
【0042】スリット120の長さL120は第1開口
102の長さL102と第2開口104の長さL104
そして連結開口106の長さL106の和になる。そし
て,スリット120の長さL120はパッド40の長さ
L40と同一かもしくは少し小さく形成される。
102の長さL102と第2開口104の長さL104
そして連結開口106の長さL106の和になる。そし
て,スリット120の長さL120はパッド40の長さ
L40と同一かもしくは少し小さく形成される。
【0043】一方,本実施例では第1開口102と連結
開口106そして第2開口104と連結開口106の間
に各々第1傾斜開口108と第2傾斜開口110を形成
する。第1及び第2傾斜開口108,110各々は第1
開口102と連結開口106そして第2開口104と連
結開口106の間がだんだん縮小されるようにする。こ
のような構成は半田によってスリット120の第1開口
102と連結開口106そして第2開口104と連結開
口106の間が塞がることを防止するために形成され
る。
開口106そして第2開口104と連結開口106の間
に各々第1傾斜開口108と第2傾斜開口110を形成
する。第1及び第2傾斜開口108,110各々は第1
開口102と連結開口106そして第2開口104と連
結開口106の間がだんだん縮小されるようにする。こ
のような構成は半田によってスリット120の第1開口
102と連結開口106そして第2開口104と連結開
口106の間が塞がることを防止するために形成され
る。
【0044】一般的に半田デポジットを形成するために
使用される半田ペースト粒子の直径は50μmから10
0μm程度である。従って,スリット120の第1開口
102と連結開口106そして第2開口104と連結開
口106の間が直角に形成される場合,半田によってス
リット120の角が塞がるという問題点が発生する。第
1傾斜開口108と第2傾斜開口110の各傾斜角度θ
108,θ110は42度或いは48度を有するように
し,正しくは45度を有するようにする。この角は使用
される半田ペースト粒子の直径或いは作業条件等によっ
て適切に調節することができる。
使用される半田ペースト粒子の直径は50μmから10
0μm程度である。従って,スリット120の第1開口
102と連結開口106そして第2開口104と連結開
口106の間が直角に形成される場合,半田によってス
リット120の角が塞がるという問題点が発生する。第
1傾斜開口108と第2傾斜開口110の各傾斜角度θ
108,θ110は42度或いは48度を有するように
し,正しくは45度を有するようにする。この角は使用
される半田ペースト粒子の直径或いは作業条件等によっ
て適切に調節することができる。
【0045】以上,添付図面を参照しながら本発明にか
かる印刷回路基板及びこの印刷回路基板のスクリーンプ
リントのためのマスクの好適な実施形態について説明し
たが,本発明はかかる例に限定されない。当業者であれ
ば,特許請求の範囲に記載された技術的思想の範疇内に
おいて各種の変更例または修正例に想到し得ることは明
らかでありそれについても当然に本発明の技術的範囲に
属するものと了解される。
かる印刷回路基板及びこの印刷回路基板のスクリーンプ
リントのためのマスクの好適な実施形態について説明し
たが,本発明はかかる例に限定されない。当業者であれ
ば,特許請求の範囲に記載された技術的思想の範疇内に
おいて各種の変更例または修正例に想到し得ることは明
らかでありそれについても当然に本発明の技術的範囲に
属するものと了解される。
【0046】
【発明の効果】以上,詳細に説明したように本発明によ
れば,リードの間のピッチが相対的に狭い半導体デバイ
スまたはコネクタを基板に実装する際に,隣接するリー
ドまたはパッドが半田によって短絡することを防止する
ことができる新しい形態の印刷回路基板及びこの印刷回
路基板のスクリーンプリントのためのマスクを提供する
ことができる。
れば,リードの間のピッチが相対的に狭い半導体デバイ
スまたはコネクタを基板に実装する際に,隣接するリー
ドまたはパッドが半田によって短絡することを防止する
ことができる新しい形態の印刷回路基板及びこの印刷回
路基板のスクリーンプリントのためのマスクを提供する
ことができる。
【図1】 本発明の一実施の形態の電子部品が実装され
た印刷回路基板の一例を示す斜視図である。
た印刷回路基板の一例を示す斜視図である。
【図2】 本発明の一実施の形態による半田デポジット
が形成された基板の斜視図である。
が形成された基板の斜視図である。
【図3】 図2の基板で半田デポジットを詳細に説明す
るために一部のパッドを拡大した基板の平面図である。
るために一部のパッドを拡大した基板の平面図である。
【図4】 図3のパッドに表面実装部品の1種類である
半導体デバイスが実装された状態を説明するため基板の
平面図である。
半導体デバイスが実装された状態を説明するため基板の
平面図である。
【図5】 図4でライン5−5を切り取った断面図であ
る。
る。
【図6】 本発明の一実施の形態による印刷回路基板の
製造方法の一例を示すダイアグラムである。
製造方法の一例を示すダイアグラムである。
【図7】 図2の基板に半田デポジットを形成するため
のスクリーンプリントを概略的に説明するための図面で
ある。
のスクリーンプリントを概略的に説明するための図面で
ある。
【図8】 図2の基板に半田デポジットを形成するため
のスクリーンプリントを概略的に説明するための図面で
ある。
のスクリーンプリントを概略的に説明するための図面で
ある。
【図9】 図7で図3のような半田デポジットを基板の
パッドの上に形成するためのマスクスリットを拡大した
平面図である。
パッドの上に形成するためのマスクスリットを拡大した
平面図である。
10:印刷回路基板 12:基板 20a,20b,20c,20d,20e,20f,2
0g,20h,70:半導体デバイス 22:リード 30a,30b,30c,30d,30e:コネクタ 36,40:ピン型パッド 42:非塗布部分 50:半田デポジット 52:第1部分 54:第2部分 56:連結部分 58:第1傾斜部 60:第2傾斜部 70:半導体デバイス 72:リード 100:マスク 102:第1開口 104:第2開口 106:連結開口 108:第1傾斜開口 110:第2傾斜開口 120:スリット 130:遮蔽部分 150:マスク支持台 152:アダプタ 160:基板移送レール 170:バー 180:基板ホルダー 190:半田 200:スクリーンプリント
0g,20h,70:半導体デバイス 22:リード 30a,30b,30c,30d,30e:コネクタ 36,40:ピン型パッド 42:非塗布部分 50:半田デポジット 52:第1部分 54:第2部分 56:連結部分 58:第1傾斜部 60:第2傾斜部 70:半導体デバイス 72:リード 100:マスク 102:第1開口 104:第2開口 106:連結開口 108:第1傾斜開口 110:第2傾斜開口 120:スリット 130:遮蔽部分 150:マスク支持台 152:アダプタ 160:基板移送レール 170:バー 180:基板ホルダー 190:半田 200:スクリーンプリント
Claims (6)
- 【請求項1】 基板と,前記基板の少なくとも一側面の
上に形成され電子装置のリードが実装され,予め決めら
れた幅と長さを有する電導性パッド及び,前記電子装置
のリードと前記パッドを電気的に接続させるために前記
パッドの上に形成される半田デポジットを含み,前記半
田デポジットは前記パッド幅方向の両段の間を包むと同
時にパッドの長さ方向の一段から内側に一定した距離を
包むように形成される第1部分と,前記第1部分と相対
するように前記パッドの幅方向の両段の間を包みながら
前記パッドの長さ方向の他段から内側に一定した距離を
包むように形成される第2部分及び,前記第1部分と第
2部分を連結し,前記パッドの幅,前記第1部分および
前記第2部分の幅より相対的に小さい幅を有するように
形成される第3部分を含むことを特徴とする印刷回路基
板。 - 【請求項2】 前記半田デポジットは前記第1部分と前
記第3部分の間がしだいに縮小されるように連結する第
1傾斜部と,前記第2部分と第3部分の間がしだいに縮
小されるように連結する第2傾斜部をさらに含むことを
特徴とする請求項1に記載の印刷回路基板。 - 【請求項3】 前記第3部分は前記パッドに接触する前
記電子装置のリードの長さと対応する長さを有するよう
に形成されることを特徴とする請求項1または2に記載
の印刷回路基板。 - 【請求項4】 予め決められた幅と長さを有する電導性
のパッドが形成された印刷回路基板の上に電子装置を実
装するために,前記電子装置のリードと前記電導性パッ
ドを電気的に接続させる半田デポジットを前記電導性パ
ッドの上に形成するための印刷回路基板のスクリーンプ
リントのためのマスクにおいて,端が前記パッドの長さ
方向の一段と対応し,前記パッドの幅の両段と対応する
幅を有するように形成される第1開口と,前記第1開口
と相対するように前記パッドの長さ方向の他段と対応
し,前記パッドの幅の両段と対応するように形成される
第2開口及び,前記第1開口と第2開口の間で前記第1
開口と第2開口を連結し,前記パッドの幅,前記第1開
口および第2開口の幅より相対的に小さい幅を有するよ
うに形成される第3開口を含むことを特徴とする印刷回
路基板のスクリーンプリントのためのマスク。 - 【請求項5】 前記第1開口と前記第3開口の間がしだ
いに縮小されるように連結する第1傾斜部と,前記第2
開口と第3開口の間がしだいに縮小されるように連結す
る第2傾斜部をさらに含むことを特徴とする請求項4に
記載の印刷回路基板のスクリーンプリントのためのマス
ク。 - 【請求項6】 前記第1傾斜部と第2傾斜部は前記パッ
ドの幅の両段と縮小される方向に45度±3度の範囲で
形成されることを特徴とする請求項5に記載の印刷回路
基板のスクリーンプリントのためのマスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1999P32571 | 1999-08-09 | ||
KR1019990032571A KR20010017187A (ko) | 1999-08-09 | 1999-08-09 | 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001102732A true JP2001102732A (ja) | 2001-04-13 |
Family
ID=19606579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000241059A Pending JP2001102732A (ja) | 1999-08-09 | 2000-08-09 | 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク |
Country Status (5)
Country | Link |
---|---|
US (1) | US6479755B1 (ja) |
JP (1) | JP2001102732A (ja) |
KR (1) | KR20010017187A (ja) |
CN (1) | CN1179612C (ja) |
TW (1) | TWM292873U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003092345A1 (en) * | 2002-04-24 | 2003-11-06 | Honeywell International Inc. | Modified aperture for surface mount technology (smt) screen printing |
JP2008205340A (ja) * | 2007-02-22 | 2008-09-04 | Nitto Denko Corp | 配線回路基板の製造方法 |
US8105644B2 (en) | 2007-03-08 | 2012-01-31 | Nitto Denko Corporation | Manufacturing method of printed circuit board |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167375B2 (en) * | 2004-01-16 | 2007-01-23 | Motorola, Inc. | Populated printed wiring board and method of manufacture |
CN100402285C (zh) * | 2005-09-08 | 2008-07-16 | 东莞市凯格精密机械有限公司 | 全自动视觉印刷机的位置调节平台 |
CN100416581C (zh) * | 2006-04-13 | 2008-09-03 | 华为技术有限公司 | Fanout设计中自动调整线宽的方法及装置 |
CN101578007B (zh) * | 2008-05-08 | 2012-05-30 | 鸿富锦精密工业(深圳)有限公司 | 焊盘及其应用的电路板 |
CN101925262A (zh) * | 2010-08-02 | 2010-12-22 | 深圳和而泰智能控制股份有限公司 | 钢网及印刷电路板 |
US8589609B2 (en) * | 2010-10-20 | 2013-11-19 | International Business Machines Corporation | Cabling between rack drawers using proximity connectors and wiring filter masks |
CN102281706B (zh) * | 2011-05-31 | 2014-05-07 | 昆山元崧电子科技有限公司 | 防锡珠印刷模板开孔结构 |
TW201313489A (zh) * | 2011-09-16 | 2013-04-01 | Askey Technology Jiangsu Ltd | 佈錫於印刷電路板用的網板 |
CN103152978A (zh) * | 2013-02-05 | 2013-06-12 | 上海华勤通讯技术有限公司 | 焊盘、电路板及电路板的制造方法 |
USD769833S1 (en) | 2014-08-29 | 2016-10-25 | Apple Inc. | Component for electronic device |
WO2024049999A1 (en) * | 2022-08-31 | 2024-03-07 | Kollmorgen Corporation | Extended pad area to prevent printed circuit board damage |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1627762B2 (de) * | 1966-09-17 | 1972-11-23 | Nippon Electric Co. Ltd., Tokio | Verfahren zur Herstellung einer Halbleitervorrichtung |
DE2044494B2 (de) * | 1970-09-08 | 1972-01-13 | Siemens AG, 1000 Berlin u 8000 München | Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik |
US3823469A (en) * | 1971-04-28 | 1974-07-16 | Rca Corp | High heat dissipation solder-reflow flip chip transistor |
GB1416671A (en) * | 1973-02-14 | 1975-12-03 | Siemens Ag | Layer circuits |
JPS5724775U (ja) * | 1980-07-17 | 1982-02-08 | ||
US4645114A (en) | 1985-06-17 | 1987-02-24 | Northern Telecom Limited | Shaped solder pad for surface mounting electronic devices and a surface mounting position incorporating such shaped pads |
JPS63169793A (ja) | 1987-01-07 | 1988-07-13 | 株式会社村田製作所 | プリント基板へのチツプ部品の取付構造 |
JPS63302595A (ja) * | 1987-06-02 | 1988-12-09 | Murata Mfg Co Ltd | チップ部品の取付構造 |
US4893216A (en) * | 1988-08-09 | 1990-01-09 | Northern Telecom Limited | Circuit board and method of soldering |
US5446244A (en) | 1990-07-19 | 1995-08-29 | Toyo Communication Equipment Co., Ltd. | Printed wiring pattern |
US5303122A (en) | 1991-10-31 | 1994-04-12 | Ford Motor Company | Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted |
JPH0677632A (ja) | 1992-02-24 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 回路基板 |
JPH06224530A (ja) | 1993-01-27 | 1994-08-12 | Nikon Corp | プリント配線基板 |
GB9302228D0 (en) * | 1993-02-05 | 1993-03-24 | Ncr Int Inc | Method of forming discrete solder portions on respective contact pads of a printed circuit board |
US5307980A (en) | 1993-02-10 | 1994-05-03 | Ford Motor Company | Solder pad configuration for wave soldering |
GB9304967D0 (en) | 1993-03-11 | 1993-04-28 | Ncr Int Inc | Printed circuit board for surface mounted electrical components |
KR940023325A (ko) * | 1993-03-11 | 1994-10-22 | 토모마쯔 켕고 | 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판 |
US5453581A (en) | 1993-08-30 | 1995-09-26 | Motorola, Inc. | Pad arrangement for surface mount components |
US5511306A (en) | 1994-04-05 | 1996-04-30 | Compaq Computer Corporation | Masking of circuit board vias to reduce heat-induced board and chip carrier package warp during wavesolder process |
US5468920A (en) | 1994-07-22 | 1995-11-21 | Apple Computer, Inc. | Printed circuit board having raised conductor pads |
US5567648A (en) * | 1994-08-29 | 1996-10-22 | Motorola, Inc. | Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs |
US5892290A (en) | 1995-10-28 | 1999-04-06 | Institute Of Microelectronics | Highly reliable and planar ball grid array package |
US5875102A (en) | 1995-12-20 | 1999-02-23 | Intel Corporation | Eclipse via in pad structure |
US5825628A (en) | 1996-10-03 | 1998-10-20 | International Business Machines Corporation | Electronic package with enhanced pad design |
US5866949A (en) | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
US5867367A (en) | 1997-12-04 | 1999-02-02 | Intel Corporation | Quad flat pack integrated circuit package |
US6259608B1 (en) * | 1999-04-05 | 2001-07-10 | Delphi Technologies, Inc. | Conductor pattern for surface mount devices and method therefor |
US6292372B1 (en) * | 1999-07-15 | 2001-09-18 | Lucent Technologies, Inc. | Solder thieving pad for wave soldered through-hole components |
-
1999
- 1999-08-09 KR KR1019990032571A patent/KR20010017187A/ko not_active Application Discontinuation
-
2000
- 2000-08-03 CN CNB001209388A patent/CN1179612C/zh not_active Expired - Fee Related
- 2000-08-03 TW TW094220788U patent/TWM292873U/zh not_active IP Right Cessation
- 2000-08-09 US US09/635,490 patent/US6479755B1/en not_active Expired - Lifetime
- 2000-08-09 JP JP2000241059A patent/JP2001102732A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003092345A1 (en) * | 2002-04-24 | 2003-11-06 | Honeywell International Inc. | Modified aperture for surface mount technology (smt) screen printing |
JP2008205340A (ja) * | 2007-02-22 | 2008-09-04 | Nitto Denko Corp | 配線回路基板の製造方法 |
US8105644B2 (en) | 2007-03-08 | 2012-01-31 | Nitto Denko Corporation | Manufacturing method of printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
CN1283954A (zh) | 2001-02-14 |
TWM292873U (en) | 2006-06-21 |
CN1179612C (zh) | 2004-12-08 |
KR20010017187A (ko) | 2001-03-05 |
US6479755B1 (en) | 2002-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8338715B2 (en) | PCB with soldering pad projections forming fillet solder joints and method of production thereof | |
US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
JP2001102732A (ja) | 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク | |
JP3063709B2 (ja) | 電子部品の実装構造、搭載用基板および電子部品の搭載方法 | |
JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
JP2643074B2 (ja) | 電気的接続構造 | |
JPS62296495A (ja) | 部品を制御回路上の表面のはんだパツドに取付ける方法 | |
JP2003249746A (ja) | プリント基板 | |
JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
JP2000151056A (ja) | パッケージ | |
JPS60201692A (ja) | 配線回路装置 | |
US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
JPH04306898A (ja) | プリント配線板 | |
US8270179B2 (en) | Printed circuit board and method for mounting electronic components | |
JP3893687B2 (ja) | 表面実装型部品の実装構造および実装方法 | |
JP2000164772A (ja) | エリアアレイパッケージic用の補助プリント配線板、icのテスト方法およびプリント配線板の修復方法 | |
JPH0815717A (ja) | 液晶表示装置 | |
JPH0878471A (ja) | 半導体パッケ−ジ | |
JPH11145606A (ja) | 電子部品の実装方法及びその回路基板 | |
JPH0322496A (ja) | プリント配線板 | |
JPS63168078A (ja) | プリント配線板 | |
JPH11307564A (ja) | 半導体装置 | |
JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
JPH0637434A (ja) | Pga型部品の面実装用印刷配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |