JPH11307564A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11307564A JPH11307564A JP10111695A JP11169598A JPH11307564A JP H11307564 A JPH11307564 A JP H11307564A JP 10111695 A JP10111695 A JP 10111695A JP 11169598 A JP11169598 A JP 11169598A JP H11307564 A JPH11307564 A JP H11307564A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- circuit board
- printed circuit
- stress concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 従来の半導体装置では、半田ボールを矩形に
配置しており、半導体装置の熱膨張時の応力が、半導体
装置の角の部分にある半田ボールの実装に集中してしま
うので、半田ボールの実装が損傷したり、破壊されるお
それがある。 【解決手段】 半導体装置の複数の電極に対応した、複
数個の半田ボールを円弧状に配置し、応力の分散を図
る。
配置しており、半導体装置の熱膨張時の応力が、半導体
装置の角の部分にある半田ボールの実装に集中してしま
うので、半田ボールの実装が損傷したり、破壊されるお
それがある。 【解決手段】 半導体装置の複数の電極に対応した、複
数個の半田ボールを円弧状に配置し、応力の分散を図
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に係
わり、特に、半導体装置の半田ボールやパッドの実装技
術に関する。
わり、特に、半導体装置の半田ボールやパッドの実装技
術に関する。
【０００２】
【従来の技術】近年、電子機器においては、半導体装置
の高密度実装が要求されている。高密度実装が実現でき
る半導体装置の一つとして、ＢＧＡ（ボールグリッドア
レイ）型の半導体装置が広く用いられている。図６を参
照して、ＢＧＡ型の半導体装置について説明する。図６
（ａ）は従来のＢＧＡ型の半導体装置を、半田ボールを
備えた面から見た図である。６０１は後述する半導体チ
ップや図示しない回路などからなる半導体装置である。
このＢＧＡ型の半導体装置は回路基板と、この回路基板
の第一の面に実装された半導体チップ６０２と、この回
路基板の同じ面に設けられたパッドに半田付けされた複
数の半田ボール６０３とを備えている。第一の面に実装
された半導体チップは、保護のために樹脂パッケージに
より覆われる。このような構成を持つＢＧＡ型の半導体
パッケージは、電極を回路基板の面上に広く配置するこ
とができ、高密度実装を可能とする。図６（ｂ）は図６
（ａ）中のＣ―Ｃ’線に沿って矢印方向に見た断面図で
ある。６０４は半田ボールである。６０５は半田ボール
と接合するパッドである。６０６は半導体チップであ
り、先に述べた半導体チップ６０２と同じ物である。
の高密度実装が要求されている。高密度実装が実現でき
る半導体装置の一つとして、ＢＧＡ（ボールグリッドア
レイ）型の半導体装置が広く用いられている。図６を参
照して、ＢＧＡ型の半導体装置について説明する。図６
（ａ）は従来のＢＧＡ型の半導体装置を、半田ボールを
備えた面から見た図である。６０１は後述する半導体チ
ップや図示しない回路などからなる半導体装置である。
このＢＧＡ型の半導体装置は回路基板と、この回路基板
の第一の面に実装された半導体チップ６０２と、この回
路基板の同じ面に設けられたパッドに半田付けされた複
数の半田ボール６０３とを備えている。第一の面に実装
された半導体チップは、保護のために樹脂パッケージに
より覆われる。このような構成を持つＢＧＡ型の半導体
パッケージは、電極を回路基板の面上に広く配置するこ
とができ、高密度実装を可能とする。図６（ｂ）は図６
（ａ）中のＣ―Ｃ’線に沿って矢印方向に見た断面図で
ある。６０４は半田ボールである。６０５は半田ボール
と接合するパッドである。６０６は半導体チップであ
り、先に述べた半導体チップ６０２と同じ物である。
【０００３】ＢＧＡ型の半導体装置の他に、ＢＧＡ型の
半導体装置が用いられる以前から普及していたＱＦＰ
（クワッドフラットパック）型の半導体装置がある。こ
のＱＦＰ型の半導体装置は、樹脂パッケージの側縁から
導出した多数のリード端子を有している。ＢＧＡ型の半
導体装置はＱＦＰ型の半導体装置と比べて、電極間隔を
広く設定できるとともに、高密度実装が可能となる、と
いった利点がある。
半導体装置が用いられる以前から普及していたＱＦＰ
（クワッドフラットパック）型の半導体装置がある。こ
のＱＦＰ型の半導体装置は、樹脂パッケージの側縁から
導出した多数のリード端子を有している。ＢＧＡ型の半
導体装置はＱＦＰ型の半導体装置と比べて、電極間隔を
広く設定できるとともに、高密度実装が可能となる、と
いった利点がある。
【０００４】このような半導体装置をプリント回路基板
に実装するには、リフローはんだ付けが行われる。ま
ず、プリント回路基板のパッド上に半田ペーストを塗布
する。次に、半導体装置の半田ボールが、プリント回路
基板上の所定の位置にあるパッドに接触するように半導
体装置を載置する。続いてリフロー炉に収容し、半導体
装置とプリント回路基板を加熱して、前記半田ペースト
を溶かす。溶けた半田ペーストにより半田ボールとパッ
ドを接合することで、半導体装置はプリント回路基板に
実装される。
に実装するには、リフローはんだ付けが行われる。ま
ず、プリント回路基板のパッド上に半田ペーストを塗布
する。次に、半導体装置の半田ボールが、プリント回路
基板上の所定の位置にあるパッドに接触するように半導
体装置を載置する。続いてリフロー炉に収容し、半導体
装置とプリント回路基板を加熱して、前記半田ペースト
を溶かす。溶けた半田ペーストにより半田ボールとパッ
ドを接合することで、半導体装置はプリント回路基板に
実装される。
【０００５】実装された半導体装置は電流を流して使用
すると発熱する。この発熱による温度上昇で、半導体装
置やプリント回路基板は膨張する。膨張の度合いは、半
導体装置やプリント回路基板、それぞれの材質の線膨張
係数による。半導体装置の回路基板に用いられる耐熱性
樹脂や、ポリイミド、セラミックなどの線膨張係数と、
プリント回路基板に用いられるガラスエポキシなどの線
膨張係数は異なる。このように線膨張係数が異なる場
合、その差が応力として装置、特に半田ボールの部分に
かかる。
すると発熱する。この発熱による温度上昇で、半導体装
置やプリント回路基板は膨張する。膨張の度合いは、半
導体装置やプリント回路基板、それぞれの材質の線膨張
係数による。半導体装置の回路基板に用いられる耐熱性
樹脂や、ポリイミド、セラミックなどの線膨張係数と、
プリント回路基板に用いられるガラスエポキシなどの線
膨張係数は異なる。このように線膨張係数が異なる場
合、その差が応力として装置、特に半田ボールの部分に
かかる。
【０００６】また、導通テストのために半導体装置が実
装されたプリント回路基板を導通テスト装置へ脱着させ
たりする場合や、製品製造時にプリント回路基板を取り
付ける場合に、プリント回路基板を反った状態にするこ
とが頻繁におこる。このような外部からの力は半田部の
応力集中を伴う。
装されたプリント回路基板を導通テスト装置へ脱着させ
たりする場合や、製品製造時にプリント回路基板を取り
付ける場合に、プリント回路基板を反った状態にするこ
とが頻繁におこる。このような外部からの力は半田部の
応力集中を伴う。
【０００７】従来の半導体装置における応力集中につい
て図７を参照して以下の通り説明する。従来のＢＧＡ型
半導体装置の場合、半田ボールは正方形などの矩形に配
置されていた。図７に、半導体装置での応力集中による
半田ボールの破壊の様子を示す。半田ボールを従来のよ
うに矩形に配置すると、４つの角の部分に応力が集中
し、図７に示すような半田ボールの損傷や、破壊がおこ
ることもある。
て図７を参照して以下の通り説明する。従来のＢＧＡ型
半導体装置の場合、半田ボールは正方形などの矩形に配
置されていた。図７に、半導体装置での応力集中による
半田ボールの破壊の様子を示す。半田ボールを従来のよ
うに矩形に配置すると、４つの角の部分に応力が集中
し、図７に示すような半田ボールの損傷や、破壊がおこ
ることもある。
【０００８】このような問題は、半導体装置をプリント
回路基板に実装する際に他の手段を用いても生じる。例
えばＰＧＡ（ピングリッドアレイ）型の半導体装置の場
合はピンと、プリント回路基板上のソケットを用いて実
装するが、やはりピンの配置が矩形である場合は、４つ
の角の部分に応力が集中してしまう。
回路基板に実装する際に他の手段を用いても生じる。例
えばＰＧＡ（ピングリッドアレイ）型の半導体装置の場
合はピンと、プリント回路基板上のソケットを用いて実
装するが、やはりピンの配置が矩形である場合は、４つ
の角の部分に応力が集中してしまう。
【０００９】
【発明が解決しようとする課題】従来のＢＧＡ型の半導
体装置は、実装された半導体装置の発熱や、実装時など
のプリント回路基板の反りなどにより、角の部分の半田
ボールに応力が集中しやすく、半田ボールが損傷した
り、破壊されたりする、という問題があった。また、こ
のような応力集中の問題は、半田ボール以外の実装手段
を用いる半導体装置一般にもあてはまるものである。
体装置は、実装された半導体装置の発熱や、実装時など
のプリント回路基板の反りなどにより、角の部分の半田
ボールに応力が集中しやすく、半田ボールが損傷した
り、破壊されたりする、という問題があった。また、こ
のような応力集中の問題は、半田ボール以外の実装手段
を用いる半導体装置一般にもあてはまるものである。
【００１０】そこで、本発明は上記の問題を解決するた
めになされたものであり、応力集中を抑え、プリント回
路基板への機械的、電気的な接続の信頼性が高い半導体
装置を提供することを目的とする。
めになされたものであり、応力集中を抑え、プリント回
路基板への機械的、電気的な接続の信頼性が高い半導体
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明は、半導体チッ
プと、複数個の電極を具備した半導体装置であって、前
記複数個の電極に対応した、基板に実装するための複数
個の実装手段を具備し、この実装手段は半導体装置上に
円弧状に配置されていることを特徴とする。このような
構成によれば、機械的、電気的な接続の信頼性が高い半
導体装置を提供することが可能となる。
プと、複数個の電極を具備した半導体装置であって、前
記複数個の電極に対応した、基板に実装するための複数
個の実装手段を具備し、この実装手段は半導体装置上に
円弧状に配置されていることを特徴とする。このような
構成によれば、機械的、電気的な接続の信頼性が高い半
導体装置を提供することが可能となる。
【００１２】
【発明の実施の形態】以下、図１、図２を参照してこの
発明の第一の実施形態を説明する。図１（ａ）は本発明
の実施形態の半田ボール配置を示す図である。１０１は
後述する半導体チップや図示しない回路などからなる半
導体装置である。半導体装置１０１は回路基板と、この
回路基板の第一の面に実装された半導体チップ１０２
と、この回路基板の同じ面に設けられたパッドに半田付
けされた複数の半田ボール１０３とを備えている。半田
ボール１０３は図に示すように、半導体チップ１０２を
中心として略円形を描くように配置される。従来技術の
ように角になる部分がないので、応力集中を防ぐことが
できる。この配置で、半田ボールの間隔を等間隔にすれ
ば、さらに特定の半田ボールに対する応力集中を防ぐこ
とができる。第一の面に実装された半導体チップは、保
護のために樹脂パッケージにより覆われる。図１（ｂ）
は図１（ａ）中のＡ―Ａ’線に沿って矢印方向に見た断
面図である。１０４は半田ボールである。１０５は半田
ボールと接合するパッドである。１０６は半導体チップ
であり、先に述べた半導体チップ１０２と同じ物であ
る。
発明の第一の実施形態を説明する。図１（ａ）は本発明
の実施形態の半田ボール配置を示す図である。１０１は
後述する半導体チップや図示しない回路などからなる半
導体装置である。半導体装置１０１は回路基板と、この
回路基板の第一の面に実装された半導体チップ１０２
と、この回路基板の同じ面に設けられたパッドに半田付
けされた複数の半田ボール１０３とを備えている。半田
ボール１０３は図に示すように、半導体チップ１０２を
中心として略円形を描くように配置される。従来技術の
ように角になる部分がないので、応力集中を防ぐことが
できる。この配置で、半田ボールの間隔を等間隔にすれ
ば、さらに特定の半田ボールに対する応力集中を防ぐこ
とができる。第一の面に実装された半導体チップは、保
護のために樹脂パッケージにより覆われる。図１（ｂ）
は図１（ａ）中のＡ―Ａ’線に沿って矢印方向に見た断
面図である。１０４は半田ボールである。１０５は半田
ボールと接合するパッドである。１０６は半導体チップ
であり、先に述べた半導体チップ１０２と同じ物であ
る。
【００１３】図２はプリント回路基板に半導体装置を実
装した状態を示す断面図である。２０１は半導体装置で
あり、半導体チップ２０５と、図示しない回路などから
なる。２０２は半田ボールであり、半導体装置２０１の
パッド２０３と後述するプリント回路基板２０４に具備
されたパッド２０３とをはんだ付けする。２０４はプリ
ント回路基板である。絶縁材からなり、基板上には銅箔
などで図示しない導電パターンが形成される。プリント
回路基板２０４上のパッド２０３の配置は、装着する半
導体装置２０１の半田ボール２０２に対応して行われ
る。なお、本実施形態においては、接合方法などは従来
技術を流用することができる。
装した状態を示す断面図である。２０１は半導体装置で
あり、半導体チップ２０５と、図示しない回路などから
なる。２０２は半田ボールであり、半導体装置２０１の
パッド２０３と後述するプリント回路基板２０４に具備
されたパッド２０３とをはんだ付けする。２０４はプリ
ント回路基板である。絶縁材からなり、基板上には銅箔
などで図示しない導電パターンが形成される。プリント
回路基板２０４上のパッド２０３の配置は、装着する半
導体装置２０１の半田ボール２０２に対応して行われ
る。なお、本実施形態においては、接合方法などは従来
技術を流用することができる。
【００１４】本実施形態では、図１（ａ）に示すよう
に、半導体装置１０１の四隅の部分にスペースができる
が、更なる高密度実装を望む場合はこの部分に円弧を描
くように半田ボールを配置することも可能である。
に、半導体装置１０１の四隅の部分にスペースができる
が、更なる高密度実装を望む場合はこの部分に円弧を描
くように半田ボールを配置することも可能である。
【００１５】本発明の第二の実施形態について図３を参
照して以下の通り説明する。図３は本発明の第二の実施
形態の半導体装置を半田ボールを備えた面から見た図で
ある。３０１は半導体装置である。３０２は半導体チッ
プである。３０３は半田ボールである。いずれも第一の
実施形態と同様の機能を果たす。本実施形態において
は、半田ボール３０３の配置が、最外周の略円形の配置
を除いて、 その内側の半田ボールの配置を従来技術と同
様に矩形にしている。
照して以下の通り説明する。図３は本発明の第二の実施
形態の半導体装置を半田ボールを備えた面から見た図で
ある。３０１は半導体装置である。３０２は半導体チッ
プである。３０３は半田ボールである。いずれも第一の
実施形態と同様の機能を果たす。本実施形態において
は、半田ボール３０３の配置が、最外周の略円形の配置
を除いて、 その内側の半田ボールの配置を従来技術と同
様に矩形にしている。
【００１６】本発明の第三の実施形態について図４を参
照して以下の通り説明する。図４は、本発明の第三の実
施形態の半導体装置を半田ボールを備えた面から見た図
である。４０１は半導体装置である。４０２は半導体チ
ップである。本実施形態においては、半導体装置４０１
や、半導体チップ４０２は略長方形となっている。４０
３は半田ボールである。特に言及しない限り、いずれも
第一の実施形態と同様の機能を果たす。本実施形態にお
いては、半導体装置４０１や半導体チップ４０２の形が
略長方形なので、半田ボールの配置を略楕円形としてい
る。これまで述べた実施形態と同様に、半田ボールに対
する応力集中を防ぐことができる。このように、半導体
装置の形状が変わっても、半田ボールを円弧状に配置す
ることで応力集中を防ぐことができる。
照して以下の通り説明する。図４は、本発明の第三の実
施形態の半導体装置を半田ボールを備えた面から見た図
である。４０１は半導体装置である。４０２は半導体チ
ップである。本実施形態においては、半導体装置４０１
や、半導体チップ４０２は略長方形となっている。４０
３は半田ボールである。特に言及しない限り、いずれも
第一の実施形態と同様の機能を果たす。本実施形態にお
いては、半導体装置４０１や半導体チップ４０２の形が
略長方形なので、半田ボールの配置を略楕円形としてい
る。これまで述べた実施形態と同様に、半田ボールに対
する応力集中を防ぐことができる。このように、半導体
装置の形状が変わっても、半田ボールを円弧状に配置す
ることで応力集中を防ぐことができる。
【００１７】本発明の第四の実施形態として、ＢＧＡ型
半導体装置以外の、例えばＰＧＡ型半導体装置などの複
数の実装手段を具備した半導体装置について、図５を参
照して以下の通り説明する。図５（ａ）は本発明の第四
の実施形態の半導体装置をピンを備えた面から見た図で
ある。５０１は半導体装置である。５０２は半導体チッ
プである。５０３は半導体装置の実装手段である、ピン
である。また、図５（ｂ）は図５（ａ）のＢ―Ｂ’線に
沿って、矢印方向から見た断面図である。５０４はピン
である。実装時には配線板上のソケットに差し込まれ
る。５０５はパッドである。５０６は半導体チップであ
る。特に言及しない限り、いずれも第一の実施形態と同
様の機能を果たす。他の実施形態における半田ボールと
同様に、ピン５０３を円弧を描くように配置すること
で、応力集中を防ぐことができる。このように、異なる
実装手段でも、その実装手段を円弧状に配置すること
で、特定の実装手段に応力が集中することを防ぐことが
できる。
半導体装置以外の、例えばＰＧＡ型半導体装置などの複
数の実装手段を具備した半導体装置について、図５を参
照して以下の通り説明する。図５（ａ）は本発明の第四
の実施形態の半導体装置をピンを備えた面から見た図で
ある。５０１は半導体装置である。５０２は半導体チッ
プである。５０３は半導体装置の実装手段である、ピン
である。また、図５（ｂ）は図５（ａ）のＢ―Ｂ’線に
沿って、矢印方向から見た断面図である。５０４はピン
である。実装時には配線板上のソケットに差し込まれ
る。５０５はパッドである。５０６は半導体チップであ
る。特に言及しない限り、いずれも第一の実施形態と同
様の機能を果たす。他の実施形態における半田ボールと
同様に、ピン５０３を円弧を描くように配置すること
で、応力集中を防ぐことができる。このように、異なる
実装手段でも、その実装手段を円弧状に配置すること
で、特定の実装手段に応力が集中することを防ぐことが
できる。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、プリント回路基板への機械的、電気的な接続の信頼
性が高い半導体装置を提供することができる。
ば、プリント回路基板への機械的、電気的な接続の信頼
性が高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に配置した
状態を示す図。
プと、半田ボールを該半導体装置の第一の面に配置した
状態を示す図。
【図２】本発明の第一の実施形態に係わる、半導体装置
をプリント回路基板に実装したときの断面図。
をプリント回路基板に実装したときの断面図。
【図３】本発明の第二の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に、最外周
の分を円弧状に配置した状態を示す図。
プと、半田ボールを該半導体装置の第一の面に、最外周
の分を円弧状に配置した状態を示す図。
【図４】本発明の第三の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に、略楕円
状に配置した状態を示す図。
プと、半田ボールを該半導体装置の第一の面に、略楕円
状に配置した状態を示す図。
【図５】本発明の第四の実施形態に係わる、半導体チッ
プと、ピンを該半導体装置の第一の面に配置した状態を
示す図。
プと、ピンを該半導体装置の第一の面に配置した状態を
示す図。
【図６】従来のＢＧＡ型半導体装置と、その半田ボール
配置を示す図。
配置を示す図。
【図７】従来の半導体装置における、応力集中による半
田ボールの破壊を示す断面図。
田ボールの破壊を示す断面図。
１０１…半導体装置、１０２…半導体チップ、１０３…
半田ボール、１０４…半田ボール、１０５…パッド、１
０６…半導体チップ、２０１…半導体装置、２０２…半
田ボール、２０３…パッド、２０４…プリント回路基
板、２０５…半導体チップ、３０１…半導体装置、３０
２…半導体チップ、３０３…半田ボール、４０１…半導
体装置、４０２…半導体チップ、４０３…半田ボール、
５０１…半導体装置、５０２…半導体チップ、５０３…
ピン、５０４…ピン、５０５…パッド、５０６…半導体
チップ、６０１…半導体装置、６０２…半導体チップ、
６０３…半田ボール、６０４…半田ボール、６０５…パ
ッド、６０６…半導体チップ
半田ボール、１０４…半田ボール、１０５…パッド、１
０６…半導体チップ、２０１…半導体装置、２０２…半
田ボール、２０３…パッド、２０４…プリント回路基
板、２０５…半導体チップ、３０１…半導体装置、３０
２…半導体チップ、３０３…半田ボール、４０１…半導
体装置、４０２…半導体チップ、４０３…半田ボール、
５０１…半導体装置、５０２…半導体チップ、５０３…
ピン、５０４…ピン、５０５…パッド、５０６…半導体
チップ、６０１…半導体装置、６０２…半導体チップ、
６０３…半田ボール、６０４…半田ボール、６０５…パ
ッド、６０６…半導体チップ
Claims (7)
- 【請求項１】 半導体チップと、複数個の電極を具備し
た半導体装置において、 前記複数個の電極に対応した、基板に実装するための複
数個の実装手段を具備し、この実装手段は半導体装置上
に円弧状に配置されていることを特徴とする半導体装
置。 - 【請求項２】 前記実装手段の配置は、略円形を描くよ
うになされることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記実装手段の配置は、略楕円形を描く
ようになされることを特徴とする請求項１記載の半導体
装置。 - 【請求項４】 前記実装手段の配置は、少なくとも最外
周の配置が円弧状になされることを特徴とする請求項１
記載の半導体装置。 - 【請求項５】 前記円弧状に配置された複数個の実装手
段は、円弧上の配置が等間隔になされていることを特徴
とする請求項１記載の半導体装置。 - 【請求項６】 前記実装手段が半田ボールであることを
特徴とする請求項１記載の半導体装置。 - 【請求項７】 前記実装手段がピンであることを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111695A JPH11307564A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111695A JPH11307564A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307564A true JPH11307564A (ja) | 1999-11-05 |
Family
ID=14567831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111695A Pending JPH11307564A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
| US7944049B2 (en) | 2008-03-04 | 2011-05-17 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-04-22 JP JP10111695A patent/JPH11307564A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944049B2 (en) | 2008-03-04 | 2011-05-17 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR0141067B1 (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JP2814966B2 (ja) | 半導体装置 | |
| KR100719384B1 (ko) | 얇은 프로파일의 상호연결 구조 및 연결 방법 | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| US6830462B1 (en) | Electrical connector housing | |
| US6434817B1 (en) | Method for joining an integrated circuit | |
| KR0146063B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| JPH11307564A (ja) | 半導体装置 | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP3394479B2 (ja) | 半導体装置 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH08148526A (ja) | 半導体装置 | |
| JP2004172260A (ja) | 配線基板 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JP2001223325A (ja) | 半導体装置 | |
| KR200331875Y1 (ko) | 반도체볼그리드어레이패키지 | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050816 |