DE1627762B2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE1627762B2
DE1627762B2 DE19671627762 DE1627762A DE1627762B2 DE 1627762 B2 DE1627762 B2 DE 1627762B2 DE 19671627762 DE19671627762 DE 19671627762 DE 1627762 A DE1627762 A DE 1627762A DE 1627762 B2 DE1627762 B2 DE 1627762B2
Authority
DE
Germany
Prior art keywords
electrodes
areas
face
solder
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671627762
Other languages
English (en)
Other versions
DE1627762A1 (de
Inventor
Koichi; Tanaka Shigezo; Minagawa Katsuji; Tokio. HOIl 7-44 Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE1627762A1 publication Critical patent/DE1627762A1/de
Publication of DE1627762B2 publication Critical patent/DE1627762B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49105—Switch making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung durch Flächeauf-Fläche-Verbindung eines mit einer Anzahl von metallischen Elektroden, auf die ein Schmelzlot aufgebracht ist, an seiner Oberfläche versehenen Halbleiterelementes mit einer eine entsprechende Anzahl von metallischen Anschlüssen an der Oberfläche aufweisenden isolierenden Unterlage.
An Stelle des Verbindens feiner Drähte mit den Elektroden eines Halbleiterbauelementes, ζ. Β. ernes Transistors oder eines zusammengesetzten Halbleiterschaltungselementes, ist in neuerer Zeit das sogenannte »Fläche-auf-Fläche-Verbinden« (face-bonding) entwickelt und benutzt worden. Bei diesem Fläche-auf-Fläche-Verbindungsverfahren werden auf der Oberfläche einer isolierenden Unterlage metallische Anschlüsse in Gestalt von Gebilden vorgesehen, die denen der Elektroden eines Halbleiterelementes entsprechen, wonach das Halbleiterelement auf die Unterlage gebracht wird, und zwar Fläche auf Fläche mit der Oberfläche der Unterlage^ wonach die Anschlüsse der Unterlage und die Elektroden des Halbleiterelementes miteinander vereinigt werden. Dieses Verfahren ist besonders vorteilhaft, wenn es bei zusammengesetzten Schaltungselementen mit vielen Elektroden angewendet wird. Die weiteren Einzelheiten des Fläche-auf-Fläche-Verbindungsverfahrens sind beschrieben in den USA.-Patentschriften 3 292240, ausgegeben am 20. Dezember 1966, R. D.
xo McNutt u.a., 3 303 393, ausgegeben 7. Februar 1967,1. M. Hymes u. a., und 3 292241, ausgegeben am 20. Dezember 1966, A. J. Carroll.
Die Voraussetzung für das Fläche-auf-Fläche-Verbindungsverfahren ist, daß diejenigen Elektrodenabschnitte des Halbleiterelementes und/oder die Abschnitte der Anschlüsse auf der Unterlage, die miteinander vereinigt werden sollen, über die übrigen Abschnitte herausragen, so daß die Vereinigung leicht durchgeführt werden kann und das Halbleiterelement und die Unterlage sich außer an den zu vereinigenden Abschnitten nicht berühren. Um dieses Erfordernis zu erfüllen, sind bei dem bisher üblichen FJäche-auf-Fläche-Verbindungsverfahren entweder Metallkugeln verwendet worden, die an einem der zu verbindenden Abschnitte angebracht wurden, oder eine zusätzliche Metallschicht, mit der der zu verbindende Abschnitt beschichtet wurde. Die Benutzung solcher Metallkugeln oder Überzugsschichten erforderte jedoch zusätzliche und ziemlich komplizierte Verfahrensschritte.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren des Fläche-auf-Fläche-Verbindens zu verbessern und ein leicht durchführbares und billiges Verfahren zum Herstellen hervorstehender Bereiche auf den zum Verbinden dienenden Abschnitten von Halbleiterbauelementen und/oder den zugehörigen Unterlagen zu schaffen, die Fläche-auf-Fläche miteinander verbunden werden sollen.
Die Lösung dieser Aufgabe besteht gemäß der Erfindung darin, daß bei einem Verfahren der genannten Art die Elektroden und/oder die Anschlüsse auf den Oberflächen mit Bereichen verschiedener Breite ausgebildet werden, daß auf die Elektroden und/oder Anschlüsse ein Schmelzlot aufgebracht wird, daß das Halbleiterelement mit der mit Elektroden versehenen Fläche auf die Isolierunterlage so aufgesetzt wird, daß die Elektroden mit den Anschlüssen in Kontakt kommen, und daß die Elektroden mit den Anschlüssen mechanisch vereinigt werden.
Aus der französischen Patentschrift 1400 084 ist die Flächenkontaktierung eines Halbleiterelementes, dessen Elektroden mit hervorspringenden Lötmittelschichten versehen sind, mit einer Isölierunterlage bekannt. Es ist aber nichts darüber zu entnehmen, daß die Elektroden mit Bereichen verschiedener Breite ausgebildet werden sollen, damit der Lötmittel- »Berg« in Bereichen größerer Breite, die der Verbindung mit den Anschlüssen der Isoliemngsunterlage dienen sollen, bei der Aufbringung des Lotes höher wird als in den anderen Bereichen.
Das flüssige Lot wölbt sich infolge der Oberflächenspannung bis zu einer Höhe, die durch die Breite der Metallschicht bestimmt ist, und zwar zu einer Höhe, deren größter Betrag etwa der Hälfte der Breite der Metallschicht entspricht. Es ragt also im weiten Bereich der Metallschicht über das übrige Lot im engen Bereich um einen Betrag hervor, der durch die Differenz in der Breite der beiden Abschnitte be-
stimmt ist, bis zu einer Höhe, die etwa die Hälfte dieser Differenz beträgt.
Die Elektroden des Halbleiterelementes und die Anschlüsse der Unterlage, die beide oder je für sich auf diese Weise mit hervorstehenden Bereichen von Lötmittel versehen werden, werden dann an diesen hervorstehenden Bereichen durch Erhitzen auf eine über dem Schmelzpunkt des Lotes liegende Temperatur und anschließendes Abkühlen auf Raumtemperatur miteinander vereinigt; so wird die Flächeauf-Fläche-Verbindung des Halbleiterelementes mit der Unterlage hergestellt. Nach diesem Verbinden ist die Höhe der hervorstehenden Lotbereiche etwas, kleiner als ihre größte Höhe vor dem Fläche-auf-Fläche-Verbinden. Das wieder geschmolzene Lot fließt aber während des Erhitzens bei dem Flächeauf-Fläche-Verbindungsverfahren nicht aus den breiten Bereichen der Verbindungsabschnitte heraus. Dies beruht darauf, daß die absolute Größe der Fläche des Verbindungsabschnittes oder des breiten Bereichs so klein ist, daß die Oberflächenspannung des wieder geschmolzenen Lotes dieses am Ausfließen hindert. Das Ausfließen des Lotes, das man im allgemeinen für möglich hält, wird auf diese Weise vermieden, und Vereinigungen des Lotes zwischen anderen als den Verbindungsabschnitten und zwischen den benachbarten Elektroden oder Anschlüssen können selbst bei einer verhältnismäßig hohen Verbindungstemperatur nicht eintreten. Demgemäß läßt sich das Fläche-auf-Fläche-Verbinden äußerst leicht ausführen, wenn man dem Elektroden- und/ oder Anschlußgebilde hervorstehende Bereiche in Gestalt einer Lotauflage gibt.
Die größte Höhe des hervorstehenden Lotabschnittes sollte vorzugsweise nicht weniger als 15 Mikron im Vergleich zu dem verbleibenden Abschnitt betragen. Die Differenz zwischen der Weite des engen Bereichs und der Weite des weiten Bereichs soll mit anderen Worten innerhalb des Elektroden- und/oder Anschlußgebildes nicht kleiner als 30 Mikron sein. Die Weite oder der Durchmesser des weiten Bereichs soll nicht mehr als 2000 Mikron betragen, weil sich das geschmolzene Lot unter der Wirkung der Oberflächenspannung nicht mehr aufwölbt, wenn die Weite oder der Durchmesser diesen Wert übersteigen.
Im Rahmen der Erfindung kann ein Halbleiterelement aus Silicium, Germanium, Halbleiterverbindungen der Gruppen ΠΙ bis V oder aus anderen Halbleiterwerkstoffen hergestellt sein. Es kann auch jede Art von Halbleiterelement, z. B. ein Transistor oder ein zusammengesetztes Halbleiterschaltungselement benutzt werden. Die Unterlage kann auch aus Glas, keramischen Werkstoffen, entglastem Glas oder anderen Isoliermateralien hergestellt sein. Sowohl für die Elektroden des Halbleiterelementes als auch für die Anschlüsse der Unterlage sind lötfähige Metalle aller Art, wie Gold, Silber, Kupfer, Nickel, Platin oder deren Legierungen geeignet. Sowohl die Elektroden als auch die Anschlüsse können jedoch aus mehreren Metallschichten bestehen. In diesem Fall ist es vorteilhaft, die unterste Schicht der Elektroden des Halbleiterelementes aus einem Metall herzustellen, das sowohl mit dem Halbleitermaterial des Halbleiterelementes guten Kontakt macht als auch an dem Oxid des Halbleitermaterials des Halbleiterelementes gut haftet, wenn das Element aus Silicium, Aluminium, Molybdän, Titan, Chrom oder Wolfram hergestellt ist, und die oberste Schicht aus einem lötfähigen Metallfilm zu machen. Es ist auch vorteilhaft, zwischen der Anschlußschicht oder den Anschlußschichten und der Oberfläche der Unterlage einen Film aus einem Metalloxid, z. B. aus Zinn- oder Bleioxid oder aus anderen Werkstoffen einzuschalten, die die Verbindung zwischen beiden sichern. Die für die Elektroden und die Anschlüsse gewählten Werkstoffe sollen in jedem Fall gegen die während des Lötoder Verbindungsvorganges auftretenden Temperaturen verhältnismäßig unempfindlich sein.
Jedes metallische Material, das einen Schmelzpunkt zwischen etwa 100° C und 520° C hat, kann als Lötmittel benutzt werden. Es seien folgende Beispiele von im Rahmen der Erfindung vorzugsweise als Lot benutzten Materialien genannt: Eine Legierung aus 42%) Indium und 58 % Zinn (Schmelzpunkt 117° C); Indium (155° C); eine eutektische Legierung aus 62 % Zinn und 38 % Blei (183° C); eine Legierung aus 75 % Blei und 25 % Kupfer (230° C); eine Legierung aus 95 % Zinn und 5 % Antimon (232° C); eine Legierung aus 20% Zinn und 80% Gold (280° C); eine Legierung aus 90 % Blei, 5 % Zinn und 5 % Silber (292° C); eine Legierung aus 95 % Blei und 5% Zinn (299° C); eine Legierung aus 97,5 % Blei und 2,5 % Silber (310° C); eine Legierung aus 75 % Gold und 25 % Indium (425° C) und eine Legierung aus 90% Kupfer und 10% Zinn (516° C). Alle vorstehend genannten Prozentsätze geben Gewichtsprozente an. Im Hinblick auf die Verarbeitbarkeit ist es wünschenswert, aus den genannten oder anderen Lötmitteln ein Lot niedrigen Schmelzpunktes zu benutzen, während unter dem Gesichtspunkt der Zuverlässigkeit der hergestellten Halbleitereinrichtung die Benutzung eines Lotes höheren Schmelzpunktes vorzuziehen ist. Dementsprechend sollte das Lötmittel im Hinblick auf diese Gesichtspunkte ausgewählt werden.
Es ist an sich bekannt, daß ein geschmolzenes Lot auf eine Elektrode oder einen Anschluß durch Tauchen des Bauelementes oder der Unterlage in ein Lotbad aufgebracht wird. In diesem Falle liegt die Temperatur des Lotbades vorzugsweise um 10 bis 20° C höher als der Schmelzpunkt des benutzten Lotes. Es wird empfohlen, daß die Dauer des Eintauchens zwischen 4 und 30 Sekunden beträgt, je nach der Temperatur des Bades. Höhere Temperaturen und eine längere Tauchdauer als die genannte haben aber keine Wirkung auf die Ausbildung des von dem Lot gebildeten hervorstehenden Bereiches.
Sonstige Einzelheiten, Weiterbildungen und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung einiger Ausführungsbeispiele der Erfindung in Verbindung mit den Ansprüchen und der Zeichnung.
F i g. 1 a ist eine Draufsicht auf ein Silicium-Transistorelement mit einer erfindungsgemäßen Elektrodenausbildung;
F i g. 1 b ist ein Querschnitt durch das Transistorelement nach F i g. 1 a nach der Ausrüstung mit den erfindungsgemäßen hervorstehenden Lotbereichen;
F i g. 2 ist eine Draufsicht auf eine Unterlage für das Transistorelement nach Fig. 1;
F i g. 3 ist ein Querschnitt durch eine durch Fläche-auf-Fläche-Verbindung des Transistorelementes nach F i g. 1 mit der Unterlage nach F i g. 2 hergestellte Baugruppe;
Fig. 4a ist ein Querschnitt durch ein Ausführungsbeispiel mit einer durch Fläche-auf-Fläche-Verbindung hergestellten Halbleitervorrichtung mit der Baugruppe nach F i g. 3;
F i g. 4 b ist eine perspektivische Ansicht der Vorrichtung nach Fig. 4a in kleinerem Maßstab, und
F i g. 5 ist eine perspektivische , Ansicht einer zusammengesetzten Halbleiterschaltungsvorrichtung, wobei verdeckende Teile teilweise weggeschnitten sind.
Gemäß Fig. la und Ib ist ein Flächentransistorelement 10 mit einem Kollektor 1 vom «-Typ, einer Basis 2 vom p-Typ und einem Emitter 3 vom «-Typ aus einem Siliciumeinkristall in an sich bekannter Weise hergestellt; und eine .Hauptfläche des Kristalls ist mit einem Siliciumdioxidfilm 4 bedeckt, der Fenster für die Basis und den Emitter hat. Die Dicke des Elementes 10 liegt beispielsweise in der Größenordnung von 150 Mikron bei einer Fläche von 600 Mikron mal 400 Mikron. Auf den Siliciumdioxidfilm 4 wird Aluminium aufgedampft, und der so hergestellte Aluminiumfilm von 0,6 Mikron Dicke wird dann derart photogeätzt, daß die in F i g. 1 a gezeigten Elektrodengebilde 5 und 5' erzeugt werden. Jedes Gebilde 5, 5' hat einen engen Bereich 5-1, S'-l, der mit dem Emitter 3 bzw. der Basis 2 Kontakt macht, sowie einen zweiten engen Bereich 5-2, 5'-2, der sich von dem engen Kontaktbereich längs erstreckt, und einen kreisrunden breiten Bereich 5-3, 5'-3, der sich an den schmalen Längsbereich anschließt. Die schmalen Kontaktbereiche und die Längsbereiche sind 10 Mikron breit, während der Durchmesser des kreisrunden Bereichs 5-3, 5'-3 70 Mikron beträgt. Die Entfernung zwischen den Mittelpunkten der beiden breiten Bereiche 5-3 und 5'-3 beträgt 150 Mikron. Die Emitter- und Basiselektroden 5 bzw. 5' werden dadurch vervollständigt, daß auf dem Aluminiumfilm eine Nickelschicht von etwa 2 Mikron Dicke und danach eine Goldschicht von etwa 0,2 Mikron Dicke chemisch aufgetragen werden.
Das Transistorelement 10 wird .dann 10 Sekunden lang in geschmolzenes, auf einer Temperatur von 180° C gehaltenes Indium getaucht, um die Lötmittelkörper 6 und 6' aus Indium auf die Elektroden 5 und 5' aufzuschichten.- Die aufgebrachte Indiumlötmittelschicht 6 oder 6' wölbt sich über den schmalen Bereichen 5-1 und 5-2 der Emitterelektrode 5 bzw. auf den schmalen Bereichen 5'-l und 5'-2 der Basiselektrode 5' bis zu einer größten Höhe von 5 Mikron und über dem breiten Bereich 5-3 der Elektrode 5 bzw. über dem Bereich 5'-3 der Elektrode 5' .bis zu einer größten Höhe von etwa 35 Mikron. Die so gebildeten hervorstehenden Lötmittelbereiche 6-3 und 6'-3 werden beim Fläche-auf-FJäche-Verbinden benutzt. Auf die Grundfläche des Kristalls wird noch eine weitere Lötmittelschicht 7 aufgebracht, entweder gleichzeitig mit dem Aufbringen der Indiumlötmittelkörper 6 und 6' oder unter Verwendung eines anderen Lötmittels wie, z. B. eines Lötmittels aus einer Zinn-Bleilegierung.
Gemäß F i g. 2 ist auf der spiegelblank polierten Oberfläche einer aus Borsilikatglas bestehenden, 200 Mikron dicken, 1 mm breiten und 5 mm langen Unterlage 11 ein 500 Ängström dicker Film aus Zinnoxid gebildet. Auf den Zinnoxidfilm ist Nickel bis zu einer Dicke von 3 Mikron chemisch aufgebracht. Die Zinnoxid- und Nickelfilme werden dann photogeätzt, so daß die in F i g. 2 gezeigten Anschlußgebilde 12 und 12' übrig bleiben. Jedes der Anschlußgebilde 12, 12' hat einen kreisrunden, weiten Bereich 12-1, 12'-1 von 70 Mikron Durchmesser, einen längsgerichteten schmalen Bereich 12-2, 12'-2 von 10 Mi-.5 krön Breite und 225 Mikron Länge und einen keulenförmigen Bereich 12-3,12'-3 von höchstens 500 Mikron Breite und 2,2 mm Länge. Die Anschlüsse 12 und 12' werden dann durch chemisches Aufbringen auf den Nickelfilm mit einem Goldfüm von 0,2 Mikron Dicke
ίο versehen und 10 Sekunden lang in eine auf 220°'C gehaltene geschmolzene Lötmittellegierung aus 62 Gewichtsprozenten Zinn und 38 Gewichtsprozenten Blei getaucht. So ergeben sich die über die Anschlüsse 12, 12' geschichteten Lötmittelauflagen 13, 13' (vgl.
Fig. 3). Die größte Höhe der Lötmittelauflagenbereiche 13, 13' auf den kreisrunden Bereichen 12-1, 12'-1, den schmalen Bereichen 12-2, 12'-2 und den keulenförmigen Bereichen 12-3, 12'-3 der Anschlüsse 12, 12' beträgt etwa 35 Mikron bzw. 5 Mikron bzw.
so 200 bis 250 Mikron. Obgleich die Art des auf die Anschlüsse 12,12' aufgebrachten Lötmittels verschieden ist von derjenigen des auf die Elektroden 5,5' des Transistorelementes aufgebrachten Lötmittels, ist nichts dagegen einzuwenden, statt dessen dasselbe Lötmittel für die Anschlüsse und die Elektroden zu verwenden.
F i g. 3 zeigt die durch das Fläche-auf-Fläche-Verbinden des Transistorelementes 10 mit der Unterlage 20 gebildete Baugruppe 30. Diese wird im einzelnen
wie folgt hergestellt. Das Tränsistorelement 10 wird so auf die Unterlage 20 gelegt, daß die hervorstehenden Lötmittelbereiche 6-3 und 6'-3 des Elementes 10 mit den hervorstehenden Lötmittelbereichen auf den kreisrunden Bereichen 12-1 und 12'-1 der Anschlüsse in Berührung kommen. Dann wird etwa 5 Sekunden lang auf 230° C erhitzt, so daß diese hervorstehenden Lötmittelbereiche schmelzen. Nach dem Abkühlen verbinden die durch Verschmelzen entstandenen Lötmittelkörper 21 das Element 10 und die Unterlage 20 miteinander.
Gemäß Fig.4a und.4b ist jeder der bandför-
. migen Ausführungsleiter 31 mit der Lötmittelschicht 7 (vgl. F i g. 3) des Transistorelementes 10 und mit den hervorstehenden Lötmittelbereichen, die auf den keulenförmigen Bereichen 12-3 und 12'-3 (s. F i g. 2) der Anschlüsse auf der Unterlage 20 gebildet sind, verbunden. Die durch Fläche-auf-Fläche-Verbinden hergestellte Transistorvorrichtung 40 wird durch Umgießen der Fläche-auf-Fläche-verbundenen Baugruppe 30 mit einem Epoxyharz 32 vervollständigt.
Als andere Ausführungsformen der Erfindung werden Fläche-auf-Fläche-verbundene zusammengesetzte Halbleiterschaltungseinheiten hergestellt. Zusammengesetzte Schaltungselemente vom Planartyp, die in bekannter Weise aus Siliciumkristallen hergestellt sein können, werden mit einer Vielzahl Elektroden ausgerüstet, die aus einem untersten Aluminiumfilm von 0,6 Mikron Dicke, einem Nickelfilm von 2 Mikron Dicke und einem obersten Goldfilm von 0,2 .Mikron Dicke bestehen. Diese Elektroden haben Kontaktabschnitte von 10 Mikron Breite, die mit verschiedenen. im Siliciumkristall gebildeten .Schaltungselementen verbunden sind, ferner breite Abschnitte entweder in Gestalt kreisförmiger Bereiche von 150 Mikron Durchmesser oder in Gestalt rechteckiger Bereiche von 150 Mikron Breite, die als Verbindungsabschnitte dienen, und drahtförmige Bereiche von 10 Mikron Breite, die die Kontakt-
abschnitte miteinander oder mit den weiten Bereichen verbinden. Andererseits sind Glasunterlage mit einer Vielzahl Anschlüsse versehen, die aus einem • unteren, 2 Mikron dicken Nickelfilm und einem oberen, 0,2 Mikron dicken Goldfilm mit einer dazwischengelegten 500 Angstrom dicken Zinnoxidschicht bestehen. Die Anschlüsse haben eine erste Gruppe breiter Bereiche, die entweder kreisförmig mit 150 Mikron Durchmesser oder rechteckig mit 150 Mikron Breite sind und die an den den Verbindungsabschnitten der Elektroden auf dem zusammengesetzten Schaltungselement entsprechenden Stellen angeordnet sind, ferner eine zweite Gruppe breiter Bereiche, die außerhalb der ersten Gruppe liegen und zur Verbindung mit den Ausführungsleitern bestimmt sind, sowie drahtförmige Bereiche von 10 Mikron Breite, die die breiten Bereiche der ersten und der zweiten Gruppe miteinander verbinden. Bei der Herstellung dieser Anschlüsse auf der Glasunterlage kann die Anwendung der auf dem Gebiet der Herstellung von Platten mit gedruckter Schaltung angewendeten Verfahren nützlich sein. Die genannten zusammengesetzten Schalteinheiten und ihre Unterlagen lassen sich nach den folgenden drei Ausführungsformen des erfindungsgemäßen Verfahrens herstellen.
1. Das zusammengesetzte Schaltungselement wird etwa 10 Sekunden lang in geschmolzenes Indium von 180° C getaucht. Über den Elektroden des Elementes wird auf diese Weise eine Indiumlotschicht gebildet, die sich über den Kontakt- und den drahtähnlichen Verbindungsbereichen der Elektroden bis zu einer Höhe von etwa 5 Mikron aufwölbt, in den weiten Bereichen bis zu einer Höhe von etwa 75 Mikron.
Ohne daß auf den Anschlüssen der Unterlage Lotschichten gebildet würden, werden das Element und die Unterlage durch Erhitzen auf 180° C für die Dauer von etwa 10 Sekunden Fläche auf Fläche miteinander verbunden. Nachdem die Ausführungsleiter an die breiten Bereiche der zweiten Gruppe der Anschlüsse der Unterlage angelötet sind, wird die Fläche auf Fläche verbundene Baugruppe mit einem Epoxyharz umgössen.
2. Die Unterlage mit ihren Anschlüssen wird 5 Sekunden lang bei 300° C in eine geschmolzene Lotlegierung aus 20 Gewichtsprozenten Zinn und 80 Gewichtsprozenten Gold getaucht. Auf diese Weise wird auf den drahtförmigen schmalen bzw. auf den breiten Bereichen der ersten Gruppe von Anschlüssen die Lötmittelschicht von 5 Mikron bzw. 75 Mikron größter Höhe gebildet. Ohne daß die Elektroden des Elementes mit irgendeiner Lötmittelschicht versehen würden, werden das Element und die Unterlage durch
ίο Erhitzen auf 300° C während etwa 10 Sekunden Fläche auf Fläche miteinander verbunden.
Wie in F i g. 5 dargestellt, ist die durch Flächeauf-Fläche-Verbindung hergestellte Baugruppe in einen Glasbehälter 43 eingesetzt, und die breiten Bereiche der zweiten Gruppe der Anschlüsse der Unterlage 41 sind mit Ausführungsleitern 42 verbunden, die vorher dicht abschließend durch die Wände des Behälters 43 hindurchgeführt wurden. Der Behälter 43 wird danach bei ungefähr 400° C mit einer
ao Deckplatte 44 aus keramischem Material, Metall oder Glas hermetisch verschlossen, welches vorher, wie bei 45 angedeutet, mit Glas mit niedrigem Schmelzpunkt glasiert wurde. Die Zuverlässigkeitsprüfung der so entstehenden zusammengesetzten Schaltungseinheit 50 hat bewiesen, daß diese Vorrichtung 50 eine verglichen mit bekannten Vorrichtungen weit überlegene Zuverlässigkeit aufweist
3. Die hervorstehenden Bereiche aus Indiumlot und diejenigen auf den Anschlüssen der Unterlage aus einer Lotlegierung mit 20 Gewichtsprozenten Zinn und 80 Gewichtsprozenten Gold werden nacr den oben beschriebenen Verfahrensschritten hergestellt. Das Element und die Unterlage werden 10 Sekunden lang bei 300° C Fläche auf Fläche miteinander verbunden. Wegen der Benutzung von Indiumlot. das einen sehr niedrigen Schmelzpunkt hat, kann dat Fläche-auf-Fläche-Verbinden sehr leicht durchge führt werden, doch darf die Fläche auf Fläche verbundene Baugruppe innerhalb des Behälters nich bei höheren Temperaturen als 300° C verschlosser werden.
Der Schutzumfang soll nicht auf die Vorstehern beschriebenen Ausführungsmöglichkeiten beschränk sein.
Hierzu 1 Blatt Zeichnungen
209 548/.

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleitervorrichtung durch Fläche-auf-Fläche-Verbindung eines mit einer Anzahl von metallischen Elektroden, auf die ein Schmelztet aufgebracht ist, an seiner Oberfläche versehenen Halbleiterelementes mit einer eine entsprechende Anzahl von metallischen Anschlüssen an der Oberfläche aufweisenden isolierenden Unterlage, dadurch gekennzeichnet, daß die Elektroden und/oder die Anschlüsse auf den Oberflächen mit Bereichen verschiedener Breite ausgebildet werden, daß auf die Elektroden und/oder Anschlüsse ein Schmelzlot aufgebracht wird, daß das Halbleiterelement mit der mit Elektroden versehenen Fläche auf die Isolierunterlage so aufgesetzt wird, daß die Elektroden mit den Anschlüssen in Kontakt kommen, und daß die Elektroden mit den Anschlüssen mechanisch vereinigt werden.
2. Durch das Verfahren nach Anspruch 1 herzustellende Halbleitervorrichtung, bei der ein Halbleiterelement mit metallischen Elektroden auf seiner Oberfläche und eine isolierende Unterlage mit metallischen Anschlüssen auf ihrer Oberfläche Fläche auf Fläche miteinander verbunden sind, dadurch gekennzeichnet, daß wenigstens eine der Elektroden und einer der Anschlüsse, und zwar der der ausgewählten Elektrode entsprechende Anschluß, mehrere langgestreckte schmale Bereiche und mehrere an diese anschließende breite Bereiche aufweisen und mit einer Schicht eines Lötmittels versehen sind, dessen Schmelzpunkt zwischen etwa 100° C und 520° C liegt, daß die größte Breite der breiten Bereiche mehr als 30 Mikron über der Breite der schmalen Bereiche und weniger als 2000 Mikron beträgt, so daß die Lötmittelschicht auf den breiten Bereichen weiter hervorsteht, und daß die Elektroden und die Anschlüsse an den hervorstehenden Bereichen der Lötschichten miteinander vereinigt sind.
DE19671627762 1966-09-17 1967-09-16 Verfahren zur Herstellung einer Halbleitervorrichtung Pending DE1627762B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6182266 1966-09-17

Publications (2)

Publication Number Publication Date
DE1627762A1 DE1627762A1 (de) 1972-03-30
DE1627762B2 true DE1627762B2 (de) 1972-11-23

Family

ID=13182142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671627762 Pending DE1627762B2 (de) 1966-09-17 1967-09-16 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US3517279A (de)
DE (1) DE1627762B2 (de)
GB (1) GB1151165A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4810904B1 (de) * 1969-03-12 1973-04-09
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US3777281A (en) * 1970-08-03 1973-12-04 U Hochuli Seal and method of making same
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US3823469A (en) * 1971-04-28 1974-07-16 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3719900A (en) * 1971-05-19 1973-03-06 U Hochuli Ultra stable symmetrical laser structures
US3765590A (en) * 1972-05-08 1973-10-16 Fairchild Camera Instr Co Structure for simultaneously attaching a plurality of semiconductor dice to their respective package leads
US4164778A (en) * 1976-07-20 1979-08-14 Matsushita Electric Industrial Co., Ltd. Printed circuit board
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
DE4222474A1 (de) * 1992-07-09 1994-01-13 Bosch Gmbh Robert Montageeinheit für Mehrlagenhybrid mit Leistungsbauelementen
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
US6259608B1 (en) * 1999-04-05 2001-07-10 Delphi Technologies, Inc. Conductor pattern for surface mount devices and method therefor
KR20010017187A (ko) * 1999-08-09 2001-03-05 윤종용 인쇄 회로 기판 및 이 인쇄 회로 기판의 스크린 프린팅을 위한마스크
FR2854760B1 (fr) * 2003-05-06 2007-04-06 Wavecom Systeme electronique a zones d'echappatoire d'eventuels surplus de matiere fusible, et procede d'assemblage correspondant
JP5169379B2 (ja) * 2008-03-28 2013-03-27 富士通オプティカルコンポーネンツ株式会社 回路デバイスおよび回路デバイス装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL296392A (de) * 1963-08-07
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3287610A (en) * 1965-03-30 1966-11-22 Bendix Corp Compatible package and transistor for high frequency operation "compact"
US3380155A (en) * 1965-05-12 1968-04-30 Sprague Electric Co Production of contact pads for semiconductors

Also Published As

Publication number Publication date
DE1627762A1 (de) 1972-03-30
US3517279A (en) 1970-06-23
GB1151165A (en) 1969-05-07

Similar Documents

Publication Publication Date Title
DE1627762B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE3332482C2 (de)
DE69016626T2 (de) Direktverbundene Struktur.
DE1514055C2 (de) Kühlvorrichtung mit mindestens zwei zueinander parallel verlaufenden Kühlkörpern, insbesondere für Diodenlaser
DE2644283C3 (de) Verfahren zum Herstellen eines thermoelektrischen Bausteins
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
EP0186829A2 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
DE4401616A1 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE4305216A1 (en) NTC thermistor made as electronic component - has electrodes on each side so current flows to thermistor and component is encased in resin
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE1765164B2 (de) Verfahren zur bindung von stromleitern
DE69022668T2 (de) Elektronische Verbindungen, Verfahren zur Bildung von Endverbindern dafür und Paste zur Ausbildung derselben.
DE69015385T2 (de) Herstellung von beheizten Fenstern.
DE3413885C2 (de)
DE2937051A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2550275A1 (de) Verfahren zum herstellen von barrieren fuer loetzinn auf leiterzuegen
DE2136386A1 (de) Elektrische schmelzsicherung und verfahren zu ihrer herstellung
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE2824606A1 (de) In glas eingegossenes halbleiterelement
DE19942885A1 (de) Halbleiter-Bauelement