JP2001085702A - トップゲート形ポリシリコン薄膜トランジスター製造方法 - Google Patents
トップゲート形ポリシリコン薄膜トランジスター製造方法Info
- Publication number
- JP2001085702A JP2001085702A JP2000155659A JP2000155659A JP2001085702A JP 2001085702 A JP2001085702 A JP 2001085702A JP 2000155659 A JP2000155659 A JP 2000155659A JP 2000155659 A JP2000155659 A JP 2000155659A JP 2001085702 A JP2001085702 A JP 2001085702A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gate
- forming
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 103
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims description 94
- 239000010409 thin film Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 216
- 238000005468 ion implantation Methods 0.000 claims description 70
- 239000010410 layer Substances 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 description 1
- -1 E12 ion Chemical class 0.000 description 1
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 トップゲート方式ポリシリコン薄膜トランジ
スターの製造時において、イオン注入による基板変形や
フォトレジストバーニング現象を防止する。 【解決手段】 トップゲート方式ポリシリコン薄膜トラ
ンジスター製造方法に関し、基板にポリシリコンパター
ンを形成する段階、ポリシリコンパターン上にゲート絶
縁膜を形成する段階、ゲート絶縁膜上にゲート絶縁膜を
積層する段階、フォトリソグラフィを通じてゲートエッ
チング用フォトレジスト膜パターンを形成する段階、フ
ォトレジスト膜パターンをエッチングマスクとするエッ
チングを通じてゲート膜パターンを形成し、続いてエッ
チングを通じてゲート絶縁膜パターンを形成する段階、
低エネルギーイオン注入を実施する段階を具備して成
る。
スターの製造時において、イオン注入による基板変形や
フォトレジストバーニング現象を防止する。 【解決手段】 トップゲート方式ポリシリコン薄膜トラ
ンジスター製造方法に関し、基板にポリシリコンパター
ンを形成する段階、ポリシリコンパターン上にゲート絶
縁膜を形成する段階、ゲート絶縁膜上にゲート絶縁膜を
積層する段階、フォトリソグラフィを通じてゲートエッ
チング用フォトレジスト膜パターンを形成する段階、フ
ォトレジスト膜パターンをエッチングマスクとするエッ
チングを通じてゲート膜パターンを形成し、続いてエッ
チングを通じてゲート絶縁膜パターンを形成する段階、
低エネルギーイオン注入を実施する段階を具備して成
る。
Description
【０００１】
【発明の属する技術分野】本発明はトップゲート（Ｔｏ
ｐ Ｇａｔｅ）形ポリシリコン薄膜トランジスター製造
方法に関するもので、より詳しくはフォトレジストをイ
オン注入マスクに使用する時のフォトレジストバーニン
グ現状を緩和させることができるトップゲート形ポリシ
リコン薄膜トランジスター製造方法に関することであ
る。
ｐ Ｇａｔｅ）形ポリシリコン薄膜トランジスター製造
方法に関するもので、より詳しくはフォトレジストをイ
オン注入マスクに使用する時のフォトレジストバーニン
グ現状を緩和させることができるトップゲート形ポリシ
リコン薄膜トランジスター製造方法に関することであ
る。
【０００２】
【従来の技術】ＴＦＴ ＬＣＤは表示装置の画面を成す
個々の画素に薄膜トランジスターを形成し、この薄膜ト
ランジスターを利用して画素電極電位を調節する方式の
液晶表示装置である。この時、薄膜トランジスターは半
導体薄膜を利用して大概ガラス基板上に形成される。薄
膜トランジスターは使用される半導体薄膜の構造によっ
てアモルファスシリコン形とポリシリコン形に大きく分
けることができる。
個々の画素に薄膜トランジスターを形成し、この薄膜ト
ランジスターを利用して画素電極電位を調節する方式の
液晶表示装置である。この時、薄膜トランジスターは半
導体薄膜を利用して大概ガラス基板上に形成される。薄
膜トランジスターは使用される半導体薄膜の構造によっ
てアモルファスシリコン形とポリシリコン形に大きく分
けることができる。
【０００３】アモルファスシリコン形の場合３００℃以
下の低い温度でＣＶＤを利用して形成することができる
ので高温に弱いガラス基板を利用するＬＣＤの特性上有
利な点がある。しかし、アモルファスシリコン形の場合
電荷キャリアの移動度が低くて速い動作特性を要求する
駆動回路のトランジスター素子を形成する用途には適合
しない。従って、アモルファスシリコン形薄膜トランジ
スターを使用する液晶表示装置では画素部トランジスタ
ー駆動のためのＩＣを別途制作し、制作されたＩＣをＬ
ＣＤパネル周辺部に付着して使用する必要がある。そし
て、このような場合には駆動モジュールのための工程が
増加してＬＣＤ制作費用が上昇することになる。
下の低い温度でＣＶＤを利用して形成することができる
ので高温に弱いガラス基板を利用するＬＣＤの特性上有
利な点がある。しかし、アモルファスシリコン形の場合
電荷キャリアの移動度が低くて速い動作特性を要求する
駆動回路のトランジスター素子を形成する用途には適合
しない。従って、アモルファスシリコン形薄膜トランジ
スターを使用する液晶表示装置では画素部トランジスタ
ー駆動のためのＩＣを別途制作し、制作されたＩＣをＬ
ＣＤパネル周辺部に付着して使用する必要がある。そし
て、このような場合には駆動モジュールのための工程が
増加してＬＣＤ制作費用が上昇することになる。
【０００４】一方、ポリシリコンはアモルファスシリコ
ンに比べてキャリアの移動度が大きい。従って、駆動回
路用ＩＣのためのトランジスター素子をガラス基板上に
画素電極のためのスイッチングトランジスターと共に形
成することができる。このことから、ＬＣＤ制作でモジ
ュール工程の費用を節減することができ同時に完成され
るＬＣＤの使用消費電力を低めることができる。
ンに比べてキャリアの移動度が大きい。従って、駆動回
路用ＩＣのためのトランジスター素子をガラス基板上に
画素電極のためのスイッチングトランジスターと共に形
成することができる。このことから、ＬＣＤ制作でモジ
ュール工程の費用を節減することができ同時に完成され
るＬＣＤの使用消費電力を低めることができる。
【０００５】しかし、ポリシリコン形薄膜トランジスタ
ーを使用する場合、ガラス基板にポリシリコン薄膜を形
成するために付加的工程が必要となる。即ち、アモルフ
ァスシリコン薄膜を低温ＣＶＤ工程を通じて形成し、ア
モルファスシリコン薄膜にレーザービームスキャニング
作業に局地的な再結晶化を行う。又、ポリシリコン形薄
膜トランジスターを使用する場合、ゲート電圧が下がる
瞬間漏洩電流が過度に流れる問題がある。電荷キャリア
の移動度が高いため漏洩電流に対する抑制作用がよくな
いためである。漏洩電流が大きいと画素電極は十分な電
位を維持できなくて画素調節が正確に成ることができな
い。漏洩電流発生を抑制する方法に薄膜トランジスター
のソース／ドレーン領域の中にチャンネルとの接合部に
不純物濃度が低いＬＤＤ領域又は不純物がドーピングさ
れないオフセット（ｏｆｆ ｓｅｔ）領域を配置する方
法がある。これらＬＤＤ領域又はオフセット領域は漏洩
電流に対したバリヤ（ｂａｒｒｉｅｒ）として作用す
る。
ーを使用する場合、ガラス基板にポリシリコン薄膜を形
成するために付加的工程が必要となる。即ち、アモルフ
ァスシリコン薄膜を低温ＣＶＤ工程を通じて形成し、ア
モルファスシリコン薄膜にレーザービームスキャニング
作業に局地的な再結晶化を行う。又、ポリシリコン形薄
膜トランジスターを使用する場合、ゲート電圧が下がる
瞬間漏洩電流が過度に流れる問題がある。電荷キャリア
の移動度が高いため漏洩電流に対する抑制作用がよくな
いためである。漏洩電流が大きいと画素電極は十分な電
位を維持できなくて画素調節が正確に成ることができな
い。漏洩電流発生を抑制する方法に薄膜トランジスター
のソース／ドレーン領域の中にチャンネルとの接合部に
不純物濃度が低いＬＤＤ領域又は不純物がドーピングさ
れないオフセット（ｏｆｆ ｓｅｔ）領域を配置する方
法がある。これらＬＤＤ領域又はオフセット領域は漏洩
電流に対したバリヤ（ｂａｒｒｉｅｒ）として作用す
る。
【０００６】一方、液晶表示装置の駆動回路では大概Ｎ
チャンネル薄膜トランジスターとＰチャンネル薄膜トラ
ンジスターを同時に使用する。従って、ガラス基板に駆
動回路用ＩＣを形成するためには不純物形が異なる薄膜
トランジスターを全て形成すべきである。異なる不純物
形薄膜トランジスターは同時に制作することができない
ので、各不純物形に対して別個である工程を必要とす
る。したがって全体工程が複雑になる問題もある。
チャンネル薄膜トランジスターとＰチャンネル薄膜トラ
ンジスターを同時に使用する。従って、ガラス基板に駆
動回路用ＩＣを形成するためには不純物形が異なる薄膜
トランジスターを全て形成すべきである。異なる不純物
形薄膜トランジスターは同時に制作することができない
ので、各不純物形に対して別個である工程を必要とす
る。したがって全体工程が複雑になる問題もある。
【０００７】Ｎチャンネル薄膜トランジスターを形成す
る不純物ドーピング過程で、Ｐチャンネル薄膜トランジ
スター領域はＮチャンネルイオン注入を防ぐために保護
層によってカバーされる。かつ、Ｐチャンネル薄膜トラ
ンジスターのための不純物ドーピング過程で、Ｎチャン
ネル薄膜トランジスター領域が保護層によってカバーさ
れる。大概、薄膜トランジスター活性領域形成のための
不純物ドーピングはイオン注入法を通じて成り、保護層
としてフォトレジスト膜を使用することになる。
る不純物ドーピング過程で、Ｐチャンネル薄膜トランジ
スター領域はＮチャンネルイオン注入を防ぐために保護
層によってカバーされる。かつ、Ｐチャンネル薄膜トラ
ンジスターのための不純物ドーピング過程で、Ｎチャン
ネル薄膜トランジスター領域が保護層によってカバーさ
れる。大概、薄膜トランジスター活性領域形成のための
不純物ドーピングはイオン注入法を通じて成り、保護層
としてフォトレジスト膜を使用することになる。
【０００８】ところが、イオン注入工程で注入されるイ
オンが持っている運動エネルギーは異なるエネルギーに
変換される。即ち、イオンの運動エネルギーは大概熱に
変わって基板の温度を高める作用をする。イオン注入が
高エネルギー高濃度である場合、許容できない温度まで
基板温度が高くなり、その工程の実施が不可能となる場
合がある。一方、イオンの運動エネルギーはイオン注入
マスクに塗布されているフォトレジストを変性させるフ
ォトレジストバーニング（Ｂｕｒｎｎｉｎｇ）現象を起
こす場合がある。
オンが持っている運動エネルギーは異なるエネルギーに
変換される。即ち、イオンの運動エネルギーは大概熱に
変わって基板の温度を高める作用をする。イオン注入が
高エネルギー高濃度である場合、許容できない温度まで
基板温度が高くなり、その工程の実施が不可能となる場
合がある。一方、イオンの運動エネルギーはイオン注入
マスクに塗布されているフォトレジストを変性させるフ
ォトレジストバーニング（Ｂｕｒｎｎｉｎｇ）現象を起
こす場合がある。
【０００９】フォトレジストバーニングは、イオン注入
エネルギーが熱に転換されることに起因することもある
が、イオン注入時の個々のイオンが有するエネルギーが
直接化学反応を触発させ、フォトレジストの物性を変化
させる現象と理解される。イオン注入によるフォトレジ
スト変性と同様の温度にフォトレジストを加熱する時、
フォトレジストの変化はストリップ工程で差異が発生す
る。イオン注入時に変性されたフォトレジストは、スト
リップ工程を通じて十分に除去されない。そして、残っ
たフォトレジストは後続工程で部分的にいろいろな不良
を起こす。
エネルギーが熱に転換されることに起因することもある
が、イオン注入時の個々のイオンが有するエネルギーが
直接化学反応を触発させ、フォトレジストの物性を変化
させる現象と理解される。イオン注入によるフォトレジ
スト変性と同様の温度にフォトレジストを加熱する時、
フォトレジストの変化はストリップ工程で差異が発生す
る。イオン注入時に変性されたフォトレジストは、スト
リップ工程を通じて十分に除去されない。そして、残っ
たフォトレジストは後続工程で部分的にいろいろな不良
を起こす。
【００１０】フォトレジストバーニングの問題を解消す
る方法として近年研究されていのが、フォトレジストに
代わってゲート補助膜を使用する方法がある。この方法
ではまず、基板にポリシリコンパターン、ゲート絶縁膜
及びゲート膜を形成する。まず、通常の露光とエッチン
グ工程によりＬＤＤ構造を必要としないＰチャンネルト
ランジスターのゲートパターンを形成する。そしてエッ
チングマスクであるフォトレジストパターンを除去して
Ｐ形不純物イオン注入を実施する。この時、Ｎチャンネ
ルトランジスターの領域はゲート膜によってイオン注入
から保護される。次に、基板全体に金属材質のゲート補
助膜を積層する。
る方法として近年研究されていのが、フォトレジストに
代わってゲート補助膜を使用する方法がある。この方法
ではまず、基板にポリシリコンパターン、ゲート絶縁膜
及びゲート膜を形成する。まず、通常の露光とエッチン
グ工程によりＬＤＤ構造を必要としないＰチャンネルト
ランジスターのゲートパターンを形成する。そしてエッ
チングマスクであるフォトレジストパターンを除去して
Ｐ形不純物イオン注入を実施する。この時、Ｎチャンネ
ルトランジスターの領域はゲート膜によってイオン注入
から保護される。次に、基板全体に金属材質のゲート補
助膜を積層する。
【００１１】そして、Ｐチャンネルトランジスター領域
はゲート補助膜が覆われたままにしておき、ＬＤＤ構造
が必要なＮチャンネルトランジスター領域ではパターニ
グ過程によってゲート膜とゲート補助膜よりなるゲート
パターンを形成する。この時、エッチング過程ではゲー
ト膜に選択性が高いエッチング液を使用して等方性エッ
チングを実施する。その結果、ゲート補助膜パターン下
にゲートパターンがアンダーカットになった状態を形成
する。エッチングマスクであるフォトレジスト膜は除去
され、基板全面に高濃度Ｎ形イオン注入を実施する。続
いてゲート補助膜を除去して低濃度イオン注入を実施し
てＬＤＤ構造のソース／ドレーン領域を完成する。この
時高濃度と低濃度は相対的な概念である。
はゲート補助膜が覆われたままにしておき、ＬＤＤ構造
が必要なＮチャンネルトランジスター領域ではパターニ
グ過程によってゲート膜とゲート補助膜よりなるゲート
パターンを形成する。この時、エッチング過程ではゲー
ト膜に選択性が高いエッチング液を使用して等方性エッ
チングを実施する。その結果、ゲート補助膜パターン下
にゲートパターンがアンダーカットになった状態を形成
する。エッチングマスクであるフォトレジスト膜は除去
され、基板全面に高濃度Ｎ形イオン注入を実施する。続
いてゲート補助膜を除去して低濃度イオン注入を実施し
てＬＤＤ構造のソース／ドレーン領域を完成する。この
時高濃度と低濃度は相対的な概念である。
【００１２】このような方法を使用する場合、イオン注
入過程でフォトレジストは基板上に残らないからフォト
レジストバーニングの問題を解決することができる。こ
の方法では大概ゲート膜にアルミニウムやアルミニウム
ネドミウム合金、ゲート補助膜にアルミニウムとのエッ
チング選択比を大きくすることができるクロムを使用す
る。ところがゲート補助膜が工程中完全に除去されずに
一部が残る傾向がある。残ったクロムはイオン注入に対
するアニーリングを実施する時、ゲート膜のネドミウム
等と作用してゲートパターンにピンホール（ｐｉｎ ｈ
ｏｌｅ）を形成するという問題がある。
入過程でフォトレジストは基板上に残らないからフォト
レジストバーニングの問題を解決することができる。こ
の方法では大概ゲート膜にアルミニウムやアルミニウム
ネドミウム合金、ゲート補助膜にアルミニウムとのエッ
チング選択比を大きくすることができるクロムを使用す
る。ところがゲート補助膜が工程中完全に除去されずに
一部が残る傾向がある。残ったクロムはイオン注入に対
するアニーリングを実施する時、ゲート膜のネドミウム
等と作用してゲートパターンにピンホール（ｐｉｎ ｈ
ｏｌｅ）を形成するという問題がある。
【００１３】また、このような方法を使用する場合、ゲ
ートパターンは等方性エッチングで形成される。この
時、側方でエッチングが進行されるからゲートパターン
側壁は垂直に近く形成される。ゲートパターンが構成す
る段差が大きく、ゲートパターン上に積層される層間絶
縁膜の厚さが薄くて段差が緩和されない場合、ゲートパ
ターン上を横切るデータ配線は段差の大きな所でストレ
スが作用して配線一部が切断したり、幅が小さくなる現
象が発生しやすい。
ートパターンは等方性エッチングで形成される。この
時、側方でエッチングが進行されるからゲートパターン
側壁は垂直に近く形成される。ゲートパターンが構成す
る段差が大きく、ゲートパターン上に積層される層間絶
縁膜の厚さが薄くて段差が緩和されない場合、ゲートパ
ターン上を横切るデータ配線は段差の大きな所でストレ
スが作用して配線一部が切断したり、幅が小さくなる現
象が発生しやすい。
【００１４】
【発明が解決しようとする課題】本発明は前述した諸問
題を解決するトップゲート方式ポリシリコン薄膜トラン
ジスターを製造することにあって、イオン注入による基
板変形やフォトレジストバーニング現象を防止する方法
を提供する。かつ、本発明は露光工程を減らして簡便化
することができる液晶表示装置用薄膜トランジスター形
成方法を提供する。
題を解決するトップゲート方式ポリシリコン薄膜トラン
ジスターを製造することにあって、イオン注入による基
板変形やフォトレジストバーニング現象を防止する方法
を提供する。かつ、本発明は露光工程を減らして簡便化
することができる液晶表示装置用薄膜トランジスター形
成方法を提供する。
【００１５】かつ、本発明はイオン注入によるポリシリ
コン薄膜結晶構造破損とそのことによるアニーリング問
題点を減らすことができる薄膜トランジスター形成方法
を提供する。
コン薄膜結晶構造破損とそのことによるアニーリング問
題点を減らすことができる薄膜トランジスター形成方法
を提供する。
【００１６】
【課題を解決するための手段】前記目的を達成するため
の本発明はトップゲート方式ポリシリコン薄膜トランジ
スターを製造する方法にあって、ポリシリコン層が活性
領域別に区分され、ポリシリコン層上にゲート絶縁膜と
ゲート膜を有する基板上に、ゲートエッチング用フォト
レジスト膜パターンを形成する。そして、これをエッチ
ングマスクとしてゲート膜をエッチングしてゲート膜パ
ターンを形成し、ゲート膜パターン下にあるゲート絶縁
膜をエッチングしてゲート絶縁膜パターンを形成する。
続いて、ゲート絶縁膜パターンを具備する基板に不純物
低エネルギーイオン注入を実施してソース／ドレーン領
域を形成することになる。
の本発明はトップゲート方式ポリシリコン薄膜トランジ
スターを製造する方法にあって、ポリシリコン層が活性
領域別に区分され、ポリシリコン層上にゲート絶縁膜と
ゲート膜を有する基板上に、ゲートエッチング用フォト
レジスト膜パターンを形成する。そして、これをエッチ
ングマスクとしてゲート膜をエッチングしてゲート膜パ
ターンを形成し、ゲート膜パターン下にあるゲート絶縁
膜をエッチングしてゲート絶縁膜パターンを形成する。
続いて、ゲート絶縁膜パターンを具備する基板に不純物
低エネルギーイオン注入を実施してソース／ドレーン領
域を形成することになる。
【００１７】多く、基板上にポリシリコン層、ゲート絶
縁膜、ゲート膜を積層し、活性領域を定義する段階と、
フォトレジスト膜パターンをエッチングマスクとしてエ
ッチングしてゲート膜パターンを形成しながらゲート絶
縁膜までエッチングする段階、フォトレジストパターン
を除去することやそのままに置いた状態で低エネルギー
不純物イオン注入を通じてソース／ドレーン領域を形成
する段階を具備する形態に成る。
縁膜、ゲート膜を積層し、活性領域を定義する段階と、
フォトレジスト膜パターンをエッチングマスクとしてエ
ッチングしてゲート膜パターンを形成しながらゲート絶
縁膜までエッチングする段階、フォトレジストパターン
を除去することやそのままに置いた状態で低エネルギー
不純物イオン注入を通じてソース／ドレーン領域を形成
する段階を具備する形態に成る。
【００１８】本発明でポリシリコン層を形成する方法は
基板に低温ＣＶＤを通じてアモルファスシリコン膜を積
層した次に、レーザービームスキャニングを通じて再結
晶ポリシリコン膜を形成する低温ポリシリコン形成方法
を主に使用する。かつ、フォトレジスト膜パターンを形
成する方法は通常のフォトレジスト膜塗布、露光、現像
の方法を使用する。しかし周辺部駆動回路を構成するＰ
チャンネル又はＮチャンネル薄膜トランジスター形成す
る過程で露光工程を減らすために、フォトレジスト膜に
対した２段階階調露光を実施することができる。即ち、
２段階階調露光を実施する場合、現像過程で完全に除去
される部分と厚さの半分程度除去される部分、全く除去
されない部分が存在することになる。従って、２段階階
調露光を通じて活性領域形成とゲートパターン形成を一
つの露光工程を通じて形成することができる。
基板に低温ＣＶＤを通じてアモルファスシリコン膜を積
層した次に、レーザービームスキャニングを通じて再結
晶ポリシリコン膜を形成する低温ポリシリコン形成方法
を主に使用する。かつ、フォトレジスト膜パターンを形
成する方法は通常のフォトレジスト膜塗布、露光、現像
の方法を使用する。しかし周辺部駆動回路を構成するＰ
チャンネル又はＮチャンネル薄膜トランジスター形成す
る過程で露光工程を減らすために、フォトレジスト膜に
対した２段階階調露光を実施することができる。即ち、
２段階階調露光を実施する場合、現像過程で完全に除去
される部分と厚さの半分程度除去される部分、全く除去
されない部分が存在することになる。従って、２段階階
調露光を通じて活性領域形成とゲートパターン形成を一
つの露光工程を通じて形成することができる。
【００１９】そして、フォトレジスト膜パターンをエッ
チングマスクとしてゲートパターンを形成する時、ＬＤ
Ｄ形成のために等方性エッチングを使用することができ
る。即ち、ゲート膜をエッチングする時はアンダーカッ
トが現われるように等方性エッチングする。従ってゲー
ト膜に続いてゲート絶縁膜をエッチングする時は異方性
エッチングによって、ゲートパターンより大きな幅にゲ
ート絶縁膜パターンを形成することができる。ゲート膜
パターンより外に形成されたゲート絶縁膜パターンは、
低エネルギーイオン注入時にフォトレジスト膜パターン
と共に又はフォトレジストパターンが除去された状態で
独自的にイオン注入マスクの役割をさせることができ
る。
チングマスクとしてゲートパターンを形成する時、ＬＤ
Ｄ形成のために等方性エッチングを使用することができ
る。即ち、ゲート膜をエッチングする時はアンダーカッ
トが現われるように等方性エッチングする。従ってゲー
ト膜に続いてゲート絶縁膜をエッチングする時は異方性
エッチングによって、ゲートパターンより大きな幅にゲ
ート絶縁膜パターンを形成することができる。ゲート膜
パターンより外に形成されたゲート絶縁膜パターンは、
低エネルギーイオン注入時にフォトレジスト膜パターン
と共に又はフォトレジストパターンが除去された状態で
独自的にイオン注入マスクの役割をさせることができ
る。
【００２０】本発明で核心を成す部分は、従来にはフォ
トレジストバーニングを起こした段階である高濃度高エ
ネルギーイオン注入段階が高濃度低エネルギーイオン注
入段階に変わることにより、フォトレジストバーニング
を抑制することと、低エネルギーイオン注入を可能とす
るために、事前にゲート膜パターン下部を除外した所で
ゲート絶縁膜を除去する段階が追加されたことである。
トレジストバーニングを起こした段階である高濃度高エ
ネルギーイオン注入段階が高濃度低エネルギーイオン注
入段階に変わることにより、フォトレジストバーニング
を抑制することと、低エネルギーイオン注入を可能とす
るために、事前にゲート膜パターン下部を除外した所で
ゲート絶縁膜を除去する段階が追加されたことである。
【００２１】本発明は主にＮチャンネルトランジスター
とＰチャンネルトランジスターを共に有する駆動ＩＣを
ガラス基板に形成するトップゲート形ポリシリコン薄膜
トランジスターを前提にすることである。従って、Ｎ形
不純物イオン注入とＰ形不純物イオン注入を別途のイオ
ン注入マスクで進行することができる。そして、各々の
トランジスター領域には不純物形によってＬＤＤ又はオ
フセット領域を形成することができるように、細部的な
段階を具備することができる。Ｎチャンネルトランジス
ターとＰチャンネルトランジスターの形成順序は技術的
に特別な問題なく相互変更することができる。
とＰチャンネルトランジスターを共に有する駆動ＩＣを
ガラス基板に形成するトップゲート形ポリシリコン薄膜
トランジスターを前提にすることである。従って、Ｎ形
不純物イオン注入とＰ形不純物イオン注入を別途のイオ
ン注入マスクで進行することができる。そして、各々の
トランジスター領域には不純物形によってＬＤＤ又はオ
フセット領域を形成することができるように、細部的な
段階を具備することができる。Ｎチャンネルトランジス
ターとＰチャンネルトランジスターの形成順序は技術的
に特別な問題なく相互変更することができる。
【００２２】
【発明の実施の形態】以下図面を参照しながら本発明の
トップゲート方式ポリシリコン薄膜トランジスターの製
造方法を実施例を通じて更に詳細に説明する。 （実施例１）図１〜図１１はバッファー膜を有し、画素
部のＮチャンネルトランジスター及びキャパシタと共に
ガラス基板周辺部にＮチャンネルトランジスターとＰチ
ャンネルトランジスターを具備する駆動ＩＣを形成する
方法の実施例を単純化して表現する工程断面図である。
トップゲート方式ポリシリコン薄膜トランジスターの製
造方法を実施例を通じて更に詳細に説明する。 （実施例１）図１〜図１１はバッファー膜を有し、画素
部のＮチャンネルトランジスター及びキャパシタと共に
ガラス基板周辺部にＮチャンネルトランジスターとＰチ
ャンネルトランジスターを具備する駆動ＩＣを形成する
方法の実施例を単純化して表現する工程断面図である。
【００２３】図１のように、ガラス基板（１０）上にブ
ロッキング層（１１）としてシリコン酸化膜が２０００
Å積層される。ブロッキング層上にはＮ形不純物がドー
ピングされたアモルファスシリコン８００Åが蒸着され
てバッファーパターン（１２）を形成することになる。
バッファーパターンが形成された基板上にポリシリコン
層（１３）５００Å〜８００Åが積層される。ブロッキ
ング層（１１）とバッファーパターン（１２）は省略す
ることができ、ポリシリコン層（１３）はアモルファス
シリコン層を蒸着させ、レーザービームスキャニングの
ような再結晶作業を通じて形成できる。
ロッキング層（１１）としてシリコン酸化膜が２０００
Å積層される。ブロッキング層上にはＮ形不純物がドー
ピングされたアモルファスシリコン８００Åが蒸着され
てバッファーパターン（１２）を形成することになる。
バッファーパターンが形成された基板上にポリシリコン
層（１３）５００Å〜８００Åが積層される。ブロッキ
ング層（１１）とバッファーパターン（１２）は省略す
ることができ、ポリシリコン層（１３）はアモルファス
シリコン層を蒸着させ、レーザービームスキャニングの
ような再結晶作業を通じて形成できる。
【００２４】図２を参照すると、ポリシリコン層（１
３）が形成された基板に対してフォトリソグラフィとエ
ッチングを通じてトランジスターの活性領域を成すポリ
シリコンパターン（２３）を形成する。活性領域パター
ニングに使用されて残ったフォトレジストを除去し、ポ
リシリコンパターン（２３）上にゲート絶縁膜（１５）
とゲート膜（１７）を積層する。ゲート絶縁膜（１５）
はシリコン酸化膜を１０００Å程度積層して形成し、ゲ
ート膜（１７）は主にアルミニウムネドミウム（ＡＩＮ
ｄ）合金を２０００Å〜３０００Å積層して形成する。
ゲート膜はアルミニウム含有金属とモリブデン含有金属
の２層構造又はアルミニウム含有金属とクロムの２層構
造で形成することができる。ただし、ゲート膜パターン
を形成するためのエッチングでアンダーカットが形成さ
れることなく、イオンドーピング後のアニーリング段階
での問題点がない金属を使用することが好ましい。
３）が形成された基板に対してフォトリソグラフィとエ
ッチングを通じてトランジスターの活性領域を成すポリ
シリコンパターン（２３）を形成する。活性領域パター
ニングに使用されて残ったフォトレジストを除去し、ポ
リシリコンパターン（２３）上にゲート絶縁膜（１５）
とゲート膜（１７）を積層する。ゲート絶縁膜（１５）
はシリコン酸化膜を１０００Å程度積層して形成し、ゲ
ート膜（１７）は主にアルミニウムネドミウム（ＡＩＮ
ｄ）合金を２０００Å〜３０００Å積層して形成する。
ゲート膜はアルミニウム含有金属とモリブデン含有金属
の２層構造又はアルミニウム含有金属とクロムの２層構
造で形成することができる。ただし、ゲート膜パターン
を形成するためのエッチングでアンダーカットが形成さ
れることなく、イオンドーピング後のアニーリング段階
での問題点がない金属を使用することが好ましい。
【００２５】図３を参照すると、ゲート膜をパターニン
グしてＮチャンネルトランジスター領域のゲート膜パタ
ーン（２７）を形成する。この時、Ｐチャンネルトラン
ジスター領域はフォトレジスト膜に保護される。フォト
リソグラフィの現状段階で得られるフォトレジスト膜パ
ターン（２１）は側壁が垂直で一定傾きに形成されるよ
うにする。ゲート膜となるゲート膜パターン（２７）は
等方性エッチングにより形成する。従って、フォトレジ
スタ膜パターン（２１）よりゲート膜パターンの幅が小
さくなるアンダーカット現象を示す。この時、アンダー
カットによるパターン周辺部のパターン幅の差異は、
０．５〜１．５μｍ程度である。そして、後に形成され
るＬＤＤ領域のドーピング濃度によって、使用電圧によ
って幅の差異は調節されることができる。例えば、後続
の低濃度ドーピングができないオフセット領域に代わっ
て設計する場合にはアンダーカットの大きさはさらに小
さくなる。
グしてＮチャンネルトランジスター領域のゲート膜パタ
ーン（２７）を形成する。この時、Ｐチャンネルトラン
ジスター領域はフォトレジスト膜に保護される。フォト
リソグラフィの現状段階で得られるフォトレジスト膜パ
ターン（２１）は側壁が垂直で一定傾きに形成されるよ
うにする。ゲート膜となるゲート膜パターン（２７）は
等方性エッチングにより形成する。従って、フォトレジ
スタ膜パターン（２１）よりゲート膜パターンの幅が小
さくなるアンダーカット現象を示す。この時、アンダー
カットによるパターン周辺部のパターン幅の差異は、
０．５〜１．５μｍ程度である。そして、後に形成され
るＬＤＤ領域のドーピング濃度によって、使用電圧によ
って幅の差異は調節されることができる。例えば、後続
の低濃度ドーピングができないオフセット領域に代わっ
て設計する場合にはアンダーカットの大きさはさらに小
さくなる。
【００２６】そして続けてゲート絶縁膜もエッチングさ
れるがゲート絶縁膜パターン（２５）は非等方性エッチ
ングを通じてフォトレジスタ膜パターンの幅と同じ幅に
形成される。そしてこの時特に注意すべきことはゲート
絶縁膜をエッチングする時、下層ポリシリコンパターン
（２３）が損傷されないようにすべきことである。従っ
て、エッチング比が１０：１以上であるエッチング液を
使用することが好ましい。こんなエッチング液の例にア
ルゴンとＣＨＦ3を混合したガスを挙げることができ
る。
れるがゲート絶縁膜パターン（２５）は非等方性エッチ
ングを通じてフォトレジスタ膜パターンの幅と同じ幅に
形成される。そしてこの時特に注意すべきことはゲート
絶縁膜をエッチングする時、下層ポリシリコンパターン
（２３）が損傷されないようにすべきことである。従っ
て、エッチング比が１０：１以上であるエッチング液を
使用することが好ましい。こんなエッチング液の例にア
ルゴンとＣＨＦ3を混合したガスを挙げることができ
る。
【００２７】図４を参照すると、ゲート絶縁膜パターン
が形成された基板に対してフォトレジストを除去せず、
Ｎ形不純物低エネルギーイオン注入を実施する。Ｎ形不
純物にはＰＨ3を多く使用し、単位ｃｍ2当１．ＯＥ１５
〜５．ＯＥ１５粒子の相対的高濃度（ＨＩＧＨ ＤＯＥ
Ｓ）でイオン注入を実施する。かつ、３０ＫｅＶ以下、
本実施例では２０ＫｅＶの低エネルギーイオン注入を実
施する。従来では高濃度不純物イオン注入をする時、９
０ＫｅＶ程度の高エネルギーイオン注入を実施するが、
入射領域に対するゲート絶縁膜除去を先に行うことによ
り、イオン注入エネルギーを減らすことができる。ポリ
シリコンパターン（２３）に投射されるエネルギーが減
少するとイオン注入を実施する時基板での熱発生も少な
くなり、フォトレジストと高エネルギーイオンの間の作
用も少なくなる。従って、フォトレジストバーニングの
ような硬化現象も防ぐことができる。
が形成された基板に対してフォトレジストを除去せず、
Ｎ形不純物低エネルギーイオン注入を実施する。Ｎ形不
純物にはＰＨ3を多く使用し、単位ｃｍ2当１．ＯＥ１５
〜５．ＯＥ１５粒子の相対的高濃度（ＨＩＧＨ ＤＯＥ
Ｓ）でイオン注入を実施する。かつ、３０ＫｅＶ以下、
本実施例では２０ＫｅＶの低エネルギーイオン注入を実
施する。従来では高濃度不純物イオン注入をする時、９
０ＫｅＶ程度の高エネルギーイオン注入を実施するが、
入射領域に対するゲート絶縁膜除去を先に行うことによ
り、イオン注入エネルギーを減らすことができる。ポリ
シリコンパターン（２３）に投射されるエネルギーが減
少するとイオン注入を実施する時基板での熱発生も少な
くなり、フォトレジストと高エネルギーイオンの間の作
用も少なくなる。従って、フォトレジストバーニングの
ような硬化現象も防ぐことができる。
【００２８】また、イオン注入エネルギーが小さくなる
とイオン注入時のポリシリコンに対する衝撃量が小さく
なり結晶損傷が少なくなる。従って、結晶損傷を復旧す
るために行われる後続のレーザーアニーリング段階で使
用されるエネルギーを減らすことができる。アニーリン
グで使用されるエネルギーが少なくなれば、アニーリン
グによる温度上昇とこれによる問題も減らすことができ
る。
とイオン注入時のポリシリコンに対する衝撃量が小さく
なり結晶損傷が少なくなる。従って、結晶損傷を復旧す
るために行われる後続のレーザーアニーリング段階で使
用されるエネルギーを減らすことができる。アニーリン
グで使用されるエネルギーが少なくなれば、アニーリン
グによる温度上昇とこれによる問題も減らすことができ
る。
【００２９】図５を参照すると、高濃度低エネルギーイ
オン注入を実施した状態で、基板上からフォトレジスト
膜パターンを除去し、Ｎチャンネル不純物として低濃度
高エネルギーイオン注入を実施する。このとき、フォト
レジスト膜パターンが除去された状態であるからフォト
レジストバーニングの問題はない。結果的にＬＤＤ（３
４）構造のソース／ドレーン領域が形成される。この時
のイオン注入ダズ（ＤＯＥＳ）量は単位ｃｍ2当１．０
Ｅ１２〜８．０Ｅ１２イオン粒子とし、高濃度低エネル
ギーイオン注入段階のダズ量に比べて１／１０００の水
準である。そしてイオンの入射エネルギーは９０ＫｅＶ
程度である。高温による問題がなく高エネルギーイオン
注入を実施することができるのは相対的に低濃度のイオ
ン注入を実施するからである。即ち、基板に対する全体
的な入射エネルギー水準は低エネルギーイオン注入であ
る時の大略１／１００の水準と低いからである。
オン注入を実施した状態で、基板上からフォトレジスト
膜パターンを除去し、Ｎチャンネル不純物として低濃度
高エネルギーイオン注入を実施する。このとき、フォト
レジスト膜パターンが除去された状態であるからフォト
レジストバーニングの問題はない。結果的にＬＤＤ（３
４）構造のソース／ドレーン領域が形成される。この時
のイオン注入ダズ（ＤＯＥＳ）量は単位ｃｍ2当１．０
Ｅ１２〜８．０Ｅ１２イオン粒子とし、高濃度低エネル
ギーイオン注入段階のダズ量に比べて１／１０００の水
準である。そしてイオンの入射エネルギーは９０ＫｅＶ
程度である。高温による問題がなく高エネルギーイオン
注入を実施することができるのは相対的に低濃度のイオ
ン注入を実施するからである。即ち、基板に対する全体
的な入射エネルギー水準は低エネルギーイオン注入であ
る時の大略１／１００の水準と低いからである。
【００３０】本実施例では駆動回路部と画素部のＮチャ
ンネルトランジスター全てに対してＬＤＤ構造を形成し
たことを示しているが、場合によっては駆動回路部のＮ
チャンネルトランジスターに対してだけＬＤＤを形成す
ることができる。ただし、この場合駆動回路部と画素部
を区分するために、別途の追加工程を必要する。そし
て、Ｐチャンネルトランジスター領域に対してもＬＤＤ
構造のソース／ドレーン領域を形成することもできる。
ンネルトランジスター全てに対してＬＤＤ構造を形成し
たことを示しているが、場合によっては駆動回路部のＮ
チャンネルトランジスターに対してだけＬＤＤを形成す
ることができる。ただし、この場合駆動回路部と画素部
を区分するために、別途の追加工程を必要する。そし
て、Ｐチャンネルトランジスター領域に対してもＬＤＤ
構造のソース／ドレーン領域を形成することもできる。
【００３１】図６のように、高エネルギーイオン注入が
実施された基板に対してフォトレジスト膜パターン（３
１）を形成する。この時、駆動回路部のＰチャンネルト
ランジスター領域にはゲートエッチングのためのフォト
レジスト膜パターンが形成され、画素領域及び駆動回路
部のＮチャンネルトランジスター領域には保護膜用フォ
トレジスト膜パターンが形成される。そして、ゲート膜
エッチングを実施して駆動回路部のＰチャンネルトラン
ジスター領域のゲート膜パターン（３７）とゲート絶縁
膜パターン（３５）を形成する。かつ、Ｐ形低エネルギ
ーイオンの注入を実施する。この時もゲート絶縁膜をゲ
ート膜と共に連続にエッチングする。この時はＬＤＤを
形成する必要がないからゲート膜とゲート絶縁膜に対し
て非等方性エッチングを実施する。イオン注入で使用さ
れる粒子の単位面積当の注入量とエネルギーはＮチャン
ネルトランジスターでの相対的高濃度低エネルギーイオ
ン注入の場合と同一の水準にする。イオン注入に使用さ
れる物質にはＢ2Ｈ6を挙げることができる。
実施された基板に対してフォトレジスト膜パターン（３
１）を形成する。この時、駆動回路部のＰチャンネルト
ランジスター領域にはゲートエッチングのためのフォト
レジスト膜パターンが形成され、画素領域及び駆動回路
部のＮチャンネルトランジスター領域には保護膜用フォ
トレジスト膜パターンが形成される。そして、ゲート膜
エッチングを実施して駆動回路部のＰチャンネルトラン
ジスター領域のゲート膜パターン（３７）とゲート絶縁
膜パターン（３５）を形成する。かつ、Ｐ形低エネルギ
ーイオンの注入を実施する。この時もゲート絶縁膜をゲ
ート膜と共に連続にエッチングする。この時はＬＤＤを
形成する必要がないからゲート膜とゲート絶縁膜に対し
て非等方性エッチングを実施する。イオン注入で使用さ
れる粒子の単位面積当の注入量とエネルギーはＮチャン
ネルトランジスターでの相対的高濃度低エネルギーイオ
ン注入の場合と同一の水準にする。イオン注入に使用さ
れる物質にはＢ2Ｈ6を挙げることができる。
【００３２】以上で見た実施例はＮチャンネルトランジ
スターを先に形成しＰチャンネルトランジスターを形成
しているが、順序を変えて形成することもできる。図７
のように、Ｐチャンネル不純物高濃度低エネルギーイオ
ン注入を実施した基板に対してフォトレジストを除去す
る。そして、レーザービームスキャニングを利用してポ
リシリコン活性化のためのアニーリングを実施する。高
濃度のイオン注入では低エネルギーを使用するからフォ
トレジストバーニング現状がない。従って、通常のスト
リップ工程を通じて残ったフォトレジストを容易に除去
することができる。ポリシリコン活性化はイオン注入に
よるポリシリコンパターン（２３）での構造的損傷を補
償し注入された不純物粒子の拡散のために実施されるこ
とである。本実施例では従来の高エネルギーイオン注入
に比べて構造損傷が少ないからアニーリングする時レー
ザービームの調査エネルギーを減らして使用することが
できる。
スターを先に形成しＰチャンネルトランジスターを形成
しているが、順序を変えて形成することもできる。図７
のように、Ｐチャンネル不純物高濃度低エネルギーイオ
ン注入を実施した基板に対してフォトレジストを除去す
る。そして、レーザービームスキャニングを利用してポ
リシリコン活性化のためのアニーリングを実施する。高
濃度のイオン注入では低エネルギーを使用するからフォ
トレジストバーニング現状がない。従って、通常のスト
リップ工程を通じて残ったフォトレジストを容易に除去
することができる。ポリシリコン活性化はイオン注入に
よるポリシリコンパターン（２３）での構造的損傷を補
償し注入された不純物粒子の拡散のために実施されるこ
とである。本実施例では従来の高エネルギーイオン注入
に比べて構造損傷が少ないからアニーリングする時レー
ザービームの調査エネルギーを減らして使用することが
できる。
【００３３】図８のように、ポリシリコン活性化を行っ
た基板に対して層間絶縁膜（４１）を形成する。ポリシ
リコン活性化と関連して、前述した前段階で活性化せず
に絶縁膜（４１）を形成した後活性化を進行することも
効果面で適切である。そして、ソース／ドレーン領域に
下層コンタクトホール形成のためのパターニングを実施
する。層間絶縁膜（４１）は大概シリコン酸化膜やシリ
コン窒化膜を６０００Å〜８０００Å程度積層して形成
する。
た基板に対して層間絶縁膜（４１）を形成する。ポリシ
リコン活性化と関連して、前述した前段階で活性化せず
に絶縁膜（４１）を形成した後活性化を進行することも
効果面で適切である。そして、ソース／ドレーン領域に
下層コンタクトホール形成のためのパターニングを実施
する。層間絶縁膜（４１）は大概シリコン酸化膜やシリ
コン窒化膜を６０００Å〜８０００Å程度積層して形成
する。
【００３４】図９のように、層間絶縁膜に下層コンタク
トホールが形成された基板にコンタクトとデータ配線の
ための金属層（４２）を積層しパターニングする。金属
層はモリブデングタンステン（ＭｏＷ）合金層とアルミ
ニウムネドミウム合金層の二重膜、アルミニウムネドミ
ウムとクロム、ティタニウム、Ｔａ層等の二重膜を形成
することが好ましい。一方、金属層（４２）を積層する
前にポリシリコンパターン（２３）と金属層（４２）の
界面で酸化膜等の抵抗性物質膜が形成されてコンタクト
抵抗を高める場合が多い。抵抗性物質膜はトランジスタ
ーに印可される実質電圧を強化させてトランジスターの
機能を低下させる問題を発生させる。従って、金属層
（４２）を積層する前に酸化膜等の抵抗性物質を最大に
除去する必要がある。この時抵抗に作用しやすい有機物
と表面酸化物は各々性質が違うので二通りの抵抗物質に
対する工程を区分してクリーニングすることが正しい。
トホールが形成された基板にコンタクトとデータ配線の
ための金属層（４２）を積層しパターニングする。金属
層はモリブデングタンステン（ＭｏＷ）合金層とアルミ
ニウムネドミウム合金層の二重膜、アルミニウムネドミ
ウムとクロム、ティタニウム、Ｔａ層等の二重膜を形成
することが好ましい。一方、金属層（４２）を積層する
前にポリシリコンパターン（２３）と金属層（４２）の
界面で酸化膜等の抵抗性物質膜が形成されてコンタクト
抵抗を高める場合が多い。抵抗性物質膜はトランジスタ
ーに印可される実質電圧を強化させてトランジスターの
機能を低下させる問題を発生させる。従って、金属層
（４２）を積層する前に酸化膜等の抵抗性物質を最大に
除去する必要がある。この時抵抗に作用しやすい有機物
と表面酸化物は各々性質が違うので二通りの抵抗物質に
対する工程を区分してクリーニングすることが正しい。
【００３５】例として、酸化膜除去のために弗酸（Ｈ
Ｆ）又はＣＦ4と酸素の混合ガス等を供給しながらプラ
ズマクリーニングを実施し、次にアルゴン等を使用して
プラズマクリーニングを実施する方法を挙げることがで
きる。かつ、ポリシリコンと金属膜の直接接触面は導電
性がよくないので、ポリシリコンを可能である高温、例
えば３５０℃〜４５０℃程度の高温処理を通じて界面の
電気的接触性を高めることが好ましい。
Ｆ）又はＣＦ4と酸素の混合ガス等を供給しながらプラ
ズマクリーニングを実施し、次にアルゴン等を使用して
プラズマクリーニングを実施する方法を挙げることがで
きる。かつ、ポリシリコンと金属膜の直接接触面は導電
性がよくないので、ポリシリコンを可能である高温、例
えば３５０℃〜４５０℃程度の高温処理を通じて界面の
電気的接触性を高めることが好ましい。
【００３６】図１０のように、金属層にコンタクトと配
線が形成された基板に保護膜（５１）を形成しパターニ
ングを通じて上層コンタクトホールを形成する。保護膜
には有機膜と無機膜を全て使用することができるが、感
光性有機膜を３μｍ程度の厚さに厚く形成する場合が多
い。有機膜を使用する場合には露光工程での現像段階で
パターンが形成されるから、エッチング工程を別途進行
する必要がなく、工程が単純化される。かつ相対的に厚
い膜であるから平坦性を高めるのによい。反射形の場合
には、特に有機膜上面にはコンタクトホールを形成する
パターニング過程で、反射効率を高めるための光学レン
ズを形成することができる。光学レンズは有機膜上面に
突起形態に具現され、これらが反射光の干渉を起こすよ
うに形成するものである。突起は陽性感光膜を使用する
場合、有機膜のパターニング過程で回折格子形態のパタ
ーンを形成し、部分的に弱い光線に露光される部分を作
ることで形成することができる。これを部分露光と言う
場合、これら部分露光された部分は現像過程で上部の一
部が除去されて凹んだ形状に形成される。
線が形成された基板に保護膜（５１）を形成しパターニ
ングを通じて上層コンタクトホールを形成する。保護膜
には有機膜と無機膜を全て使用することができるが、感
光性有機膜を３μｍ程度の厚さに厚く形成する場合が多
い。有機膜を使用する場合には露光工程での現像段階で
パターンが形成されるから、エッチング工程を別途進行
する必要がなく、工程が単純化される。かつ相対的に厚
い膜であるから平坦性を高めるのによい。反射形の場合
には、特に有機膜上面にはコンタクトホールを形成する
パターニング過程で、反射効率を高めるための光学レン
ズを形成することができる。光学レンズは有機膜上面に
突起形態に具現され、これらが反射光の干渉を起こすよ
うに形成するものである。突起は陽性感光膜を使用する
場合、有機膜のパターニング過程で回折格子形態のパタ
ーンを形成し、部分的に弱い光線に露光される部分を作
ることで形成することができる。これを部分露光と言う
場合、これら部分露光された部分は現像過程で上部の一
部が除去されて凹んだ形状に形成される。
【００３７】図１１では、コンタクトホールが形成され
た保護膜上に金属膜でなる反射膜又は透明電極層を４０
０℃程度に積層しパターニングして画素電極（５２）を
形成した状態を示す。透明電極としては一番効率のよい
ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を使用す
る場合が多く、この代わりにＩＺＯ（ＩｎｄｉｕｍＺｉ
ｎｃ Ｏｘｉｄｅ）等を使用することもできる。
た保護膜上に金属膜でなる反射膜又は透明電極層を４０
０℃程度に積層しパターニングして画素電極（５２）を
形成した状態を示す。透明電極としては一番効率のよい
ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を使用す
る場合が多く、この代わりにＩＺＯ（ＩｎｄｉｕｍＺｉ
ｎｃ Ｏｘｉｄｅ）等を使用することもできる。
【００３８】図１２は図１で図１１のような過程を通じ
て形成されたトップゲート形ポリシリコン薄膜トランジ
スター液晶表示装置の個別画素部レイアウトを示す平面
図である。図１２のように、ＬＤＤ領域は別途に表示さ
れていないが、ゲート絶縁膜が残っている所と活性領域
即ち、ポリシリコンがある領域が重なる部分として形成
される。ソース領域（２８）はコンタクト（７６）を通
じてソース電極及びデータライン（８６）と連結され
る。ドレーン領域（２６）はコンタクトを通じてドレー
ン電極と連結され、ドレーン電極上に形成される下層コ
ンタクト（９１）及びこのコンタクト（９１）と連結さ
れる連結板（９３）そして画素電極と共に形成される上
層コンタクト（９２）を通じて画素電極（９０）と連結
される。ゲート絶縁膜はゲート膜より大きい一定幅を有
しているが、同一の位置にあるようにパターニングされ
るのでゲートパターン、即ち、ゲート電極とゲート配線
がある所を除外した他領域にはゲート絶縁膜は除去され
た状態となる。
て形成されたトップゲート形ポリシリコン薄膜トランジ
スター液晶表示装置の個別画素部レイアウトを示す平面
図である。図１２のように、ＬＤＤ領域は別途に表示さ
れていないが、ゲート絶縁膜が残っている所と活性領域
即ち、ポリシリコンがある領域が重なる部分として形成
される。ソース領域（２８）はコンタクト（７６）を通
じてソース電極及びデータライン（８６）と連結され
る。ドレーン領域（２６）はコンタクトを通じてドレー
ン電極と連結され、ドレーン電極上に形成される下層コ
ンタクト（９１）及びこのコンタクト（９１）と連結さ
れる連結板（９３）そして画素電極と共に形成される上
層コンタクト（９２）を通じて画素電極（９０）と連結
される。ゲート絶縁膜はゲート膜より大きい一定幅を有
しているが、同一の位置にあるようにパターニングされ
るのでゲートパターン、即ち、ゲート電極とゲート配線
がある所を除外した他領域にはゲート絶縁膜は除去され
た状態となる。
【００３９】（実施例２）図１３〜図１５はバッファ膜
を使用せずに、画素部のＮチャンネルトランジスター及
びキャパシタと共にガラス基板周辺部にＮチャンネルト
ランジスターとＰチャンネルトランジスターを有する駆
動ＩＣを形成する例であって、図１〜図１１までの例と
差異を示す部分を表現する工程断面図である。
を使用せずに、画素部のＮチャンネルトランジスター及
びキャパシタと共にガラス基板周辺部にＮチャンネルト
ランジスターとＰチャンネルトランジスターを有する駆
動ＩＣを形成する例であって、図１〜図１１までの例と
差異を示す部分を表現する工程断面図である。
【００４０】図１３を参照すると、基板（１０）にブロ
ッキング層（１１）としてシリコン酸化膜が積層され
て、その上にポリシリコン層（１３）とゲート絶縁膜
（１５）及びゲート膜（１７）が順次に積層される。ブ
ロッキング層（１１）は省略することができる。ポリシ
リコン層（１３）はアモルファスシリコンを蒸着させ、
レーザービームスキャニングを通じて再結晶作業で形成
する。
ッキング層（１１）としてシリコン酸化膜が積層され
て、その上にポリシリコン層（１３）とゲート絶縁膜
（１５）及びゲート膜（１７）が順次に積層される。ブ
ロッキング層（１１）は省略することができる。ポリシ
リコン層（１３）はアモルファスシリコンを蒸着させ、
レーザービームスキャニングを通じて再結晶作業で形成
する。
【００４１】図１４のように、ゲート膜が積層された基
板に２段階階調露光を実施する。２段階階調露光を実施
した結果、ゲートパターン領域では厚く、その他部分は
薄い２段のフォトレジストパターン（３１）をＮチャン
ネルトランジスター領域に形成する。Ｐチャンネルトラ
ンジスター領域は厚いフォトレジストパターン（３１）
が覆われている。各画素別に、駆動回路部ではＰチャン
ネルトランジスター領域とＮチャンネルトランジスター
領域が区分されるようにフォトレジスト膜が除去され
る。そして、連続エッチングを実施してフォトレジスト
膜が除去された領域でゲート膜（１７）、ゲート絶縁膜
（１５）、ポリシリコン層（１３）を順次に除去する。
図１４には図示していないが、画素別に活性領域が区分
されるべきであり、実施例１とは違ってゲートラインを
同一層上で連続に形成しない。従って、データラインを
形成する等の作業と共に各画素ごとに分離されたゲート
ラインを連結する作業を必要とする。これは図１６から
明らかである。
板に２段階階調露光を実施する。２段階階調露光を実施
した結果、ゲートパターン領域では厚く、その他部分は
薄い２段のフォトレジストパターン（３１）をＮチャン
ネルトランジスター領域に形成する。Ｐチャンネルトラ
ンジスター領域は厚いフォトレジストパターン（３１）
が覆われている。各画素別に、駆動回路部ではＰチャン
ネルトランジスター領域とＮチャンネルトランジスター
領域が区分されるようにフォトレジスト膜が除去され
る。そして、連続エッチングを実施してフォトレジスト
膜が除去された領域でゲート膜（１７）、ゲート絶縁膜
（１５）、ポリシリコン層（１３）を順次に除去する。
図１４には図示していないが、画素別に活性領域が区分
されるべきであり、実施例１とは違ってゲートラインを
同一層上で連続に形成しない。従って、データラインを
形成する等の作業と共に各画素ごとに分離されたゲート
ラインを連結する作業を必要とする。これは図１６から
明らかである。
【００４２】２段階階調露光では２段階の階調に像が形
成されたレティクルを利用することや中間階調部分に多
数のスリットを形成したレティクルを使用して露光を実
施する。ポジティブ形フォトレジストを基準に見ると、
半透明の中間階調に像が形成された部分又は多数のスリ
ットに形成された部分に対応される領域では、フォトレ
ジストが中間値の光を受けて上層部に光分解が起こる。
分解が起こった部分は現像により除去され、中間厚さの
フォトレジスト部分が形成される。レティクルが透明階
調に形成されるとフォトレジストの該当部分は全体的に
露出されて全厚さにかけて光分解が起こり、現像を通じ
て除去される。レティクル上完全に不透明になった部分
に該当するフォトレジストでは、架橋化状態を維持して
厚いパターンとして残る。
成されたレティクルを利用することや中間階調部分に多
数のスリットを形成したレティクルを使用して露光を実
施する。ポジティブ形フォトレジストを基準に見ると、
半透明の中間階調に像が形成された部分又は多数のスリ
ットに形成された部分に対応される領域では、フォトレ
ジストが中間値の光を受けて上層部に光分解が起こる。
分解が起こった部分は現像により除去され、中間厚さの
フォトレジスト部分が形成される。レティクルが透明階
調に形成されるとフォトレジストの該当部分は全体的に
露出されて全厚さにかけて光分解が起こり、現像を通じ
て除去される。レティクル上完全に不透明になった部分
に該当するフォトレジストでは、架橋化状態を維持して
厚いパターンとして残る。
【００４３】図１５のように、２段のフォトレジストパ
ターンが形成され、各警戒領域でゲート膜、ゲート絶縁
膜、ポリシリコン膜が除去された基板でフォトレジスト
パターン（３１）に対する全面エッチングを実施する。
その結果フォトレジストが厚く形成された部分だけを残
した状態になる。この時Ｎチャンネルトランジスター領
域で残ったフォトレジストパターンが、ゲートパターン
をエッチングするために使用するフォトレジストパター
ン（２１）となり、Ｐチャンネルトランジスター領域に
は保護膜としてフォトレジスト膜パターン（２１）が残
ることになる。フォトレジストのエッチングは多くエッ
シンと呼ばれる工程を通じて成る。エッシンは酸素を供
給しながらプラズマを形成して、有機膜であるフォトレ
ジスト膜を上層から除去する工程である。
ターンが形成され、各警戒領域でゲート膜、ゲート絶縁
膜、ポリシリコン膜が除去された基板でフォトレジスト
パターン（３１）に対する全面エッチングを実施する。
その結果フォトレジストが厚く形成された部分だけを残
した状態になる。この時Ｎチャンネルトランジスター領
域で残ったフォトレジストパターンが、ゲートパターン
をエッチングするために使用するフォトレジストパター
ン（２１）となり、Ｐチャンネルトランジスター領域に
は保護膜としてフォトレジスト膜パターン（２１）が残
ることになる。フォトレジストのエッチングは多くエッ
シンと呼ばれる工程を通じて成る。エッシンは酸素を供
給しながらプラズマを形成して、有機膜であるフォトレ
ジスト膜を上層から除去する工程である。
【００４４】以後の基板での薄膜トランジスター及び配
線と画素電極の形成作業は実施例１と同様に進行され
る。ただし、本実施例ではバッファー膜を形成しないこ
とにも特徴があり、バッファー膜を形成しないことにつ
いてさらに説明する。実施例１と類似する工程を通じて
画素部と駆動回路部のＰチャンネルトランジスター及び
Ｎチャンネルトランジスター領域に薄膜トランジスター
ソース／ドレーン構造を形成し、この上に層間絶縁膜を
積層する。層間絶縁膜（４１）をパターニングしてコン
タクトホールを形成する。コンタクト金属層（４２）を
積層する前にポリシリコン層（１３）と金属層（４２）
のコンタクト界面で界面抵抗の問題を減らすためには、
金属層（４２）を積層する前に抵抗性物質を最大に除去
する必要がある。層間絶縁膜をパターニングしてコンタ
クトホールを形成する時、そして、抵抗性物質を除去す
る時、ポリシリコンに対する損傷が発生することがあ
る。通常ポリシリコン化のために形成するシリコン膜
は、６００Å程度に薄い厚さであるため、ポリシリコン
膜に対する損傷が生ずると大部分のポリシリコンが除去
される場合が考えられる。
線と画素電極の形成作業は実施例１と同様に進行され
る。ただし、本実施例ではバッファー膜を形成しないこ
とにも特徴があり、バッファー膜を形成しないことにつ
いてさらに説明する。実施例１と類似する工程を通じて
画素部と駆動回路部のＰチャンネルトランジスター及び
Ｎチャンネルトランジスター領域に薄膜トランジスター
ソース／ドレーン構造を形成し、この上に層間絶縁膜を
積層する。層間絶縁膜（４１）をパターニングしてコン
タクトホールを形成する。コンタクト金属層（４２）を
積層する前にポリシリコン層（１３）と金属層（４２）
のコンタクト界面で界面抵抗の問題を減らすためには、
金属層（４２）を積層する前に抵抗性物質を最大に除去
する必要がある。層間絶縁膜をパターニングしてコンタ
クトホールを形成する時、そして、抵抗性物質を除去す
る時、ポリシリコンに対する損傷が発生することがあ
る。通常ポリシリコン化のために形成するシリコン膜
は、６００Å程度に薄い厚さであるため、ポリシリコン
膜に対する損傷が生ずると大部分のポリシリコンが除去
される場合が考えられる。
【００４５】従って、従来の場合では、ポリシリコン層
の下にバッファー層を形成することになる。コンタクト
領域で金属層は損傷されたポリシリコン層を超えてバッ
ファー層と接することになる。バッファー層はこのよう
にコンタクト領域でポリシリコン層がエッチングされコ
ンタクトとの接触面が少なくなるのでコンタクトの安定
性のために形成される。どころが本実施例のように、ゲ
ート絶縁膜がなく高濃度低エネルギーイオン注入をする
場合には、投射される粒子数と同じ数の不純物粒子がポ
リシリコンに注入され、導電性を高める。従って、バッ
ファーを形成せずに、コンタクトの安定性を確保するこ
とができ、バッファー形成のためのアモルファースシリ
コン膜の積層とパターニングのための工程段階を減らす
ことができる。
の下にバッファー層を形成することになる。コンタクト
領域で金属層は損傷されたポリシリコン層を超えてバッ
ファー層と接することになる。バッファー層はこのよう
にコンタクト領域でポリシリコン層がエッチングされコ
ンタクトとの接触面が少なくなるのでコンタクトの安定
性のために形成される。どころが本実施例のように、ゲ
ート絶縁膜がなく高濃度低エネルギーイオン注入をする
場合には、投射される粒子数と同じ数の不純物粒子がポ
リシリコンに注入され、導電性を高める。従って、バッ
ファーを形成せずに、コンタクトの安定性を確保するこ
とができ、バッファー形成のためのアモルファースシリ
コン膜の積層とパターニングのための工程段階を減らす
ことができる。
【００４６】図１６は図１３〜図１５の過程を経て図３
〜図１１に示すものと実質的に同一の過程を通じて製造
される薄膜トランジスターの画素部レイアウトを示すの
もである。この場合には、ゲート下部に半導体層が残っ
ているので、漏洩電流が半導体層を通じて流れる。従っ
て、パターニング段階でゲートラインを下部の半導体層
まで画素単位に除去して区分する。そして、ソース及び
ドレーン電極を形成する時データ配線と画素単位に区切
られたゲートライン連結部を形成する。
〜図１１に示すものと実質的に同一の過程を通じて製造
される薄膜トランジスターの画素部レイアウトを示すの
もである。この場合には、ゲート下部に半導体層が残っ
ているので、漏洩電流が半導体層を通じて流れる。従っ
て、パターニング段階でゲートラインを下部の半導体層
まで画素単位に除去して区分する。そして、ソース及び
ドレーン電極を形成する時データ配線と画素単位に区切
られたゲートライン連結部を形成する。
【００４７】キャパシタラインに対しても同様に説明す
ることができる。以下さらに詳細に説明すると、ゲート
膜パターンの中の上側が補助容量のためのストレージキ
ャパシタ（４６）であり、下側がＮチャンネルトランジ
スターのゲート（４４）を示す。ゲート膜パターンの下
部にはゲート絶縁膜とポリシリコン層があるので、他の
画素の電極に印可される信号が近隣画素に影響を及ぼす
ようなチャンネルの形成を防止するために、ゲート膜パ
ターン即ち、ゲートとキャパシタを一つのラインに形成
しない。代わりに各々の画素部毎にゲートとキャパシタ
を作って、その上にコンタクトホールを形成してソース
及びドレーン電極を形成するとともにコンタクト（７
５，７７）を形成しながら横側のゲート及びキャパシタ
を連結して結果的にゲートとゲートを繋ぐゲートライン
（８５）と、キャパシタとキャパシタを繋ぐキャパシタ
ライン（８９）を形成する。
ることができる。以下さらに詳細に説明すると、ゲート
膜パターンの中の上側が補助容量のためのストレージキ
ャパシタ（４６）であり、下側がＮチャンネルトランジ
スターのゲート（４４）を示す。ゲート膜パターンの下
部にはゲート絶縁膜とポリシリコン層があるので、他の
画素の電極に印可される信号が近隣画素に影響を及ぼす
ようなチャンネルの形成を防止するために、ゲート膜パ
ターン即ち、ゲートとキャパシタを一つのラインに形成
しない。代わりに各々の画素部毎にゲートとキャパシタ
を作って、その上にコンタクトホールを形成してソース
及びドレーン電極を形成するとともにコンタクト（７
５，７７）を形成しながら横側のゲート及びキャパシタ
を連結して結果的にゲートとゲートを繋ぐゲートライン
（８５）と、キャパシタとキャパシタを繋ぐキャパシタ
ライン（８９）を形成する。
【００４８】ＬＤＤ領域は別途に表示されてはいない
が、ゲート絶縁膜が残っている所と活性領域即ち、ポリ
シリコンのある領域に重なる部分に形成される。ソース
領域（２８）はコンタクト（７６）を通じてソース電極
及びデータライン（８６）と連結されて、ドレーン領域
（２６）はコンタクトを通じてドレーン電極と連結され
て結局ドレーン領域上のコンタクト（９１）とこれに連
結される連結板（９３）、連結板（９３）上に形成され
るコンタクト（９２）を通じて画素電極（９０）と連結
されている。
が、ゲート絶縁膜が残っている所と活性領域即ち、ポリ
シリコンのある領域に重なる部分に形成される。ソース
領域（２８）はコンタクト（７６）を通じてソース電極
及びデータライン（８６）と連結されて、ドレーン領域
（２６）はコンタクトを通じてドレーン電極と連結され
て結局ドレーン領域上のコンタクト（９１）とこれに連
結される連結板（９３）、連結板（９３）上に形成され
るコンタクト（９２）を通じて画素電極（９０）と連結
されている。
【００４９】
【発明の効果】本発明によると、トップゲート方式ポリ
シリコン薄膜トランジスターの製造工程でイオン注入と
関連してフォトレジストがバーニング現象を起こすこと
を防ぐことができ、高濃度イオン注入時に低エネルギー
入射を行うことでポリシリコン構造の破損が減少し、ア
ニーリングの投入エネルギーが少なくなって相対的にア
ニーリングによる問題点も少なくなる。
シリコン薄膜トランジスターの製造工程でイオン注入と
関連してフォトレジストがバーニング現象を起こすこと
を防ぐことができ、高濃度イオン注入時に低エネルギー
入射を行うことでポリシリコン構造の破損が減少し、ア
ニーリングの投入エネルギーが少なくなって相対的にア
ニーリングによる問題点も少なくなる。
【００５０】また、ゲート絶縁膜を通過せずに不純物イ
オンがポリシリコンに投入されるので、同じ数の粒子を
投射した場合にもポリシリコンに到達する量が多くにな
り、このことはポリシリコンの伝導性を高めてポリシリ
コンとソースドレーン形成用の金属膜でなるコンタクト
との界面抵抗を減らすことの一助とすることができる。
界面の抵抗が少なくなる場合、ポリシリコンと金属層の
間でコンタクトの信頼性を高める役割をするバッファー
の形成が必要ないから工程が少なくなる。
オンがポリシリコンに投入されるので、同じ数の粒子を
投射した場合にもポリシリコンに到達する量が多くにな
り、このことはポリシリコンの伝導性を高めてポリシリ
コンとソースドレーン形成用の金属膜でなるコンタクト
との界面抵抗を減らすことの一助とすることができる。
界面の抵抗が少なくなる場合、ポリシリコンと金属層の
間でコンタクトの信頼性を高める役割をするバッファー
の形成が必要ないから工程が少なくなる。
【図１】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図２】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図３】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図４】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図５】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図６】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図７】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図８】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図９】本発明の一実施例によるトップゲート形ポリシ
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
リコン薄膜トランジスターの製造方法を示す工程断面図
である。
【図１０】本発明の一実施例によるトップゲート形ポリ
シリコン薄膜トランジスターの製造方法を示す工程断面
図である。
シリコン薄膜トランジスターの製造方法を示す工程断面
図である。
【図１１】本発明の一実施例によるトップゲート形ポリ
シリコン薄膜トランジスターの製造方法を示す工程断面
図である。
シリコン薄膜トランジスターの製造方法を示す工程断面
図である。
【図１２】図１で図１１と同じな過程を通じて形成され
たトップゲート形ポリシリコン薄膜トランジスター液晶
表示装置の個別画素部平面図である。
たトップゲート形ポリシリコン薄膜トランジスター液晶
表示装置の個別画素部平面図である。
【図１３】本発明の他の実施例で図１〜図１１までの例
と差異を示す部分を表現する工程断面図である。
と差異を示す部分を表現する工程断面図である。
【図１４】本発明の他の実施例で図１〜図１１までの例
と差異を示す部分を表現する工程断面図である。
と差異を示す部分を表現する工程断面図である。
【図１５】本発明の他の実施例で図１〜図１１までの例
と差異を示す部分を表現する工程断面図である。
と差異を示す部分を表現する工程断面図である。
【図１６】図１３〜図１５の過程を経て図３〜図１１に
示すものと実質的に同一な過程を通じて製造される薄膜
トランジスター画素部レイアウトを示すものである。
示すものと実質的に同一な過程を通じて製造される薄膜
トランジスター画素部レイアウトを示すものである。
１０：基板 １１：ブロッキグ層（ｂｌｏｃｋｉｎｇ ｌａｙｅｒ） １２：バッファーパターン（ｂｕｆｆｅｒ ｐａｔｔｅ
ｒｎ） １３：ポリシリコン層 １５：ゲート絶縁膜 １７：ゲート膜 ２１，３１：フォトレジスト膜 ２３：ポリシリコンパターン ２５，３５：ゲート絶縁膜パターン ２７，３７：ゲート膜パターン
ｒｎ） １３：ポリシリコン層 １５：ゲート絶縁膜 １７：ゲート膜 ２１，３１：フォトレジスト膜 ２３：ポリシリコンパターン ２５，３５：ゲート絶縁膜パターン ２７，３７：ゲート膜パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 29/78 ６１３Ａ ６２７Ｃ Ｆターム(参考） 5F048 AA09 AB10 AC04 BA16 BB05 BC06 5F110 AA16 AA26 BB02 BB04 CC02 DD02 DD13 EE03 EE04 EE06 EE14 FF02 GG02 GG13 GG25 GG41 GG42 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL07 HL11 HL26 HM02 HM15 HM20 NN01 NN02 NN03 NN04 NN23 NN24 NN27 NN73 PP03 QQ01 QQ02 QQ04 QQ11 QQ19
Claims (28)
- 【請求項１】ポリシリコン層が活性領域別に区分され、
前記ポリシリコン層上にゲート絶縁膜とゲート膜を有す
る基板上に、 フォトレジスト膜パターンを形成する段階と、 前記フォトレジスト膜パターンをエッチングマスクとし
て前記ゲート膜をエッチングしてゲート膜パターンを形
成する段階、 前記ゲート膜パターン下にあるゲート絶縁膜をエッチン
グしてゲート絶縁膜パターンを形成する段階と、 前記ゲート絶縁膜パターンを具備する基板に不純物低エ
ネルギーイオン注入を実施してソース／ドレーン領域を
形成する段階と、を具備して成ることを特徴とするトッ
プゲート方式ポリシリコン薄膜トランジスター製造方
法。 - 【請求項２】前記ゲート膜パターンを形成する段階にお
ける前記エッチングは等方性エッチングであり、 前記ゲート絶縁膜パターンを形成する段階における前記
エッチングは前記フォトレジスト膜パターンをエッチン
グマスクとする非等方性エッチングであることを特徴と
する請求項１に記載のトップゲート方式ポリシリコン薄
膜トランジスター製造方法。 - 【請求項３】前記低エネルギーイオン注入を実施する段
階に続いて、 前記フォトレジストパターンを除去する段階と、 相対的低濃度の高エネルギーイオン注入を実施して前記
ポリシリコン層活性領域にＬＤＤ構造のソース／ドレー
ンを形成する段階と、をさらに備えることを特徴とする
請求項２に記載のトップゲート方式ポリシリコン薄膜ト
ランジスター製造方法。 - 【請求項４】前記低エネルギーイオン注入を実施する段
階の前に、 前記フォトレジストパターンを除去する段階をさらに備
えることを特徴とする請求項２に記載のトップゲート方
式ポリシリコン薄膜トランジスター製造方法。 - 【請求項５】前記低エネルギーイオン注入は３０ＫｅＶ
以下のエネルギーで実施することを特徴とする請求項１
に記載のトップゲート方式ポリシリコン薄膜トランジス
ター製造方法。 - 【請求項６】活性領域を構成するポリシリコンパターン
を基板上に形成する段階と、 前記ポリシリコンパターン上にゲート絶縁膜を形成する
段階と、 前記ゲート絶縁膜上にゲート膜を積層する段階と、 フォトリソグラフィによりフォトレジストパターンを形
成する段階と、 前記フォトレジストパターンをエッチングマスクとして
エッチングすることによりゲート膜パターンを形成し、
続いてエッチングすることによりゲート絶縁膜パターン
を形成する段階と、 前記ゲート絶縁膜パターンが形成された基板に低エネル
ギーイオン注入を実施する段階と、を具備して成ること
を特徴とするトップゲート方式ポリシリコン薄膜トラン
ジスター製造方法。 - 【請求項７】前記フォトレジストパターンを形成する段
階と、前記フォトレジストパターンをエッチングマスク
としてエッチングすることによりゲート膜パターンを形
成し、続いてエッチングすることによりゲート絶縁膜パ
ターンを形成する段階と、前記フォトレジストパターン
をイオン注入マスクとして高濃度低エネルギーイオン注
入を実施する段階とを、Ｐチャンネルトランジスター及
びＮチャンネルトランジスター形成のために各々一度ず
つ実施され、 Ｐ又はＮ形のゲート膜パターン及びゲート絶縁膜パター
ンをエッチングを通じて形成する時はＰ又はＮ形のトラ
ンジスター領域はフォトレジストパターンによって保護
されることを特徴とする請求項６に記載のトップゲート
方式ポリシリコン薄膜トランジスター製造方法。 - 【請求項８】前記ポリシリコンパターンの形成前に、不
純物が含まれたアモルファスシリコンでなるバッファー
パターンを前記基板上に形成する段階をさらに備えるこ
とを特徴とする請求項６に記載のトップゲート方式ポリ
シリコン薄膜トランジスター製造方法。 - 【請求項９】前記ゲート絶縁膜パターンを形成する段階
において、前記ポリシリコンに対する選択性が前記ゲー
ト絶縁膜に比べて１／１０以下であるエッチング液を使
用してエッチングを実施することを特徴とする請求項６
に記載のトップゲート方式ポリシリコン薄膜トランジス
ター製造方法。 - 【請求項１０】前記エッチング液ガスはアルゴンとＣＨ
Ｆ3の混合ガスであることを特徴とする請求項９に記載
のトップゲート方式ポリシリコン薄膜トランジスター製
造方法。 - 【請求項１１】前記ゲート膜パターンを形成する段階に
おけるエッチングはアンダーカットを形成することがで
きる等方性エッチングであり、 前記ゲート絶縁膜パターンを形成する段階におけるエッ
チングは前記フォトレジストパターンをエッチングマス
クにする非等方性エッチングであることを特徴とする請
求項６に記載のトップゲート方式ポリシリコン薄膜トラ
ンジスター製造方法。 - 【請求項１２】前記ゲート絶縁膜パターンが前記ゲート
膜パターンよりパターン周辺部で各々０．５〜１．５μ
ｍもより大きい幅に形成されることを特徴とする請求項
１１に記載のトップゲート方式ポリシリコン薄膜トラン
ジスター製造方法。 - 【請求項１３】前記低エネルギーイオン注入段階後の基
板に対して、相対的に低濃度の高エネルギーイオン注入
を実施することを特徴とする請求項６に記載のトップゲ
ート方式ポリシリコン薄膜トランジスター製造方法。 - 【請求項１４】前記高エネルギーイオン注入が完了した
後に、前記ポリシリコンパターンの構造的損傷を回復さ
せる活性化のためにアニーリング段階をさらに具備して
成ることを特徴とする請求項１３に記載のトップゲート
方式ポリシリコン薄膜トランジスター製造方法。 - 【請求項１５】前記低エネルギーイオン注入は３０Ｋｅ
Ｖ以下のエネルギーで実施されることを特徴とする請求
項６に記載のトップゲート方式ポリシリコン薄膜トラン
ジスター製造方法。 - 【請求項１６】前記低エネルギーイオン注入段階以後に
前記ゲート膜パターン上に層間絶縁膜を形成し、前記ポ
リシリコンパターンのソース／ドレーン領域を露出させ
る下層コンタクトホール形成のためのパータニングを実
施する段階と、 露出させた前記下層コンタクトホールをクリーニングす
る段階と、 コンタクト及び配線のための金属層を積層しパターニン
グする段階と、 保護膜を積層しパターニングして前記ドレーン領域に前
記金属層部分が露出されるように上層コンタクトホール
を形成する段階と、 画素電極層を積層しパターニングして前記金属層部分が
連結される画素電極を形成する段階と、をさらに具備し
て成ることを特徴とする請求項６に記載のトップゲート
方式ポリシリコン薄膜トランジスター製造方法。 - 【請求項１７】前記保護膜は感光性有機膜にであること
を特徴とする請求項１６に記載のトップゲート方式ポリ
シリコン薄膜トランジスター製造方法。 - 【請求項１８】前記保護膜をパターニングする段階で部
分露光により前記保護膜上面に集光用レンズを構成する
突起パターンが形成されることを特徴とする請求項１７
に記載のトップゲート方式ポリシリコン薄膜トランジス
ター製造方法。 - 【請求項１９】基板にポリシリコン膜、ゲート絶縁膜、
ゲート膜を順次に積層する段階と、 前記ゲート膜上に２段階階調露光を利用したフォトリソ
グラフィ工程を通じてゲートパターンが形成される部分
は厚くてその他部分は薄い２段フォトレジストパターン
をＮチャンネルトランジスター領域に形成しＰチャンネ
ルトランジスター領域には厚いフォトレジストパターン
を形成し、各トランジスター領域の間には前記ゲート膜
が現れるようにする段階と、 前記フォトレジストパターンをエッチングマスクとして
トランジスター領域区分のために前記ゲート膜、ゲート
絶縁膜、ポリシリコン膜を順次にエッチング、除去する
段階と、 前記フォトレジストパターンの厚い部分だけ残るように
前記フォトレジストパターンを全般的にエッチングして
ゲートエッチング用フォトレジスト膜パターンを形成す
る段階と、 前記フォトレジスト膜パターンをエッチングマスクとし
て前記ゲート膜をエッチングしてゲート膜パターンを形
成する段階と、 前記ゲート膜パターン下にあるゲート絶縁膜をエッチン
グしてゲート絶縁膜パターンを形成する段階と、 前記ゲート絶縁膜パターンを具備する基板にＮチャンネ
ル不純物低エネルギーイオン注入を実施してソース／ド
レーン領域を形成する段階と、を具備して成ることを特
徴とするトップゲート方式ポリシリコン薄膜トランジス
ター製造方法。 - 【請求項２０】前記ゲート膜パターンを形成する段階で
は等方性エッチングを通じてアンダーカットが形成され
るようにゲート膜パターンを形成し、 前記ゲート絶縁膜パターンを形成する段階では前記フォ
トレジスト膜パターンをエッチングマスクとして非等方
性エッチングを通じて前記ゲート膜パターンより大きい
幅を有するゲート絶縁膜パターンを形成することを特徴
とする請求項１９に記載のトップゲート方式ポリシリコ
ン薄膜トランジスター製造方法。 - 【請求項２１】前記低エネルギーイオン注入段階の後に
前記フォトレジスト膜パターンを除去する段階と、 フォトリソグラフィ工程によりフォトレジスト層のＰチ
ャンネルトランジスター領域にゲートエッチング用フォ
トレジスト膜パターンを形成しその他の領域にエッチン
グ保護膜を形成する段階と、 前記Ｐチャンネルトランジスター領域のフォトレジスト
膜パターンをエッチングマスクとして異方性エッチング
により前記Ｐチャンネルトランジスター領域にゲート膜
パターンとゲート絶縁膜パターンを形成する段階と、 前記Ｐチャンネルトランジスター領域に前記ゲート絶縁
膜パターンを有する基板に低エネルギーＰチャンネル不
純物イオン注入を実施する段階と、をさらに具備して成
ることを特徴とする請求項２０に記載のトップゲート方
式ポリシリコン薄膜トランジスター製造方法。 - 【請求項２２】前記フォトレジスト膜パターンを除去す
る段階に続いてＮチャンネル不純物を相対的に低濃度高
エネルギーでイオン注入する段階をさらに具備して成る
ことを特徴とする請求項２１に記載のトップゲート方式
ポリシリコン薄膜トランジスター製造方法。 - 【請求項２３】Ｐチャンネル不純物イオン注入を実施し
た後、基板全体に残ったフォトレジスト膜パターンを除
去する段階と、 前記Ｐチャンネルトランジスター領域に前記ゲート膜パ
ターンが現れた基板の全面に層間絶縁膜を形成しパター
ニングを実施してトランジスターのソース／ドレーン領
域を露出させる下層コンタクトホールを形成する段階
と、 前記下層コンタクトホール底面をクリーニングする段階
と、 前記クリーニング段階に続いて基板に金属層を積層しパ
ターニングしてコンタクトと配線を形成する段階と、 コンタクトと配線が形成された基板に保護膜を積層しパ
ターニングして前記金属層に形成されたドレーン領域の
コンタクトが露出されるように上層コンタクトホールを
形成する段階と、 前記上層コンタクトホールが形成された画素基板に画素
電極層を積層しパターニングして画素電極を形成する段
階と、をさらに具備して成ることを特徴とする請求項２
１に記載のトップゲート方式ポリシリコン薄膜トランジ
スター製造方法。 - 【請求項２４】前記保護膜は感光性有機膜であることを
特徴とする請求項２３に記載のトップゲート方式ポリシ
リコン薄膜トランジスター製造方法。 - 【請求項２５】前記保護膜をパターニングする段階で、
部分露光により前記保護膜上面に集光用レンズを構成す
る突起パターンを形成することを特徴とする請求項２４
に記載のトップゲート方式ポリシリコン薄膜トランジス
ター製造方法。 - 【請求項２６】前記ゲート絶縁膜パターンを形成する段
階において、前記ポリシリコンに対する選択性が前記ゲ
ート絶縁膜に比べて１／１０以下であるエッチング液に
よってエッチングを実施することを特徴とする請求項１
９に記載のトップゲート方式ポリシリコン薄膜トランジ
スター製造方法。 - 【請求項２７】前記エッチング液ガスはアルゴンとＣＨ
Ｆ3の混合ガスであることを特徴とする請求項２６に記
載のトップゲート方式ポリシリコン薄膜トランジスター
製造方法。 - 【請求項２８】前記イオン注入を実施した後に前記ポリ
シリコン層の活性化のためのアニーリング段階をさらに
具備して成ることを特徴とする請求項１９に記載のトッ
プゲート方式ポリシリコン薄膜トランジスター製造方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036205A KR100697262B1 (ko) | 1999-08-30 | 1999-08-30 | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 |
| KR1999P36209 | 1999-08-30 | ||
| KR1019990036209A KR100697263B1 (ko) | 1999-08-30 | 1999-08-30 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| KR1999-36205 | 1999-08-30 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001085702A true JP2001085702A (ja) | 2001-03-30 |
| JP2001085702A5 JP2001085702A5 (ja) | 2007-07-12 |
| JP5020428B2 JP5020428B2 (ja) | 2012-09-05 |
Family
ID=26636082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000155659A Expired - Lifetime JP5020428B2 (ja) | 1999-08-30 | 2000-05-26 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6403409B1 (ja) |
| JP (1) | JP5020428B2 (ja) |
| TW (1) | TW558837B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168343A (ja) * | 1999-12-13 | 2001-06-22 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 |
| JP4243455B2 (ja) * | 2002-05-21 | 2009-03-25 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| CN100411153C (zh) * | 2003-01-10 | 2008-08-13 | 统宝光电股份有限公司 | 薄膜晶体管阵列及其驱动电路的制造方法 |
| TWI289357B (en) * | 2003-06-30 | 2007-11-01 | Au Optronics Corp | Method of forming low temperature polysilicon thin film transistor |
| US20050040046A1 (en) * | 2003-08-22 | 2005-02-24 | Aaron Frank | System for in situ seed layer remediation |
| KR101043991B1 (ko) | 2004-07-28 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101056013B1 (ko) * | 2004-08-03 | 2011-08-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101043992B1 (ko) * | 2004-08-12 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101037322B1 (ko) * | 2004-08-13 | 2011-05-27 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048903B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048998B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101073403B1 (ko) * | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101050899B1 (ko) * | 2004-09-09 | 2011-07-20 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101146418B1 (ko) * | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| KR101066489B1 (ko) * | 2004-11-12 | 2011-09-21 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101192746B1 (ko) * | 2004-11-12 | 2012-10-18 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판의 제조방법 |
| KR101078360B1 (ko) * | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
| KR101146522B1 (ko) * | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101153297B1 (ko) * | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101086487B1 (ko) * | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107251B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107252B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
| KR101073204B1 (ko) * | 2004-12-31 | 2011-10-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동방법 |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| KR101107712B1 (ko) * | 2005-02-28 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2006351904A (ja) * | 2005-06-17 | 2006-12-28 | Seiko Epson Corp | 半導体素子の製造方法 |
| TWI343654B (en) * | 2007-07-25 | 2011-06-11 | Au Optronics Corp | Method for fabricating pixel structures |
| TWI332266B (en) | 2007-08-31 | 2010-10-21 | Au Optronics Corp | Method for manufacturing a pixel structure of a liquid crystal display |
| KR20130007003A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR102258374B1 (ko) | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
| CN104465405B (zh) * | 2014-12-30 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| CN106898578B (zh) * | 2017-03-30 | 2019-08-06 | 合肥鑫晟光电科技有限公司 | 一种显示基板的制备方法、阵列基板及显示装置 |
| CN109390277B (zh) * | 2017-08-11 | 2021-03-16 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201415A (ja) * | 1983-04-28 | 1984-11-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02162769A (ja) * | 1988-12-15 | 1990-06-22 | Sony Corp | 相補型薄膜トランジスタの製造方法 |
| JPH04124879A (ja) * | 1990-09-14 | 1992-04-24 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH05275450A (ja) * | 1992-01-30 | 1993-10-22 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JPH0619116A (ja) * | 1992-04-23 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | フォトリソグラフィの移相マスク及びその形成方法 |
| JPH08122825A (ja) * | 1994-10-21 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JPH09230325A (ja) * | 1996-02-23 | 1997-09-05 | Sony Corp | 表示装置の欠陥修正方法 |
| JPH09307111A (ja) * | 1996-05-10 | 1997-11-28 | Sony Corp | 半導体装置 |
| JPH1140810A (ja) * | 1997-07-18 | 1999-02-12 | Hitachi Ltd | 制御可能な伝導デバイス |
| JP2000047263A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | エッチング方法、薄膜トランジスタマトリックス基板、およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668019A (en) * | 1992-01-30 | 1997-09-16 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating thin film transistor |
| US6271900B1 (en) * | 1998-03-31 | 2001-08-07 | Intel Corporation | Integrated microlens and color filter structure |
| TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
-
2000
- 2000-05-26 JP JP2000155659A patent/JP5020428B2/ja not_active Expired - Lifetime
- 2000-07-27 TW TW089115049A patent/TW558837B/zh not_active IP Right Cessation
- 2000-08-30 US US09/651,258 patent/US6403409B1/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201415A (ja) * | 1983-04-28 | 1984-11-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02162769A (ja) * | 1988-12-15 | 1990-06-22 | Sony Corp | 相補型薄膜トランジスタの製造方法 |
| JPH04124879A (ja) * | 1990-09-14 | 1992-04-24 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH05275450A (ja) * | 1992-01-30 | 1993-10-22 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JPH0619116A (ja) * | 1992-04-23 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | フォトリソグラフィの移相マスク及びその形成方法 |
| JPH08122825A (ja) * | 1994-10-21 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JPH09230325A (ja) * | 1996-02-23 | 1997-09-05 | Sony Corp | 表示装置の欠陥修正方法 |
| JPH09307111A (ja) * | 1996-05-10 | 1997-11-28 | Sony Corp | 半導体装置 |
| JPH1140810A (ja) * | 1997-07-18 | 1999-02-12 | Hitachi Ltd | 制御可能な伝導デバイス |
| JP2000047263A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | エッチング方法、薄膜トランジスタマトリックス基板、およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW558837B (en) | 2003-10-21 |
| JP5020428B2 (ja) | 2012-09-05 |
| US6403409B1 (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| US7700495B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| JP2001013518A (ja) | 液晶表示装置およびその製造方法 | |
| JP2003188385A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JP2001281684A (ja) | 液晶表示装置及び液晶プロジェクタ装置 | |
| US20050074914A1 (en) | Semiconductor device and method of fabrication the same | |
| KR20050029512A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR20010110917A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP4234363B2 (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| US20060102899A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| JP2000196094A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JPH1197696A (ja) | 薄膜半導体装置 | |
| JP2001244465A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置 | |
| JPH0713193A (ja) | 薄膜トランジスタの製造方法および表示装置および裏面露光装置 | |
| JP2001028394A (ja) | 半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061122 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5020428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |