JPH11260999A - ノイズを低減した積層半導体装置モジュール - Google Patents

ノイズを低減した積層半導体装置モジュール

Info

Publication number
JPH11260999A
JPH11260999A JP10063111A JP6311198A JPH11260999A JP H11260999 A JPH11260999 A JP H11260999A JP 10063111 A JP10063111 A JP 10063111A JP 6311198 A JP6311198 A JP 6311198A JP H11260999 A JPH11260999 A JP H11260999A
Authority
JP
Japan
Prior art keywords
circuit board
passive components
semiconductor device
device module
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10063111A
Other languages
English (en)
Inventor
Toshishige Yamamoto
利重 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP10063111A priority Critical patent/JPH11260999A/ja
Publication of JPH11260999A publication Critical patent/JPH11260999A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡタイプの積層半導体装置モジュール
を、マザー基板の実装密度の増大とノイズ低減効果の向
上が可能となるように改良する。 【解決手段】 上面または内部に半導体素子Ａを搭載
し、下面に球状金属接続部材４を備えた１または２以上
の回路基板１と、(b) 上面に複数の受動部品Ｂを搭載
し、下面に球状金属接続部材４を備えた少なくとも１つ
の回路基板２とを、該球状金属接続部材で基板間を接続
して積層して積層半導体装置モジュールを構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層可能なＢＧＡ
(Ball Grid Array) タイプの半導体装置モジュールに関
し、より詳しくは、複数の受動部品をコンパクトに搭載
できる積層構造を有するＢＧＡタイプの積層半導体装置
モジュールに関する。
【０００２】
【従来の技術】回路基板に半導体素子を搭載した半導体
装置 (以下、半導体パッケージともいう) は、例えばＣ
ＰＵモジュール等に使用する場合、多数個の半導体素子
を搭載するのが一般的である。その場合、多数個の半導
体素子を１つの回路基板に搭載するのではなく、複数の
回路基板に分けて搭載し、基板間の導通を保持しながら
基板を上下に積層すれば、マザー基板（実装基板）上で
の半導体装置の占有面積が大きく減少し、マザー基板の
小型化と高密度化が実現できる。
【０００３】一方、近年の半導体装置の多端子化要求と
小型化要求により、実装基板との接続を球状金属からな
る接続部材により行うＢＧＡタイプの半導体装置 (ＢＧ
Ａパッケージ) が、回路基板上に外部端子を格子 (アレ
イ）状に配置でき、しかも同じく格子状配置が可能なピ
ン端子を用いたＰＧＡ(Pin Grid Array)パッケージより
端子間隔を狭くすることができるため、盛用されるよう
になってきた。一般に、回路基板の外部端子となるこの
球状金属にはハンダボール (高温ハンダあるいは共晶ハ
ンダ) が使用され、この球状金属の外部端子と実装基板
との接続には共晶ハンダが使用される。
【０００４】両者の利点を活かした、積層ＢＧＡパッケ
ージモジュール (複数のＢＧＡパッケージを積層したモ
ジュール) のアイデアも従来からあった。例えば、特開
平４−280695号公報および特開平６−13541 号公報に開
示されている。積層ＢＧＡパッケージモジュールでは、
上にくる回路基板の下面に設けられた球状金属からなる
外部端子を用いて、隣接する回路基板間の電気的接続を
とると同時に、これらの基板を物理的にも連結する。
【０００５】ところで、近年、コンピュータの性能を向
上させるため、マザー基板の動作スピードが向上してい
る。動作スピードの向上は、一方で回路のノイズを増大
させるという問題を招く。ノイズは回路を誤動作させる
危険性があり、その低減は重要な問題である。
【０００６】そこで、マザー基板にはノイズを低減させ
る様々な工夫がなされている。例えば、トランジスタの
ON-OFFが切り替わる時に生じるスイッチングノイズの低
減には、バイパスコンデンサを半導体装置の近傍に、ま
たは半導体装置そのものに搭載することがよく知られて
いる。また、信号の反射を抑制するためには、信号ライ
ンの終端に終端抵抗を挿入する方法が有名である。その
ため、マザー基板に搭載される、コンデンサ、抵抗等の
ノイズ低減に使用される受動部品の数は増える傾向にあ
る。
【０００７】これら個々の受動部品のほとんどは、表面
実装できるようにチップ部品化されており、通常は、図
１の平面図に示すように、マザー基板上の半導体装置
（パッケージ）の近傍に配置される。チップ部品化され
ているため、それによるマザー基板上のスペースの占有
は従来は許容されてきた。しかし、チップ部品の数が増
えると、チップ部品が占めるスペースが無視できなくな
る。即ち、従来の積層半導体装置モジュールでは、実装
密度が増大するのは、半導体装置の部分だけであり、数
多くの受動部品は、チップ部品化してもマザー基板に平
面的に搭載しなければならず、受動部品については実装
密度が向上しない。
【０００８】また、上記のノイズ低減用の受動部品は、
半導体装置の近くに配置しなければ期待した効果を発揮
しない。バイパスコンデンサ等をマザー基板ではなく、
半導体装置に搭載するのは、このためである。
【０００９】上述の積層半導体装置モジュールは、半導
体装置については実装密度の向上に有効である。しか
し、このように三次元的な実装を行うと、それぞれ半導
体素子を搭載した個々の回路基板には、受動部品を搭載
するスペースがない。従って、必要な受動部品はマザー
基板に搭載しなければならなかった。受動部品のノイズ
低減効果は半導体素子に近い方が良くなる。このため、
従来の積層半導体装置モジュールは、ノイズを十分に低
減することができにくかった。
【００１０】
【発明が解決しようとする課題】このように、従来のＢ
ＧＡタイプの積層半導体装置モジュールでは、モジュー
ル内部 (半導体素子のごく近傍) にノイズ低減用受動部
品を搭載することができず、半導体素子から遠いマザー
基板に搭載するため、ノイズ低減効果が十分でないとい
う問題と、数多くの受動部品をマザー基板に搭載するた
め、受動部品によりマザー基板のスペースが占有され、
それほど実装密度が向上しないという問題があった。
【００１１】本発明の目的は、ノイズ低減効果を十分に
発揮させることができ、かつさらに実装密度の向上が可
能な積層半導体装置モジュールを提供することである。
【００１２】
【課題を解決するための手段】上記課題を解決するに
は、マザー基板のスペースを占有してしまう受動部品群
を積層半導体装置モジュールの内部に搭載することが有
効である。しかし、上述したように、積層された各回路
基板間には、上下の回路基板同士を接続する数多くの球
状金属接続部材が配置されており、受動部品を搭載でき
るスペースはごくわずかしかなく、多くの受動部品を搭
載できない。
【００１３】そのため、本発明によれば、受動部品用の
専用の回路基板を別に用意し、この基板に受動部品を一
緒に搭載し、半導体素子を搭載した他の回路基板と積層
して積層半導体装置モジュールとすることにより、上記
課題を解決する。この受動部品用の回路基板には半導体
素子を搭載しないため、その回路基板面を受動部品搭載
スペースに当てることができ、多数の受動部品の搭載が
可能となる。
【００１４】ここに、本発明は、(a) 上面または内部に
半導体素子を搭載し、下面に球状金属接続部材を備えた
１または２以上の回路基板と、(b) 上面に複数の受動部
品を搭載し、下面に球状金属接続部材を備えた少なくと
も１つの回路基板とを、該球状金属接続部材で基板間を
接続して積層してなる積層半導体装置モジュールであ
る。
【００１５】この場合、ノイズを除去したい半導体素子
と積層する層が異なっており、半導体素子から遠いと思
われがちであるが、実際には回路基板の厚みを介して受
動部品と半導体素子は接続されており、マザー基板に受
動部品を搭載した場合に比べて距離は非常に近くなる。
これは三次元的に実装するためである。従って、ノイズ
低減効果も高くなる。
【００１６】また、マザー基板に受動部品を搭載した場
合には、半導体素子間に受動部品が搭載されるため、半
導体装置同士を接続する信号ラインが長くなり、ノイズ
が大きくなりやすい。従って、本発明のような構成を有
するモジュールでは、半導体装置同士の信号ラインが短
くなるという点からも、ノイズ低減効果が効果的に発揮
されるといえる。
【００１７】さらに、半導体素子を搭載しない回路基板
を余分に積層するため、コストが上昇するように思える
が、その分だけマザー基板を小型化することができ、ト
ータルコストで考えればむしろ安価なぐらいである。
【００１８】
【発明の実施の形態】本発明は、一般に、ＢＧＡタイプ
の積層半導体装置モジュール、即ち、それぞれ上面（ま
たは内部）に半導体素子を搭載し、下面に球状金属接続
部材を備えたＢＧＡタイプの複数の半導体装置（ＢＧＡ
パッケージ）を上下に積層したモジュールの改良に関す
る。各ＢＧＡパッケージの構造は、従来と同様でよく、
特に制限されるものではない。なお、半導体素子を搭載
した回路基板は必ずしも複数である必要ななく、１層だ
けであってもよい。その場合には、本発明に従って、受
動部品を搭載した回路基板を積層することにより、積層
半導体装置モジュールとなる。
【００１９】一般に、ＢＧＡパッケージは、半導体素子
を搭載した回路基板の下面に球状金属 (金属ボール) か
らなる外部端子を備えた構造を持つ。球状金属は、銅等
のハンダ以外の金属もしくは合金、またはハンダ合金か
ら形成することができる。ハンダ合金の場合には、共晶
ハンダと高温ハンダのいずれも可能であるが、球状の形
状を保持したい場合には高温ハンダとすることが好まし
い。
【００２０】回路基板は、その表面に電極と金属配線が
形成されている。多層基板では基板内部にも金属配線が
形成される。半導体素子は、その表面に設けられた電極
から、回路基板の上面の電極とその金属配線を経て、回
路基板の下面の外部端子へと電気的に接続される。な
お、各回路基板には、基板の表裏の導通のためにスルー
ホールが一般に設けられる。
【００２１】ＢＧＡパッケージは、球状金属からなる外
部端子を格子状に配置することができ、多端子化に対応
可能である。さらに、ピン状の外部端子を格子状に配置
したＰＧＡパッケージに比べて、端子間隔を狭くできる
ので、単位面積当たりの端子数をさらに増加させること
ができる。
【００２２】ＢＧＡパッケージは、回路基板の絶縁性材
料が樹脂質の材料であるＰＢＧＡパッケージと、セラミ
ックス材料であるＣＢＧＡパッケージに大別されるが、
本発明の回路基板は、そのどちらでもよく、また両者を
組合わせて積層することもできる。
【００２３】ＢＧＡパッケージの積層モジュール化は、
その下面に位置する外部端子の球状金属を接続部材とし
て行われる。即ち、上になるＢＧＡパッケージの回路基
板の下面にある球状金属を、下になるＢＧＡパッケージ
の回路基板の上面にある電極と接続させて、電気的接続
と機械的な連結を行う。この接続は、球状金属がハンダ
から作製された場合には、その部分的な溶融により達成
してもよいが、外部端子の球形という形状を維持するた
め、共晶ハンダなどの低融点ハンダを利用して行う方が
好ましい。
【００２４】本発明によれば、抵抗、コンデンサといっ
た受動部品を搭載するための回路基板を別に用意する。
この受動部品搭載用の回路基板は、半導体素子を搭載し
た回路基板と同種の材料（即ち、セラミックまたはプラ
スチック材料）から形成することが好ましい。
【００２５】受動部品を搭載した回路基板は、積層半導
体装置モジュールのどの位置に配置することもできる
が、受動部品の搭載数が多い場合には、最上段に配置す
ることが有利である。２段目以下では、回路基板の周辺
部は上下の基板の接続用に利用され、搭載用のスペース
は中央部に限られるが、最上段であると受動部品の搭載
用スペースをより広く確保できるため、２段目以下の場
合よりも多数の受動部品を搭載できる。なお、２段目以
下に配置する場合などで、１層だけでは受動部品の搭載
スペースが確保できない時には、受動部品搭載用の回路
基板を２段以上に増やしてもよい。その場合、２段以上
の受動部品搭載用の回路基板は隣接させる必要はなく、
任意の段に配置することができる。
【００２６】回路基板に搭載する受動部品は、チップ部
品、即ち、リード線やピンを持たず、球状金属または金
属バンプもしくはパッド等により接続されるチップ化さ
れた部品とすることが好ましい。チップ部品は、一般に
小型であり、かつ表面実装により簡便に実装できるから
である。特に、２段目以下に配置される回路基板に受動
部品を搭載する場合には、部品高さに制約があるので、
チップ部品とする必要がある。
【００２７】一般にマザー基板に多数搭載される受動部
品は、バイパスコンデンサや信号波形矯正用の終端抵抗
等が多い。これらは、半導体素子近傍に配置すること
で、ノイズ低減という所期の効果が向上することが知ら
れている。従って、本発明に従ってモジュール内部の回
路基板に搭載する受動部品としては、バイパスコンデン
サおよび／または終端抵抗を含むことが好ましい。ただ
し、搭載する受動部品には特に制限はないので、これら
以外の機能を果たす、ノイズフィルタ、インダクア等の
受動部品をそれらだけで、或いは上記のバイパスコンデ
ンサや終端抵抗と一緒に搭載してもよい。モジュールの
内部に受動部品を搭載することで、半導体素子との距離
が短くなり、バイパスコンデンサや終端抵抗によるノイ
ズ除去効果も大きくなる。
【００２８】さらに、モジュール内部の専用の回路基板
にこれら受動部品を搭載することにより、マザー基板に
おける受動部品用のスペースが不要になるので、マザー
基板を小型化することが可能になり、低コスト化に寄与
するとともに、実装密度をさらに向上させることができ
る。
【００２９】
【実施例】以下、図面を参照して本発明を説明する。図
２(a) 〜(d) は、本発明の積層半導体装置モジュールの
各種の態様の断面を示す説明図である。
【００３０】図中、１は半導体素子Ａを搭載した回路基
板、２はバイパスコンデンサや終端抵抗といった複数の
チップ部品（受動部品）Ｂを搭載した回路基板、３はマ
ザー基板である。各回路基板は下面に球状金属からなる
接続部材４を備え、この接続部材によりその下の回路基
板またはマザー基板と接続されている。
【００３１】図示例では、簡略化のために、半導体素子
を搭載した回路基板１は１または２段しか示していない
が、その段数は特に制限されず、例えば、４段またはそ
れ以上であってもよい。また、半導体素子は各回路基板
に１つずつしか搭載されていないが、場合によっては２
以上の半導体素子を回路基板に搭載することも可能であ
る。さらに、図示例では、半導体素子を搭載した回路基
板１にはチップ部品を搭載していないが、搭載するスペ
ースがあれば、チップ部品用の回路基板２に搭載しきれ
ないチップ部品を、半導体素子用の回路基板１に搭載す
ることも、もちろん可能である。
【００３２】図２(a) 〜(c) は、半導体素子を搭載した
回路基板（即ち、半導体装置）１を２段積層したモジュ
ールを示し、チップ部品を搭載した回路基板２は、図２
(a)では最上段に、図２(b) では中段に、図２(c) では
最下段にそれぞれ配置されている。このように、チップ
部品を搭載した回路基板２はどの段に配置することもで
きるが、図２(a) に示すように最上段に配置することが
好ましい。この場合であると、チップ部品に接続させる
ための電極をなるべく最上段回路基板の外周部から確保
することによってチップ部品を搭載する面積を広く確保
でき、チップ部品の搭載数を増大させることができるか
らである。
【００３３】図２(d) は、半導体素子を搭載した回路基
板１が１段だけで、その上にチップ部品を搭載した回路
基板２を積層したモジュールを示す。この場合も、回路
基板１と２の積層順序を逆にしてもよい。例えば、回路
基板１が２以上の半導体素子を搭載したマルチチップタ
イプのものである場合には、この回路基板を上段にし、
下段にチップ部品を搭載した回路基板を配置する方がよ
い場合もある。
【００３４】各回路基板１、２の材料は選ばないが、マ
ザー基板３と同種の絶縁材料であることが、信頼性の観
点からは望ましい。マザー基板３は通常は樹脂質のプリ
ント基板であるので、回路基板１、２の材料も同様に樹
脂系のものが好ましいことになる。或いは、半導体素子
を搭載した回路基板１がセラミック基板である場合に
は、それに合わせてチップ部品を搭載する回路基板２も
セラミック基板とすることもできる。その場合には、最
下段の回路基板とマザー基板との間に、接続を強化する
手段（例えば、両基板間に樹脂を充填）を付加すること
が好ましい。
【００３５】回路基板１において、半導体素子の搭載方
法は特に制限されない。例えば、フリップチップといっ
た表面実装型の方法と、リードフレーム等のワイヤボン
ディングが必要な方法のいずれでもよい。また、半導体
素子は、基板の上面と内部のいずれに搭載することもで
きる。
【００３６】
【発明の効果】従来例の積層半導体装置モジュールは、
半導体素子を搭載した回路基板１だけを積層するため、
回路基板にスペースの余裕があれば、一部の受動部品は
積層半導体装置モジュール内に配置することができるも
のの、特に受動部品の数が多い場合には、その全部をモ
ジュール内に配置することはできなかった。即ち、半導
体素子は積層できるものの、受動部品の多くは積層でき
ないため、マザー基板には受動部品を搭載するためのス
ペースが必要であり、それほど実装密度が向上しない。
また、マザー基板に搭載された受動部品と半導体素子の
距離が遠くなるため、ノイズ低減効果も十分ではなく、
近年の高速動作に対応できない。
【００３７】これに対し、本発明によれば、従来はマザ
ー基板上に配置されていた受動部品の少なくとも一部、
場合によっては全部を、積層半導体装置モジュール内に
配置することができる。そのため、マザー基板に必要な
受動部品搭載用のスペースが大幅に減り、マザー基板を
小型化することができるので、半導体素子の実装密度が
著しく向上する。
【００３８】本発明では、受動部品の搭載用に回路基板
が余分に必要になるが、通常のマザー基板が４〜６層の
多層基板であることから、同程度の多層基板にしても高
コストとはならない。むしろ、マザー基板が著しく小型
化できるので、トータルコストはかえって低減できる。
【００３９】さらに、ノイズ低減用の受動部品を、従来
のマザー基板に搭載する場合より半導体素子の近くに配
置することができ、半導体素子間の信号ラインが長くな
らないため、ノイズ低減効果が高い。そのため、近年の
高速動作要求にも十分応えることができる、ノイズの少
ない、高性能で信頼性の高い積層半導体装置モジュール
にすることができる。
【図面の簡単な説明】
【図１】マザー基板上での従来の受動部品の配置を平面
図で示す説明図である。
【図２】本発明に係る積層半導体装置モジュールの各種
態様を断面図で示す説明図である。
【符号の説明】
１、２：回路基板 ３：マザー基板 Ａ：半導体素子 Ｂ：受動部品（チップ部品）

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 (a) 上面または内部に半導体素子を搭載
    し、下面に球状金属接続部材を備えた１または２以上の
    回路基板と、(b) 上面に複数の受動部品を搭載し、下面
    に球状金属接続部材を備えた少なくとも１つの回路基板
    とを、該球状金属接続部材で基板間を接続して積層して
    なる積層半導体装置モジュール。
JP10063111A 1998-03-13 1998-03-13 ノイズを低減した積層半導体装置モジュール Pending JPH11260999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10063111A JPH11260999A (ja) 1998-03-13 1998-03-13 ノイズを低減した積層半導体装置モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10063111A JPH11260999A (ja) 1998-03-13 1998-03-13 ノイズを低減した積層半導体装置モジュール

Publications (1)

Publication Number Publication Date
JPH11260999A true JPH11260999A (ja) 1999-09-24

Family

ID=13219865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10063111A Pending JPH11260999A (ja) 1998-03-13 1998-03-13 ノイズを低減した積層半導体装置モジュール

Country Status (1)

Country Link
JP (1) JPH11260999A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073648A (ko) * 2001-03-15 2002-09-28 주식회사 글로텍 수동소자 내장형 패키지
JP2003526221A (ja) * 2000-03-03 2003-09-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｂｇａパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ
US6943430B2 (en) 2002-07-19 2005-09-13 Samsung Electronics Co., Ltd Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
KR100712549B1 (ko) 2006-01-31 2007-05-02 삼성전자주식회사 패키지 리드를 포함하는 멀티 스택 패키지
US7282791B2 (en) 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
US8017448B2 (en) 2008-04-18 2011-09-13 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device
US8659151B2 (en) 2007-06-22 2014-02-25 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
EP3255669A1 (en) * 2016-06-08 2017-12-13 Samsung Electronics Co., Ltd Semiconductor assembly with package on package structure and electronic device including the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526221A (ja) * 2000-03-03 2003-09-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｂｇａパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ
KR20020073648A (ko) * 2001-03-15 2002-09-28 주식회사 글로텍 수동소자 내장형 패키지
US6943430B2 (en) 2002-07-19 2005-09-13 Samsung Electronics Co., Ltd Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
US7211469B2 (en) 2002-07-19 2007-05-01 Samsung Electronics Co., Ltd. Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
US7282791B2 (en) 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
KR100712549B1 (ko) 2006-01-31 2007-05-02 삼성전자주식회사 패키지 리드를 포함하는 멀티 스택 패키지
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
US8659151B2 (en) 2007-06-22 2014-02-25 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
US8017448B2 (en) 2008-04-18 2011-09-13 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device
EP3255669A1 (en) * 2016-06-08 2017-12-13 Samsung Electronics Co., Ltd Semiconductor assembly with package on package structure and electronic device including the same
CN107482002A (zh) * 2016-06-08 2017-12-15 三星电子株式会社 具有层叠封装结构的半导体组件及包括该组件的电子设备
US10529676B2 (en) 2016-06-08 2020-01-07 Samsung Electronics Co., Ltd. Semiconductor assembly with package on package structure and electronic device including the same
US11037890B2 (en) 2016-06-08 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor assembly with package on package structure and electronic device including the same

Similar Documents

Publication Publication Date Title
US7968991B2 (en) Stacked package module and board having exposed ends
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
JP5222509B2 (ja) 半導体装置
JP2894071B2 (ja) 半導体装置
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US5834832A (en) Packing structure of semiconductor packages
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
JPH0234184B2 (ja)
US20050110135A1 (en) Module assembly and method for stacked BGA packages
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JP2003110084A (ja) 半導体装置
JP2001035960A (ja) 半導体装置および製造方法
JP2004228323A (ja) 半導体装置
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
KR100713898B1 (ko) 적층 패키지
JP4083376B2 (ja) 半導体モジュール
KR20010073345A (ko) 적층 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US20090039493A1 (en) Packaging substrate and application thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710