JP4040549B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4040549B2 JP4040549B2 JP2003205757A JP2003205757A JP4040549B2 JP 4040549 B2 JP4040549 B2 JP 4040549B2 JP 2003205757 A JP2003205757 A JP 2003205757A JP 2003205757 A JP2003205757 A JP 2003205757A JP 4040549 B2 JP4040549 B2 JP 4040549B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- semiconductor device
- support
- support lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、銅系の金属材からなるリードフレームを用いて製造される半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
回路形成面(一主面)に回路システム及び複数の電極が形成された半導体チップを樹脂封止体で封止する半導体装置は、一般的に、リードフレームを用いた組立プロセスによって製造される。具体的には、枠体に支持リードを介して支持されたダイパッド(タブとも言う)と、枠体に支持され、かつタイバー(ダムバーとも言う)によって互いに連結された複数のリードとを有するリードフレームを準備し、その後、リードフレームのダイパッドのチップ搭載面にペースト状の接着剤、例えば熱硬化性のエポキシ樹脂に銀(Ag)粉末を混入させたAgペースト材を塗布し、その後、接着剤を介してダイパッドのチップ搭載面上に半導体チップをその回路形成面と対向する裏面(他の主面)を下にして搭載し、その後、接着剤を硬化させてダイパッドに半導体チップを接着固定し、その後、半導体チップの回路形成面に形成された電極とリードフレームのリードの内部リード部とを導電性のワイヤで電気的に接続し、その後、半導体チップ、リードの内部リード部、ダイパッド、支持リード及びワイヤ等を樹脂封止体で封止し、その後、リードフレームの枠体からリードの外部リード部を切断すると共に、リード間を連結しているタイバーを切断し、その後、リードの外部リード部を所定の形状に成形し、その後、リードフレームの枠体から支持リードを切断することによって製造される。
【0003】
ところで、QFP(Quad Flatpack Package)型などの表面実装型半導体装置においては、製品完成後の環境試験である温度サイクル試験時の熱や実装基板に実装する半田リフロー時の熱によって発生する樹脂封止体の亀裂(パッケージ・クラック)を如何にして抑えるかが重要な課題となっている。パッケージ・クラックが発生するメカニズムとしては、主に二つのメカニズムが知られている。
【0004】
第一のメカニズムは、温度サイクル時や半田リフロー時の熱による内部応力でダイパッドと樹脂封止体との界面に剥離が生じ、樹脂封止体に吸湿された水分が気化膨張してパッケージ・クラックが発生する。
【0005】
第二のメカニズムは、接着剤に吸湿された水分が温度サイクル時や半田リフロー時の熱によって気化膨張し、ダイパッドと半導体チップとの界面に剥離が生じてパッケージ・クラックが発生する。
【0006】
そこで、このような課題を解決する技術として、ダイパッドの面積を半導体チップの面積よりも小さくした技術(小タブ構造)が、例えば特開昭63−204753号公報に開示されている。この技術によれば、ダイパッドと樹脂封止体との接触面積が縮小されるので、樹脂封止体に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。また、ダイパッドと半導体チップとの間に介在される接着剤の塗布面積が縮小されるので、接着剤に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。
【0007】
また、半導体チップの裏面を部分的に支持する二本の支持リードを交差させてX字形状のダイパッドを形成した技術(クロスタブ構造)が、例えば特開平8−204107号公報に開示されている。この技術においても、樹脂封止体に吸湿された水分の気化膨張によって発生するパッケージ・クラック及び接着剤に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。
【0008】
【発明が解決しようとする課題】
半導体装置の製造においては、鉄(Fe)−ニッケル(Ni)系の合金材からなるリードフレームを用いているが、近年、銅(Cu)系の合金材からなるリードフレームを用いる傾向にある。Cu系リードフレームを用いた場合、Fe−Ni系リードフレームを用いた場合に比べて、放熱性及び高速性に優れた半導体装置を製造することができる。しかしながら、Cu系リードフレームはFe−Ni系リードフレームに比べて熱膨張係数が大きいので、ダイパッドを小タブ構造やクロスタブ構造にしても、温度サイクル時や半田リフロー時の熱による内部応力でダイパッドと半導体チップとの界面に剥離が発生し易く、パッケージ・クラックに対する信頼性が低くなる。
【0009】
そこで、Cu系リードフレームを用いる場合においては、半導体チップとの接着面積を小さくするため、リード幅をできるだけ狭くした支持リードに半導体チップを接着固定する方法が有効である。しかしながら、支持リードのリード幅を狭くした場合に新たな問題が生じる。
【0010】
支持リードのチップ搭載部に塗布される接着剤の厚さは、支持リードのリード幅が狭くなるに従って薄くなる。一方、支持リードと半導体チップとの熱膨張係数の差に起因する応力は接着剤によって吸収することができるが、接着剤の応力吸収は接着剤の厚さが薄くなるに従って小さくなる。即ち、支持リード及び半導体チップが加熱されるボンディング工程やモールド工程において、支持リードと半導体チップとの熱膨張係数の差に起因する応力を接着剤によって吸収することが困難となる。このため、支持リードと半導体チップとの剥離が生じ易くなり、ダイボンディング工程後に支持リードから半導体チップが脱落するといった不具合等が発生するので、半導体装置の組立プロセスにおける歩留まりが低下する。
【0011】
本発明の目的は、半導体装置の組立プロセスにおける歩留まりを高めることが可能な技術を提供することにある。
【0012】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0015】
平面が方形状で形成され、一主面に複数の電極が形成された半導体チップと、平面が方形状で形成され、前記半導体チップを封止する樹脂封止体と、前記半導体チップの電極に電気的に接続され、前記樹脂封止体の内外に亘って延在する複数のリードと、前記半導体チップの一主面と対向する他の主面を部分的に支持し、前記半導体チップの互いに対向する二つの角部を横切るようにして延在する支持リードと、前記支持リードと交差する方向に延在し、かつ前記支持リードに連結している補助リードと、前記支持リードの一部に形成された接着テープとを有し、前記複数のリード、支持リード、及び補助リードは、銅系の合金材から成り、前記半導体チップは、前記接着テープを介して前記支持リードに接着固定されていることを特徴とする半導体装置である。
【0019】
上述した手段によれば、接着テープは、支持リードのリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リードと半導体チップとの熱膨張係数の差に起因する応力に応じて接着テープの厚さを設定することができるので、ダイボンディング工程後に支持リードから半導体チップが脱落するといった不具合等の発生を抑制することができる。この結果、半導体装置の組立プロセスにおける歩留まりを高めることができる。
【0020】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0021】
(実施形態1)
本実施形態では、四方向リード配列構造であるQFP(Quad Flatpack Package)型の半導体装置に本発明を適用した例について説明する。
【0022】
まず、半導体装置の概略構成について、図1乃至図6を用いて説明する。図1は本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図2は図1のA−A線に沿う断面図であり、図3は図1のB−B線に沿う断面図であり、図4は図1のC−C線に沿う断面図であり、図5は前記半導体装置の要部斜視図であり、図6は図3の要部拡大断面図である。
【0023】
図1、図2、図3及び図4に示すように、本実施形態の半導体装置1は、支持リード3と補助リード4とが交差する交差部5に半導体チップ10を搭載し、この半導体チップ10を樹脂封止体13で封止した構成になっている。
【0024】
半導体チップ10の平面形状は方形状で形成され、本実施形態においては例えば9[mm]×9[mm]の外形寸法からなる正方形で形成されている。半導体チップ10は、例えば単結晶珪素からなる半導体基板及びこの半導体基板上に形成された配線層を主体とする構成になっている。この場合の半導体チップ10は、3×10−6[1/℃]程度の熱膨張係数を有する。
【0025】
半導体チップ10の回路形成面(一主面)10Xには、回路システムとして、例えば論理回路システム又は論理回路システムと記憶回路システムとを混在させた混合回路システム等の回路システムが形成されている。これらの回路システムは、半導体基板に形成された半導体素子及びこの半導体素子間を電気的に接続する配線等によって構成されている。また、半導体チップ10の回路形成面10Xには、その回路形成面10Xの各辺に沿って複数の電極(ボンディングパッド)11が形成されている。複数の電極11の夫々は、半導体チップ10の配線層のうちの最上層の配線層に形成され、主として回路システムを構成する半導体素子に配線を介して電気的に接続されている。複数の電極11の夫々は、例えばアルミニウム(Al)又はアルミニウム合金等の金属膜で形成されている。
【0026】
樹脂封止体13の平面形状は方形状で形成され、本実施形態においては例えば14[mm]×14[mm]の外形寸法からなる正方形で形成されている。樹脂封止体13は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーン及びフィラー等が添加されたビフェニール系又はオルソクレゾールノボラック系樹脂で形成されている。この場合の樹脂封止体13は、13×10−6[1/℃]程度の熱膨張係数を有する。
【0027】
樹脂封止体13の形成においては、大量生産に好適なトランスファモールディング法を用いている。トランスファモールディング法は、ポット部、ランナー部、樹脂注入ゲート部及びキャビティ部等を備えた成形金型を使用し、ポット部からランナー部及び樹脂注入ゲート部を通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
【0028】
半導体チップ10の外周囲の外側には、樹脂封止体13の各辺に沿って複数のリード2が配列されている。複数のリード2の夫々は、樹脂封止体13の内外に亘って延在し、樹脂封止体13の内部に位置する内部リード部2Aと樹脂封止体13の外部に位置する外部リード部2Bとを有する構成になっている。
【0029】
複数のリード2の夫々の内部リード部2Aは、導電性のワイヤ12を介して半導体チップ10の電極11に電気的に接続され、複数のリード2の夫々の外部リード部2Bは、表面実装リード形状として例えばガルウィング形状に成形されている。ワイヤ12としては、例えば金(Au)ワイヤを用いている。ワイヤ12の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【0030】
支持リード3、補助リード4、ワイヤ12等は、半導体チップ10と共に樹脂封止体13で封止されている。
【0031】
支持リード3は、図1及び図3に示すように、樹脂封止体13の第一の角部13Aからその反対側の第二の角部13Bに向って延在していると共に、半導体チップ10の互いに対向する第一の角部10A、第二の角部10Bの夫々を横切るようにして延在している。即ち、本実施形態の支持リード3は、樹脂封止体13の第一の角部13Aと第二の角部13Bとを結ぶ対角線上を延在している。
【0032】
支持リード3は、図3に示すように、リード部3Aとリード部3Bとを有する構成になっている。リード部3Aは、その板厚方向(上下方向)において、図2に示すリード2の内部リード部2Aと同一の位置に配置されている。リード部3Bは、その板厚方向(上下方向)において、図2に示すリード2の内部リード部2Aよりも下方の位置に配置されている。
【0033】
補助リード4は、図1及び図4に示すように、樹脂封止体13の第三の角部13Cからその反対側の第四の角部13Dに向って延在していると共に、半導体チップ10の互いに対向する第三の角部10C、第四の角部10Dの夫々を横切るようにして延在している。即ち、本実施形態の補助リード4は、樹脂封止体13の第三の角部13Cと第四の角部13Dとを結ぶ対角線上を延在している。
【0034】
補助リード4は、図4に示すように、リード部4Aとリード部4Bとを有する構成になっている。リード部4Aは、その板厚方向(上下方向)において、図3に示す支持リード3のリード部3Aと同一の位置に配置されている。リード部4Bは、その板厚方向(上下方向)において、図3に示す支持リード3のリード部3Aと同一の位置に配置されている。
【0035】
樹脂封止体13の第一の角部13Aには、図5に示すように、ゲートブレイク跡13Xが残っている。ゲートブレイク跡13Xは、樹脂封止体13に連結されたゲートランナー樹脂を分離することによって生じる。従って、本実施形態の半導体装置1は、樹脂封止体13の第一の角部13Aに樹脂注入部を有する構成になっている。
【0036】
半導体チップ10は、図3に示すように、接着テープ8を介して支持リード3のリード部3Bに接着固定されている。接着テープ8は、支持リード3の長手方向に沿う形状で形成されている。本実施形態において、接着テープ8は、半導体チップ10の外側に一部が引き出された状態で支持リード3のリード部3Bに貼り付けられている。また、接着テープ8は、支持リード3の長手方向に連続するようにして支持リード3のリード部3Bに貼り付けられている。即ち、本実施形態の半導体チップ10は、支持リード3の長手方向に沿って延在する長尺状の接着テープ8を介して支持リード3のリード部3Bに接着固定されている。
【0037】
接着テープ8は、これに限定されないが、図6に示すように、例えば樹脂基材8Aの両主面(表裏面)に接着層8Bを有する構成になっている。樹脂基材8Aは、例えば2.5×10−5[1/℃]程度の熱膨張係数を有するポリイミド系樹脂で形成されている。接着層8Bは、例えば5×10−5[1/℃]程度の熱膨張係数を有するポリエーテルアミドイミド系又はエポキシ系の熱可塑性樹脂若しくは熱硬化性樹脂で形成されている。
【0038】
接着テープ8の厚さは、支持リード3に半導体チップを接着固定する時の熱圧着によって若干薄くなる。半導体チップ10を熱圧着する前において、接着テープ8の厚さは約0.061[mm]程度であり、樹脂基材8Aの厚さは約0.025[mm]程度であり、接着層8Bの厚さは約0.018[mm]程度である。半導体チップ10を熱圧着した後での接着テープ8の厚さは約0.05[mm]程度である。
【0039】
接着テープ8は、支持リード3のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さを設定することができる。
【0040】
支持リード3は、例えば0.3〜0.5[mm]程度のリード幅で形成されている。即ち、支持リード3は、半導体チップ10の回路形成面10Xと対向する裏面(他の主面)10Yを部分的に支持する形状で形成されている。
【0041】
なお、本実施形態の説明においては支持リード3、補助リード4の夫々を一本のリードとして説明しているが、交差部5を境にして、支持リード3、補助リード4の夫々を二本のリードとして見做してもよい。
【0042】
次に、前記半導体装置1の製造に用いられるリードフレームの概略構成について、図7を用いて説明する。図7はリードフレームの平面図である。
【0043】
図7に示すように、リードフレームLF1は、平面が方形状の枠体7で規定された領域内に、電気的な導通の仲介を行うための複数のリード2、半導体チップ10を支持するための支持リード3、支持リード3の機械的強度を補うための補助リード4等を有する構成になっている。リードフレームLF1は、枠体7の第一の角部7Aに樹脂注入部を有する構成になっている。
【0044】
複数のリード7は四つのリード群に分割され、四つのリード群の夫々は枠体7の各枠部毎に配置されている。各リード群のリード2は枠体7の各枠部に沿って配列されている。各リード群のリード2は樹脂封止体の内部に配置される内部リード部2Aと樹脂封止体の外部に配置される外部リード部2Bとを有する構成になっている。各リード群のリード2は、樹脂封止体を形成する時の樹脂の溢出を防止するタイバー6によって互いに連結され一体化されている。各リード群のリード2の外部リード部2Bは枠体7に一体化されている。
【0045】
支持リード3は、枠体7の第一の角部7Aからその反対側の第二の角部7Bに向って延在している。支持リード3の一端側は枠体7の第一の角部7Aに連結され、支持リード3の他端側はタイバー6に連結されている。即ち、支持リード3は、リードフレームLF1において、枠体7の第一の角部7Aと第二の角部7Bとを結ぶ対角線上を延在している。
【0046】
補助リード4は、枠体7の第三の角部7Cからその反対側の第四の角部7Dに向って延在している。補助リード4の一端側及び他端側はタイバー6に連結されている。即ち、補助リード4は、リードフレームLF1において、枠体7の第三の角部7Cと第四の角部7Dとを結ぶ対角線上を延在している。
【0047】
支持リード3と補助リード4は、枠体7で規定された領域の中央部において交差し、互いに連結されている。支持リード3、補助リード4の夫々には、ワイヤが接続されるリード2の接続面よりもその裏面側に半導体チップ10の裏面を一段偏らせるための曲げ加工が施されている。
【0048】
支持リード3のチップ搭載部には接着テープ8が貼り付けられている。接着テープ8は、支持リード3の長手方向に沿う形状で形成されている。本実施形態において、接着テープ8は、支持リード3の長手方向に連続するようにして支持リード3のリード部3Bに貼り付けられている。また、接着テープ8は、支持リード3のリード幅とほぼ同様の幅で形成されている。
【0049】
リードフレームLF1は、例えば17×10−6[1/℃]程度の熱膨張係数を有するCu系の合金材で形成されている。リードフレームLF1は、金属板にエッチング加工又はプレス加工を施して、リード2、支持リード3、補助リード4等を形成し、その後、支持リード3、補助リード4の夫々にプレス加工を施し、その後、支持リード3のチップ搭載部に接着テープ8を貼り付けることによって形成される。なお、Fe−Ni(例えばNi含有率42又は50[%])系の合金材からなるリードフレームは、4.3×10−6[1/℃]程度の熱膨張係数を有する。
【0050】
接着テープ8は、図8(接着テープの加工状態を示す模式的平面図)及び図9(図8のD−D線に沿う模式的断面図)に示すように、加工治具16を用いて所定の幅のリボンテープ材15を切断加工することによって形成される。通常、切断加工は、リボンテープ材15の長辺(長手方向)に対して切り口が直角となるようにリボンテープ材15を配置して行うが、図10(接着テープの加工状態を示す模式的平面図)に示すように、リボンテープ材15の長辺に対して切り口が鋭角となるようにリボンテープ材15を配置して行うことにより、同一のリボンテープ材15から長さの異なる接着テープ8を形成することができる。この場合、接着テープ8の平面形状は平行四辺形となる。
【0051】
次に、前記半導体装置1の製造方法について、図11乃至図13を用いて説明する。図11はワイヤボンディング工程まで製造工程が終了した状態を示す平面図であり、図12及び図13はモールド工程を説明するための断面図である。なお、図12は図1のA−A線と対応する位置での断面図であり、図13は図1のC−C線と対応する位置での断面図である。
【0052】
まず、図7に示すリードフレームLF1を準備すると共に、図12及び図13に示す成形金型20を準備する。成形金型20は、上型20Aと下型20Bとで形成されるキャビティ部21と、キャビティ部21に連結された樹脂注入ゲート部22と、樹脂注入ゲート部に連結されたランナー部23と、図示していないがランナー部23に連結されたポット部とを有する構成になっている。
【0053】
次に、支持リード3のチップ搭載部に接着テープ8を介して半導体チップ10を接着固定する。半導体チップ10の接着固定は熱圧着にて行う。この工程において、支持リード3、半導体チップ10の夫々は加熱されるが、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さが設定されているので、支持リード3から半導体チップ10が脱落するといった不具合は発生しない。
【0054】
次に、半導体チップ10の電極11とリード2の内部リード部2Aとを導電性のワイヤ12で電気的に接続する。ワイヤ12の接続は、熱圧着に超音波振動を併用したボンディング法で行う。この工程において、支持リード3、半導体チップ10の夫々は加熱されるが、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さが設定されているので、支持リード3から半導体チップ10が脱落するといった不具合は発生しない。ここまでの工程を図11に示す。
【0055】
次に、図12及び図13に示すように、成形金型20の樹脂注入ゲート部22に枠体7の第一の角部7A(樹脂注入部)が位置するようにして成形金型20の上型20Aと下型20Bとの間に配置し、キャビティ部22内に半導体チップ10、リード2の内部リード部、支持リード3、補助リード4、ワイヤ12等を配置する。
【0056】
次に、ポット部からランナー部23及び樹脂注入ゲート部22を通してキャビティ部21内に樹脂を加圧注入して、半導体チップ10、リード2の内部リード部、支持リード3、補助リード4、ワイヤ12等を樹脂封止する。この工程において、半導体チップ10は、樹脂注入ゲート部22から反ゲート側に向って延在する支持リード3に接着固定されていることから、キャビティ部21内に加圧注入された樹脂の流れによって生じる半導体チップ10の上下方向の変動を抑制することができる。また、支持リード3は補助リード4に連結されていることから、支持リード3の機械的強度は補助リード4によって補われるので、キャビティ部21内に加圧注入された樹脂の流れによって生じる半導体チップ10の上下方向の変動を抑制することができる。
【0057】
次に、成形金型20からリードフレームLF1を取り出し、その後、樹脂封止体13の第一の角部13Aに連結されているゲートランナー樹脂を分離し、その後、リード2間を連結しているタイバー6を切断し、その後、枠体7からリード2の外部リード部2Bを切断し、その後、リード2の外部リード部2Bを表面実装型形状として例えばガルウィング形状に成形し、その後、枠体7から支持リード3及び補助リード4を切断することにより、図1乃至図6に示す半導体装置1がほぼ完成する。
【0058】
この後、半導体装置1は温度サイクル試験が施され、製品として出荷される。製品として出荷された半導体装置1は実装基板に実装される。温度サイクル試験は、例えば、−55[℃]の温度下において10分間、150[℃]の温度下において10分間を1サイクルとする条件で1000サイクル行なわれる。このような温度サイクル試験が施されても、本実施形態の半導体装置1は樹脂封止体13に亀裂が生じなかった。
【0059】
このように、本実施形態によれば、以下の効果が得られる。
(1)半導体チップ10は接着テープ8を介して支持リード3に接着固定されている。このことから、接着テープ8は、支持リード3のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さを設定することができるので、ダイボンディング工程後に支持リード3から半導体チップ10が脱落するといった不具合等の発生を抑制することができる。この結果、半導体装置1の組立プロセスにおける歩留まりを高めることができる。
【0060】
また、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さを設定することができるので、Cu系の合金材からなるリードフレームLF1を用いた半導体装置1の組立プロセスにおける歩留まりを高めることができる。
【0061】
(2)半導体チップ10は、樹脂注入ゲート部から反ゲート側に向って延在する支持リード3に接着固定されている。このことから、キャビティ部21内に加圧注入された樹脂の流れによって生じる半導体チップ10の上下方向の変動を抑制することができるので、樹脂封止体13から半導体チップ10、ワイヤ12等が露出する不具合を抑制することができる。この結果、半導体装置1の組立プロセスにおける歩留まりを高めることができる。
また、樹脂封止体13から半導体チップ10、ワイヤ12等が露出する不具合を抑制することができるので、樹脂封止体13の厚さを薄くすることができ、半導体装置1の薄型化を図ることができる。
【0062】
(3)支持リード3は補助リード4に連結されている。このことから、支持リード3の機械的強度は補助リード4よって補われるので、キャビティ部21内に加圧注入された樹脂の流れによって生じる半導体チップ10の上下方向の変動を抑制することができる。
【0063】
(4)半導体チップ10は、互いに対向する第一の角部10Aから第二の角部10Bに亘って支持リード3に接着固定されている。このことから、半導体チップ10の中央部を接着固定する場合に比べて、キャビティ部21内に加圧注入された樹脂の流れによって生じる支持リード3の上下方向の変動を抑制することができる。
【0064】
(5)支持リード3は、半導体チップ10の互いに対向する二つの角部(10A,10B)を横切るようにして延在し、補助リード4は、半導体チップ10の互いに対向する他の二つの角部(10C,10D)を横切るようにして延在している。このことから、半導体チップ10とリード2の先端部との間に支持リード3及び補助リード4が存在しないので、ワイヤ12の中間部が垂れ下がっても、支持リード3及び補助リード4とワイヤ12との接触を抑制することができる。ワイヤ12の中間部の垂れ下がりは、ワイヤ12の長さが長くなればなるほど顕著になる。
【0065】
また、半導体チップ10の外形サイズを縮小しても、半導体チップ10とリード2の先端部との間に支持リード3及び補助リード4が存在せず、ワイヤ12の中間部が垂れ下がっても、支持リード3及び補助リード4とワイヤ12とが接触しないので、外形寸法の異なる半導体チップ10を搭載することができる。この結果、外形寸法の異なる半導体チップ10を搭載することが可能なリードフレームの標準化を図ることができる。
【0066】
なお、本実施形態では、接着テープ8の幅を支持リード3のリード幅と同一にした例について説明したが、図14に示すように、接着テープ8の幅W2は支持リード3のリード幅W1よりも小さくしてもよい。
【0067】
また、本実施形態では、接着テープ8は支持リード3の長手方向に連続するようにして支持リード3に貼り付けた例について説明したが、接着テープ8は、図15に示すように、支持リード3の長手方向に点在するようにして貼り付けてもよい。この場合、接着テープ8の貼り付け作業が容易になる。
【0068】
また、本実施形態では、接着テープ8の幅を支持リード3のリード幅と同一にした例について説明したが、図16に示すように、接着テープ8の幅W2は支持リード3のリード幅W1よりも大きくしてもよい。
【0069】
また、図17に示すリードフレームLF2を用いて半導体装置を製造してもよい。リードフレームLF2は、補助リード4を廃止した構成になっている。このリードフレームLF2を用いた場合においても、前述の実施形態と同様の効果が得られる。また、補助リード4の廃止により、リード2の配列ピッチを広げることができるので、樹脂封止体を形成する時の樹脂の流れによって生じるワイヤ間ショートを抑制することができる。
【0070】
また、図18に示すリードフレームLF3を用いて半導体装置を製造してもよい。リードフレームLF3は、支持リード3と補助リード4との交差部に支持リード3、補助リード4の夫々のリード幅よりも広いパッド25を形成した構成になっている。このリードフレームLF3を用いた場合においても、前述の実施形態と同様の効果が得られる。また、支持リード3の曲げに対する強度が高くなるので、樹脂封止体を形成する時の樹脂の流れによって生じる支持リード3の上下方向の変動を更に抑制することができる。
【0071】
また、図19に示すリードフレームLF4を用いて半導体装置を製造してもよい。リードフレームLF4は、支持リード3と補助リード4との交差部にパッド25を形成し、さらにパッド25の周囲に支持リード3、補助リード4の夫々のリード幅よりも幾分広い小パッド26を形成した構成になっている。このリードフレームLF4を用いた場合においても、前述の実施形態と同様の効果が得られる。
【0072】
また、図20に示すリードフレームLF5を用いて半導体装置を製造してもよい。リードフレームLF5は、支持リード3と補助リード4との交差部にパッド25を形成し、更にパッド25から離れるようにして支持リード3、補助リード4の夫々の途中部に小パッド26を形成した構成になっている。このリードフレームLF5を用いた場合においても、前述の実施形態と同様の効果が得られる。
【0073】
また、図示していないが、半導体チップ10と重なる支持リード3の部分のリード幅を半導体チップ10の外側に引き出された支持リード3の部分のリード幅よりも太くしたリードフレームを用いて半導体装置を製造してもよい。
【0074】
また、本実施形態では、支持リード3に接着テープ8を介して半導体チップ10を接着固定した例について説明したが、本発明者等の検討によれば、30[μm]以上の厚さがあれば、支持リード3と半導体チップ10との接着固定を接着剤で行ってもよい。
【0075】
(実施形態2)
本実施形態では、二方向リード配列構造であるSOP(Small Out-line Package)型の半導体装置に本発明を適用した例について説明する。
【0076】
まず、半導体装置の概略構成について、図21及び図22を用いてを説明する。図21は本発明の実施形態2である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図22は図21のE−E線に沿う断面図である。
【0077】
図21及び図22に示すように、本実施形態の半導体装置30は、支持リード3のチップ搭載部に半導体チップ10を搭載し、この半導体チップ10を樹脂封止体13で封止した構成になっている。
【0078】
半導体チップ10の平面形状は方形状で形成され、本実施形態においては例えば長方形で形成されている。半導体チップ10の回路形成面10Xには、その回路形成面10Xの互いに対向する長辺に沿って複数の電極11が形成されている。樹脂封止体13の平面形状は方形状で形成され、本実施形態においては例えば長方形で形成されている。
【0079】
半導体チップ10の外周囲の外側には、樹脂封止体13の互いに対向する二つの長辺に沿って複数のリード2が配列されている。複数のリード2の夫々は、樹脂封止体13の内外に亘って延在し、樹脂封止体13の内部に位置する内部リード部2Aと樹脂封止体13の外部に位置する外部リード部2Bとを有する構成になっている。
【0080】
複数のリード2の夫々の内部リード部2Aは、導電性のワイヤ12を介して半導体チップ10の電極11に電気的に接続され、複数のリード2の夫々の外部リード部2Bは、表面実装リード形状として例えばガルウィング形状に成形されている。支持リード3、ワイヤ12等は、半導体チップ10と共に樹脂封止体13で封止されている。
【0081】
支持リード3は、樹脂封止体13の第一の辺13Xの中央部とその反対側の第二の辺13Yの中央部とを結ぶ仮想線上を延在していると共に、半導体チップ10の裏面の互いに対向する第一の辺10S、第二の辺10Tの夫々を横切るようにして延在している。
【0082】
樹脂封止体13の第一の辺13Xには、図示していないが、ゲートブレイク跡が残っている。ゲートブレイク跡は、樹脂封止体13に連結されたゲートランナー樹脂を分離することによって生じる。従って、本実施形態の半導体装置30は、樹脂封止体13の第一の辺13Xの中央部に樹脂注入部を有する構成になっている。
【0083】
半導体チップ10は、接着テープ8を介して支持リード3のリード部3Bに接着固定されている。接着テープ8は、支持リード3の長手方向に沿う形状で形成されている。本実施形態において、接着テープ8は、半導体チップ10の外側に一部が引き出された状態で支持リード3のリード部3Bに貼り付けられている。また、接着テープ8は、支持リード3の長手方向に連続するようにして支持リード3のリード部3Bに貼り付けられている。即ち、本実施形態の半導体チップ10は、支持リード3の長手方向に沿って延在する長尺状の接着テープ8を介して支持リード3に接着固定されている。
【0084】
接着テープ8は、支持リード3のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さを設定することができる。
【0085】
支持リード3は、例えば0.4[mm]程度のリード幅で形成されている。即ち、支持リード3は、半導体チップ10の回路形成面10Xと対向する裏面(他の主面)10Yを部分的に支持する形状で形成されている。
【0086】
次に、前記半導体装置30の製造に用いられるリードフレームの概略構成について、図23を用いて説明する。図23はリードフレームの平面図である。
【0087】
図23に示すように、リードフレームLF6は、平面が方形状の枠体7で規定された領域内に、電気的な導通の仲介を行うための複数のリード2、半導体チップ10を支持するための支持リード3等を有する構成になっている。リードフレームLF1は枠体7の第一の枠部7Xに樹脂注入部を有する構成になっている。
【0088】
複数のリード2は二つのリード群に分割され、二つのリード群の夫々は枠体7の互いに対向する二つの枠部に配置されている。各リード群のリード2は枠体7の各枠部に沿って配列されている。各リード群のリード2は樹脂封止体の内部に配置される内部リード部2Aと樹脂封止体の外部に配置される外部リード部2Bとを有する構成になっている。各リード群のリード2は、樹脂封止体を形成する時の樹脂の溢出を防止するタイバー6によって互いに連結され一体化されている。各リード群のリード2の外部リード部2Bは枠体7に一体化されている。
【0089】
支持リード3は、枠体7の第一の枠部7Xの中央部からその反対側の第二の枠部7Yの中央部に向って延在している。支持リード3の一端側は枠体7の第一の枠部7Xに連結され、支持リード3の他端側はタイバー6に連結されている。即ち、支持リード3は、リードフレームLF6において、枠体7の第一の枠部7Xと第二の枠部7Yとを結ぶ対角線上を延在している。
【0090】
支持リード3のチップ搭載部には接着テープ8が貼り付けられている。接着テープ8は、支持リード3の長手方向に沿う形状で形成されている。本実施形態において、接着テープ8は、支持リード3の長手方向に連続するようにして支持リード3のリード部3Bに貼り付けられている。また、接着テープ8は、支持リード3のリード幅とほぼ同様の幅で形成されている。
【0091】
次に、前記半導体装置30の製造方法について説明する。
まず、図23に示すリードフレームLF6を準備すると共に、成形金型を準備する。成形金型は、上型と下型とで形成されるキャビティ部と、キャビティ部に連結された樹脂注入ゲート部と、樹脂注入ゲート部に連結されたランナー部と、ランナー部に連結されたポット部とを有する構成になっている。
【0092】
次に、支持リード3のチップ搭載部に接着テープ8を介して半導体チップ10を接着固定する。半導体チップ10の接着固定は熱圧着にて行う。この工程において、支持リード3、半導体チップ10の夫々は加熱されるが、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さが設定されているので、支持リード3から半導体チップ10が脱落するといった不具合は発生しない。
【0093】
次に、半導体チップ10の電極11とリード2の内部リード部2Aとを導電性のワイヤ12で電気的に接続する。ワイヤ12の接続は、熱圧着に超音波振動を併用したボンディング法で行う。この工程において、支持リード3、半導体チップ10の夫々は加熱されるが、支持リード3と半導体チップ10との熱膨張係数の差に起因する応力に応じて接着テープ8の厚さが設定されているので、支持リード3から半導体チップ10が脱落するといった不具合は発生しない。
【0094】
次に、成形金型の樹脂注入ゲート部に枠体7の樹脂注入部が位置するようにして成形金型の上型と下型との間に配置し、キャビティ部内に半導体チップ10、リード2の内部リード部、支持リード3、ワイヤ12等を配置する。
【0095】
次に、ポット部からランナー部及び樹脂注入ゲート部を通してキャビティ部内に樹脂を加圧注入して、半導体チップ10、リード2の内部リード部、支持リード3、ワイヤ12等を樹脂封止する。この工程において、半導体チップ10は、樹脂注入ゲート部から反ゲート側に向って延在する支持リード3に接着固定されていることから、キャビティ部内に加圧注入された樹脂の流れによって生じる半導体チップ10の上下方向の変動を抑制することができる。
【0096】
次に、成形金型からリードフレームLF6を取り出し、その後、樹脂封止体13の第一の辺13Xに連結されているゲートランナー樹脂を分離し、その後、リード2間を連結しているタイバー6を切断し、その後、枠体7からリード2の外部リード部2Bを切断し、その後、リード2の外部リード部2Bを表面実装型形状として例えばガルウィング形状に成形し、その後、枠体7から支持リード3を切断することにより、図21及び図22に示す半導体装置30がほぼ完成する。
このように、本実施形態においても、前述の実施形態1と同様の効果が得られる。
【0097】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0098】
例えば、本発明は、一方向リード配列構造であるSIP(Single In-line Package)型、ZIP(Zigzag In-line Package)型等の半導体装置に適用できる。
また、本発明は、二方向リード配列構造であるSOJ(Small Out-line J-leaded Package)型、TSOP(Thin Small Out-line Package)型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるQFJ(Quad Flatpack J-leaded Package)型等の半導体装置に適用できる。
【0099】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
半導体装置の組立プロセスにおける歩留まりを高めることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
【図2】図1のA−A線に沿う断面図である。
【図3】図1のB−B線に沿う断面図である。
【図4】図1のC−C線に沿う断面図である。
【図5】前記半導体装置の要部斜視図である。
【図6】図3の要部拡大断面図である。
【図7】前記半導体装置の製造に用いられるリードフレームの平面図である。
【図8】樹脂フィルムの加工状態を示す模式的平面図である。
【図9】図8のD−D線に沿う模式的断面図である。
【図10】樹脂フィルムの加工状態を示す模式的平面図である。
【図11】前記半導体装置の製造方法を説明するための平面図である。
【図12】前記半導体装置の製造方法を説明するための断面図である。
【図13】前記半導体装置の製造方法を説明するための断面図である。
【図14】樹脂フィルムの第一変形例を示す要部平面図である。
【図15】樹脂フィルムの第二変形例を示す要部平面図である。
【図16】樹脂フィルムの第三変形例を示す要部平面図である。
【図17】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図18】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図19】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図20】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図21】本発明の実施形態2である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
【図22】図21のE−E線に沿う断面図である。
【図23】前記半導体装置の製造に用いられるリードフレームの平面図である。
【符号の説明】
1…半導体装置、2…リード、3…支持リード、4…補助リード、5…交差部、6…タイバー、7…枠体、8…接着テープ、9…樹脂注入部、10…半導体チップ、11…電極、12…ワイヤ、13…樹脂封止体、20…成形金型、LF1〜LF6…リードフレーム。
Claims (7)
- 平面が方形状で形成され、一主面に複数の電極が形成された半導体チップと、
平面が方形状で形成され、前記半導体チップを封止する樹脂封止体と、
前記半導体チップの電極に電気的に接続され、前記樹脂封止体の内外に亘って延在する複数のリードと、
前記半導体チップの一主面と対向する他の主面を部分的に支持し、前記半導体チップの互いに対向する二つの角部を横切るようにして延在する支持リードと、
前記支持リードと交差する方向に延在し、かつ前記支持リードに連結している補助リードと、
前記支持リードにのみ形成された接着テープとを有し、
前記複数のリード、支持リード、及び補助リードは、銅系の合金材から成り、
前記半導体チップは、前記接着テープを介して前記支持リードに接着固定されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記樹脂封止体は、第一の角部に樹脂注入部を有し、
前記支持リードは、前記樹脂封止体の第一の角部からその反対側の第二の角部に向かって延在していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体チップの複数の電極は、前記複数のリードと複数のワイヤを介して電気的に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記支持リードの一部及び前記補助リードの一部は、前記複数のリードよりも下方の位置に配置されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記接着テープは、前記支持リードの一部に、かつ前記接着テープの一部が前記半導体チップの外側に引き出された状態で形成されていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記接着テープは、長尺状に形成されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記接着テープの幅は、前記支持リードの幅よりも小さいことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205757A JP4040549B2 (ja) | 2003-08-04 | 2003-08-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205757A JP4040549B2 (ja) | 2003-08-04 | 2003-08-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10245406A Division JP2000077435A (ja) | 1998-08-31 | 1998-08-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056136A JP2004056136A (ja) | 2004-02-19 |
JP4040549B2 true JP4040549B2 (ja) | 2008-01-30 |
Family
ID=31944767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003205757A Expired - Fee Related JP4040549B2 (ja) | 2003-08-04 | 2003-08-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4040549B2 (ja) |
-
2003
- 2003-08-04 JP JP2003205757A patent/JP4040549B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004056136A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100674548B1 (ko) | 반도체 장치 | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
TW434756B (en) | Semiconductor device and its manufacturing method | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
JPH0546045U (ja) | 半導体パツケージ | |
JP2003243600A (ja) | 半導体装置およびその製造方法 | |
JP2001274316A (ja) | 半導体装置及びその製造方法 | |
JP2000188366A (ja) | 半導体装置 | |
JP2013508974A (ja) | 向上した接地ボンド信頼性を有するリードフレーム・パッケージ | |
TW200839966A (en) | Semiconductor Device | |
WO2004030075A1 (ja) | 半導体装置の製造方法 | |
JP4040549B2 (ja) | 半導体装置 | |
JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
JP4207791B2 (ja) | 半導体装置 | |
JP2001007271A (ja) | 半導体装置及びその製造方法 | |
JP3756338B2 (ja) | 半導体装置の製造方法 | |
JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000332163A (ja) | 半導体装置及びその製造方法 | |
JP3574718B2 (ja) | 半導体装置およびその製造方法 | |
JP2001068582A (ja) | 半導体装置及びその製造方法 | |
JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH06163801A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |