JP2001237402A - 構造化された金属酸化物含有層および半導体構造素子の製造方法 - Google Patents
構造化された金属酸化物含有層および半導体構造素子の製造方法Info
- Publication number
- JP2001237402A JP2001237402A JP2000393554A JP2000393554A JP2001237402A JP 2001237402 A JP2001237402 A JP 2001237402A JP 2000393554 A JP2000393554 A JP 2000393554A JP 2000393554 A JP2000393554 A JP 2000393554A JP 2001237402 A JP2001237402 A JP 2001237402A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal oxide
- containing layer
- sbt
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 56
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910052740 iodine Inorganic materials 0.000 claims 1
- 238000011084 recovery Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 構造化された金属酸化物含有層を製造する方
法を提供する。 【解決手段】 前記方法は、以下の処理工程からなる：
基板を用意し、基板上に金属酸化物含有層を被覆し、金
属酸化物含有層を構造化し、金属酸化物含有層の少なく
とも縁部を覆う修復層を被覆し、その際この層は、金属
酸化物含有層に含まれているが、構造化により縁部では
化学量論的組成で不足量を有する、少なくとも１種の元
素を含有し、かつ金属酸化物含有層の縁部の損傷領域で
修復層から元素の拡散が行われるように熱処理を実施す
る。
法を提供する。 【解決手段】 前記方法は、以下の処理工程からなる：
基板を用意し、基板上に金属酸化物含有層を被覆し、金
属酸化物含有層を構造化し、金属酸化物含有層の少なく
とも縁部を覆う修復層を被覆し、その際この層は、金属
酸化物含有層に含まれているが、構造化により縁部では
化学量論的組成で不足量を有する、少なくとも１種の元
素を含有し、かつ金属酸化物含有層の縁部の損傷領域で
修復層から元素の拡散が行われるように熱処理を実施す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、請求項１記載の構
造化された金属酸化物含有層を製造する方法に関する。
本発明は、特に、強誘電性または常誘電性誘電体として
ＤＲＡＭメモリーセルのメモリーコンデンサに使用され
る、構造化された金属酸化物含有層の製造に関する。
造化された金属酸化物含有層を製造する方法に関する。
本発明は、特に、強誘電性または常誘電性誘電体として
ＤＲＡＭメモリーセルのメモリーコンデンサに使用され
る、構造化された金属酸化物含有層の製造に関する。
【０００２】
【従来の技術】マイクロエレクトロニクスで製造される
ダイナミック半導体メモリー構造素子（ＤＲＡＭ）は主
に選択トランジスタまたはスイッチングトランジスタお
よびメモリーコンデンサからなり、メモリーコンデンサ
中で２つのコンデンサ板の間に１つの誘電性材料が組み
込まれている。誘電体として、一般に多くの場合に酸化
物層または窒化物層が使用され、これらは最高で約８の
比誘電率を有する。メモリーコンデンサを小さくし、非
揮発性のメモリーを製造するために、新しい形のコンデ
ンサ材料、例えば明らかに高い比誘電率を有する強誘電
性材料または常誘電性材料が必要である。これらの材料
の一組は、Ｎｅｕｅ Ｄｉｅｌｅｋｔｒｉｋａ ｆｕｅ
ｒ Ｇｂｉｔ−Ｓｐｅｉｃｈｅｒｃｈｉｐｓ Ｗ．Ｈｏ
ｅｎｌｅｉｎ、Ｐｈｙｓ.Ｂ１.５５（１９９９）の刊行
物に記載されている。高い集積密度のこの種の非揮発性
半導体メモリー構造素子に使用するための強誘電性コン
デンサを製造するために、例えば強誘電性材料、例えば
ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴ
Ｎ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ ４
Ｔｉ３Ｏ１２（ＢＴＯ）をコンデンサ板の間の誘電体と
して使用することができる。常誘電性材料、例えば（Ｂ
ａＳｒ）ＴｉＯ３（ＢＳＴ）を使用することもできる。
ダイナミック半導体メモリー構造素子（ＤＲＡＭ）は主
に選択トランジスタまたはスイッチングトランジスタお
よびメモリーコンデンサからなり、メモリーコンデンサ
中で２つのコンデンサ板の間に１つの誘電性材料が組み
込まれている。誘電体として、一般に多くの場合に酸化
物層または窒化物層が使用され、これらは最高で約８の
比誘電率を有する。メモリーコンデンサを小さくし、非
揮発性のメモリーを製造するために、新しい形のコンデ
ンサ材料、例えば明らかに高い比誘電率を有する強誘電
性材料または常誘電性材料が必要である。これらの材料
の一組は、Ｎｅｕｅ Ｄｉｅｌｅｋｔｒｉｋａ ｆｕｅ
ｒ Ｇｂｉｔ−Ｓｐｅｉｃｈｅｒｃｈｉｐｓ Ｗ．Ｈｏ
ｅｎｌｅｉｎ、Ｐｈｙｓ.Ｂ１.５５（１９９９）の刊行
物に記載されている。高い集積密度のこの種の非揮発性
半導体メモリー構造素子に使用するための強誘電性コン
デンサを製造するために、例えば強誘電性材料、例えば
ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴ
Ｎ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ ４
Ｔｉ３Ｏ１２（ＢＴＯ）をコンデンサ板の間の誘電体と
して使用することができる。常誘電性材料、例えば（Ｂ
ａＳｒ）ＴｉＯ３（ＢＳＴ）を使用することもできる。
【０００３】しかしながらこの新しい形の強誘電性誘電
体または常誘電性誘電体の使用は半導体処理技術の新た
な問題を生じる。すなわち、第１にこの新しい形の材料
は従来の電極材料、ポリシリコンと組み合わせることが
できない。従って不活性電極材料、例えば白金金属、す
なわちＰｔ、Ｐｄ、Ｉｒ、Ｒｈ、ＲｕまたはＯｓまたは
これらの導電性酸化物（例えばＲｕＯ２）を使用しなけ
ればならない。一般に導電性酸化物、例えばＬａＳｒＣ
ｏＯｘまたはＳｒＲｕＯ３を使用することができる。こ
のための理由は、強誘電性誘電体を析出後、これを酸素
含有雰囲気で約５５０〜８００℃の温度で場合により２
回以上熱処理（コンディショニング）しなければならな
いことである。従って、強誘電性誘電体と電極との好ま
しくない化学反応を避けるために、電極を、多くの場合
に白金または他の、十分に温度に安定であり、不活性の
材料から、例えば他の白金金属または導電性の酸化物か
ら製造する。
体または常誘電性誘電体の使用は半導体処理技術の新た
な問題を生じる。すなわち、第１にこの新しい形の材料
は従来の電極材料、ポリシリコンと組み合わせることが
できない。従って不活性電極材料、例えば白金金属、す
なわちＰｔ、Ｐｄ、Ｉｒ、Ｒｈ、ＲｕまたはＯｓまたは
これらの導電性酸化物（例えばＲｕＯ２）を使用しなけ
ればならない。一般に導電性酸化物、例えばＬａＳｒＣ
ｏＯｘまたはＳｒＲｕＯ３を使用することができる。こ
のための理由は、強誘電性誘電体を析出後、これを酸素
含有雰囲気で約５５０〜８００℃の温度で場合により２
回以上熱処理（コンディショニング）しなければならな
いことである。従って、強誘電性誘電体と電極との好ま
しくない化学反応を避けるために、電極を、多くの場合
に白金または他の、十分に温度に安定であり、不活性の
材料から、例えば他の白金金属または導電性の酸化物か
ら製造する。
【０００４】メモリーコンデンサを製造する際に、強誘
電性層をエッチング工程により一部分取り除く構造化工
程が必要である。その際強誘電性層の残っている縁部が
一定の形で損傷することが判明した。特に縁部のＳＢＴ
層の化学量論的組成が当初の化学量論的組成と異なり、
不足のビスマスを有することが示された。ＳＡＭＳＵＮ
Ｇ社から、エッチング工程の後でＰＺＴ材料から製造さ
れるメモリーコンデンサの周りの損傷した部分を除去す
る、湿式化学的方法が公知である。しかしながらこれは
強誘電性層の層材料の好ましくない損失を生じ、従って
製造すべきメモリーコンデンサのメモリー容量の損失を
生じる。
電性層をエッチング工程により一部分取り除く構造化工
程が必要である。その際強誘電性層の残っている縁部が
一定の形で損傷することが判明した。特に縁部のＳＢＴ
層の化学量論的組成が当初の化学量論的組成と異なり、
不足のビスマスを有することが示された。ＳＡＭＳＵＮ
Ｇ社から、エッチング工程の後でＰＺＴ材料から製造さ
れるメモリーコンデンサの周りの損傷した部分を除去す
る、湿式化学的方法が公知である。しかしながらこれは
強誘電性層の層材料の好ましくない損失を生じ、従って
製造すべきメモリーコンデンサのメモリー容量の損失を
生じる。
【０００５】
【発明が解決しようとする課題】従って、本発明の課題
は、構造化中に生じる金属酸化物含有層の損傷を材料の
損失なしに補償できる、構造化された金属酸化物含有層
を製造する方法を提供することである。
は、構造化中に生じる金属酸化物含有層の損傷を材料の
損失なしに補償できる、構造化された金属酸化物含有層
を製造する方法を提供することである。
【０００６】
【課題を解決するための手段】前記課題は、請求項１の
特徴部分により解決される。
特徴部分により解決される。
【０００７】従って本発明は、以下の処理工程：基板を
用意し、基板上に金属酸化物含有層を被覆し、金属酸化
物含有層を構造化し、金属酸化物含有層の少なくとも縁
部を覆う修復層を被覆し、その際この層は、金属酸化物
含有層に含まれているが、構造化により縁部では化学量
論的組成で不足量を有する、少なくとも１種の元素を含
有し、かつ金属酸化物含有層の縁部の損傷領域で修復層
から元素の拡散が行われるように熱処理を実施するを有
する、構造化された金属酸化物含有層を製造する方法に
関する。
用意し、基板上に金属酸化物含有層を被覆し、金属酸化
物含有層を構造化し、金属酸化物含有層の少なくとも縁
部を覆う修復層を被覆し、その際この層は、金属酸化物
含有層に含まれているが、構造化により縁部では化学量
論的組成で不足量を有する、少なくとも１種の元素を含
有し、かつ金属酸化物含有層の縁部の損傷領域で修復層
から元素の拡散が行われるように熱処理を実施するを有
する、構造化された金属酸化物含有層を製造する方法に
関する。
【０００８】本発明の方法は、自立する金属酸化物含有
層に実施することができ、その際修復層が金属酸化物含
有層を有利には全面的に覆い、従っていずれの場合も修
復層は縁部上に存在する。しかしながら構造化の前に金
属酸化物含有層上に他の層が被覆され、両方の層が一緒
に構造化されていてもよく、その際修復層が金属酸化物
含有層の側面の縁部を覆うように、引き続き修復層を他
の層および金属酸化物含有層上に被覆する。その際金属
酸化物含有層がメモリーコンデンサの誘電体を形成し、
他の層がメモリーコンデンサの上部電極を形成し、基板
がメモリーコンデンサの下部電極から形成されていても
よい。
層に実施することができ、その際修復層が金属酸化物含
有層を有利には全面的に覆い、従っていずれの場合も修
復層は縁部上に存在する。しかしながら構造化の前に金
属酸化物含有層上に他の層が被覆され、両方の層が一緒
に構造化されていてもよく、その際修復層が金属酸化物
含有層の側面の縁部を覆うように、引き続き修復層を他
の層および金属酸化物含有層上に被覆する。その際金属
酸化物含有層がメモリーコンデンサの誘電体を形成し、
他の層がメモリーコンデンサの上部電極を形成し、基板
がメモリーコンデンサの下部電極から形成されていても
よい。
【０００９】引き続き修復層を金属酸化物含有層および
場合により他の層から除去することができる。しかしな
がら修復層を金属酸化物含有層および場合により他の層
上に残すこともできるが、その際場合により他の層の接
触のために、修復層を通過する接触ホールをエッチング
しなければならない。特に他の層がメモリーコンデンサ
の上部電極として用いられる場合は、修復層を通過する
接触ホールを形成することが必要である。
場合により他の層から除去することができる。しかしな
がら修復層を金属酸化物含有層および場合により他の層
上に残すこともできるが、その際場合により他の層の接
触のために、修復層を通過する接触ホールをエッチング
しなければならない。特に他の層がメモリーコンデンサ
の上部電極として用いられる場合は、修復層を通過する
接触ホールを形成することが必要である。
【００１０】熱処理工程を、有利には５００〜８００℃
の温度範囲で、５〜３０分の時間でおよびＯ２雰囲気ま
たはＮ２雰囲気で実施する。
の温度範囲で、５〜３０分の時間でおよびＯ２雰囲気ま
たはＮ２雰囲気で実施する。
【００１１】有利にはＤＲＡＭメモリーセル用メモリー
コンデンサを製造するために、金属酸化物含有層を強誘
電性材料または常誘電性材料により形成する。第１に記
載する場合は、金属酸化物含有層は、有利にはＳｒＢｉ
２（Ｔａ、Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴＮ）、Ｐ
ｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ４Ｔｉ３Ｏ
１２（ＢＴＯ）の材料の一種を含有する。第２に記載す
る場合は、金属酸化物含有層は、例えば（ＢａＳｒ）Ｔ
ｉＯ３（ＢＳＴ）の材料を含有する。
コンデンサを製造するために、金属酸化物含有層を強誘
電性材料または常誘電性材料により形成する。第１に記
載する場合は、金属酸化物含有層は、有利にはＳｒＢｉ
２（Ｔａ、Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴＮ）、Ｐ
ｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ４Ｔｉ３Ｏ
１２（ＢＴＯ）の材料の一種を含有する。第２に記載す
る場合は、金属酸化物含有層は、例えば（ＢａＳｒ）Ｔ
ｉＯ３（ＢＳＴ）の材料を含有する。
【００１２】金属酸化物含有層がＳＢＴ材料により形成
される場合は、修復層は例えば以下の材料： ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴ
ｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘ
またはＢｉＯｘ の一種以上を含有することができる。
される場合は、修復層は例えば以下の材料： ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴ
ｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘ
またはＢｉＯｘ の一種以上を含有することができる。
【００１３】金属酸化物含有層および／または修復層
を、金属有機析出法（ＭＯＤ）、金属有機気相析出法
（ＭＯＣＶＤ）を用いてまたはスパッタ工程により析出
することができる。
を、金属有機析出法（ＭＯＤ）、金属有機気相析出法
（ＭＯＣＶＤ）を用いてまたはスパッタ工程により析出
することができる。
【００１４】メモリーコンデンサを製造する場合に、電
極材料として白金金属または白金金属の導電性酸化物を
使用することができる。
極材料として白金金属または白金金属の導電性酸化物を
使用することができる。
【００１５】本発明の方法を、半導体構造素子、特にＤ
ＲＡＭメモリーセルの製造方法に使用することができ
る。
ＲＡＭメモリーセルの製造方法に使用することができ
る。
【００１６】
【実施例】以下に本発明の実施例を図面により詳細に説
明する。
明する。
【００１７】図１は２つの異なる種類のメモリーを合わ
せて記載した従来のＤＲＡＭメモリーセルの横断面図で
ある。
せて記載した従来のＤＲＡＭメモリーセルの横断面図で
ある。
【００１８】図２〜４は本発明よりメモリーコンデンサ
を製造する作業工程を横断面図で示した図である。
を製造する作業工程を横断面図で示した図である。
【００１９】ＤＲＡＭメモリーセルの構造において実質
的に２つの異なる種類の構造が存在し、これらはスイッ
チングトランジスタが下側の平面に、半導体基板上に直
接形成され、メモリーコンデンサが上側の平面に配置さ
れていることが共通であり、その際両者はその間に存在
する絶縁層により互いに分離している。
的に２つの異なる種類の構造が存在し、これらはスイッ
チングトランジスタが下側の平面に、半導体基板上に直
接形成され、メモリーコンデンサが上側の平面に配置さ
れていることが共通であり、その際両者はその間に存在
する絶縁層により互いに分離している。
【００２０】第１の構造（スタックセル）により、スイ
ッチングトランジスタおよびメモリーコンデンサは実質
的に直接重ね合わせて配置され、その際メモリーコンデ
ンサの下部電極はＭＯＳトランジスタのドレイン領域
と、絶縁層を通過する導電性材料を充填した接触ホール
（プラグ）により互いに電気的に接続されている。
ッチングトランジスタおよびメモリーコンデンサは実質
的に直接重ね合わせて配置され、その際メモリーコンデ
ンサの下部電極はＭＯＳトランジスタのドレイン領域
と、絶縁層を通過する導電性材料を充填した接触ホール
（プラグ）により互いに電気的に接続されている。
【００２１】第２の構造（オフセットセル）により、ス
イッチングトランジスタおよびメモリーコンデンサは互
いにずらして配置され、その際メモリーコンデンサの上
部電極は２個の接触ホールによりＭＯＳトランジスタの
ドレイン領域と電気的に接続されている。
イッチングトランジスタおよびメモリーコンデンサは互
いにずらして配置され、その際メモリーコンデンサの上
部電極は２個の接触ホールによりＭＯＳトランジスタの
ドレイン領域と電気的に接続されている。
【００２２】図１には、簡単に説明するために、従来の
ＤＲＡＭメモリーセルの２つの構造が１つの構造素子に
合わせて示されている。以下にスタックセルにより構造
素子の構造を詳細に説明する。
ＤＲＡＭメモリーセルの２つの構造が１つの構造素子に
合わせて示されている。以下にスタックセルにより構造
素子の構造を詳細に説明する。
【００２３】半導体基板１上に、まずＭＯＳトランジス
タ２を、ドーピングによりドレイン領域２１およびソー
ス領域２３を形成することにより製造し、これらの間に
溝が存在し、溝の上に配置されたゲート２２により溝の
導電性を制御することができる。ゲート２２はメモリー
構造素子のワード線ＷＬにより形成されているかまたは
ワード線と接続されていてもよい。ソース領域２３はメ
モリー構造素子のビット線ＢＬと接続されている。引き
続きＭＯＳトランジスタ２を平坦化絶縁層４、例えばＳ
ｉＯ２のような酸化物で被覆する。この絶縁層４上に、
まず下部電極３１を被覆し、構造化し、この電極が、多
結晶シリコンのような導電性材料を充填したコンタクト
ホール４１によりＭＯＳトランジスタ２のドレイン領域
２１と電気的に接続されることにより、メモリーコンデ
ンサ３を形成する。これまでに製造された構造は本発明
の範囲で基板である。
タ２を、ドーピングによりドレイン領域２１およびソー
ス領域２３を形成することにより製造し、これらの間に
溝が存在し、溝の上に配置されたゲート２２により溝の
導電性を制御することができる。ゲート２２はメモリー
構造素子のワード線ＷＬにより形成されているかまたは
ワード線と接続されていてもよい。ソース領域２３はメ
モリー構造素子のビット線ＢＬと接続されている。引き
続きＭＯＳトランジスタ２を平坦化絶縁層４、例えばＳ
ｉＯ２のような酸化物で被覆する。この絶縁層４上に、
まず下部電極３１を被覆し、構造化し、この電極が、多
結晶シリコンのような導電性材料を充填したコンタクト
ホール４１によりＭＯＳトランジスタ２のドレイン領域
２１と電気的に接続されることにより、メモリーコンデ
ンサ３を形成する。これまでに製造された構造は本発明
の範囲で基板である。
【００２４】この基板上に、すなわち下部電極３１上
に、引き続き強誘電性または常誘電性材料の金属酸化物
含有層３２を析出し、この層はコンデンサ誘電体を形成
する。この層３２は下部電極３１上に横方向に伸びてお
り、この層の上に上部電極３３を全面に析出し、構造化
する。得られた構造を、最後に、再び第２の平坦化絶縁
層５、例えばＳｉＯ２のような酸化物層により被覆す
る。この絶縁層内に他の接触ホール５１を形成し、これ
によりメモリーコンデンサ３の上部電極３３を、適当な
導電性材料により外側の電気接点Ｐと接続することがで
きる（共通のコンデンサ板）。ＭＯＳトランジスタ２の
ソース領域２３を、２つの絶縁層４および５を通過して
伸びる接触ホール４５を形成し、多結晶シリコンのよう
な導電性材料を充填することにより、ビット線ＢＬと接
続する。
に、引き続き強誘電性または常誘電性材料の金属酸化物
含有層３２を析出し、この層はコンデンサ誘電体を形成
する。この層３２は下部電極３１上に横方向に伸びてお
り、この層の上に上部電極３３を全面に析出し、構造化
する。得られた構造を、最後に、再び第２の平坦化絶縁
層５、例えばＳｉＯ２のような酸化物層により被覆す
る。この絶縁層内に他の接触ホール５１を形成し、これ
によりメモリーコンデンサ３の上部電極３３を、適当な
導電性材料により外側の電気接点Ｐと接続することがで
きる（共通のコンデンサ板）。ＭＯＳトランジスタ２の
ソース領域２３を、２つの絶縁層４および５を通過して
伸びる接触ホール４５を形成し、多結晶シリコンのよう
な導電性材料を充填することにより、ビット線ＢＬと接
続する。
【００２５】“オフセットセル”構造を同様に製造し、
その際２つの絶縁層４および５を通過して伸びる接触ホ
ール４６を形成し、ＭＯＳトランジスタのドレイン領域
２４を、導電***差接続部分８によりおよび絶縁層５を
通過して伸びる他の接触ホール５２によりメモリーコン
デンサの上部電極と接続する。
その際２つの絶縁層４および５を通過して伸びる接触ホ
ール４６を形成し、ＭＯＳトランジスタのドレイン領域
２４を、導電***差接続部分８によりおよび絶縁層５を
通過して伸びる他の接触ホール５２によりメモリーコン
デンサの上部電極と接続する。
【００２６】従って２つのメモリーにおいて、金属酸化
物含有層３２を構造化することが必要である。その際構
造化中に生じる損傷を補償するために、本発明の方法を
実施し、これを以下に図２〜４により説明する。
物含有層３２を構造化することが必要である。その際構
造化中に生じる損傷を補償するために、本発明の方法を
実施し、これを以下に図２〜４により説明する。
【００２７】白金からなる下部電極３１上に金属酸化物
含有層３２、この場合にＳＢＴ層を析出する。この析出
は、選択的にＭＯＤ（金属有機析出）法またはＭＯＣＶ
Ｄ（金属有機化学蒸着）法により析出することができ
る。層３２のＳＢＴ材料は析出後に非晶質または多結晶
状態で存在する。引き続き白金からなる上部電極３３を
ＳＢＴ層上に析出し、この上に２つの層３２および３３
を従来のホトリソグラフィー技術およびエッチング技術
により共通の形状および大きさに構造化する。この処理
工程の最終状態は図２に示されている。エッチング工程
によりＳＢＴ層はその縁部３２Ａで構造的損傷を示す。
特にエッチング工程後、ビスマスの分量がこの縁部３２
Ａで減少していることが示される。これは多くの場合に
層３２の電気特性の劣化およびメモリーコンデンサ３の
メモリー容量の減少を伴う。
含有層３２、この場合にＳＢＴ層を析出する。この析出
は、選択的にＭＯＤ（金属有機析出）法またはＭＯＣＶ
Ｄ（金属有機化学蒸着）法により析出することができ
る。層３２のＳＢＴ材料は析出後に非晶質または多結晶
状態で存在する。引き続き白金からなる上部電極３３を
ＳＢＴ層上に析出し、この上に２つの層３２および３３
を従来のホトリソグラフィー技術およびエッチング技術
により共通の形状および大きさに構造化する。この処理
工程の最終状態は図２に示されている。エッチング工程
によりＳＢＴ層はその縁部３２Ａで構造的損傷を示す。
特にエッチング工程後、ビスマスの分量がこの縁部３２
Ａで減少していることが示される。これは多くの場合に
層３２の電気特性の劣化およびメモリーコンデンサ３の
メモリー容量の減少を伴う。
【００２８】図３による引き続く処理工程において、こ
の構造上にビスマス含有修復層３４を被覆する。この修
復層３４の材料は以下の材料の１種以上を含有すること
ができる：ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯ
ｘ、ＢｉＴｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／Ｂ
ｉＴｉＯｘ。これらの材料を使用する場合に、この工程
を実施後、修復層３４の除去は不可能であるかまたは可
能であるとしても困難である。従って上部電極３４の後
での接触のために、修復層３４を通過する接触開口をエ
ッチングしなければならない。しかしながら選択的に、
例えば純粋なビスマス酸化物層をこの構造上に析出する
こともできる。この材料は、高温で揮発性であり、それ
によりこの工程の実施後にこの構造からかなり簡単に再
び除去することができ、従って引き続く上部電極３３の
接触が簡単になるという利点を有する。
の構造上にビスマス含有修復層３４を被覆する。この修
復層３４の材料は以下の材料の１種以上を含有すること
ができる：ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯ
ｘ、ＢｉＴｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／Ｂ
ｉＴｉＯｘ。これらの材料を使用する場合に、この工程
を実施後、修復層３４の除去は不可能であるかまたは可
能であるとしても困難である。従って上部電極３４の後
での接触のために、修復層３４を通過する接触開口をエ
ッチングしなければならない。しかしながら選択的に、
例えば純粋なビスマス酸化物層をこの構造上に析出する
こともできる。この材料は、高温で揮発性であり、それ
によりこの工程の実施後にこの構造からかなり簡単に再
び除去することができ、従って引き続く上部電極３３の
接触が簡単になるという利点を有する。
【００２９】引き続き、修復層３４から層３２の損傷し
た縁部３２Ａへの元素ビスマスの材料の移動を行い、従
って縁部３２Ａを修復する目的で、熱処理工程を実施す
る。この熱処理工程は同時に非晶質または薄い多結晶の
層３２を単結晶または大きな粒の多結晶層に変換するた
めに用いることができる。しかしながら、構造化の前
に、析出した金属酸化物含有層３２を結晶化するため
に、第１の熱処理工程を行うことができる。
た縁部３２Ａへの元素ビスマスの材料の移動を行い、従
って縁部３２Ａを修復する目的で、熱処理工程を実施す
る。この熱処理工程は同時に非晶質または薄い多結晶の
層３２を単結晶または大きな粒の多結晶層に変換するた
めに用いることができる。しかしながら、構造化の前
に、析出した金属酸化物含有層３２を結晶化するため
に、第１の熱処理工程を行うことができる。
【００３０】熱処理を、有利には５００〜８００℃の温
度範囲で、５〜３０分の時間でおよび選択的にＯ２雰囲
気またはＮ２雰囲気で行う。この熱処理を実施する場合
に、ビスマスが損傷帯域に拡散し、従ってここで支配的
であるビスマス不足を再び補償する。従って損傷した縁
部３２Ａはその化学量論が元の状態に回復し、金属酸化
物含有層３２を、完全に等価に回復することができる。
度範囲で、５〜３０分の時間でおよび選択的にＯ２雰囲
気またはＮ２雰囲気で行う。この熱処理を実施する場合
に、ビスマスが損傷帯域に拡散し、従ってここで支配的
であるビスマス不足を再び補償する。従って損傷した縁
部３２Ａはその化学量論が元の状態に回復し、金属酸化
物含有層３２を、完全に等価に回復することができる。
【００３１】酸化ビスマスを使用する場合は、その高い
揮発性により、すでに４００℃からの温度で使用するこ
とができる。
揮発性により、すでに４００℃からの温度で使用するこ
とができる。
【００３２】本発明は、金属酸化物含有層をエッチング
または構造化する際に最も簡単に揮発する元素または成
分を有利に排出することから出発する場合に、他の強誘
電性材料に拡大することができる。例えば金属酸化物含
有層３２のためにＰＺＴ材料を使用することができる。
この場合に揮発性成分はＰｂであり、従って構造化を実
施後、Ｐｂが不足する、層３２の縁部３２Ａが存在す
る。この場合に修復層３４のために、Ｐｂ含有層を、こ
の構造上に析出する。引き続く熱処理工程の際に、修復
層の元素Ｐｂが損傷領域に、すなわち層３２の縁部に拡
散する。
または構造化する際に最も簡単に揮発する元素または成
分を有利に排出することから出発する場合に、他の強誘
電性材料に拡大することができる。例えば金属酸化物含
有層３２のためにＰＺＴ材料を使用することができる。
この場合に揮発性成分はＰｂであり、従って構造化を実
施後、Ｐｂが不足する、層３２の縁部３２Ａが存在す
る。この場合に修復層３４のために、Ｐｂ含有層を、こ
の構造上に析出する。引き続く熱処理工程の際に、修復
層の元素Ｐｂが損傷領域に、すなわち層３２の縁部に拡
散する。
【００３３】同様の方法で、本発明は、他の強誘電性ま
たは常誘電性材料に、有利にはＤＲＡＭ用メモリーコン
デンサの製造に関して使用することができる。
たは常誘電性材料に、有利にはＤＲＡＭ用メモリーコン
デンサの製造に関して使用することができる。
【図１】２つの異なる種類のメモリーを合わせて記載し
た従来のＤＲＡＭメモリーセルの横断面図である。
た従来のＤＲＡＭメモリーセルの横断面図である。
【図２】金属酸化物含有層を構造化した図である。
【図３】修復層を被覆した図である。
【図４】金属酸化物含有層が回復した図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ６５１ (72)発明者 フォルカー ヴァインリヒ ドイツ連邦共和国 ミュンヘン ブルネッ カー シュトラーセ ２ (72)発明者 マティアス アールステット オランダ国 デルフト ビネンワータース ロート 15
Claims (12)
- 【請求項１】 以下の処理工程：基板を用意し、 基板上に金属酸化物含有層（３２）を被覆し、 金属酸化物含有層（３２）を構造化し、 金属酸化物含有層（３２）の少なくとも縁部（３２Ａ）
を覆う修復層（３４）を被覆し、その際この層は、金属
酸化物含有層（３２）に含まれているが、構造化により
縁部（３２Ａ）で化学量論的組成で不足量を有する、少
なくとも１種の元素を含有し、かつ金属酸化物含有層
（３２）の縁部（３２Ａ）の損傷領域で修復層（３４）
から元素の拡散が行われるように熱処理を実施するを有
する、構造化された金属酸化物含有層（３２）を製造す
る方法。 - 【請求項２】 構造化の前に金属酸化物含有層（３２）
上に他の層を被覆し、両方の層を一緒に構造化し、かつ
修復層（３４）が金属酸化物含有層（３２）の少なくと
も１つの側面の縁部（３２Ａ）を覆うように、修復層
（３４）を、他の層および金属酸化物含有層（３２）上
に被覆する請求項１記載の方法。 - 【請求項３】 金属酸化物含有層（３２）がメモリーコ
ンデンサ（３）の誘電体を形成し、 他の層がメモリーコンデンサ（３）の上部電極（３３）
を形成し、かつメモリーコンデンサ（３）の下部電極
（３１）から基板を形成する請求項２記載の方法。 - 【請求項４】 修復層（３４）を熱処理工程後に金属酸
化物含有層（３２）および場合により他の層から除去す
る請求項１から３までのいずれか１項記載の方法。 - 【請求項５】 修復層（３４）を、熱処理工程後に金属
酸化物含有層（３２）および場合により他の層から除去
しない請求項１から３までのいずれか１項記載の方法。 - 【請求項６】 金属酸化物含有層（３２）を包囲する層
（３１，３３）を、白金金属、すなわちＰｔ、Ｐｄ、Ｉ
ｒ、Ｒｈ、ＲｕまたはＯｓまたは導電性酸化物により形
成する請求項１から５までのいずれか１項記載の方法。 - 【請求項７】 熱処理工程を５００〜８００℃の温度範
囲で、５〜３０分の時間でおよび選択的にＯ２雰囲気ま
たはＮ２雰囲気で実施する請求項１から６までのいずれ
か１項記載の方法。 - 【請求項８】 金属酸化物含有層（３２）がＳｒＢｉ２
（Ｔａ、Ｎｂ）２Ｏ ９（ＳＢＴまたはＳＢＴＮ）を含有
し、修復層（３４）から供給される元素がビスマス（Ｂ
ｉ）である請求項１から７までのいずれか１項記載の方
法。 - 【請求項９】 修復層（３４）が以下の材料： ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴ
ｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘ
またはＢｉＯｘ の１種以上を含有する請求項８記載の方法。 - 【請求項１０】 金属酸化物含有層（３２）がＰｂ（Ｚ
ｒ、Ｔｉ）Ｏ３（ＰＺＴ）を含有し、修復層（３４）か
ら供給される元素が鉛（Ｐｂ）である請求項１から６ま
でのいずれか１項記載の方法。 - 【請求項１１】 金属酸化物含有層（３２）および／ま
たは修復層（３４）を金属有機析出法（ＭＯＤ）、金属
有機気相析出法（ＭＯＣＶＤ）またはスパッタ工程を用
いて析出する請求項１から１０までのいずれか１項記載
の方法。 - 【請求項１２】 半導体構造素子、特にＤＲＡＭメモリ
ーセルを製造する方法において、半導体基板（１）上に
スイッチングトランジスタ（２）を形成し、 スイッチングトランジスタ（２）上に第１絶縁層（４）
を被覆し、かつこの絶縁層（４）上にメモリーコンデン
サ（３）を形成し、その際メモリーコンデンサの誘電体
を、請求項１から１１までのいずれか１項記載の方法に
より金属酸化物含有層（３２）を被覆し、かつ構造化す
ることにより製造することを特徴とする、半導体構造素
子、特にＤＲＡＭメモリーセルを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19963500.5 | 1999-12-28 | ||
| DE19963500A DE19963500C2 (de) | 1999-12-28 | 1999-12-28 | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237402A true JP2001237402A (ja) | 2001-08-31 |
| JP3638518B2 JP3638518B2 (ja) | 2005-04-13 |
Family
ID=7934827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393554A Expired - Fee Related JP3638518B2 (ja) | 1999-12-28 | 2000-12-25 | 構造化された金属酸化物含有層および半導体構造素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6503792B2 (ja) |
| EP (1) | EP1113488A3 (ja) |
| JP (1) | JP3638518B2 (ja) |
| KR (1) | KR100405146B1 (ja) |
| CN (1) | CN1156905C (ja) |
| DE (1) | DE19963500C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005387A (ja) * | 2003-06-10 | 2005-01-06 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
| US7157348B2 (en) | 2002-03-15 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
| US20040259316A1 (en) * | 2001-12-05 | 2004-12-23 | Baki Acikel | Fabrication of parallel plate capacitors using BST thin films |
| US6573587B1 (en) * | 2002-05-28 | 2003-06-03 | Oki Electric Industry Co., Ltd. | Metal oxide capacitor with hydrogen diffusion blocking covering |
| US7495886B2 (en) * | 2005-07-27 | 2009-02-24 | Agile Rf, Inc. | Dampening of electric field-induced resonance in parallel plate capacitors |
| US20070024393A1 (en) * | 2005-07-27 | 2007-02-01 | Forse Roger J | Tunable notch duplexer |
| US7304339B2 (en) * | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
| US7728377B2 (en) * | 2005-09-23 | 2010-06-01 | Agile Rf, Inc. | Varactor design using area to perimeter ratio for improved tuning range |
| US7675388B2 (en) * | 2006-03-07 | 2010-03-09 | Agile Rf, Inc. | Switchable tunable acoustic resonator using BST material |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1589907A1 (de) * | 1966-11-23 | 1970-05-14 | Hiradastechnikai Ipari Ki | Selbstheilender elektrischer Duennschichtkondensator sowie Verfahren zur Herstellung desselben |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| US5624707A (en) * | 1991-12-13 | 1997-04-29 | Symetrix Corporation | Method of forming ABO3 films with excess B-site modifiers |
| US5612082A (en) * | 1991-12-13 | 1997-03-18 | Symetrix Corporation | Process for making metal oxides |
| TW345723B (en) * | 1996-07-09 | 1998-11-21 | Hitachi Ltd | Semiconductor memory and process for producing the same |
| WO1998005071A1 (en) * | 1996-07-26 | 1998-02-05 | Symetrix Corporation | Method of fabricating an integrated circuit using self-patterned thin films |
| KR100247474B1 (ko) * | 1997-05-09 | 2000-03-15 | 김영환 | 피지티 강유전체 캐패시터 제조 방법 |
| JPH10313097A (ja) * | 1997-05-13 | 1998-11-24 | Sharp Corp | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 |
| KR100275120B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 캐패시터의강유전체박막형성방법 |
| KR100275121B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 강유전체 캐패시터 제조방법 |
| WO2000028584A1 (de) * | 1998-11-06 | 2000-05-18 | Infineon Technologies Ag | Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht |
-
1999
- 1999-12-28 DE DE19963500A patent/DE19963500C2/de not_active Expired - Fee Related
-
2000
- 2000-12-22 EP EP00128275A patent/EP1113488A3/de not_active Ceased
- 2000-12-25 JP JP2000393554A patent/JP3638518B2/ja not_active Expired - Fee Related
- 2000-12-27 CN CNB001375113A patent/CN1156905C/zh not_active Expired - Fee Related
- 2000-12-28 KR KR10-2000-0083627A patent/KR100405146B1/ko not_active IP Right Cessation
- 2000-12-28 US US09/750,531 patent/US6503792B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157348B2 (en) | 2002-03-15 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor device |
| JP2005005387A (ja) * | 2003-06-10 | 2005-01-06 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
| JP4663216B2 (ja) * | 2003-06-10 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100405146B1 (ko) | 2003-11-10 |
| US6503792B2 (en) | 2003-01-07 |
| CN1156905C (zh) | 2004-07-07 |
| US20010044160A1 (en) | 2001-11-22 |
| DE19963500C2 (de) | 2002-10-02 |
| EP1113488A3 (de) | 2003-05-21 |
| KR20010062806A (ko) | 2001-07-07 |
| CN1316774A (zh) | 2001-10-10 |
| JP3638518B2 (ja) | 2005-04-13 |
| DE19963500A1 (de) | 2001-07-26 |
| EP1113488A2 (de) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100729231B1 (ko) | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 | |
| JPH08330513A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
| JPH1056145A (ja) | 半導体集積回路装置の製造方法 | |
| KR100382719B1 (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JP3638518B2 (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| US6437382B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3732524B2 (ja) | 集積化半導体メモリ装置の製造方法 | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| US7456456B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US20020061604A1 (en) | Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP2000349249A (ja) | 半導体記憶装置の製造方法 | |
| JP4289843B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2002329845A (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| JP4004682B2 (ja) | 半導体装置及びその製造方法 | |
| US20020115227A1 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| KR100875663B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JPH10270651A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |