JP2001210795A - 誘電体素子 - Google Patents
誘電体素子Info
- Publication number
- JP2001210795A JP2001210795A JP2000284892A JP2000284892A JP2001210795A JP 2001210795 A JP2001210795 A JP 2001210795A JP 2000284892 A JP2000284892 A JP 2000284892A JP 2000284892 A JP2000284892 A JP 2000284892A JP 2001210795 A JP2001210795 A JP 2001210795A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- dielectric
- conductive
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 電極の酸化や酸化物系誘電体膜の膜特性の劣
化を抑制することが可能な酸化物系誘電体膜を用いた誘
電体素子を提供する。 【解決手段】 強誘電体膜であるSBT膜(酸化物系誘
電体膜)15を含むキャパシタ絶縁膜と、IrSi膜1
2またはIrSiN膜13を含むキャパシタ下部電極と
を備えている。
化を抑制することが可能な酸化物系誘電体膜を用いた誘
電体素子を提供する。 【解決手段】 強誘電体膜であるSBT膜(酸化物系誘
電体膜)15を含むキャパシタ絶縁膜と、IrSi膜1
2またはIrSiN膜13を含むキャパシタ下部電極と
を備えている。
Description
【0001】
【発明の属する技術分野】本発明は、誘電体素子に関
し、より特定的には、酸化物系誘電体膜を用いたキャパ
シタ素子などの誘電体素子に関する。
し、より特定的には、酸化物系誘電体膜を用いたキャパ
シタ素子などの誘電体素子に関する。
【0002】
【従来の技術】強誘電体メモリは、高速で低消費電力な
不揮発性メモリとして、近年、精力的に研究がなされて
いる。図23および図24は、従来の強誘電体メモリの
代表的な構造を示した断面図である。
不揮発性メモリとして、近年、精力的に研究がなされて
いる。図23および図24は、従来の強誘電体メモリの
代表的な構造を示した断面図である。
【0003】図23に示した構造では、Si基板100
上に、フィールド絶縁膜101と、MOSトランジスタ
102のウェル領域103と、ソース領域104と、ソ
ース領域104に接続するソース電極105と、ゲート
電極106と、ドレイン領域107と、層間絶縁膜11
4とが形成されている。また、ドレイン領域107に
は、プラグ109を介して、酸化物系誘電体キャパシタ
113が接続されている。
上に、フィールド絶縁膜101と、MOSトランジスタ
102のウェル領域103と、ソース領域104と、ソ
ース領域104に接続するソース電極105と、ゲート
電極106と、ドレイン領域107と、層間絶縁膜11
4とが形成されている。また、ドレイン領域107に
は、プラグ109を介して、酸化物系誘電体キャパシタ
113が接続されている。
【0004】また、図24に示した構造では、Si基板
100上に、フィールド絶縁膜101と、MOSトラン
ジスタ102のウェル領域103と、ソース領域104
と、ソース領域104に接続するソース電極105と、
ゲート電極106と、ドレイン領域107と、ドレイン
領域107に接続するドレイン電極108と、層間絶縁
膜114とが形成されている。また、ゲート電極106
には、プラグ109を介して、酸化物系誘電体キャパシ
タ113が接続されている。図24に示した構造は、F
ET型強誘電体メモリと称する。
100上に、フィールド絶縁膜101と、MOSトラン
ジスタ102のウェル領域103と、ソース領域104
と、ソース領域104に接続するソース電極105と、
ゲート電極106と、ドレイン領域107と、ドレイン
領域107に接続するドレイン電極108と、層間絶縁
膜114とが形成されている。また、ゲート電極106
には、プラグ109を介して、酸化物系誘電体キャパシ
タ113が接続されている。図24に示した構造は、F
ET型強誘電体メモリと称する。
【0005】図23および図24に示した構造における
酸化物系誘電体キャパシタ113は、下部電極110
と、酸化物系誘電体膜111と、上部電極112とから
構成されている。下部電極110は、ポリシリコン(ポ
リSi)またはタングステン(W)によって構成される
プラグ109に接続されている。下部電極110上に
は、強誘電体膜としてのPbZrxTi1-xO3(PZ
T)またはSrBi2Ta2O9(SBT)などからなる
酸化物系誘電体膜111が形成されている。酸化物系誘
電体膜111上には、上部電極112が形成されてい
る。特に、下部電極110の材料としては、イリジウム
(Ir)やプラチナ(Pt)またはこれらの成分を含有
する材料が、広く用いられている。これは、これらの材
料が、酸化物系誘電体膜111との反応性が低いこと、
または、高温耐性が優れていることなどの特長を有して
いるためである。なお、上部電極112としても、下部
電極110の場合と同様、イリジウム(Ir)やプラチ
ナ(Pt)などの材料が用いられる。
酸化物系誘電体キャパシタ113は、下部電極110
と、酸化物系誘電体膜111と、上部電極112とから
構成されている。下部電極110は、ポリシリコン(ポ
リSi)またはタングステン(W)によって構成される
プラグ109に接続されている。下部電極110上に
は、強誘電体膜としてのPbZrxTi1-xO3(PZ
T)またはSrBi2Ta2O9(SBT)などからなる
酸化物系誘電体膜111が形成されている。酸化物系誘
電体膜111上には、上部電極112が形成されてい
る。特に、下部電極110の材料としては、イリジウム
(Ir)やプラチナ(Pt)またはこれらの成分を含有
する材料が、広く用いられている。これは、これらの材
料が、酸化物系誘電体膜111との反応性が低いこと、
または、高温耐性が優れていることなどの特長を有して
いるためである。なお、上部電極112としても、下部
電極110の場合と同様、イリジウム(Ir)やプラチ
ナ(Pt)などの材料が用いられる。
【0006】一方、ダイナミック・ランダム・アクセス
・メモリ(DRAM)においても、近年、セルの微細化
に伴いキャパシタサイズが縮小するため、BaxSr1-x
TiO3(BST)などの誘電率の高い酸化物系誘電体
膜を用いたキャパシタ構造が求められている。そのDR
AMのキャパシタ構造は、図23に示したキャパシタ構
造と同様な構造を有している。
・メモリ(DRAM)においても、近年、セルの微細化
に伴いキャパシタサイズが縮小するため、BaxSr1-x
TiO3(BST)などの誘電率の高い酸化物系誘電体
膜を用いたキャパシタ構造が求められている。そのDR
AMのキャパシタ構造は、図23に示したキャパシタ構
造と同様な構造を有している。
【0007】
【発明が解決しようとする課題】しかしながら、Irや
Ptは、自己配向性が極めて強いため、アニールすると
結晶粒が柱状構造となってしまう。この場合、結晶粒界
が基板に垂直な方向に揃ってしまう。このため、キャパ
シタ絶縁膜である酸化物系誘電体膜を焼結するために行
う高温酸素雰囲気中アニール処理において、この結晶粒
界に沿って酸素が拡散する。これにより、プラグなどの
電極を構成するポリSiやWが酸化されて、この部分に
酸化膜が形成される。その結果、キャパシタ特性を劣化
させたり、キャパシタ素子作製に悪影響を及ぼすという
問題点があった。
Ptは、自己配向性が極めて強いため、アニールすると
結晶粒が柱状構造となってしまう。この場合、結晶粒界
が基板に垂直な方向に揃ってしまう。このため、キャパ
シタ絶縁膜である酸化物系誘電体膜を焼結するために行
う高温酸素雰囲気中アニール処理において、この結晶粒
界に沿って酸素が拡散する。これにより、プラグなどの
電極を構成するポリSiやWが酸化されて、この部分に
酸化膜が形成される。その結果、キャパシタ特性を劣化
させたり、キャパシタ素子作製に悪影響を及ぼすという
問題点があった。
【0008】たとえば、図23に示した素子構造におい
て、プラグ109としてポリSiプラグを用いた場合
に、その一部が酸化されると、下部電極110とプラグ
109との間に、シリコン酸化膜が形成される。この場
合、このシリコン酸化膜は、キャパシタ絶縁膜として作
用し、かつ、酸化物系誘電体キャパシタ113と直列に
接続されることになる。キャパシタが直列接合されてい
る場合、印加したバイアスはそれぞれのキャパシタの容
量に反比例して分圧されることになる。酸化物系誘電体
膜の誘電率は、一般に、シリコン酸化膜の数十倍〜数百
倍あるため、酸化物系誘電体キャパシタ113の容量は
大きくなる。
て、プラグ109としてポリSiプラグを用いた場合
に、その一部が酸化されると、下部電極110とプラグ
109との間に、シリコン酸化膜が形成される。この場
合、このシリコン酸化膜は、キャパシタ絶縁膜として作
用し、かつ、酸化物系誘電体キャパシタ113と直列に
接続されることになる。キャパシタが直列接合されてい
る場合、印加したバイアスはそれぞれのキャパシタの容
量に反比例して分圧されることになる。酸化物系誘電体
膜の誘電率は、一般に、シリコン酸化膜の数十倍〜数百
倍あるため、酸化物系誘電体キャパシタ113の容量は
大きくなる。
【0009】したがって、酸化物系誘電体キャパシタ1
13をシリコン酸化膜キャパシタと直列接続した状態で
バイアスを印加しても、酸化物系誘電体キャパシタ11
3にはあまり分圧されなくなる。このような状態におい
て、たとえば、酸化物系誘電体膜111が強誘電体膜で
ある強誘電体メモリの場合には、その反転分極値が減少
し、そのため、メモリ特性が劣化するという問題が発生
する。また、酸化物系誘電体膜111が高誘電体膜であ
るDRAMの場合には、そのチャージ量が減少し、その
ため、メモリ特性が劣化するという問題が発生する。
13をシリコン酸化膜キャパシタと直列接続した状態で
バイアスを印加しても、酸化物系誘電体キャパシタ11
3にはあまり分圧されなくなる。このような状態におい
て、たとえば、酸化物系誘電体膜111が強誘電体膜で
ある強誘電体メモリの場合には、その反転分極値が減少
し、そのため、メモリ特性が劣化するという問題が発生
する。また、酸化物系誘電体膜111が高誘電体膜であ
るDRAMの場合には、そのチャージ量が減少し、その
ため、メモリ特性が劣化するという問題が発生する。
【0010】また、図23に示した素子構造において、
プラグ109として、上記のSiプラグの代わりにWプ
ラグを用いた場合、その一部が酸化されてタングステン
酸化膜が形成される。この場合、このタングステン酸化
膜による体積膨張のため、膜剥がれが発生し、その結
果、高品質なキャパシタ素子を作製するのが困難になる
という問題が発生する。
プラグ109として、上記のSiプラグの代わりにWプ
ラグを用いた場合、その一部が酸化されてタングステン
酸化膜が形成される。この場合、このタングステン酸化
膜による体積膨張のため、膜剥がれが発生し、その結
果、高品質なキャパシタ素子を作製するのが困難になる
という問題が発生する。
【0011】さらに別の問題として、アニール処理にお
いて、酸化物系誘電体膜111から、下部電極110や
上部電極112を構成するIrやPtの結晶粒界に沿っ
て酸素が外方拡散し、その結果、分極特性などの酸化物
系誘電体膜111自身の特性が劣化するという問題もあ
る。
いて、酸化物系誘電体膜111から、下部電極110や
上部電極112を構成するIrやPtの結晶粒界に沿っ
て酸素が外方拡散し、その結果、分極特性などの酸化物
系誘電体膜111自身の特性が劣化するという問題もあ
る。
【0012】本発明は、上記のような課題を解決するた
めになされたものであり、この発明の1つの目的は、電
極の酸化を抑制することによって良好な特性を有する誘
電体素子を提供することである。
めになされたものであり、この発明の1つの目的は、電
極の酸化を抑制することによって良好な特性を有する誘
電体素子を提供することである。
【0013】この発明のもう1つの目的は、上記の誘電
体素子において、酸化物系誘電体膜の特性が劣化するの
を抑制することである。
体素子において、酸化物系誘電体膜の特性が劣化するの
を抑制することである。
【0014】
【課題を解決するための手段】請求項1による誘電体素
子は、酸化物系誘電体膜を含む絶縁膜と、少なくとも金
属およびシリコンを含有する第1導電膜を含む電極とを
備え、上記金属は、Ir、Pt、Ru、Re、Ni、C
oおよびMoからなるグループより選択される少なくと
も1つを含む。なお、本発明における誘電体素子は、キ
ャパシタ素子のみならず、誘電体を用いる他の素子も含
む広い概念である。
子は、酸化物系誘電体膜を含む絶縁膜と、少なくとも金
属およびシリコンを含有する第1導電膜を含む電極とを
備え、上記金属は、Ir、Pt、Ru、Re、Ni、C
oおよびMoからなるグループより選択される少なくと
も1つを含む。なお、本発明における誘電体素子は、キ
ャパシタ素子のみならず、誘電体を用いる他の素子も含
む広い概念である。
【0015】請求項1では、このように構成することに
よって、第1導電膜が酸素の拡散を阻止するバリア膜と
して機能する。これにより、酸化物系誘電体膜を焼結す
るための熱処理時に、電極の結晶粒界に沿って酸素が拡
散するのを有効に阻止することができる。それにより、
電極下に位置する導電物が酸化されるのを抑制すること
ができる。これにより、たとえば、キャパシタ素子の場
合には、メモリ特性の劣化を抑制することができるとと
もに、膜剥がれを抑制することができる。その結果、良
好な特性を有する素子を形成することができる。
よって、第1導電膜が酸素の拡散を阻止するバリア膜と
して機能する。これにより、酸化物系誘電体膜を焼結す
るための熱処理時に、電極の結晶粒界に沿って酸素が拡
散するのを有効に阻止することができる。それにより、
電極下に位置する導電物が酸化されるのを抑制すること
ができる。これにより、たとえば、キャパシタ素子の場
合には、メモリ特性の劣化を抑制することができるとと
もに、膜剥がれを抑制することができる。その結果、良
好な特性を有する素子を形成することができる。
【0016】請求項2による誘電体素子は、請求項1の
構成において、第1導電膜は、さらに窒素を含有する。
請求項2では、このように構成することによって、第1
導電膜の酸素の拡散を阻止する機能をさらに高めること
ができる。すなわち、請求項1に記載の金属(M)は、
一般に窒化物を構成しにくいか、または、窒化物を構成
してもMxN(x≧2)で安定状態となるものである。
このような金属とシリコン(Si)および窒素(N)と
を結合させると、金属(M)は、Nと結合するよりもS
iと結合しやすくなるとともに、NはSiと結合しやす
くなる。そのため、そのM−Si−N膜は、金属シリサ
イド(M−Si)に、Si−Nを埋め込んだ構造になる
と考えられる。これにより、M−Si−N膜は、シリコ
ン窒化(SiN)膜が有する酸素拡散阻止能力と、金属
シリサイド(M−Si)が有する導電性とを同時に兼ね
備えることができると考えられる。その結果、請求項2
によるM−Si−N膜は、第1導電膜の酸素の拡散を阻
止する機能をさらに高めることができる。
構成において、第1導電膜は、さらに窒素を含有する。
請求項2では、このように構成することによって、第1
導電膜の酸素の拡散を阻止する機能をさらに高めること
ができる。すなわち、請求項1に記載の金属(M)は、
一般に窒化物を構成しにくいか、または、窒化物を構成
してもMxN(x≧2)で安定状態となるものである。
このような金属とシリコン(Si)および窒素(N)と
を結合させると、金属(M)は、Nと結合するよりもS
iと結合しやすくなるとともに、NはSiと結合しやす
くなる。そのため、そのM−Si−N膜は、金属シリサ
イド(M−Si)に、Si−Nを埋め込んだ構造になる
と考えられる。これにより、M−Si−N膜は、シリコ
ン窒化(SiN)膜が有する酸素拡散阻止能力と、金属
シリサイド(M−Si)が有する導電性とを同時に兼ね
備えることができると考えられる。その結果、請求項2
によるM−Si−N膜は、第1導電膜の酸素の拡散を阻
止する機能をさらに高めることができる。
【0017】請求項3による誘電体素子は、請求項1ま
たは2の構成において、第1導電膜を構成する金属は、
イリジウムである。請求項3では、このように、第1導
電膜を構成する金属としてイリジウムを用いることによ
って、第1導電膜を酸素の拡散を阻止するバリア膜とし
て機能させることができる。
たは2の構成において、第1導電膜を構成する金属は、
イリジウムである。請求項3では、このように、第1導
電膜を構成する金属としてイリジウムを用いることによ
って、第1導電膜を酸素の拡散を阻止するバリア膜とし
て機能させることができる。
【0018】請求項4による誘電体素子は、請求項3の
構成において、第1導電膜は、イリジウムとシリコンと
を含有する導電膜と、イリジウムとシリコンと窒素とを
含有する導電膜との積層構造からなる。請求項4では、
このように構成することによって、イリジウムとシリコ
ンと窒素とを含有する導電膜により高い酸素拡散阻止能
力を維持することができるとともに、イリジウムとシリ
コンとを含有する導電膜により低抵抗化したバリア膜を
形成することができる。
構成において、第1導電膜は、イリジウムとシリコンと
を含有する導電膜と、イリジウムとシリコンと窒素とを
含有する導電膜との積層構造からなる。請求項4では、
このように構成することによって、イリジウムとシリコ
ンと窒素とを含有する導電膜により高い酸素拡散阻止能
力を維持することができるとともに、イリジウムとシリ
コンとを含有する導電膜により低抵抗化したバリア膜を
形成することができる。
【0019】請求項5による誘電体素子は、請求項4の
構成において、イリジウムとシリコンと窒素とを含有す
る導電膜は、酸化物系誘電体膜側に配置されている。請
求項5では、このように構成することによって、第1導
電膜は、酸化物系誘電体膜からの酸素拡散をより効果的
に阻止することができる。これにより、酸化物系誘電体
膜自身の特性が劣化するのを抑制することができる。
構成において、イリジウムとシリコンと窒素とを含有す
る導電膜は、酸化物系誘電体膜側に配置されている。請
求項5では、このように構成することによって、第1導
電膜は、酸化物系誘電体膜からの酸素拡散をより効果的
に阻止することができる。これにより、酸化物系誘電体
膜自身の特性が劣化するのを抑制することができる。
【0020】請求項6による誘電体素子は、請求項4ま
たは5の構成において、第1導電膜は、導電物と絶縁膜
との間に配置されている。請求項6では、このように構
成することによって、第1導電膜により絶縁膜から導電
物に酸素が拡散するのを有効に阻止することができる。
たは5の構成において、第1導電膜は、導電物と絶縁膜
との間に配置されている。請求項6では、このように構
成することによって、第1導電膜により絶縁膜から導電
物に酸素が拡散するのを有効に阻止することができる。
【0021】請求項7による誘電体素子は、請求項6の
構成において、導電物は、酸化されると絶縁物化するも
のであり、導電物上に、第1導電膜および絶縁膜が順に
形成されている。請求項7では、このように構成するこ
とによって、第1導電膜により絶縁膜から導電物に酸素
が拡散するのを有効に阻止することができるので、導電
物が酸化されるのを抑制することができる。
構成において、導電物は、酸化されると絶縁物化するも
のであり、導電物上に、第1導電膜および絶縁膜が順に
形成されている。請求項7では、このように構成するこ
とによって、第1導電膜により絶縁膜から導電物に酸素
が拡散するのを有効に阻止することができるので、導電
物が酸化されるのを抑制することができる。
【0022】請求項8による誘電体素子は、請求項7の
構成において、導電物は、ポリシリコンプラグおよびタ
ングステンプラグのいずれかを含む。請求項8では、こ
のように導電物としてポリシリコンプラグまたはタング
ステンプラグを用いることによって、ポリシリコンプラ
グまたはタングステンプラグの酸化が抑制される。これ
により、従来用いられているポリシリコンプラグやタン
グステンプラグの形成技術をそのまま問題なく適用する
ことができる。
構成において、導電物は、ポリシリコンプラグおよびタ
ングステンプラグのいずれかを含む。請求項8では、こ
のように導電物としてポリシリコンプラグまたはタング
ステンプラグを用いることによって、ポリシリコンプラ
グまたはタングステンプラグの酸化が抑制される。これ
により、従来用いられているポリシリコンプラグやタン
グステンプラグの形成技術をそのまま問題なく適用する
ことができる。
【0023】請求項9による誘電体素子は、請求項1ま
たは2の構成において、第1導電膜と絶縁膜との間に配
置された導電性結晶膜をさらに備える。請求項9では、
このように構成することによって、第1導電膜により酸
素拡散を阻止することができるとともに、導電性結晶膜
により、分極特性などの特性が良好な酸化物系誘電体膜
からなる絶縁膜を形成することができる。
たは2の構成において、第1導電膜と絶縁膜との間に配
置された導電性結晶膜をさらに備える。請求項9では、
このように構成することによって、第1導電膜により酸
素拡散を阻止することができるとともに、導電性結晶膜
により、分極特性などの特性が良好な酸化物系誘電体膜
からなる絶縁膜を形成することができる。
【0024】請求項10による誘電体素子は、請求項9
の構成において、導電性結晶膜は、Pt、Ir、Ruお
よびReからなるグループより選択される少なくとも1
つの金属を含む金属膜である。請求項10では、このよ
うに構成することによって、上記の金属膜からなる導電
性結晶膜により、分極特性などの特性が良好な酸化物系
誘電体膜からなる絶縁膜を形成することができる。
の構成において、導電性結晶膜は、Pt、Ir、Ruお
よびReからなるグループより選択される少なくとも1
つの金属を含む金属膜である。請求項10では、このよ
うに構成することによって、上記の金属膜からなる導電
性結晶膜により、分極特性などの特性が良好な酸化物系
誘電体膜からなる絶縁膜を形成することができる。
【0025】請求項11による誘電体素子は、請求項1
0の構成において、第1導電膜は、Ptとシリコンと窒
素とを含有し、導電性結晶膜は、Ptからなる金属膜で
ある。請求項11では、このように構成することによっ
て、Ptとシリコンと窒素とを含有する第1導電膜によ
り酸素拡散をより有効に阻止することができるととも
に、Ptの金属膜からなる導電性結晶膜により、分極特
性などの特性が良好な酸化物系誘電体膜からなる絶縁膜
を形成することができる。
0の構成において、第1導電膜は、Ptとシリコンと窒
素とを含有し、導電性結晶膜は、Ptからなる金属膜で
ある。請求項11では、このように構成することによっ
て、Ptとシリコンと窒素とを含有する第1導電膜によ
り酸素拡散をより有効に阻止することができるととも
に、Ptの金属膜からなる導電性結晶膜により、分極特
性などの特性が良好な酸化物系誘電体膜からなる絶縁膜
を形成することができる。
【0026】請求項12による誘電体素子は、請求項9
の構成において、導電性結晶膜は、Pt、Ir、Ruお
よびReからなるグループより選択される少なくとも1
つの金属を含む金属酸化膜である。請求項12では、こ
のように構成することによって、上記の金属酸化膜から
なる導電性結晶膜により、分極特性などの特性が良好な
酸化物系誘電体膜からなる絶縁膜を形成することができ
る。
の構成において、導電性結晶膜は、Pt、Ir、Ruお
よびReからなるグループより選択される少なくとも1
つの金属を含む金属酸化膜である。請求項12では、こ
のように構成することによって、上記の金属酸化膜から
なる導電性結晶膜により、分極特性などの特性が良好な
酸化物系誘電体膜からなる絶縁膜を形成することができ
る。
【0027】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【0028】(第1実施形態)図1は、本発明の第1実
施形態によるキャパシタ素子の構造を示した断面図であ
る。図1を参照して、第1実施形態のキャパシタ素子
は、以下の手順で形成されている。まず、Si基板10
上に、ドープド・ポリSi膜11が形成される。そし
て、ポリSi膜11上に、IrSi膜12またはIrS
iN膜13が形成される。その後、IrSi膜12また
はIrSiN膜13上に、Ir膜14が形成される。I
r膜14上に、酸化物系誘電体膜として強誘電体膜であ
るSBT膜15が形成される。続いて、SBT膜15上
に、Ir膜16が形成される。そして、SBT膜15の
焼結のためのアニールを、酸素雰囲気中で行っている。
施形態によるキャパシタ素子の構造を示した断面図であ
る。図1を参照して、第1実施形態のキャパシタ素子
は、以下の手順で形成されている。まず、Si基板10
上に、ドープド・ポリSi膜11が形成される。そし
て、ポリSi膜11上に、IrSi膜12またはIrS
iN膜13が形成される。その後、IrSi膜12また
はIrSiN膜13上に、Ir膜14が形成される。I
r膜14上に、酸化物系誘電体膜として強誘電体膜であ
るSBT膜15が形成される。続いて、SBT膜15上
に、Ir膜16が形成される。そして、SBT膜15の
焼結のためのアニールを、酸素雰囲気中で行っている。
【0029】上記した各膜の膜厚は、ポリSi膜11が
600nm、IrSi膜12またはIrSiN膜13が
100nm、Ir膜14が100nm、SBT膜15が
300nm、Ir膜16が100nmである。ここで、
Ir膜16は、上部電極を構成する。IrSi膜12ま
たはIrSiN膜13と、Ir膜14とは、下部電極を
構成する。また、ポリSi膜11は、下部電極の一部と
して、または、プラグとして用いられる電極材料であ
る。
600nm、IrSi膜12またはIrSiN膜13が
100nm、Ir膜14が100nm、SBT膜15が
300nm、Ir膜16が100nmである。ここで、
Ir膜16は、上部電極を構成する。IrSi膜12ま
たはIrSiN膜13と、Ir膜14とは、下部電極を
構成する。また、ポリSi膜11は、下部電極の一部と
して、または、プラグとして用いられる電極材料であ
る。
【0030】この第1実施形態では、IrSi膜12ま
たはIrSiN膜13と、Ir膜14とによって構成さ
れる下部電極の酸素拡散阻止能力について調べた。
たはIrSiN膜13と、Ir膜14とによって構成さ
れる下部電極の酸素拡散阻止能力について調べた。
【0031】図2および図3は、図1と同様のIr膜1
4/IrSi膜12/ポリSi膜11の積層膜構造にお
いて、X−ray Photoelectron Spe
ctroscopy(XPS)評価により深さ方向の元
素組成比を調べた結果である。すなわち、図2は、その
Ir/IrSi/ポリSi積層膜形成後のサンプルを調
べた結果を示したものであり、図3は、そのIr/Ir
Si/ポリSi積層膜形成後、酸素雰囲気中で800
℃、40分のアニールを施したサンプルを調べた結果で
ある。図3の結果から、Ir膜14/IrSi膜12の
界面において、酸素アニールにより拡散してきた酸素が
蓄積されていることがわかる。また、IrSi膜12内
で酸素量が減少していることがわかる。これにより、I
rSi膜12によって、酸素の拡散が阻止されているこ
とがわかる。なお、図2の結果からIrSi膜12の組
成比は、Ir:Si=1:0.75であった。
4/IrSi膜12/ポリSi膜11の積層膜構造にお
いて、X−ray Photoelectron Spe
ctroscopy(XPS)評価により深さ方向の元
素組成比を調べた結果である。すなわち、図2は、その
Ir/IrSi/ポリSi積層膜形成後のサンプルを調
べた結果を示したものであり、図3は、そのIr/Ir
Si/ポリSi積層膜形成後、酸素雰囲気中で800
℃、40分のアニールを施したサンプルを調べた結果で
ある。図3の結果から、Ir膜14/IrSi膜12の
界面において、酸素アニールにより拡散してきた酸素が
蓄積されていることがわかる。また、IrSi膜12内
で酸素量が減少していることがわかる。これにより、I
rSi膜12によって、酸素の拡散が阻止されているこ
とがわかる。なお、図2の結果からIrSi膜12の組
成比は、Ir:Si=1:0.75であった。
【0032】また、図4および図5は、図1と同様のI
r膜14/IrSiN膜13/ポリSi膜11の積層膜
構造において、XPS評価により深さ方向の元素組成比
を調べた結果である。図4は、そのIr/IrSiN/
ポリSi積層膜形成後のサンプルを調べた結果を示した
ものであり、図5は、そのIr/IrSiN/ポリSi
積層膜形成後、酸素雰囲気中で800℃、40分のアニ
ールを施したサンプルを調べた結果である。図5の結果
から、Ir膜14/IrSiN膜13の界面において、
酸素アニールにより拡散してきた酸素が若干蓄積されて
いることがわかる。また、IrSiN膜13内で酸素量
が減少していることがわかる。これにより、IrSiN
膜13によって、酸素の拡散が阻止されていることがわ
かる。
r膜14/IrSiN膜13/ポリSi膜11の積層膜
構造において、XPS評価により深さ方向の元素組成比
を調べた結果である。図4は、そのIr/IrSiN/
ポリSi積層膜形成後のサンプルを調べた結果を示した
ものであり、図5は、そのIr/IrSiN/ポリSi
積層膜形成後、酸素雰囲気中で800℃、40分のアニ
ールを施したサンプルを調べた結果である。図5の結果
から、Ir膜14/IrSiN膜13の界面において、
酸素アニールにより拡散してきた酸素が若干蓄積されて
いることがわかる。また、IrSiN膜13内で酸素量
が減少していることがわかる。これにより、IrSiN
膜13によって、酸素の拡散が阻止されていることがわ
かる。
【0033】また、上記Ir膜14/IrSi膜12の
界面と、上記Ir膜14/IrSiN膜13の界面とに
おける酸素の蓄積量を比較すると、後者の界面での酸素
の蓄積量が前者のものより小さくなっている。したがっ
て、IrSi膜12にNを添加したIrSiN膜13の
方が、IrSi膜12よりも酸素拡散を阻止する機能が
高いことがわかる。なお、図4の結果からIrSiN膜
13の組成比は、Ir:Si:N=1:1.25:0.
5であった。
界面と、上記Ir膜14/IrSiN膜13の界面とに
おける酸素の蓄積量を比較すると、後者の界面での酸素
の蓄積量が前者のものより小さくなっている。したがっ
て、IrSi膜12にNを添加したIrSiN膜13の
方が、IrSi膜12よりも酸素拡散を阻止する機能が
高いことがわかる。なお、図4の結果からIrSiN膜
13の組成比は、Ir:Si:N=1:1.25:0.
5であった。
【0034】そして、Ir膜14/IrSi膜12/ポ
リSi膜11の積層膜構造と、Ir膜14/IrSiN
膜13/ポリSi膜11の積層膜構造のどちらのサンプ
ルにおいても、ポリSi膜11と、IrSi膜12また
はIrSiN膜13との界面において、ポリSi膜11
はほとんど酸化されていないことがわかる。
リSi膜11の積層膜構造と、Ir膜14/IrSiN
膜13/ポリSi膜11の積層膜構造のどちらのサンプ
ルにおいても、ポリSi膜11と、IrSi膜12また
はIrSiN膜13との界面において、ポリSi膜11
はほとんど酸化されていないことがわかる。
【0035】したがって、この第1実施形態のように、
ポリSi膜11のような酸化されると絶縁物化する導電
物の上に、IrSi膜12またはIrSiN膜13と、
SBT膜15のような酸化物系誘電体膜とが順に形成さ
れている構造で、プロセス上、高温酸素アニール工程を
経るような場合において、IrSi膜12やIrSiN
膜13は酸素の拡散を阻止するバリア膜として機能す
る。これにより、ポリSi膜11のような導電物の酸化
を抑制することができる。
ポリSi膜11のような酸化されると絶縁物化する導電
物の上に、IrSi膜12またはIrSiN膜13と、
SBT膜15のような酸化物系誘電体膜とが順に形成さ
れている構造で、プロセス上、高温酸素アニール工程を
経るような場合において、IrSi膜12やIrSiN
膜13は酸素の拡散を阻止するバリア膜として機能す
る。これにより、ポリSi膜11のような導電物の酸化
を抑制することができる。
【0036】また、IrSiN膜13に比べて、IrS
i膜12の方が低抵抗であったので、IrSi膜12/
IrSiN膜13で構成される積層膜を用いて、低抵抗
で、かつ、酸素拡散阻止能力の高いバリア膜を形成する
ことができる。
i膜12の方が低抵抗であったので、IrSi膜12/
IrSiN膜13で構成される積層膜を用いて、低抵抗
で、かつ、酸素拡散阻止能力の高いバリア膜を形成する
ことができる。
【0037】また、この第1実施形態の他の電極構成例
としては、ポリSi膜11をWに変えた場合や、Ir膜
14および16を、Pt、IrまたはPtを含有する金
属膜に変えた場合などがよく利用される構造である。
としては、ポリSi膜11をWに変えた場合や、Ir膜
14および16を、Pt、IrまたはPtを含有する金
属膜に変えた場合などがよく利用される構造である。
【0038】(第2実施形態)本発明を具体化した第2
実施形態を以下に説明する。図6は、本発明の第2実施
形態の一例によるキャパシタ素子の構造を示した断面図
であり、図7は、本発明の第2実施形態によるキャパシ
タ素子と比較するためのキャパシタ素子の構造を示した
断面図である。また、図8は、本発明の第2実施形態の
他の例によるキャパシタ素子の構造を示した断面図であ
る。
実施形態を以下に説明する。図6は、本発明の第2実施
形態の一例によるキャパシタ素子の構造を示した断面図
であり、図7は、本発明の第2実施形態によるキャパシ
タ素子と比較するためのキャパシタ素子の構造を示した
断面図である。また、図8は、本発明の第2実施形態の
他の例によるキャパシタ素子の構造を示した断面図であ
る。
【0039】図6に示した第2実施形態の一例によるキ
ャパシタ構造は、以下の手順で形成されている。まず、
Si基板20上に、WSi膜21が形成される。続い
て、層間絶縁膜22が形成される。この層間絶縁膜22
に、コンタクトホール23が形成される。このコンタク
トホール23内にドープド・ポリSiプラグ24が形成
される。そして、このポリSiプラグ24に接続するI
rSiN膜25が形成され、続いて、Ir膜26が形成
される。Ir膜26上に、酸化物系誘電体膜として強誘
電体膜であるSBT膜27が形成される。そのSBT膜
27上に、Ir膜29が形成される。そして、SBT膜
27の焼結のため、酸素雰囲気中で800℃、40分の
アニールを行う。その後、IrSiN膜25、Ir膜2
6、SBT膜27およびIr膜29をエッチングしてパ
ターニングすることによって、キャパシタ30が形成さ
れる。また、WSi膜21にプローブ(測定針)をコン
タクトさせるためのホール31が形成される。
ャパシタ構造は、以下の手順で形成されている。まず、
Si基板20上に、WSi膜21が形成される。続い
て、層間絶縁膜22が形成される。この層間絶縁膜22
に、コンタクトホール23が形成される。このコンタク
トホール23内にドープド・ポリSiプラグ24が形成
される。そして、このポリSiプラグ24に接続するI
rSiN膜25が形成され、続いて、Ir膜26が形成
される。Ir膜26上に、酸化物系誘電体膜として強誘
電体膜であるSBT膜27が形成される。そのSBT膜
27上に、Ir膜29が形成される。そして、SBT膜
27の焼結のため、酸素雰囲気中で800℃、40分の
アニールを行う。その後、IrSiN膜25、Ir膜2
6、SBT膜27およびIr膜29をエッチングしてパ
ターニングすることによって、キャパシタ30が形成さ
れる。また、WSi膜21にプローブ(測定針)をコン
タクトさせるためのホール31が形成される。
【0040】図7に示した比較例のキャパシタ素子構造
は、図6に示した第2実施形態の一例によるキャパシタ
素子構造において、IrSiN膜25がない構造であ
る。また、図8に示した第2実施形態の他の例によるキ
ャパシタ素子構造は、図6に示した第2実施形態の一例
によるキャパシタ素子構造において、SBT膜27とI
r膜29の間に、IrSiN膜28を挿入した構造であ
る。すなわち、図6は、酸素拡散を阻止するためのIr
SiN膜25をキャパシタ30の下部電極に用いた場合
の例を示す図であり、図8は、IrSiN膜25および
28をそれぞれキャパシタ30の下部電極および上部電
極に用いた場合の例を示す図である。そして、図7は、
IrSiN膜25および28をキャパシタ30の電極に
用いない場合の比較例を示す図である。
は、図6に示した第2実施形態の一例によるキャパシタ
素子構造において、IrSiN膜25がない構造であ
る。また、図8に示した第2実施形態の他の例によるキ
ャパシタ素子構造は、図6に示した第2実施形態の一例
によるキャパシタ素子構造において、SBT膜27とI
r膜29の間に、IrSiN膜28を挿入した構造であ
る。すなわち、図6は、酸素拡散を阻止するためのIr
SiN膜25をキャパシタ30の下部電極に用いた場合
の例を示す図であり、図8は、IrSiN膜25および
28をそれぞれキャパシタ30の下部電極および上部電
極に用いた場合の例を示す図である。そして、図7は、
IrSiN膜25および28をキャパシタ30の電極に
用いない場合の比較例を示す図である。
【0041】図6〜図8のキャパシタ素子において、W
Si膜21およびポリSiプラグ24の膜厚は、WSi
膜21:500nm、ポリSiプラグ24:800nm
とした。また、酸化物系誘電体として用いたSBT膜2
7の膜厚は、300nmとした。また、下部電極の膜厚
は、図6および図8に示した第2実施形態のキャパシタ
素子でIrSiN膜25:100nm、Ir膜26:1
00nmとし、図7に示した比較例のキャパシタ素子で
Ir膜26:200nmとした。また、上部電極の膜厚
は、図6および図7に示したキャパシタ素子でIr膜2
9:300nmとし、図8に示したキャパシタ素子でI
rSiN膜28:100nm、Ir膜29:200nm
とした。
Si膜21およびポリSiプラグ24の膜厚は、WSi
膜21:500nm、ポリSiプラグ24:800nm
とした。また、酸化物系誘電体として用いたSBT膜2
7の膜厚は、300nmとした。また、下部電極の膜厚
は、図6および図8に示した第2実施形態のキャパシタ
素子でIrSiN膜25:100nm、Ir膜26:1
00nmとし、図7に示した比較例のキャパシタ素子で
Ir膜26:200nmとした。また、上部電極の膜厚
は、図6および図7に示したキャパシタ素子でIr膜2
9:300nmとし、図8に示したキャパシタ素子でI
rSiN膜28:100nm、Ir膜29:200nm
とした。
【0042】図9は、図6〜図8に示した強誘電体キャ
パシタの分極ヒステリシス特性を示したものである。縦
軸は、強誘電体の分極値を示しており、横軸は、キャパ
シタに印加する電界強度を示している。ここで、図6に
示したキャパシタ素子の場合は、図9(a)に示すよう
な曲線となる。この場合、そのヒステリシス特性は、良
好な飽和特性を示し、2Pr値(Pr:残留分極値)で
約9μC/cm2になる。これに対して、図7に示した
比較例のキャパシタ素子の場合は、図9(b)に示すよ
うな曲線となる。この場合、そのヒステリシス特性は、
飽和特性を示さず、2Pr値も約2μC/cm2にとど
まっている。
パシタの分極ヒステリシス特性を示したものである。縦
軸は、強誘電体の分極値を示しており、横軸は、キャパ
シタに印加する電界強度を示している。ここで、図6に
示したキャパシタ素子の場合は、図9(a)に示すよう
な曲線となる。この場合、そのヒステリシス特性は、良
好な飽和特性を示し、2Pr値(Pr:残留分極値)で
約9μC/cm2になる。これに対して、図7に示した
比較例のキャパシタ素子の場合は、図9(b)に示すよ
うな曲線となる。この場合、そのヒステリシス特性は、
飽和特性を示さず、2Pr値も約2μC/cm2にとど
まっている。
【0043】これは、以下の理由による。すなわち、上
述したように、図7に示した比較例のキャパシタ素子構
造では、SBT膜27の焼結時の酸素雰囲気中アニール
において、酸素がIr膜26の結晶粒界に沿って拡散す
る。このため、ポリSiプラグ24の表面が酸化されて
SiO2膜が形成される。そして、そのSiO2膜による
キャパシタが、強誘電体であるSBT膜27をキャパシ
タ絶縁膜とするキャパシタ30に直列接続されたため、
キャパシタ30に充分なバイアスが印加されなかったと
考えられる。これに対して、図6のキャパシタ素子構造
では、ポリSiプラグ24とIr膜26との間に酸素拡
散を阻止するIrSiN膜25を挿入することによりポ
リSiプラグ24への酸素拡散が阻止されているため、
良好なヒステリシス特性が得られている。
述したように、図7に示した比較例のキャパシタ素子構
造では、SBT膜27の焼結時の酸素雰囲気中アニール
において、酸素がIr膜26の結晶粒界に沿って拡散す
る。このため、ポリSiプラグ24の表面が酸化されて
SiO2膜が形成される。そして、そのSiO2膜による
キャパシタが、強誘電体であるSBT膜27をキャパシ
タ絶縁膜とするキャパシタ30に直列接続されたため、
キャパシタ30に充分なバイアスが印加されなかったと
考えられる。これに対して、図6のキャパシタ素子構造
では、ポリSiプラグ24とIr膜26との間に酸素拡
散を阻止するIrSiN膜25を挿入することによりポ
リSiプラグ24への酸素拡散が阻止されているため、
良好なヒステリシス特性が得られている。
【0044】また、図8に示したキャパシタ素子の場合
は、図9(c)に示すような曲線となり、図6に示した
キャパシタ素子より、2Pr値が大きく、約11μC/
cm 2となった。これは以下の理由によると考えられ
る。すなわち、図6に示したキャパシタ素子構造では、
酸素雰囲気中アニール時において、SBT膜27からI
r膜29に酸素が拡散し、SBT膜27の膜特性が多少
劣化する。これに対し、図8のキャパシタ素子構造で
は、SBT膜27とIr膜29との間にIrSiN膜2
8が挿入されているため、SBT膜27からの酸素拡散
が阻止される。このため、SBT膜27の膜特性の劣化
が抑えられたと考えられる。したがって、Ir膜29の
ような導電物とSBT膜27のような酸化物系誘電体膜
との間に、本発明のIrSiN膜28を挿入することに
より、アニールによる酸化物系誘電体膜の膜特性の劣化
を抑制することができる。
は、図9(c)に示すような曲線となり、図6に示した
キャパシタ素子より、2Pr値が大きく、約11μC/
cm 2となった。これは以下の理由によると考えられ
る。すなわち、図6に示したキャパシタ素子構造では、
酸素雰囲気中アニール時において、SBT膜27からI
r膜29に酸素が拡散し、SBT膜27の膜特性が多少
劣化する。これに対し、図8のキャパシタ素子構造で
は、SBT膜27とIr膜29との間にIrSiN膜2
8が挿入されているため、SBT膜27からの酸素拡散
が阻止される。このため、SBT膜27の膜特性の劣化
が抑えられたと考えられる。したがって、Ir膜29の
ような導電物とSBT膜27のような酸化物系誘電体膜
との間に、本発明のIrSiN膜28を挿入することに
より、アニールによる酸化物系誘電体膜の膜特性の劣化
を抑制することができる。
【0045】したがって、第2実施形態で示したよう
に、酸素拡散を阻止するバリア膜として機能する本発明
のIrSiN膜28を用いた酸化物系誘電体キャパシタ
素子では、キャパシタ形成工程において、ポリSiプラ
グ24など酸化されると絶縁物化する導電物の酸化を抑
制したり、SBT膜27など酸化物系誘電体膜の膜特性
の劣化を抑制することができる。その結果、良好なキャ
パシタ特性を得ることができる。
に、酸素拡散を阻止するバリア膜として機能する本発明
のIrSiN膜28を用いた酸化物系誘電体キャパシタ
素子では、キャパシタ形成工程において、ポリSiプラ
グ24など酸化されると絶縁物化する導電物の酸化を抑
制したり、SBT膜27など酸化物系誘電体膜の膜特性
の劣化を抑制することができる。その結果、良好なキャ
パシタ特性を得ることができる。
【0046】なお、第2実施形態では、酸素拡散を阻止
するバリア膜としてIrSiN膜25又は28を用いた
が、これに限ったものでなく、IrSi膜や低抵抗化が
可能なIrSi/IrSiN積層膜を用いてもよい。ま
た、上記積層膜において、IrSiN膜の方が酸素拡散
阻止能力が高いので、IrSiN膜を酸化物系誘電体膜
であるSBT膜27側に配置することにより、酸化物系
誘電体膜からの酸素拡散を効果的に阻止することができ
る。
するバリア膜としてIrSiN膜25又は28を用いた
が、これに限ったものでなく、IrSi膜や低抵抗化が
可能なIrSi/IrSiN積層膜を用いてもよい。ま
た、上記積層膜において、IrSiN膜の方が酸素拡散
阻止能力が高いので、IrSiN膜を酸化物系誘電体膜
であるSBT膜27側に配置することにより、酸化物系
誘電体膜からの酸素拡散を効果的に阻止することができ
る。
【0047】(第3実施形態)本発明を具体化した第3
実施形態を以下に説明する。この第3実施形態は、第2
実施形態で示したキャパシタ素子を、プラグを介してM
OSトランジスタのゲート電極に接続した構造を有する
FET型強誘電体メモリに関する。図10は、本発明の
第3実施形態の一例による強誘電体メモリの構造例を示
した断面図であり、図11は、本発明の第3実施形態の
強誘電体メモリと比較するための比較例による強誘電体
メモリの構造を示す断面図である。また、図12は、本
発明の第3実施形態の他の例による強誘電体メモリの構
造例を示した断面図である。
実施形態を以下に説明する。この第3実施形態は、第2
実施形態で示したキャパシタ素子を、プラグを介してM
OSトランジスタのゲート電極に接続した構造を有する
FET型強誘電体メモリに関する。図10は、本発明の
第3実施形態の一例による強誘電体メモリの構造例を示
した断面図であり、図11は、本発明の第3実施形態の
強誘電体メモリと比較するための比較例による強誘電体
メモリの構造を示す断面図である。また、図12は、本
発明の第3実施形態の他の例による強誘電体メモリの構
造例を示した断面図である。
【0048】図10に示した第3実施形態の一例による
強誘電体メモリは、以下の手順で形成する。まず、シリ
コン基板40上に、フィールド絶縁膜41と、MOSト
ランジスタ42のウェル領域43と、ソース領域44
と、ドレイン領域45と、WSi/ポリSiゲート電極
46とを形成する。その後、第1層間絶縁膜47を形成
する。そして、ゲート電極46上に、コンタクトホール
48を形成し、続いて、ポリSiプラグ49を形成す
る。その後、第1層間絶縁膜47およびポリSiプラグ
49上に、IrSiN膜50とIr膜51とを形成す
る。続いて、Ir膜51上に、酸化物系誘電体膜として
強誘電体であるSBT膜52を形成する。
強誘電体メモリは、以下の手順で形成する。まず、シリ
コン基板40上に、フィールド絶縁膜41と、MOSト
ランジスタ42のウェル領域43と、ソース領域44
と、ドレイン領域45と、WSi/ポリSiゲート電極
46とを形成する。その後、第1層間絶縁膜47を形成
する。そして、ゲート電極46上に、コンタクトホール
48を形成し、続いて、ポリSiプラグ49を形成す
る。その後、第1層間絶縁膜47およびポリSiプラグ
49上に、IrSiN膜50とIr膜51とを形成す
る。続いて、Ir膜51上に、酸化物系誘電体膜として
強誘電体であるSBT膜52を形成する。
【0049】そして、そのSBT膜52上に、Ir膜5
4を形成する。そして、SBT膜52の焼結のため、酸
素雰囲気中で800℃、40分のアニールを行う。その
後、IrSiN膜50と、Ir膜51と、SBT膜52
と、Ir膜54とをエッチングしてパターンニングする
ことにより、キャパシタ55を形成する。そして、第2
層間絶縁膜56を形成した後、キャパシタの上部電極を
構成するIr膜54上に、コンタクトホール57を形成
する。そのコンタクトホール57を埋めるようにして導
電物58を形成する。
4を形成する。そして、SBT膜52の焼結のため、酸
素雰囲気中で800℃、40分のアニールを行う。その
後、IrSiN膜50と、Ir膜51と、SBT膜52
と、Ir膜54とをエッチングしてパターンニングする
ことにより、キャパシタ55を形成する。そして、第2
層間絶縁膜56を形成した後、キャパシタの上部電極を
構成するIr膜54上に、コンタクトホール57を形成
する。そのコンタクトホール57を埋めるようにして導
電物58を形成する。
【0050】その後、ソース領域44およびドレイン領
域45上に、それぞれコンタクトホール59および60
を形成する。コンタクトホール59および60を埋める
ように、それぞれ、ソース電極61およびドレイン電極
62を形成する。なお、導電物58、ソース電極61お
よびドレイン電極62は、たとえば、TiN/Al−S
i−Cu/TiN/Tiなどで構成される。
域45上に、それぞれコンタクトホール59および60
を形成する。コンタクトホール59および60を埋める
ように、それぞれ、ソース電極61およびドレイン電極
62を形成する。なお、導電物58、ソース電極61お
よびドレイン電極62は、たとえば、TiN/Al−S
i−Cu/TiN/Tiなどで構成される。
【0051】ここで、図10に示した第3実施形態の一
例によるFET型強誘電体メモリの動作について説明す
る。まず、強誘電体であるSBT膜52を分極反転させ
るため、導電物58に十分な正電圧を印加した後、再
び、導電物58の電圧を0とする。それにより、SBT
膜52のIr膜54との界面が負に帯電し、下部電極を
構成するIr膜51との界面が正に帯電する。
例によるFET型強誘電体メモリの動作について説明す
る。まず、強誘電体であるSBT膜52を分極反転させ
るため、導電物58に十分な正電圧を印加した後、再
び、導電物58の電圧を0とする。それにより、SBT
膜52のIr膜54との界面が負に帯電し、下部電極を
構成するIr膜51との界面が正に帯電する。
【0052】この場合、Ir膜51のSBT膜52との
界面が負に帯電し、ゲート電極46のゲート絶縁膜との
界面が正に帯電する。その結果、ソース領域44とドレ
イン領域45との間のチャネル領域に反転層が形成され
る。それにより、導電物58、ひいては、上部電極を構
成するIr膜54の電圧が0であるにもかかわらず、F
ETはオン状態となる。
界面が負に帯電し、ゲート電極46のゲート絶縁膜との
界面が正に帯電する。その結果、ソース領域44とドレ
イン領域45との間のチャネル領域に反転層が形成され
る。それにより、導電物58、ひいては、上部電極を構
成するIr膜54の電圧が0であるにもかかわらず、F
ETはオン状態となる。
【0053】逆に、SBT膜52を分極反転させるた
め、導電物58に十分な負電圧を印加した後、再び、導
電物58の電圧を0にする。それにより、SBT膜52
のIr膜54との界面が正に帯電し、SBT膜52のI
r膜51との界面が負に帯電する。
め、導電物58に十分な負電圧を印加した後、再び、導
電物58の電圧を0にする。それにより、SBT膜52
のIr膜54との界面が正に帯電し、SBT膜52のI
r膜51との界面が負に帯電する。
【0054】この場合、下部電極を構成するIr膜51
のSBT膜52との界面が正に帯電し、それにより、ゲ
ート電極46のゲート絶縁膜との界面が負に帯電する。
その結果、ソース領域44とドレイン領域45との間の
チャネル領域に反転層が形成されず、FETはオフ状態
となる。
のSBT膜52との界面が正に帯電し、それにより、ゲ
ート電極46のゲート絶縁膜との界面が負に帯電する。
その結果、ソース領域44とドレイン領域45との間の
チャネル領域に反転層が形成されず、FETはオフ状態
となる。
【0055】このように、強誘電体膜を構成するSBT
膜52が十分に分極反転していると、導電物58、ひい
ては上部電極を構成するIr膜54に印加する電圧を0
にした後も、FETを選択的にオン状態またはオフ状態
にすることができる。それにより、ソース・ドレイン間
の電流を検出することによって、強誘電体メモリに記憶
されるデータ“1”および“0”を判別することが可能
となる。
膜52が十分に分極反転していると、導電物58、ひい
ては上部電極を構成するIr膜54に印加する電圧を0
にした後も、FETを選択的にオン状態またはオフ状態
にすることができる。それにより、ソース・ドレイン間
の電流を検出することによって、強誘電体メモリに記憶
されるデータ“1”および“0”を判別することが可能
となる。
【0056】図11に示した比較例の強誘電体メモリ構
造は、図10に示した第3実施形態の一例による強誘電
体メモリ構造において、IrSiN膜50がない構造で
ある。また、図12に示した第3実施形態の他の例によ
る強誘電体メモリ構造は、図10に示した第3実施形態
の一例による強誘電体メモリ構造において、SBT膜5
2とIr膜54との間にIrSiN膜53を挿入した構
造である。
造は、図10に示した第3実施形態の一例による強誘電
体メモリ構造において、IrSiN膜50がない構造で
ある。また、図12に示した第3実施形態の他の例によ
る強誘電体メモリ構造は、図10に示した第3実施形態
の一例による強誘電体メモリ構造において、SBT膜5
2とIr膜54との間にIrSiN膜53を挿入した構
造である。
【0057】すなわち、図10は、FET型強誘電体メ
モリ構造において、キャパシタ55の下部電極として酸
素拡散を阻止するためのIrSiN膜50を用いた場合
の例を示す図であり、図12は、IrSiN膜50およ
び53をそれぞれキャパシタ55の下部電極および上部
電極として用いた場合の例を示す図である。そして、図
11は、IrSiN膜50および53をキャパシタ55
の電極に用いない場合の比較例を示す図である。
モリ構造において、キャパシタ55の下部電極として酸
素拡散を阻止するためのIrSiN膜50を用いた場合
の例を示す図であり、図12は、IrSiN膜50およ
び53をそれぞれキャパシタ55の下部電極および上部
電極として用いた場合の例を示す図である。そして、図
11は、IrSiN膜50および53をキャパシタ55
の電極に用いない場合の比較例を示す図である。
【0058】なお、この第3実施形態で示したキャパシ
タ素子構造は、上記の第2実施形態で示した3種類と同
様の構造を用いている。また、キャパシタ55の面積A
Fとゲート絶縁膜(SiO2)によるキャパシタの面積
AGとの比は、AF:AG=1:20にしている。
タ素子構造は、上記の第2実施形態で示した3種類と同
様の構造を用いている。また、キャパシタ55の面積A
Fとゲート絶縁膜(SiO2)によるキャパシタの面積
AGとの比は、AF:AG=1:20にしている。
【0059】図13〜図15は、縦軸をドレイン電流、
横軸を導電物58に印加する電圧(ここではゲート電圧
と称する)としてプロットした図である。ここで、ソー
ス電圧は0V、ドレイン電圧は0.1Vに設定してい
る。また、ウェル領域43の電位は、ソース電圧と同じ
にしている。図13は、図10に示した第3実施形態の
一例による強誘電体メモリに対する結果を示している。
この場合、図13に示すように、閾値電圧Vtのシフト
量は、約2.0V程度ある。これに対して、図14は、
図11に示した比較例の強誘電体メモリに対する結果を
示している。この場合、図14に示すように、Vtシフ
ト量は0.5V程度しかないことがわかる。また、図1
5は、図12に示した第3実施形態の他の例による強誘
電体メモリに対する結果を示している。この場合、図1
5に示すように、Vtシフト量は、図10の強誘電体メ
モリに比べ、さらに向上し、2.2Vとなった。
横軸を導電物58に印加する電圧(ここではゲート電圧
と称する)としてプロットした図である。ここで、ソー
ス電圧は0V、ドレイン電圧は0.1Vに設定してい
る。また、ウェル領域43の電位は、ソース電圧と同じ
にしている。図13は、図10に示した第3実施形態の
一例による強誘電体メモリに対する結果を示している。
この場合、図13に示すように、閾値電圧Vtのシフト
量は、約2.0V程度ある。これに対して、図14は、
図11に示した比較例の強誘電体メモリに対する結果を
示している。この場合、図14に示すように、Vtシフ
ト量は0.5V程度しかないことがわかる。また、図1
5は、図12に示した第3実施形態の他の例による強誘
電体メモリに対する結果を示している。この場合、図1
5に示すように、Vtシフト量は、図10の強誘電体メ
モリに比べ、さらに向上し、2.2Vとなった。
【0060】したがって、第3実施形態で示したよう
に、酸素拡散を阻止するバリア膜として機能する本発明
のIrSiN膜50又は53を用いた酸化物系強誘電体
キャパシタ素子を、強誘電体メモリに用いれば、良好な
記憶特性を有する強誘電体メモリを作製することができ
る。
に、酸素拡散を阻止するバリア膜として機能する本発明
のIrSiN膜50又は53を用いた酸化物系強誘電体
キャパシタ素子を、強誘電体メモリに用いれば、良好な
記憶特性を有する強誘電体メモリを作製することができ
る。
【0061】(第4実施形態)図16は、本発明の第4
実施形態によるキャパシタ素子を示した断面図である。
図16に示した第4実施形態のキャパシタ構造は、以下
の手順で形成されている。まず、Si基板70上に、n
型ドーピング層71を形成する。そのn型ドーピング層
71上に、層間絶縁膜72を形成する。そして、この層
間絶縁膜72に、コンタクトホール73を形成する。コ
ンタクトホール73内に、ポリSiプラグ74を形成す
る。そして、ポリSiプラグ74に接続するPt−Si
−Nバリア膜75を形成する。続いて、Pt−Si−N
バリア膜75上に、Pt膜76を形成する。Pt膜76
上に、酸化物系誘電体膜として、強誘電体膜であるSB
T膜77を形成する。
実施形態によるキャパシタ素子を示した断面図である。
図16に示した第4実施形態のキャパシタ構造は、以下
の手順で形成されている。まず、Si基板70上に、n
型ドーピング層71を形成する。そのn型ドーピング層
71上に、層間絶縁膜72を形成する。そして、この層
間絶縁膜72に、コンタクトホール73を形成する。コ
ンタクトホール73内に、ポリSiプラグ74を形成す
る。そして、ポリSiプラグ74に接続するPt−Si
−Nバリア膜75を形成する。続いて、Pt−Si−N
バリア膜75上に、Pt膜76を形成する。Pt膜76
上に、酸化物系誘電体膜として、強誘電体膜であるSB
T膜77を形成する。
【0062】ここで、SBT膜77は、ゾル・ゲル法で
形成する。この場合の仮焼成は、300℃、5分間の条
件下で行う。その後、SBT膜77上に、Pt膜78を
形成する。そして、Pt膜78、SBT膜77、Pt膜
76およびPt−Si−N膜75をエッチングしてパタ
ーンニングすることによって、キャパシタ90を形成す
る。その後、SBT膜77を焼結するため、酸素雰囲気
中で800℃、40分のアニールを行う。
形成する。この場合の仮焼成は、300℃、5分間の条
件下で行う。その後、SBT膜77上に、Pt膜78を
形成する。そして、Pt膜78、SBT膜77、Pt膜
76およびPt−Si−N膜75をエッチングしてパタ
ーンニングすることによって、キャパシタ90を形成す
る。その後、SBT膜77を焼結するため、酸素雰囲気
中で800℃、40分のアニールを行う。
【0063】そして、層間絶縁膜79を形成した後、P
t膜78上およびn型ドーピング層71上に、それぞ
れ、コンタクトホール80および81を形成する。その
コンタクトホール80および81内に、それぞれ、電極
82および83を形成する。電極82および83は、た
とえば、TiN/Al−Si−Cu/TiN/Tiなど
により構成される。
t膜78上およびn型ドーピング層71上に、それぞ
れ、コンタクトホール80および81を形成する。その
コンタクトホール80および81内に、それぞれ、電極
82および83を形成する。電極82および83は、た
とえば、TiN/Al−Si−Cu/TiN/Tiなど
により構成される。
【0064】図17は、第4実施形態によるPt−Si
−Nバリア膜75の酸素拡散阻止能力を調べるために作
製したサンプル構造を示した断面図である。図17を参
照して、このサンプル構造では、Si基板70上に、P
t−Si−Nバリア膜75とポリSi膜74との積層膜
構造を形成している。このサンプルを作製した後、酸素
雰囲気中で、800℃、40分間のアニールを施した
後、RBS(Rutherford Backscat
tering Spectrometry)法を用い
て、積層膜中の深さ方向の元素組成比を調べた。図18
は、その積層膜中の深さ方向の元素組成比を調べた結果
を示したものである。
−Nバリア膜75の酸素拡散阻止能力を調べるために作
製したサンプル構造を示した断面図である。図17を参
照して、このサンプル構造では、Si基板70上に、P
t−Si−Nバリア膜75とポリSi膜74との積層膜
構造を形成している。このサンプルを作製した後、酸素
雰囲気中で、800℃、40分間のアニールを施した
後、RBS(Rutherford Backscat
tering Spectrometry)法を用い
て、積層膜中の深さ方向の元素組成比を調べた。図18
は、その積層膜中の深さ方向の元素組成比を調べた結果
を示したものである。
【0065】図18に示すように、Pt−Si−Nバリ
ア膜75中において、酸素組成比は表面から20nm程
度の深さの範囲で減少している。また、その酸素組成比
は、5.2%以下である。このことから、Pt−Si−
Nバリア膜75が酸素の拡散を十分阻止していることが
わかる。
ア膜75中において、酸素組成比は表面から20nm程
度の深さの範囲で減少している。また、その酸素組成比
は、5.2%以下である。このことから、Pt−Si−
Nバリア膜75が酸素の拡散を十分阻止していることが
わかる。
【0066】これは、Ptが窒化物を形成しないため、
Pt−Si−Nを形成した場合、PtはSiと結合し、
NはSiと結合する。そのため、Pt−Si−N膜は、
Pt−SiにSi−Nを埋め込んだ構造になると考えら
れる。その結果、シリコン窒化(SiN)膜が有する酸
素拡散阻止能力と、Pt−Si(金属シリサイド)が有
する導電性とを同時に兼ね備えることができたと考えら
れる。
Pt−Si−Nを形成した場合、PtはSiと結合し、
NはSiと結合する。そのため、Pt−Si−N膜は、
Pt−SiにSi−Nを埋め込んだ構造になると考えら
れる。その結果、シリコン窒化(SiN)膜が有する酸
素拡散阻止能力と、Pt−Si(金属シリサイド)が有
する導電性とを同時に兼ね備えることができたと考えら
れる。
【0067】さらに、Pt−Si−Nバリア膜75によ
る酸素拡散の阻止によって、Pt−Si−N/ポリSi
界面においては、ポリSiの酸化、すなわち、SiO2
膜の生成は観測されていない。
る酸素拡散の阻止によって、Pt−Si−N/ポリSi
界面においては、ポリSiの酸化、すなわち、SiO2
膜の生成は観測されていない。
【0068】図19は、図16に示した第4実施形態の
強誘電体キャパシタ構造と比較するために作製したキャ
パシタ構造を示した断面図である。この図19に示した
比較例による強誘電体キャパシタ構造は、図16に示し
た第4実施形態の強誘電体キャパシタ構造において、P
t−Si−Nバリア膜75のない構造である。ここで、
SBT膜77の膜厚は、図16および図19のどちらの
場合においても200nmとした。そして、この両者の
キャパシタ構造の分極ヒステリシス特性について調べ
た。図20は、その分極ヒステリシス特性を調べた結果
を示したものである。
強誘電体キャパシタ構造と比較するために作製したキャ
パシタ構造を示した断面図である。この図19に示した
比較例による強誘電体キャパシタ構造は、図16に示し
た第4実施形態の強誘電体キャパシタ構造において、P
t−Si−Nバリア膜75のない構造である。ここで、
SBT膜77の膜厚は、図16および図19のどちらの
場合においても200nmとした。そして、この両者の
キャパシタ構造の分極ヒステリシス特性について調べ
た。図20は、その分極ヒステリシス特性を調べた結果
を示したものである。
【0069】図20を参照して、縦軸には、強誘電体の
分極値が示されており、横軸には、キャパシタに印加す
る電圧が示されている。また、図20(a)に示す曲線
は、図16に示した第4実施形態の強誘電体キャパシタ
に対する特性を示しており、図20(b)の曲線は、図
19に示した比較例による強誘電体キャパシタに対する
特性を示している。図16に示した第4実施形態による
キャパシタ構造の場合、図20(a)に示すように、そ
のヒステリシス特性は良好な飽和特性を示し、2Pr値
(Pr:残留分極値)で約13μC/cm2になる。こ
れに対して、図19に示した比較例によるキャパシタ構
造の場合、図20(b)に示すように、そのヒステリシ
ス特性は飽和特性を示さず、2Pr値も約2μC/cm
2にとどまっている。
分極値が示されており、横軸には、キャパシタに印加す
る電圧が示されている。また、図20(a)に示す曲線
は、図16に示した第4実施形態の強誘電体キャパシタ
に対する特性を示しており、図20(b)の曲線は、図
19に示した比較例による強誘電体キャパシタに対する
特性を示している。図16に示した第4実施形態による
キャパシタ構造の場合、図20(a)に示すように、そ
のヒステリシス特性は良好な飽和特性を示し、2Pr値
(Pr:残留分極値)で約13μC/cm2になる。こ
れに対して、図19に示した比較例によるキャパシタ構
造の場合、図20(b)に示すように、そのヒステリシ
ス特性は飽和特性を示さず、2Pr値も約2μC/cm
2にとどまっている。
【0070】これは、以下の理由によると考えられる。
すなわち、図19に示した比較例によるキャパシタ素子
構造では、SBT膜77の焼結時の酸素雰囲気中のアニ
ール(800℃、40分)において、酸素がPt膜76
の結晶粒界に沿って拡散する。このため、ポリSiプラ
グ74の表面が酸化されてSiO2膜が形成される。こ
のSiO2膜によるキャパシタが、強誘電体であるSB
T膜77をキャパシタ絶縁膜とするキャパシタ91に直
列接続されるので、キャパシタ91に十分なバイアスが
印加されなかったと考えられる。
すなわち、図19に示した比較例によるキャパシタ素子
構造では、SBT膜77の焼結時の酸素雰囲気中のアニ
ール(800℃、40分)において、酸素がPt膜76
の結晶粒界に沿って拡散する。このため、ポリSiプラ
グ74の表面が酸化されてSiO2膜が形成される。こ
のSiO2膜によるキャパシタが、強誘電体であるSB
T膜77をキャパシタ絶縁膜とするキャパシタ91に直
列接続されるので、キャパシタ91に十分なバイアスが
印加されなかったと考えられる。
【0071】これに対して、図16に示した第4実施形
態によるキャパシタ素子構造では、ポリSiプラグ74
とPt膜76との間に酸素拡散を阻止するPt−Si−
Nバリア膜75を挿入することによって、ポリSiプラ
グ74への酸素拡散が阻止されている。このため、ポリ
Siプラグの酸化は発生せず、その結果、良好なヒステ
リシス特性を得ることができる。
態によるキャパシタ素子構造では、ポリSiプラグ74
とPt膜76との間に酸素拡散を阻止するPt−Si−
Nバリア膜75を挿入することによって、ポリSiプラ
グ74への酸素拡散が阻止されている。このため、ポリ
Siプラグの酸化は発生せず、その結果、良好なヒステ
リシス特性を得ることができる。
【0072】従って、酸素拡散を阻止するバリア膜とし
て機能する本発明のPt−Si−Nバリア膜75を用い
た酸化物系誘電体キャパシタ素子は、キャパシタ形成工
程において、ポリSiプラグ74などの酸化されると絶
縁物化する導電膜の酸化を抑制することができる。その
結果、良好なキャパシタ特性を得ることができる。
て機能する本発明のPt−Si−Nバリア膜75を用い
た酸化物系誘電体キャパシタ素子は、キャパシタ形成工
程において、ポリSiプラグ74などの酸化されると絶
縁物化する導電膜の酸化を抑制することができる。その
結果、良好なキャパシタ特性を得ることができる。
【0073】次に、この第4実施形態のキャパシタ素子
において、Pt−Si−Nバリア膜75と、酸化物系誘
電体であるSBT膜77との間に挿入した導電性結晶膜
であるPt膜76の効果について調べる。図21は、図
16に示した第4実施形態の強誘電体キャパシタ構造と
比較するために作製した比較例によるキャパシタ構造を
示した断面図である。この図21に示す比較例の構造
は、図16に示した第4実施形態による強誘電体キャパ
シタにおいて、Pt膜76のない構造である。
において、Pt−Si−Nバリア膜75と、酸化物系誘
電体であるSBT膜77との間に挿入した導電性結晶膜
であるPt膜76の効果について調べる。図21は、図
16に示した第4実施形態の強誘電体キャパシタ構造と
比較するために作製した比較例によるキャパシタ構造を
示した断面図である。この図21に示す比較例の構造
は、図16に示した第4実施形態による強誘電体キャパ
シタにおいて、Pt膜76のない構造である。
【0074】ここで、SBT膜77の膜厚は、図16に
示した第4実施形態の構造および図21に示した比較例
による構造のどちらの場合においても、200nmとし
た。この両者のキャパシタ構造の分極ヒステリシス特性
について調べた。図22は、その分極ヒステリシス特性
について調べた結果を示した特性図である。図22を参
照して、縦軸には、強誘電体の分極値が示されており、
横軸にはキャパシタに印加する電圧が示されている。ま
た、図22(a)の曲線は、図16に示した第4実施形
態による強誘電体キャパシタに対する特性を示してお
り、図22(b)の曲線は、図21に示した比較例によ
る強誘電体キャパシタに対する特性を示している。
示した第4実施形態の構造および図21に示した比較例
による構造のどちらの場合においても、200nmとし
た。この両者のキャパシタ構造の分極ヒステリシス特性
について調べた。図22は、その分極ヒステリシス特性
について調べた結果を示した特性図である。図22を参
照して、縦軸には、強誘電体の分極値が示されており、
横軸にはキャパシタに印加する電圧が示されている。ま
た、図22(a)の曲線は、図16に示した第4実施形
態による強誘電体キャパシタに対する特性を示してお
り、図22(b)の曲線は、図21に示した比較例によ
る強誘電体キャパシタに対する特性を示している。
【0075】図16に示した第4実施形態によるキャパ
シタ90の場合、図22(a)に示すように、そのヒス
テリシス特性は良好な飽和特性を示し、2Pr値で約1
3μC/cm2である。これに対して、図21に示した
比較例によるキャパシタ92の場合、図22(b)に示
すように、そのヒステリシス特性は飽和特性を示さず、
2Pr値も約1μC/cm2にとどまっている。
シタ90の場合、図22(a)に示すように、そのヒス
テリシス特性は良好な飽和特性を示し、2Pr値で約1
3μC/cm2である。これに対して、図21に示した
比較例によるキャパシタ92の場合、図22(b)に示
すように、そのヒステリシス特性は飽和特性を示さず、
2Pr値も約1μC/cm2にとどまっている。
【0076】これは、以下の理由によると考えられる。
すなわち、SEM(Scanning Electro
n Microscopy)観察によって図21に示し
た比較例の構造を観察した場合、SBT膜77にかなり
多量の空間があることが観測された。このことから、上
記のSiO2膜によるキャパシタが直列に接続された場
合と同様、この空間がSBT膜77を含むキャパシタ9
2に直列に接合されたキャパシタとして働く。このた
め、SBT膜77を含むキャパシタ92に十分な電圧が
印加されないと考えられる。また、このようにSBT膜
77に多量の空間が形成された理由としては、Pt−S
i−Nがアモルファス(非晶質)であるので、SBT膜
が結晶化する際に、初期成長核密度が小さいためと考え
られる。初期成長核密度を高めるためには、図16に示
した第4実施形態のように、Pt膜などの結晶膜を形成
した後、その結晶膜上に酸化物系誘電体を形成するのが
好ましい。
すなわち、SEM(Scanning Electro
n Microscopy)観察によって図21に示し
た比較例の構造を観察した場合、SBT膜77にかなり
多量の空間があることが観測された。このことから、上
記のSiO2膜によるキャパシタが直列に接続された場
合と同様、この空間がSBT膜77を含むキャパシタ9
2に直列に接合されたキャパシタとして働く。このた
め、SBT膜77を含むキャパシタ92に十分な電圧が
印加されないと考えられる。また、このようにSBT膜
77に多量の空間が形成された理由としては、Pt−S
i−Nがアモルファス(非晶質)であるので、SBT膜
が結晶化する際に、初期成長核密度が小さいためと考え
られる。初期成長核密度を高めるためには、図16に示
した第4実施形態のように、Pt膜などの結晶膜を形成
した後、その結晶膜上に酸化物系誘電体を形成するのが
好ましい。
【0077】したがって、酸素拡散を阻止するバリア膜
として機能するPt−Si−Nバリア膜75と、酸化物
系誘電体であるSBT膜77との間に、Pt膜などの導
電性結晶膜を挿入することによって、SBT膜77の膜
質を向上させることができる。その結果、良好なキャパ
シタ特性を得ることができる。
として機能するPt−Si−Nバリア膜75と、酸化物
系誘電体であるSBT膜77との間に、Pt膜などの導
電性結晶膜を挿入することによって、SBT膜77の膜
質を向上させることができる。その結果、良好なキャパ
シタ特性を得ることができる。
【0078】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【0079】(1) たとえば、第1実施形態〜第3実
施形態では、酸素拡散を阻止するバリア膜として、Ir
Si膜12やIrSiN膜13、25、28、50又は
53を用いたが、本発明はこれに限らず、IrSi膜や
IrSiN膜に、タングステン(W)、タンタル(T
a)、ルテニウム(Ru)、ロジウム(Rh)またはチ
タン(Ti)を加えた膜を用いても、上記第1実施形態
〜第3実施形態と同様の効果を得ることができる。
施形態では、酸素拡散を阻止するバリア膜として、Ir
Si膜12やIrSiN膜13、25、28、50又は
53を用いたが、本発明はこれに限らず、IrSi膜や
IrSiN膜に、タングステン(W)、タンタル(T
a)、ルテニウム(Ru)、ロジウム(Rh)またはチ
タン(Ti)を加えた膜を用いても、上記第1実施形態
〜第3実施形態と同様の効果を得ることができる。
【0080】(2) また、上記第1実施形態〜第4実
施形態では、酸化物系誘電体膜として強誘電体膜である
SBT膜15、27、52または77を用いて説明した
が、本発明はこれに限らず、たとえば、PZTなど他の
酸化物系の強誘電体膜を用いてもよい。
施形態では、酸化物系誘電体膜として強誘電体膜である
SBT膜15、27、52または77を用いて説明した
が、本発明はこれに限らず、たとえば、PZTなど他の
酸化物系の強誘電体膜を用いてもよい。
【0081】(3) また、上記第1実施形態〜第4実
施形態では、強誘電体キャパシタ素子を用いて説明した
が、本発明はこれに限らず、高誘電率を有する酸化物系
常誘電体を用いたキャパシタ素子を用いてもよい。すな
わち、強誘電体膜であるSBT膜15、27、52また
は77に代えて、たとえば、BSTなどの高誘電率を有
する酸化物系常誘電体膜を用いてもよい。
施形態では、強誘電体キャパシタ素子を用いて説明した
が、本発明はこれに限らず、高誘電率を有する酸化物系
常誘電体を用いたキャパシタ素子を用いてもよい。すな
わち、強誘電体膜であるSBT膜15、27、52また
は77に代えて、たとえば、BSTなどの高誘電率を有
する酸化物系常誘電体膜を用いてもよい。
【0082】(4) また、第2実施形態、第3実施形
態および第4実施形態では、IrSiN膜25、50ま
たはPt−Si−N膜75の下のプラグ材料として、ポ
リSi膜24、49または74を用いているが、本発明
はこれに限らず、Wを用いた場合でも、上記第2実施形
態〜第4実施形態と同様の効果を得ることができる。
態および第4実施形態では、IrSiN膜25、50ま
たはPt−Si−N膜75の下のプラグ材料として、ポ
リSi膜24、49または74を用いているが、本発明
はこれに限らず、Wを用いた場合でも、上記第2実施形
態〜第4実施形態と同様の効果を得ることができる。
【0083】(5) また、第3実施形態では、酸素拡
散を阻止するバリア膜として、IrSiN膜50または
53を用いたが、本発明はこれに限らず、IrSi膜
や、低抵抗化が可能なIrSi/IrSiN積層膜を用
いてもよい。
散を阻止するバリア膜として、IrSiN膜50または
53を用いたが、本発明はこれに限らず、IrSi膜
や、低抵抗化が可能なIrSi/IrSiN積層膜を用
いてもよい。
【0084】(6) また、第3実施形態では、FET
型強誘電体メモリについて説明したが、本発明はこれに
限らず、ドレイン電極にプラグを介して強誘電体キャパ
シタが接続されるタイプの強誘電体メモリにおいても、
同様の効果を得ることができる。
型強誘電体メモリについて説明したが、本発明はこれに
限らず、ドレイン電極にプラグを介して強誘電体キャパ
シタが接続されるタイプの強誘電体メモリにおいても、
同様の効果を得ることができる。
【0085】(7) また、上記第4実施形態では、金
属(M)−Si−Nの金属(M)としてPtを用いた
が、本発明はこれに限らず、Pt以外の窒化物を形成し
にくい材料であるIr、RuおよびReなどを用いても
同様の効果を得ることができる。また、窒化物は形成す
るが、窒化物を形成してもMxN(x≧2)で安定状態
になるものでも同様の効果を得ることができる。たとえ
ば、金属(M)−Si−Nの金属(M)として、Ni、
CoまたはMoを用いても、第4実施形態と同様の効果
を得ることができる。さらに、金属(M)として、これ
らの物質が複数含まれていても良い。たとえば、金属
(M)として、Pt−Irを用いても良い。
属(M)−Si−Nの金属(M)としてPtを用いた
が、本発明はこれに限らず、Pt以外の窒化物を形成し
にくい材料であるIr、RuおよびReなどを用いても
同様の効果を得ることができる。また、窒化物は形成す
るが、窒化物を形成してもMxN(x≧2)で安定状態
になるものでも同様の効果を得ることができる。たとえ
ば、金属(M)−Si−Nの金属(M)として、Ni、
CoまたはMoを用いても、第4実施形態と同様の効果
を得ることができる。さらに、金属(M)として、これ
らの物質が複数含まれていても良い。たとえば、金属
(M)として、Pt−Irを用いても良い。
【0086】(8) また、上記第4実施形態では、P
t−Si−Nバリア膜75と酸化物誘電体であるSBT
膜77との間に、導電性結晶膜としてPt膜76を挿入
したが、本発明はこれに限らず、Ir、RuまたはRe
などの金属膜、または、このような金属を少なくとも含
む金属膜であっても同様の効果を得ることができる。た
とえば、Pt−Irなどであっても同様の効果を得るこ
とができる。さらに、導電性結晶膜としてのPt膜に代
えて、Ir、RuまたはReなどの酸化膜、または、こ
のような金属を少なくとも含む金属酸化膜を用いても同
様の効果を得ることができる。例えば、SrRuO3な
どが考えられる。
t−Si−Nバリア膜75と酸化物誘電体であるSBT
膜77との間に、導電性結晶膜としてPt膜76を挿入
したが、本発明はこれに限らず、Ir、RuまたはRe
などの金属膜、または、このような金属を少なくとも含
む金属膜であっても同様の効果を得ることができる。た
とえば、Pt−Irなどであっても同様の効果を得るこ
とができる。さらに、導電性結晶膜としてのPt膜に代
えて、Ir、RuまたはReなどの酸化膜、または、こ
のような金属を少なくとも含む金属酸化膜を用いても同
様の効果を得ることができる。例えば、SrRuO3な
どが考えられる。
【0087】(9) なお、本発明は、キャパシタ素子
のみならず、誘電体を用いる素子全般に適用可能であ
る。
のみならず、誘電体を用いる素子全般に適用可能であ
る。
【0088】
【発明の効果】以上のように、本発明によれば、電極の
酸化や酸化物系誘電体膜の膜特性の劣化を抑制すること
ができ、その結果、特性の良好なキャパシタ素子を提供
することができる。
酸化や酸化物系誘電体膜の膜特性の劣化を抑制すること
ができ、その結果、特性の良好なキャパシタ素子を提供
することができる。
【図1】本発明の第1実施形態によるキャパシタ素子の
構造を示す断面図である。
構造を示す断面図である。
【図2】本発明の第1実施形態の効果を説明するための
特性図である。
特性図である。
【図3】本発明の第1実施形態の効果を説明するための
特性図である。
特性図である。
【図4】本発明の第1実施形態の効果を説明するための
特性図である。
特性図である。
【図5】本発明の第1実施形態の効果を説明するための
特性図である。
特性図である。
【図6】本発明の第2実施形態の一例によるキャパシタ
素子の構造を示す断面図である。
素子の構造を示す断面図である。
【図7】本発明の第2実施形態のキャパシタ素子と比較
するための比較例によるキャパシタ素子の構造を示す断
面図である。
するための比較例によるキャパシタ素子の構造を示す断
面図である。
【図8】本発明の第2実施形態の他の例によるキャパシ
タ素子の構造を示す断面図である。
タ素子の構造を示す断面図である。
【図9】図6〜図8に示した各キャパシタ素子の分極ヒ
ステリシス特性を示す図である。
ステリシス特性を示す図である。
【図10】本発明の第3実施形態の一例によるFET型
強誘電体メモリの構造を示す断面図である。
強誘電体メモリの構造を示す断面図である。
【図11】本発明の第3実施形態のFET型強誘電体メ
モリと比較するための比較例によるFET型強誘電体メ
モリの構造を示す断面図である。
モリと比較するための比較例によるFET型強誘電体メ
モリの構造を示す断面図である。
【図12】本発明の第3実施形態の他の例によるFET
型強誘電体メモリの構造を示す断面図である。
型強誘電体メモリの構造を示す断面図である。
【図13】本発明の第3実施形態の一例によるFET型
強誘電体メモリの特性を示す図である。
強誘電体メモリの特性を示す図である。
【図14】本発明の第3実施形態のFET型強誘電体メ
モリと比較するための比較例によるFET型強誘電体メ
モリの特性を示す図である。
モリと比較するための比較例によるFET型強誘電体メ
モリの特性を示す図である。
【図15】本発明の第3実施形態の他の例によるFET
型強誘電体メモリの特性を示す図である。
型強誘電体メモリの特性を示す図である。
【図16】本発明の第4実施形態によるキャパシタ素子
の構造を示す断面図である。
の構造を示す断面図である。
【図17】本発明の第4実施形態による酸素阻止能力を
評価するためのサンプルの構造を示す断面図である。
評価するためのサンプルの構造を示す断面図である。
【図18】本発明の第4実施形態の効果を説明するため
の特性図である。
の特性図である。
【図19】本発明の第4実施形態のキャパシタ素子と比
較するための比較例によるキャパシタ素子の構造を示す
断面図である。
較するための比較例によるキャパシタ素子の構造を示す
断面図である。
【図20】本発明の第4実施形態による効果を説明する
ための特性図である。
ための特性図である。
【図21】本発明の第4実施形態のキャパシタ素子と比
較するための比較例によるキャパシタ素子の構造を示す
断面図である。
較するための比較例によるキャパシタ素子の構造を示す
断面図である。
【図22】本発明の第4実施形態の効果を説明するため
の特性図である。
の特性図である。
【図23】従来の一例による強誘電体メモリの構造を示
す断面図である。
す断面図である。
【図24】従来の他の例による強誘電体メモリの構造を
示す断面図である。
示す断面図である。
10、20、40、70 Si基板 11 ドープド・ポリSi膜 12 IrSi膜 13、25、28、50、53 IrSiN膜 14、16、26、29、51、54 Ir膜 15、27、52 SBT膜(強誘電体膜) 21 WSi膜 22、47、56、72、79 層間絶縁膜 23、48、57、59、60、73、80、81 コ
ンタクトホール 24、49、74 プラグ 30、55、90 キャパシタ 31 ホール 41 フィールド絶縁膜 42 MOSトランジスタ 43 ウェル領域 44 ソース領域 45 ドレイン領域 46 ゲート電極 58 導電物 61 ソース電極 62 ドレイン電極 71 n型ドーピング層 75 Pt−Si−Nバリア膜 76 Pt膜 77 SBT膜(強誘電体膜) 78 Pt膜 82、83 電極
ンタクトホール 24、49、74 プラグ 30、55、90 キャパシタ 31 ホール 41 フィールド絶縁膜 42 MOSトランジスタ 43 ウェル領域 44 ソース領域 45 ドレイン領域 46 ゲート電極 58 導電物 61 ソース電極 62 ドレイン電極 71 n型ドーピング層 75 Pt−Si−Nバリア膜 76 Pt膜 77 SBT膜(強誘電体膜) 78 Pt膜 82、83 電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F001 AA17 AD12 AF05 AG30 5F083 FR01 FR05 GA21 GA25 JA14 JA15 JA17 JA35 JA36 JA38 JA39 JA40 JA43 JA45 JA53 MA06 MA18 MA19 PR33
Claims (12)
- 【請求項1】 酸化物系誘電体膜を含む絶縁膜と、 少なくとも金属およびシリコンを含有する第1導電膜を
含む電極とを備え、 前記金属は、Ir、Pt、Ru、Re、Ni、Coおよ
びMoからなるグループより選択される少なくとも1つ
を含む、誘電体素子。 - 【請求項2】 前記第1導電膜は、さらに窒素を含有す
る、請求項1に記載の誘電体素子。 - 【請求項3】 前記第1導電膜を構成する金属は、Ir
である、請求項1または2に記載の誘電体素子。 - 【請求項4】 前記第1導電膜は、Irとシリコンとを
含有する導電膜と、Irとシリコンと窒素とを含有する
導電膜との積層構造からなる、請求項3に記載の誘電体
素子。 - 【請求項5】 前記Irとシリコンと窒素とを含有する
導電膜は、前記酸化物系誘電体膜側に配置されている、
請求項4に記載の誘電体素子。 - 【請求項6】 前記第1導電膜は、導電物と前記絶縁膜
との間に配置されている、請求項4または5に記載の誘
電体素子。 - 【請求項7】 前記導電物は、酸化されると絶縁物化す
るものであり、 前記導電物上に、前記第1導電膜および前記絶縁膜が順
に形成されている、請求項6に記載の誘電体素子。 - 【請求項8】 前記導電物は、ポリシリコンプラグおよ
びタングステンプラグのいずれかを含む、請求項7に記
載の誘電体素子。 - 【請求項9】 前記第1導電膜と前記絶縁膜との間に配
置された導電性結晶膜をさらに備える、請求項1または
2に記載の誘電体素子。 - 【請求項10】 前記導電性結晶膜は、Pt、Ir、R
uおよびReからなるグループより選択される少なくと
も1つの金属を含む金属膜である、請求項9に記載の誘
電体素子。 - 【請求項11】 前記第1導電膜は、Ptとシリコンと
窒素とを含有し、 前記導電性結晶膜は、Ptからなる金属膜である、請求
項10に記載の誘電体素子。 - 【請求項12】 前記導電性結晶膜は、Pt、Ir、R
uおよびReからなるグループより選択される少なくと
も1つの金属を含む金属酸化膜である、請求項9に記載
の誘電体素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000284892A JP2001210795A (ja) | 1999-11-17 | 2000-09-20 | 誘電体素子 |
US09/711,512 US6720096B1 (en) | 1999-11-17 | 2000-11-14 | Dielectric element |
EP00310089A EP1102329A3 (en) | 1999-11-17 | 2000-11-14 | Dielectric element |
KR1020000067936A KR100744280B1 (ko) | 1999-11-17 | 2000-11-16 | 유전체 소자 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32654499 | 1999-11-17 | ||
JP11-326544 | 1999-11-17 | ||
JP2000284892A JP2001210795A (ja) | 1999-11-17 | 2000-09-20 | 誘電体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001210795A true JP2001210795A (ja) | 2001-08-03 |
Family
ID=26572214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000284892A Pending JP2001210795A (ja) | 1999-11-17 | 2000-09-20 | 誘電体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001210795A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977402B2 (en) | 2003-03-25 | 2005-12-20 | Sanyo Electric Co., Ltd. | Memory device having storage part and thin-film part |
US7251153B2 (en) | 2004-01-14 | 2007-07-31 | Sanyo Electric Co., Ltd. | Memory |
US7262985B2 (en) | 2004-09-24 | 2007-08-28 | Sanyo Electric Co., Ltd. | Memory |
US7420833B2 (en) | 2003-09-30 | 2008-09-02 | Sanyo Electric Co., Ltd. | Memory |
US7460425B2 (en) | 2006-01-23 | 2008-12-02 | Sanyo Electric Co., Ltd. | Memory having count detection circuitry for detecting access frequency |
US7652908B2 (en) | 2004-06-23 | 2010-01-26 | Hideaki Miyamoto | Ferroelectric memory having a refresh control circuit capable of recovering residual polarization of unselected memory cells |
US9941342B2 (en) | 2012-09-19 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
-
2000
- 2000-09-20 JP JP2000284892A patent/JP2001210795A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977402B2 (en) | 2003-03-25 | 2005-12-20 | Sanyo Electric Co., Ltd. | Memory device having storage part and thin-film part |
US7297559B2 (en) | 2003-03-25 | 2007-11-20 | Sanyo Electric Co., Ltd. | Method of fabricating memory and memory |
CN100370596C (zh) * | 2003-03-25 | 2008-02-20 | 三洋电机株式会社 | 存储器的制造方法和存储器 |
US7420833B2 (en) | 2003-09-30 | 2008-09-02 | Sanyo Electric Co., Ltd. | Memory |
US7251153B2 (en) | 2004-01-14 | 2007-07-31 | Sanyo Electric Co., Ltd. | Memory |
US7652908B2 (en) | 2004-06-23 | 2010-01-26 | Hideaki Miyamoto | Ferroelectric memory having a refresh control circuit capable of recovering residual polarization of unselected memory cells |
US7262985B2 (en) | 2004-09-24 | 2007-08-28 | Sanyo Electric Co., Ltd. | Memory |
US7460425B2 (en) | 2006-01-23 | 2008-12-02 | Sanyo Electric Co., Ltd. | Memory having count detection circuitry for detecting access frequency |
US9941342B2 (en) | 2012-09-19 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046469A (en) | Semiconductor storage device having a capacitor and a MOS transistor | |
JP4428500B2 (ja) | 容量素子及びその製造方法 | |
JP3542704B2 (ja) | 半導体メモリ素子 | |
US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
US20030062558A1 (en) | Memory cell capacitor structure and method of formation | |
US5721700A (en) | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted | |
US6888189B2 (en) | Dielectric element including oxide-based dielectric film and method of fabricating the same | |
US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
KR100815657B1 (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
JP2003068993A (ja) | 半導体装置およびその製造方法 | |
KR20050076895A (ko) | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 | |
JP2001210795A (ja) | 誘電体素子 | |
US6645807B2 (en) | Method for manufacturing semiconductor device | |
US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
US6720096B1 (en) | Dielectric element | |
JPH0982915A (ja) | 半導体装置の製造方法 | |
JP2002231903A (ja) | 誘電体素子およびその製造方法 | |
JP2002289810A (ja) | 半導体装置およびその製造方法 | |
JP2005026345A (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
KR100442709B1 (ko) | 이종 질화물의 이중 방지막을 갖는 커패시터 및 그의 전극형성 방법 | |
JP2005353829A (ja) | 半導体装置及びその製造方法 | |
JP3505497B2 (ja) | 誘電体素子 | |
KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040402 |