JP2000031327A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000031327A JP2000031327A JP10198534A JP19853498A JP2000031327A JP 2000031327 A JP2000031327 A JP 2000031327A JP 10198534 A JP10198534 A JP 10198534A JP 19853498 A JP19853498 A JP 19853498A JP 2000031327 A JP2000031327 A JP 2000031327A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- insulating substrate
- adhesive layer
- flexible insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/8547—Zirconium (Zr) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
る。 【解決手段】 本発明は、絶縁基板の一方の面に二次元
的に複数の導体バンプを備えたいわゆるBGA型の半導
体装置において、上記絶縁基板3に半導体チップ2を固
定するための接着層8を含む。本発明において、上記接
着層8は、その外周縁が上記半導体チップ2の外周縁の
外側に延びている。本発明に係る半導体装置を外部基板
に実装した場合、半導体チップ2と外部基板との線膨張
係数差に起因して半導体チップの外縁からその直下に位
置する導体バンプの接合部に伝播する応力波は、上記半
導体チップ2よりも外側に延びた接着層8によって緩和
され、該接合部におけるせん断力が低減される。
Description
イプの半導体装置に関し、特に実装信頼性を改善するに
適した半導体装置のパッケージ構造に関するものであ
る。
ジの一面側に、外部接続端子としての半田バンプと呼ば
れる複数の球状の半田を二次元的に配置してなる表面実
装型のパッケージ構造を有する半導体装置である。接続
端子を二次元的に配置できることから高密度実装に適し
たパッケージとして知られている。特に、近年注目を浴
びているCSP(Chip Size Package)、すなわちパッケ
ージサイズをチップサイズと同等あるいは僅かに大きい
程度に高密度化した半導体装置を実現する上で、BGA
は極めて重要な位置付けを有している。
ポリイミド樹脂等からなる可撓性絶縁基板を用い、この
一面側に半田バンプを二次元的に配置して構成されるも
のがある。この種の半導体装置において、半導体チップ
は、非導電性エポキシ樹脂等のダイアタッチ材と呼ばれ
る接着剤を介して、可撓性絶縁基板上に固定される。製
造の工程においては、可撓性絶縁基板上にダイアタッチ
材を適量滴下し、その上から半導体チップを基板に対し
て圧接して、チップ下面にダイアタッチ材を行き渡らせ
る。加熱してダイアタッチ材をキュアさせた後、必要な
配線を施して半導体チップは樹脂封止される。このよう
なBGAタイプの半導体装置は、マウンタにより外部基
板(プリント配線基板)上に搭載後、一括リフローにより
半田バンプを溶融して実装される。
いては、実装信頼性を高めることが極めて重要である。
特に、BGAパッケージは、従来のQFP(Quad Flat P
ackage)に比べ、一般に、以下に述べるような実装時の
信頼性が低いことが指摘されている。上記BGA型の半
導体装置に対する温度サイクル試験において、可撓性絶
縁基板と半田バンプの接合部、特にチップ外縁の直下に
位置する半田バンプの接合部にクラックが発生し、オー
プン不良となることがある。主たる原因は、半導体チッ
プの線膨張係数と外部基板のそれとの差からせん断応力
が発生し、上記接合部に集中するためである。すなわ
ち、チップと外部基板との間にあるダイアタッチ材及び
可撓性絶縁基板の弾性率は、チップと外部基板のそれに
比して極めて低く、その結果、上記線膨張係数の差に起
因するせん断応力は、半田接合部に集中する。熱による
半導体チップの収縮の影響はその外縁部で最大となるの
で、この直下に位置する半田バンプの接合部におけるせ
ん断応力が最大となり、該部分の応力低下がパッケージ
の実装信頼性に大きく影響する。
と、半導体チップ外縁の直下に位置する半田バンプとの
接合部における応力集中を緩和し、接合部のクラック等
によって起こるオープン(断線)不良を回避して、BGA
パッケージの実装信頼性を向上することにある。
の基本的な形態に変更を加えること無く、また製造工程
を著しく変更したり、製造コストを引き上げること無
く、パッケージの実装信頼性を改善することにある。
は、半導体チップと、第1の面と第2の面とを有し、少
なくとも該何れかの面に導体パターンを備えた可撓性絶
縁基板と、上記可撓性絶縁基板の第1の面に二次元的に
配置され、上記導体パターンを外部基板へ電気的に接続
する複数の導体バンプと、上記可撓性絶縁基板の第2の
面に上記半導体チップを固定するために、上記可撓性絶
縁基板と上記半導体チップとの間に設けられる接着層を
含む。本発明において、上記接着層は、その外周縁が上
記半導体チップの外周縁の外側に延びている。本発明に
係る半導体装置を外部基板に実装した場合、半導体チッ
プと外部基板との線膨張係数差に起因して半導体チップ
の外縁からその直下に位置する導体バンプの接合部に伝
播する応力波は、上記半導体チップよりも外側に延びた
接着層によって緩和され、該接合部におけるせん断力が
低減される。
ップの外縁の外側に位置する全ての導体バンプへの影響
を緩和するために、上記接着層が上記可撓性絶縁基板に
おける上記導体バンプの配置された範囲を超えて延びて
いる構成とすることが好ましい。
100μm以上であることが好ましい。
半導体装置が実装される外部基板の線膨張係数と略等し
い線膨張係数を有するものであることが好ましい。
置が実装される外部基板の線膨張係数と略等しい線膨張
係数を有する中間部材の両面に、接着剤を備えてなるも
のであることが好ましい。
は、10kg/mm2以上であることが好ましい。
は、半導体チップを形成する工程と、第1の面と第2の
面とを有し、少なくとも該何れかの面に導体パターンを
備えると共に、該第1の面に導体バンプを固定するよう
にされた可撓性絶縁基板を形成する工程と、上記可撓性
絶縁基板の第2の面に、上記半導体チップの平面的サイ
ズよりも大きい平面的サイズを有する両面に接着剤を塗
布した樹脂製フィルム材を貼り付ける工程と、上記樹脂
製フィルム材上に上記半導体チップを載置し、上記樹脂
製フィルム材と上記半導体チップとを接着する工程と、
上記半導体チップを、上記可撓性絶縁基板上の導体パタ
ーンに電気的に接続する工程と、上記半導体チップを封
止する工程と、上記導体バンプを、上記可撓性絶縁基板
の第1の面に、上記導体パターンとの電気的接続が達成
されるように固定する工程とを含んで構成されている。
沿って説明する。図1及び図2に、本発明を適用したC
SP型パッケージの半導体装置を示す。図1は、半導体
装置1の一部を切り欠いて示す外観斜視図であり、図2
はその断面図である。これら図において半導体装置1
は、以下における説明のためデフォルメして示されてお
り、実際の寸法、形状とは異なることに留意すべきであ
る。
面的に一回り大きい絶縁基板3を有する。一つの実施例
において絶縁基板3は、12mm角、厚さ75μmの直鎖非熱
可塑性ポリイミド製のフィルム片である。絶縁基板3の
表面には、半導体チップ2と外部接続端子である半田バ
ンプ7とを電気的に接続するための多数の銅パターン4
が形成されている。銅パターン4は、絶縁基板3の表面
に接着層によって銅箔を貼り付け、不要部分をエッチン
グにより除去することによって形成したものである。も
っとも、スパッタリングにより、絶縁基板3上に銅パタ
ーン4を形成してもよい。各銅パターン4の一端は、絶
縁基板3に形成されたビアホール3a上に位置し、該ビ
アホール3aを介して半田バンプ7と接続される。本明
細書では、以下、この領域を、バンプ接続ランド4aと
呼ぶ。各銅パターンのバンプ接続ランド4aは、上記ビ
アホール3aの位置に対応して、絶縁基板3に2次元的
に配列されている。
外側に向かって伸びており、その端部まで至っている。
銅パターン4の該端部から内側に、パターンの線幅より
も幅広の領域4bが形成されている。半導体チップ2の
回路形成面側に形成した電極パッド2aから伸びる導体
ワイヤ5の一端が、この幅広の領域に接続される。以
下、この領域をワイヤ接続ランド4bという。実施例に
おいて、銅パターン4の線幅は約0.035mmであり、バン
プ接続ランド4aの幅は約0.47mm、ワイヤ接続ランド4
bの幅は約0.1mmである。また、隣り合うバンプ接続ラ
ンド4a間のピッチは、約0.8mmである。
成した絶縁基板3の表面には、その全域に渡って、エポ
キシ系樹脂からなる半田レジスト6が塗布される。導体
ワイヤ5のボンディングのために、銅パターンのワイヤ
接続ランド4b上の半田レジストが除去される。
置される接着層、すなわちダイアタッチテープ8によっ
て、絶縁基板3上に接着される。そして、導体ワイヤ5
のボンディングの後の工程で行われる、モールド樹脂9
のトランスファーモールド法による成形によって封止さ
れている。ダイアタッチテープ8は、あらかじめテープ
状で供給されるエポキシ系、ポリイミド系あるいはポリ
アミドイミド系等の樹脂からなるダイアタッチシートを
金型で打ち抜いたものを使用することができる。また、
熱可塑性ポリイミド樹脂を用いても良い。ここで、ダイ
アタッチテープ8は、上記バンプ接続ランド4aが配置
された絶縁基板3上の領域を覆う大きさを有している。
すなわち、ダイアタッチテープ8の周縁は、半導体チッ
プ2の周縁を超えて延びている。
タッチテープ8の領域は、半導体装置1を例えば、ガラ
ス布エポキシ樹脂基板であるFR−4等の外部基板に実
装した場合の熱応力に対する実装信頼性を向上させるた
めに機能する。すなわち、外部基板と半導体チップ1と
の間の線膨張係数差により、半導体チップ1から外部基
板に向けて応力波が発生する。熱応力による収縮の影響
を最も受けるのは半導体チップ1の外周縁であり、この
部分からの応力波が最大のものとなる。上記半導体チッ
プ1の外側に延びたダイアタッチテープ8の領域は、外
側2列の半田バンプ7a、7bと最大の応力波の発生源
となる半導体チップ1の周縁間に位置し、上記線膨張係
数差により生じる半田バンプ7a、7bへの上記応力波
エネルギの一部を吸収する。その結果、半田バンプ7
a、7b側に伝達される応力波によるせん断エネルギが
低減される。
ップ2を固定するために通常必要な厚さ(15〜30μm)を
超える十分な厚さを有している。一つの実施例ではダイ
アタッチテープ8の厚さは125μmである。十分な厚みの
ダイアタッチテープ8は、上記半田バンプ7a、7bに
対する応力波の影響を更に低減する働きがある。
て、外部基板の線膨張係数と略等しい線膨張係数を有す
る中間部材の両面に接着剤を備えてなる3層構造のもの
を用いても良い。この中間部材として、金、銅、銀、ア
ルミニウム、鉄、ニッケル等の金属及びそれらの合金や
それらを貼り合わせたものを採用することができる。ま
た、フェノール樹脂、ポリエステル樹脂、エポキシ樹
脂、ガラスエポキシ樹脂、ポリイミド樹脂、ポリスルホ
ン樹脂、ポリエーテルスルホン樹脂、ポリフェニレンス
ルフィド樹脂、ポリエチレンナフタレート樹脂などの有
機系樹脂を主体とする絶縁基材を採用することができ
る。中間部材を金属とした場合、ダイアタッチテープ8
の線膨張係数は約3〜30ppm/℃となり、弾性率は1000〜2
0000kg/mm2となる。中間部材を有機材料とした場合、線
膨張係数は約10〜100ppm/℃となり、弾性率は200〜2000
kg/mm2となる。また、上記接着剤としては、Bステージ
のエポキシ系樹脂、熱可塑性ポリイミド等を用いること
ができる。
張係数が外部基板のそれと略等しいことに加え、さらに
10kg/mm2以上の高弾性のものであることが好ましい。ダ
イアタッチテープの弾性率が高いと、温度サイクル試験
において発生する歪み応力は半導体チップ裏面とダイア
タッチテープの界面に分散し、半田バンプの接合部に対
する応力集中が緩和される。又、ダイアタッチテープの
弾性率が10kg/mm2以下になるとワイヤボンドを行うのが
困難になる。
により、半導体チップ2及び絶縁基板3に対する上記ダ
イアタッチテープ8の平面的サイズが明瞭に示されてい
る。銅パターン4のバンプ接続ランド4aは、2次元的
に配列され、ダイアタッチテープ8は、この全てのバン
プ接続ランド4aを覆うように配置されている。図中、
斜線領域Aは、半導体チップ2の実装位置を示してい
る。半導体チップ2の周縁が、外側から2列目のバンプ
接続ランド4aの途中までであるのに対して、ダイアタ
ッチテープ8の周縁は、これを超えて更に外側に延びて
いる点に留意すべきである。
体装置(以下、実施例)と、同図(B)に示す従来構造の半
導体装置(以下、従来例)の温度サイクル試験における不
良率を測定した。測定条件を以下に示す。
20分/温度保持9分、昇温・冷却1分) パッケージサイズ:12×12mm チップサイズ:8.5×8.5mm 半田バンプ:63/37共晶半田(0.5mm径)を0.8mmピッチで1
44個配置 ダイアタッチテープ:外形10×10mm 外部基板材料:ガラス布エポキシ樹脂(FR−4)、厚さ
0.8mm
に至るまでの温度サイクル数をシミュレーションした。
測定は、半田バンプから半導体チップ裏面までの距離、
すなわちダイアタッチテープと絶縁基板の合計厚さ(表
中では、チップ−バンプ間距離)の異なるもの2種につ
いて行った。その結果を表1に示す。
何れの場合も、実施例の方が不良率に至るまでの温度サ
イクル数が高い、すなわちパッケージの実装信頼性が高
いという結論が得られた。
明した。本発明の適用範囲が、上記実施形態において示
した事項に限定されないことは明らかである。従来、ダ
イアタッチ材は、単に絶縁基板に対し半導体チップを固
定するものとしか考えられていなかった。本発明は、ダ
イアタッチ材をその本来の目的からは不必要とされる領
域、すなわち半導体チップの外周縁の外側まで延ばすこ
とによって、半田バンプの接合部における応力集中を緩
和する点に特徴を有する。したがって本発明は、上記実
施形態において示したパッケージの形状、導体リードの
パターン、半田バンプの数や配列、これらに使用される
材料などによって限定されることはない。
は、熱応力により半導体チップの直下に配置された半田
バンプが、最もオープン不良となる可能性が高い。従っ
て、ダイアタッチテープは、該直下に配置された半田バ
ンプの領域を超えて配置されるものであっても良く、実
施形態で示したように全ての半田バンプの領域を覆うも
のでなくても良い。また、上記実施形態においては銅パ
ターンを絶縁基板のチップ搭載面側に形成したものを示
したが、その反対面側、すなわち図における絶縁基板の
下面側に銅パターンを備えた半導体装置においても本発
明を適用することができる。
ける半田バンプの接合部、特に最もオープン不良の可能
性の高い半導体チップの外側に位置する半田バンプの接
合部への応力集中が緩和され、実装不良率が低下し、B
GAパッケージの実装信頼性が向上する。
的な形態に変更を加えること無く、また製造工程を著し
く変更したり、製造コストを引き上げること無く、パッ
ケージの実装信頼性を改善するができる。
装置の一部を破断して示す斜視図である。
図である。
る半導体装置と従来構造の半導体装置の概略断面図であ
る。
Claims (10)
- 【請求項1】 半導体チップと、 第1の面と第2の面とを有し、少なくとも該何れかの面
に導体パターンを備えた可撓性絶縁基板と、 上記可撓性絶縁基板の第1の面に二次元的に配置され、
上記導体パターンを外部基板へ電気的に接続する複数の
導体バンプと、 上記可撓性絶縁基板の第2の面に上記半導体チップを固
定するために、上記可撓性絶縁基板と上記半導体チップ
との間に設けられる接着層であって、その外周縁が上記
半導体チップの外周縁の外側に延びているものと、を備
えた半導体装置。 - 【請求項2】 上記接着層が上記可撓性絶縁基板におけ
る上記導体バンプの配置された範囲を超えて延びている
請求項1記載の半導体装置。 - 【請求項3】 上記接着層の厚さが100μm以上のもので
ある請求項1又は2記載の半導体装置。 - 【請求項4】 上記接着層は、上記半導体装置が実装さ
れる外部基板の線膨張係数と略等しい線膨張係数を有す
るものである請求項1、2又は3記載の半導体装置。 - 【請求項5】 上記接着層は、上記半導体装置が実装さ
れる外部基板の線膨張係数と略等しい線膨張係数を有す
る中間部材の両面に、接着剤を備えてなるものである請
求項4記載の半導体装置。 - 【請求項6】 上記接着層の弾性率が、10kg/mm2以上で
ある請求項1、2又は3記載の半導体装置。 - 【請求項7】 上記可撓性絶縁基板は、上記第2の面に
上記導体パターンを備えると共に、上記導体バンプの対
応位置にビアホールを備え、該ビアホールを介して上記
導体パターンと上記導体バンプとが接続されるものであ
る請求項1又は2記載の半導体装置。 - 【請求項8】 上記導体パターンの一部は、上記接着層
の外周縁よりも外側に延びており、導体ワイヤを介して
上記導体パターンの一部と上記半導体チップとが電気的
に接続されるものである請求項7記載の半導体装置。 - 【請求項9】 上記可撓性絶縁基板の第2の面上に、上
記半導体チップ、上記接着層、上記導体パターン及び上
記導体ワイヤを封止する封止材を備えた請求項8記載の
半導体装置。 - 【請求項10】 半導体チップを形成する工程と、 第1の面と第2の面とを有し、少なくとも該何れかの面
に導体パターンを備えると共に、該第1の面に導体バン
プを固定するようにされた可撓性絶縁基板を形成する工
程と、 上記可撓性絶縁基板の第2の面に、上記半導体チップの
平面的サイズよりも大きい平面的サイズを有する両面に
接着剤を塗布した樹脂製フィルム材を貼り付ける工程
と、 上記樹脂製フィルム材上に上記半導体チップを載置し、
上記樹脂製フィルム材と上記半導体チップとを接着する
工程と、 上記半導体チップを、上記可撓性絶縁基板上の導体パタ
ーンに電気的に接続する工程と、 上記半導体チップを封止する工程と、 上記導体バンプを、上記可撓性絶縁基板の第1の面に、
上記導体パターンとの電気的接続が達成されるように固
定する工程と、を含む半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19853498A JP3844032B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置及びその製造方法 |
US09/352,109 US6232661B1 (en) | 1998-07-14 | 1999-07-14 | Semiconductor device in BGA package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19853498A JP3844032B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031327A true JP2000031327A (ja) | 2000-01-28 |
JP3844032B2 JP3844032B2 (ja) | 2006-11-08 |
Family
ID=16392760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19853498A Expired - Fee Related JP3844032B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6232661B1 (ja) |
JP (1) | JP3844032B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
US6716674B2 (en) | 2000-09-11 | 2004-04-06 | Texas Instruments Incorporated | Method of forming a semiconductor package |
JP2005079590A (ja) * | 2003-08-29 | 2005-03-24 | Texas Instruments Inc | 半導体素子用パッケージおよびその製造方法 |
JP2010124001A (ja) * | 2010-03-08 | 2010-06-03 | Rohm Co Ltd | 半導体装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
TW412851B (en) * | 1999-05-31 | 2000-11-21 | Siliconware Precision Industries Co Ltd | Method for manufacturing BGA package having encapsulation for encapsulating a die |
US6979894B1 (en) | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
US6664615B1 (en) * | 2001-11-20 | 2003-12-16 | National Semiconductor Corporation | Method and apparatus for lead-frame based grid array IC packaging |
US6818155B2 (en) * | 2002-01-02 | 2004-11-16 | Intel Corporation | Attaching components to a printed circuit card |
US6573595B1 (en) * | 2002-04-24 | 2003-06-03 | Scientek Corp. | Ball grid array semiconductor package with resin coated metal core |
CN100403518C (zh) * | 2002-08-06 | 2008-07-16 | 松下电器产业株式会社 | 半导体装置及其制造方法、生成该装置图案的装置和方法 |
WO2005036633A1 (ja) * | 2003-10-07 | 2005-04-21 | Nagase & Co., Ltd. | 電子部材の製造方法、及び、接着材付icチップ |
US20050230821A1 (en) | 2004-04-15 | 2005-10-20 | Kheng Lee T | Semiconductor packages, and methods of forming semiconductor packages |
TWI360207B (en) * | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
US20100289132A1 (en) * | 2009-05-13 | 2010-11-18 | Shih-Fu Huang | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package |
US8288869B2 (en) * | 2009-05-13 | 2012-10-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with substrate having single metal layer and manufacturing methods thereof |
TW201041105A (en) * | 2009-05-13 | 2010-11-16 | Advanced Semiconductor Eng | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package |
US8367473B2 (en) * | 2009-05-13 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof |
TWI425603B (zh) * | 2009-09-08 | 2014-02-01 | Advanced Semiconductor Eng | 晶片封裝體 |
US8786062B2 (en) * | 2009-10-14 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and process for fabricating same |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US11137241B2 (en) * | 2019-03-27 | 2021-10-05 | Vishay Advanced Technologies, Ltd. | Three dimensional strain gage |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3685585B2 (ja) * | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
US6040630A (en) * | 1998-04-13 | 2000-03-21 | Harris Corporation | Integrated circuit package for flip chip with alignment preform feature and method of forming same |
-
1998
- 1998-07-14 JP JP19853498A patent/JP3844032B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-14 US US09/352,109 patent/US6232661B1/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
US6716674B2 (en) | 2000-09-11 | 2004-04-06 | Texas Instruments Incorporated | Method of forming a semiconductor package |
US6774496B2 (en) | 2000-09-11 | 2004-08-10 | Texas Instruments Incorporated | Semiconductor package with a thermoset bond |
JP2005079590A (ja) * | 2003-08-29 | 2005-03-24 | Texas Instruments Inc | 半導体素子用パッケージおよびその製造方法 |
KR101096330B1 (ko) * | 2003-08-29 | 2011-12-20 | 텍사스 인스트루먼츠 인코포레이티드 | 반도체 장치용 패키지 |
JP2010124001A (ja) * | 2010-03-08 | 2010-06-03 | Rohm Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6232661B1 (en) | 2001-05-15 |
JP3844032B2 (ja) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3844032B2 (ja) | 半導体装置及びその製造方法 | |
US7876572B2 (en) | Wiring board and semiconductor apparatus | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
US6816385B1 (en) | Compliant laminate connector | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
GB2286084A (en) | Electronic package with thermally conductive support | |
JPH0888245A (ja) | 半導体装置 | |
TWI400013B (zh) | 具可撓性引線之表面安裝晶片電阻及其製法 | |
US8436456B2 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
US6465876B1 (en) | Semiconductor device and lead frame therefor | |
JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
US7479704B2 (en) | Substrate improving immobilization of ball pads for BGA packages | |
JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
JP4737995B2 (ja) | 半導体装置 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP2002289735A (ja) | 半導体装置 | |
US6462282B1 (en) | Circuit board for mounting bare chip | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP3030605B2 (ja) | 半導体装置 | |
JP3061728B2 (ja) | 半導体パッケージ | |
JP2003017624A (ja) | 半導体装置 | |
JP2001015630A (ja) | Bga型半導体パッケージ及びその製造方法 | |
JPH0697344A (ja) | 電子部品搭載用基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |