JP3844032B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3844032B2
JP3844032B2 JP19853498A JP19853498A JP3844032B2 JP 3844032 B2 JP3844032 B2 JP 3844032B2 JP 19853498 A JP19853498 A JP 19853498A JP 19853498 A JP19853498 A JP 19853498A JP 3844032 B2 JP3844032 B2 JP 3844032B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating substrate
flexible insulating
conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19853498A
Other languages
English (en)
Other versions
JP2000031327A (ja
Inventor
正純 雨海
則人 梅原
聖 矢島
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP19853498A priority Critical patent/JP3844032B2/ja
Priority to US09/352,109 priority patent/US6232661B1/en
Publication of JP2000031327A publication Critical patent/JP2000031327A/ja
Application granted granted Critical
Publication of JP3844032B2 publication Critical patent/JP3844032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、いわゆるＢＧＡタイプの半導体装置に関し、特に実装信頼性を改善するに適した半導体装置のパッケージ構造に関するものである。
【０００２】
【従来の技術】
ＢＧＡ(Ball Grid Array)は、パッケージの一面側に、外部接続端子としての半田バンプと呼ばれる複数の球状の半田を二次元的に配置してなる表面実装型のパッケージ構造を有する半導体装置である。接続端子を二次元的に配置できることから高密度実装に適したパッケージとして知られている。特に、近年注目を浴びているＣＳＰ(Chip Size Package)、すなわちパッケージサイズをチップサイズと同等あるいは僅かに大きい程度に高密度化した半導体装置を実現する上で、ＢＧＡは極めて重要な位置付けを有している。
【０００３】
ＢＧＡの中には、パッケージの基板としてポリイミド樹脂等からなる可撓性絶縁基板を用い、この一面側に半田バンプを二次元的に配置して構成されるものがある。この種の半導体装置において、半導体チップは、非導電性エポキシ樹脂等のダイアタッチ材と呼ばれる接着剤を介して、可撓性絶縁基板上に固定される。製造の工程においては、可撓性絶縁基板上にダイアタッチ材を適量滴下し、その上から半導体チップを基板に対して圧接して、チップ下面にダイアタッチ材を行き渡らせる。加熱してダイアタッチ材をキュアさせた後、必要な配線を施して半導体チップは樹脂封止される。このようなＢＧＡタイプの半導体装置は、マウンタにより外部基板(プリント配線基板)上に搭載後、一括リフローにより半田バンプを溶融して実装される。
【０００４】
【発明が解決しようとする課題】
半導体装置の実装においては、実装信頼性を高めることが極めて重要である。特に、ＢＧＡパッケージは、従来のＱＦＰ(Quad Flat Package)に比べ、一般に、以下に述べるような実装時の信頼性が低いことが指摘されている。上記ＢＧＡ型の半導体装置に対する温度サイクル試験において、可撓性絶縁基板と半田バンプの接合部、特にチップ外縁の直下に位置する半田バンプの接合部にクラックが発生し、オープン不良となることがある。主たる原因は、半導体チップの線膨張係数と外部基板のそれとの差からせん断応力が発生し、上記接合部に集中するためである。すなわち、チップと外部基板との間にあるダイアタッチ材及び可撓性絶縁基板の弾性率は、チップと外部基板のそれに比して極めて低く、その結果、上記線膨張係数の差に起因するせん断応力は、半田接合部に集中する。熱による半導体チップの収縮の影響はその外縁部で最大となるので、この直下に位置する半田バンプの接合部におけるせん断応力が最大となり、該部分の応力低下がパッケージの実装信頼性に大きく影響する。
【０００５】
従って本発明の目的は、可撓性絶縁基板と、半導体チップ外縁の直下に位置する半田バンプとの接合部における応力集中を緩和し、接合部のクラック等によって起こるオープン(断線)不良を回避して、ＢＧＡパッケージの実装信頼性を向上することにある。
【０００６】
また本発明の別の目的は、上記パッケージの基本的な形態に変更を加えること無く、また製造工程を著しく変更したり、製造コストを引き上げること無く、パッケージの実装信頼性を改善することにある。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体チップと、第１の面と第２の面とを有し、少なくとも該何れかの面に導体パターンを備えた可撓性絶縁基板と、上記可撓性絶縁基板の第１の面に二次元的に配置され、上記導体パターンを外部基板へ電気的に接続する複数の導体バンプと、上記可撓性絶縁基板の第２の面に上記半導体チップを固定するために、上記可撓性絶縁基板と上記半導体チップとの間に設けられる接着層を含む。本発明において、上記接着層は、その外周縁が上記半導体チップの外周縁の外側に延びている。本発明に係る半導体装置を外部基板に実装した場合、半導体チップと外部基板との線膨張係数差に起因して半導体チップの外縁からその直下に位置する導体バンプの接合部に伝播する応力波は、上記半導体チップよりも外側に延びた接着層によって緩和され、該接合部におけるせん断力が低減される。
【０００８】
本発明はまた、上記応力波による半導体チップの外縁の外側に位置する全ての導体バンプへの影響を緩和するために、上記接着層が上記可撓性絶縁基板における上記導体バンプの配置された範囲を超えて延びている構成とすることが好ましい。
【０００９】
また、本発明において上記接着層の厚さは100μm以上であることが好ましい。
【００１０】
また、本発明において上記接着層は、上記半導体装置が実装される外部基板の線膨張係数と略等しい線膨張係数を有するものであることが好ましい。
【００１１】
この場合に、上記接着層は、上記半導体装置が実装される外部基板の線膨張係数と略等しい線膨張係数を有する中間部材の両面に、接着剤を備えてなるものであることが好ましい。
【００１２】
また、本発明において上記接着層の弾性率は、10kg/mm2以上であることが好ましい。
【００１３】
更に、本発明に係る半導体装置の製造方法は、半導体チップを形成する工程と、第１の面と第２の面とを有し、少なくとも該何れかの面に導体パターンを備えると共に、該第１の面に導体バンプを固定するようにされた可撓性絶縁基板を形成する工程と、上記可撓性絶縁基板の第２の面に、上記半導体チップの平面的サイズよりも大きい平面的サイズを有する両面に接着剤を塗布した樹脂製フィルム材を貼り付ける工程と、上記樹脂製フィルム材上に上記半導体チップを載置し、上記樹脂製フィルム材と上記半導体チップとを接着する工程と、上記半導体チップを、上記可撓性絶縁基板上の導体パターンに電気的に接続する工程と、上記半導体チップを封止する工程と、上記導体バンプを、上記可撓性絶縁基板の第１の面に、上記導体パターンとの電気的接続が達成されるように固定する工程とを含んで構成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。図１及び図２に、本発明を適用したＣＳＰ型パッケージの半導体装置を示す。図１は、半導体装置１の一部を切り欠いて示す外観斜視図であり、図２はその断面図である。これら図において半導体装置１は、以下における説明のためデフォルメして示されており、実際の寸法、形状とは異なることに留意すべきである。
【００１５】
半導体装置１は、半導体チップ２よりも平面的に一回り大きい絶縁基板３を有する。一つの実施例において絶縁基板３は、12mm角、厚さ75μmの直鎖非熱可塑性ポリイミド製のフィルム片である。絶縁基板３の表面には、半導体チップ２と外部接続端子である半田バンプ７とを電気的に接続するための多数の銅パターン４が形成されている。銅パターン４は、絶縁基板３の表面に接着層によって銅箔を貼り付け、不要部分をエッチングにより除去することによって形成したものである。もっとも、スパッタリングにより、絶縁基板３上に銅パターン４を形成してもよい。各銅パターン４の一端は、絶縁基板３に形成されたビアホール３ａ上に位置し、該ビアホール３ａを介して半田バンプ７と接続される。本明細書では、以下、この領域を、バンプ接続ランド４ａと呼ぶ。各銅パターンのバンプ接続ランド４ａは、上記ビアホール３ａの位置に対応して、絶縁基板３に２次元的に配列されている。
【００１６】
銅パターン４の他端は、上記絶縁基板３の外側に向かって伸びており、その端部まで至っている。銅パターン４の該端部から内側に、パターンの線幅よりも幅広の領域４ｂが形成されている。半導体チップ２の回路形成面側に形成した電極パッド２ａから伸びる導体ワイヤ５の一端が、この幅広の領域に接続される。以下、この領域をワイヤ接続ランド４ｂという。実施例において、銅パターン４の線幅は約0.035mmであり、バンプ接続ランド４ａの幅は約0.47mm、ワイヤ接続ランド４ｂの幅は約0.1mmである。また、隣り合うバンプ接続ランド４ａ間のピッチは、約0.8mmである。
【００１７】
図２に示すように、上記銅パターン４を形成した絶縁基板３の表面には、その全域に渡って、エポキシ系樹脂からなる半田レジスト６が塗布される。導体ワイヤ５のボンディングのために、銅パターンのワイヤ接続ランド４ｂ上の半田レジストが除去される。
【００１８】
半導体チップ２は、半田レジスト６上に配置される接着層、すなわちダイアタッチテープ８によって、絶縁基板３上に接着される。そして、導体ワイヤ５のボンディングの後の工程で行われる、モールド樹脂９のトランスファーモールド法による成形によって封止されている。ダイアタッチテープ８は、あらかじめテープ状で供給されるエポキシ系、ポリイミド系あるいはポリアミドイミド系等の樹脂からなるダイアタッチシートを金型で打ち抜いたものを使用することができる。また、熱可塑性ポリイミド樹脂を用いても良い。ここで、ダイアタッチテープ８は、上記バンプ接続ランド４ａが配置された絶縁基板３上の領域を覆う大きさを有している。すなわち、ダイアタッチテープ８の周縁は、半導体チップ２の周縁を超えて延びている。
【００１９】
この半導体チップ２の外側に延びたダイアタッチテープ８の領域は、半導体装置１を例えば、ガラス布エポキシ樹脂基板であるＦＲ−４等の外部基板に実装した場合の熱応力に対する実装信頼性を向上させるために機能する。すなわち、外部基板と半導体チップ１との間の線膨張係数差により、半導体チップ１から外部基板に向けて応力波が発生する。熱応力による収縮の影響を最も受けるのは半導体チップ１の外周縁であり、この部分からの応力波が最大のものとなる。上記半導体チップ１の外側に延びたダイアタッチテープ８の領域は、外側２列の半田バンプ７ａ、７ｂと最大の応力波の発生源となる半導体チップ１の周縁間に位置し、上記線膨張係数差により生じる半田バンプ７ａ、７ｂへの上記応力波エネルギの一部を吸収する。その結果、半田バンプ７ａ、７ｂ側に伝達される応力波によるせん断エネルギが低減される。
【００２０】
ダイアタッチテープ８は、また、半導体チップ２を固定するために通常必要な厚さ(15〜30μm)を超える十分な厚さを有している。一つの実施例ではダイアタッチテープ８の厚さは125μmである。十分な厚みのダイアタッチテープ８は、上記半田バンプ７ａ、７ｂに対する応力波の影響を更に低減する働きがある。
【００２１】
ここで、上記ダイアタッチテープ８として、外部基板の線膨張係数と略等しい線膨張係数を有する中間部材の両面に接着剤を備えてなる３層構造のものを用いても良い。この中間部材として、金、銅、銀、アルミニウム、鉄、ニッケル等の金属及びそれらの合金やそれらを貼り合わせたものを採用することができる。また、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ガラスエポキシ樹脂、ポリイミド樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリフェニレンスルフィド樹脂、ポリエチレンナフタレート樹脂などの有機系樹脂を主体とする絶縁基材を採用することができる。中間部材を金属とした場合、ダイアタッチテープ８の線膨張係数は約3〜30ppm/℃となり、弾性率は1000〜20000kg/mm2となる。中間部材を有機材料とした場合、線膨張係数は約10〜100ppm/℃となり、弾性率は200〜2000kg/mm2となる。また、上記接着剤としては、Ｂステージのエポキシ系樹脂、熱可塑性ポリイミド等を用いることができる。
【００２２】
なお、ダイアタッチテープ８は、その線膨張係数が外部基板のそれと略等しいことに加え、さらに10kg/mm2以上の高弾性のものであることが好ましい。ダイアタッチテープの弾性率が高いと、温度サイクル試験において発生する歪み応力は半導体チップ裏面とダイアタッチテープの界面に分散し、半田バンプの接合部に対する応力集中が緩和される。又、ダイアタッチテープの弾性率が10kg/mm2以下になるとワイヤボンドを行うのが困難になる。
【００２３】
図３は、絶縁基板３の平面図である。本図により、半導体チップ２及び絶縁基板３に対する上記ダイアタッチテープ８の平面的サイズが明瞭に示されている。銅パターン４のバンプ接続ランド４ａは、２次元的に配列され、ダイアタッチテープ８は、この全てのバンプ接続ランド４ａを覆うように配置されている。図中、斜線領域Ａは、半導体チップ２の実装位置を示している。半導体チップ２の周縁が、外側から２列目のバンプ接続ランド４ａの途中までであるのに対して、ダイアタッチテープ８の周縁は、これを超えて更に外側に延びている点に留意すべきである。
【００２４】
【実施例】
図４(Ａ)に示す本発明の一実施例に係る半導体装置(以下、実施例)と、同図(Ｂ)に示す従来構造の半導体装置(以下、従来例)の温度サイクル試験における不良率を測定した。測定条件を以下に示す。
【００２５】
温度サイクル条件：-40〜125℃(1サイクル20分／温度保持9分、昇温・冷却1分)
パッケージサイズ：12×12mm
チップサイズ：8.5×8.5mm
半田バンプ：63/37共晶半田(0.5mm径)を0.8mmピッチで144個配置
ダイアタッチテープ：外形10×10mm
外部基板材料：ガラス布エポキシ樹脂(ＦＲ−４)、厚さ0.8mm
【００２６】
上記条件において、不良率が１％及び５％に至るまでの温度サイクル数をシミュレーションした。測定は、半田バンプから半導体チップ裏面までの距離、すなわちダイアタッチテープと絶縁基板の合計厚さ(表中では、チップ−バンプ間距離)の異なるもの２種について行った。その結果を表１に示す。
【００２７】
【表１】
Figure 0003844032
【００２８】
結果より、異なるチップ−バンプ間距離の何れの場合も、実施例の方が不良率に至るまでの温度サイクル数が高い、すなわちパッケージの実装信頼性が高いという結論が得られた。
【００２９】
以上、本発明の実施形態を図面に沿って説明した。本発明の適用範囲が、上記実施形態において示した事項に限定されないことは明らかである。従来、ダイアタッチ材は、単に絶縁基板に対し半導体チップを固定するものとしか考えられていなかった。本発明は、ダイアタッチ材をその本来の目的からは不必要とされる領域、すなわち半導体チップの外周縁の外側まで延ばすことによって、半田バンプの接合部における応力集中を緩和する点に特徴を有する。したがって本発明は、上記実施形態において示したパッケージの形状、導体リードのパターン、半田バンプの数や配列、これらに使用される材料などによって限定されることはない。
【００３０】
上述したようにＢＧＡパッケージにおいては、熱応力により半導体チップの直下に配置された半田バンプが、最もオープン不良となる可能性が高い。従って、ダイアタッチテープは、該直下に配置された半田バンプの領域を超えて配置されるものであっても良く、実施形態で示したように全ての半田バンプの領域を覆うものでなくても良い。また、上記実施形態においては銅パターンを絶縁基板のチップ搭載面側に形成したものを示したが、その反対面側、すなわち図における絶縁基板の下面側に銅パターンを備えた半導体装置においても本発明を適用することができる。
【００３１】
【発明の効果】
本発明によって、温度サイクル試験における半田バンプの接合部、特に最もオープン不良の可能性の高い半導体チップの外側に位置する半田バンプの接合部への応力集中が緩和され、実装不良率が低下し、ＢＧＡパッケージの実装信頼性が向上する。
【００３２】
また、本発明によれば、パッケージの基本的な形態に変更を加えること無く、また製造工程を著しく変更したり、製造コストを引き上げること無く、パッケージの実装信頼性を改善するができる。
【図面の簡単な説明】
【図１】本発明を適用したＣＳＰ型パッケージの半導体装置の一部を破断して示す斜視図である。
【図２】図１の半導体装置の断面図である。
【図３】図１の半導体装置に使用される絶縁基板の平面図である。
【図４】不良率の測定対象となる本発明の一実施例に係る半導体装置と従来構造の半導体装置の概略断面図である。
【符号の説明】
１ 半導体装置
２ 半導体チップ
２ａ 電極パッド
３ 絶縁基板
３ａ ビアホール
４ 銅パターン
４ａ バンプ接続ランド
４ｂ ワイヤ接続ランド
５ 導体ワイヤ
６ 半田レジスト
７ 半田バンプ
８ ダイアタッチテープ
９ モールド樹脂

Claims (9)

  1. 半導体チップと、
    第１の面と第２の面とを有し、少なくとも該何れかの面に導体パターンを備えた可撓性絶縁基板と、
    上記可撓性絶縁基板の第１の面に二次元的に配置され、上記導体パターンを外部基板へ電気的に接続する複数の導体バンプと、
    上記可撓性絶縁基板の第２の面に上記半導体チップを固定するために、上記可撓性絶縁基板と上記半導体チップとの間に設けられた接着層と、
    を有し、
    上記複数の導体バンプが、上記半導体チップの搭載領域に対応する上記可撓性絶縁基板の第 1 の面の領域と当該領域の外側の領域とに配置されており、
    上記導体バンプの接合部における応力集中が緩和されるように、上記接着層が、上記半導体チップの一方の側の外縁部から上記半導体チップの他方の側の外縁部まで延在すると共に、上記可撓性絶縁基板における上記複数の導体バンプが配置される領域を超えて延在する半導体装置。
  2. 上記接着層の厚さが１００μm以上である請求項１に記載の半導体装置。
  3. 上記接着層が、上記半導体装置が実装される外部基板の線膨張係数と略等しい線膨張係数を有する請求項１又は２に記載の半導体装置。
  4. 上記接着層が、上記半導体装置が実装される外部基板の線膨張係数と略等しい線膨張係数を有する中間部材と、当該中間部材の両面に設けられた接着剤とからなる請求項１又は２に記載の半導体装置。
  5. 上記接着層が、１０kg/mm2以上の弾性率を有する請求項1又は2に記載の半導体装置。
  6. 上記可撓性絶縁基板が、上記第２の面に上記導体パターンを備えると共に、上記導体バンプの対応する位置にビアホールを備え、当該ビアホールを介して上記導体パターンと上記導体バンプとが接続される請求項１又は２に記載の半導体装置。
  7. 上記導体パターンの一部が上記接着層の外縁部を超えて延びており、導体ワイヤを介して上記導体パターンの一部と上記半導体チップとが電気的に接続される請求項６に記載の半導体装置。
  8. 上記可撓性絶縁基板の第2の面上に、上記半導体チップ、上記接着層、上記導体パターン及び上記導体ワイヤを封止する封止材を備える請求項７に記載の半導体装置。
  9. 半導体チップを用意する工程と、
    第１の面と第２の面とを有し、少なくとも該何れかの面に導体パターンを備えると共に、上記第１の面に複数の導体バンプを固定するようにされた可撓性絶縁基板を用意する工程と、
    上記可撓性絶縁基板の第２の面に、上記半導体チップの平面的サイズよりも大きい平面的サイズを有する両面に接着剤を塗布された樹脂製フィルム材を貼り付ける工程と、
    上記樹脂製フィルム材上に上記半導体チップを載置し、上記樹脂製フィルム材と上記半導体チップとを接着する工程と、
    上記半導体チップを上記可撓性絶縁基板上の導体パターンに電気的に接続する工程と、
    上記半導体チップを封止する工程と、
    上記導体バンプを上記可撓性絶縁基板の第１の面に、上記導体パターンとの電気的接続が達成されるように固定する工程と、
    を含み、
    上記複数の導体バンプが、上記半導体チップの搭載領域に対応する上記可撓性絶縁基板の第１の面の領域と当該領域の外側の領域とに配置されており、
    上記樹脂性フィルム材が上記可撓性絶縁基板における上記複数のバンプが配置される領域を超えて延在する半導体装置の製造方法。
JP19853498A 1998-07-14 1998-07-14 半導体装置及びその製造方法 Expired - Fee Related JP3844032B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19853498A JP3844032B2 (ja) 1998-07-14 1998-07-14 半導体装置及びその製造方法
US09/352,109 US6232661B1 (en) 1998-07-14 1999-07-14 Semiconductor device in BGA package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19853498A JP3844032B2 (ja) 1998-07-14 1998-07-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000031327A JP2000031327A (ja) 2000-01-28
JP3844032B2 true JP3844032B2 (ja) 2006-11-08

Family

ID=16392760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19853498A Expired - Fee Related JP3844032B2 (ja) 1998-07-14 1998-07-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6232661B1 (ja)
JP (1) JP3844032B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
TW412851B (en) * 1999-05-31 2000-11-21 Siliconware Precision Industries Co Ltd Method for manufacturing BGA package having encapsulation for encapsulating a die
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
JP4537555B2 (ja) 2000-09-11 2010-09-01 新日鐵化学株式会社 半導体パッケージの製造方法及び半導体パッケージ
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
US6818155B2 (en) * 2002-01-02 2004-11-16 Intel Corporation Attaching components to a printed circuit card
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
US7171645B2 (en) * 2002-08-06 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US20070134846A1 (en) * 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5377366B2 (ja) * 2010-03-08 2013-12-25 ローム株式会社 半導体装置
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US11137241B2 (en) * 2019-03-27 2021-10-05 Vishay Advanced Technologies, Ltd. Three dimensional strain gage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same

Also Published As

Publication number Publication date
JP2000031327A (ja) 2000-01-28
US6232661B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP3844032B2 (ja) 半導体装置及びその製造方法
US7876572B2 (en) Wiring board and semiconductor apparatus
JP3619773B2 (ja) 半導体装置の製造方法
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JPH0888245A (ja) 半導体装置
KR20010031602A (ko) 반도체 장치 및 그 제조 방법
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
US6465876B1 (en) Semiconductor device and lead frame therefor
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
US7479704B2 (en) Substrate improving immobilization of ball pads for BGA packages
JP3686047B2 (ja) 半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JPH10154768A (ja) 半導体装置及びその製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
US6462282B1 (en) Circuit board for mounting bare chip
JP3684517B2 (ja) 半導体装置
CN212542425U (zh) 一种半导体封装件
JP3030605B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
KR100324331B1 (ko) 반도체 칩 스케일 패키지 제조방법 및 그 패키지
JP3061728B2 (ja) 半導体パッケージ
JP2003017624A (ja) 半導体装置
CN111834323A (zh) 一种半导体封装件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees