KR0146524B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR0146524B1 KR0146524B1 KR1019950005921A KR19950005921A KR0146524B1 KR 0146524 B1 KR0146524 B1 KR 0146524B1 KR 1019950005921 A KR1019950005921 A KR 1019950005921A KR 19950005921 A KR19950005921 A KR 19950005921A KR 0146524 B1 KR0146524 B1 KR 0146524B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- semiconductor memory
- nmos transistor
- option
- cell block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 메모리셀 블록에서 2K 및 4K 옵션 사양을 웨이퍼 레벨에서 구분하던 것을 패키지 레벨에서 본딩와이어를 사용하여 구분하도록 한 반도체 메모리 장치에 관한 것이다.
Description
첨부된 도면은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 2K 및 4K 옵션 패드(Option pad) 2 : 메모리셀 블록
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리셀 블록에서 2K 및 4K 옵션(Option)사양을 패키지(Package)레벨에서 본딩와이어(Bonding wire)를 사용하여 구분하도록 한 반도체 메모리 장치에 관한 것이다.
일반적으로, 메모리셀 블록에서 2K 및 4K 옵션(Option) 사양을 웨이퍼(Wafer) 레벨에서 구분시켜 자재를 관리함으로써, 공정(Process)이 복잡해지고, 웨이퍼 레벨 테스트시 사용되는 프로브 카드(Probe card)의 핀(Pin)수의 증가로 인해 원가가 상승되는 단점이 있다.
따라서, 본 발명은 메모리셀 블록에서 2K 및 4K 옵션 사양을 웨이퍼 레벨에서 구분하던것을 패키지 레벨에서 본딩와이어를 사용하여 구분하도록 함으로써, 상술한 단점을 해소할 수 있는 반도체 메모리 장치를 제공하는 데 그 목적이 있다.
상술한 목적들을 달성하기 위한 본 발명은 제공되는 2K 및 4K 옵션 패드와, 상기 2K 및 4K 옵션 패드의 출력신호를 반전시키기 위한 제 1 인버터와, 상기 제 1 인버터의 출력신호를 반전시키기 위한 제 2 인버터와, 어드레스 입력단자 및 메모리셀 블록간에 접속되며 상기 제 1 인버터의 출력신호에 따라 구동되는 제 1 NMOS 트랜지스터와, 상기 메모리셀 블록 및 접지단자간에 접속되며 상기 제 2 인버터의 출력신호에 따라 구동되는 제 2 NMOS 트랜지스터를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 회로도로서, 그 동작을 설명하면 다음과 같다.
2K 및 4K 옵션 패드(1)에서 하이(High) 상태로 본딩(Bonding)하고자 할 때는 2K 옵션으로 선택되고, 로우(Low) 상태로 본딩하고자 할 때는 4K 옵션으로 선택된다고 가정할 때, 2K 옵션으로 동작시킬 경우의 동작을 설명하면 다음과 같다.
상기 2K 및 4K 옵션 패드(1)로부터 하이 상태의 신호가 출력되게 된다. 상기 2K 및 4K 옵션 패드(1)로부터 출력된 하이 상태의 신호는 제 1 인버터(G1)를 통해 제 1 NMOS 트랜지스터(N1)의 게이트단자로 입력되는 동시에 제 2 인버터(G2)를 통해 제 2 NMOS 트랜지스터(N2)의 게이트단자로 각각 입력된다.
그러므로, 상기 제 1 NMOS 트랜지스터(N1)는 턴오프(Turn off)되어 어드레스 입력단자(A11)를 통해 공급되는 데이터는 차단되게 된다. 이때, 상기 제 2 NMOS트랜지스터(N2)는 턴온(Turn on)되게 되어 접지단자(Vss)로부터 로우 상태의 신호가 상기 제 2 NMOS 트랜지스터(N2)를 통해 메모리셀 블록(2)으로 공급되게 된다.
한편, 4K 옵션으로 동작시킬 경우의 동작을 설명하면 다음과 같다.
상기 2K 및 4K 옵션 패드(1)로부터 로우 상태의 신호가 출력되게 된다. 상기 2K 및 4K 옵션 패드(1)로부터 출력된 로우 상태의 신호는 제 1 인버터(G1)를 통해 제 1 NMOS 트랜지스터(N1)의 게이트단자로 입력되는 동시에 제 2 인버터(G2)를 통해 제 2 NMOS 트랜지스터(N2)의 게이트단자로 각각 입력된다.
그러므로, 상기 제 2 NMOS 트랜지스터(N2)는 턴오프되고, 상기 제 1 NMOS 트랜지스터(N1)가 턴온되게 되어 어드레스 입력단자(A11)를 통해 공급되는 데이터가 상기 제 1 NMOS 트랜지스터(N1)를 통해 메모리셀 블록(2)으로 공급되게 된다.
즉, 2K 옵션으로 동작시킬 경우에는 접지단자(Vss)로부터 로우 상태의 신호가 메모리셀 블록으로 공급되도록 하고, 4K 옵션으로 동작시킬 경우에는 어드레스 입력단자(A11)를 통해 공급되는 데이터가 메모리셀 블록으로 공급되도록 한다.
상술한 바와같이 본 발명에 의하면 메모리셀 블록에서 2K 및 4K 옵션 사양을 웨이퍼 레벨에서 구분하던 것을 패키지 레벨에서 본딩와이어를 사용하여 구분하도록 함으로써, 공정의 단순화를 이룰 수 있고, 프로브 카드의 핀 수를 줄일 수 있어 원가 절감에 탁월한 효과가 있다.
Claims (1)
- 제공되는 2K 및 4K 옵션 패드와, 상기 2K 및 4K 옵션 패드의 출력신호를 반전시키기 위한 제 1 인버터와, 상기 제 1 인버터의 출력신호를 반전시키기 위한 제 2 인버터와, 어드레스 입력단자 및 메모리셀 블록간에 접속되며 상기 제 1 인버터의 출력신호에 따라 구동되는 제 1 NMOS 트랜지스터와, 상기 메모리셀 블록 및 접지단자간에 접속되며 상기 제 2 인버터의 출력신호에 따라 구동되는 제 2 NMOS 트랜지스터를 포함하여 구성된 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005921A KR0146524B1 (ko) | 1995-03-21 | 1995-03-21 | 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005921A KR0146524B1 (ko) | 1995-03-21 | 1995-03-21 | 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035046A KR960035046A (ko) | 1996-10-24 |
| KR0146524B1 true KR0146524B1 (ko) | 1998-12-01 |
Family
ID=19410233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950005921A KR0146524B1 (ko) | 1995-03-21 | 1995-03-21 | 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146524B1 (ko) |
-
1995
- 1995-03-21 KR KR1019950005921A patent/KR0146524B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035046A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7309999B2 (en) | Electronic device having an interface supported testing mode | |
| US6732304B1 (en) | Chip testing within a multi-chip semiconductor package | |
| US7466160B2 (en) | Shared memory bus architecture for system with processor and memory units | |
| US6026039A (en) | Parallel test circuit for semiconductor memory | |
| KR100794313B1 (ko) | 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법 | |
| US7240254B2 (en) | Multiple power levels for a chip within a multi-chip semiconductor package | |
| KR960015921A (ko) | 반도체 장치 및 그 제조 방법과 메모리 코어 칩 및 메모리 주변 회로 칩 | |
| EP1291882A3 (en) | Memory chip and logic chip in same package | |
| JP3093075B2 (ja) | 並列試験回路 | |
| KR100200916B1 (ko) | 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치 | |
| KR0146544B1 (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
| KR910006241B1 (ko) | 복수 테스트모드 선택회로 | |
| US6313655B1 (en) | Semiconductor component and method for testing and operating a semiconductor component | |
| KR0146524B1 (ko) | 반도체 메모리 장치 | |
| US6643809B2 (en) | Semiconductor device and semiconductor device testing method | |
| US6353336B1 (en) | Electrical ID method for output driver | |
| US6646952B2 (en) | Semiconductor circuit and semiconductor device | |
| EP0520356B1 (en) | Semiconductor integrated circuit equipped with diagnostic circuit | |
| KR20010048249A (ko) | 디폴트패드를 테스트패드와 공유하는 반도체 장치 | |
| KR101062725B1 (ko) | 메모리 장치용 모드 선택 회로 및 방법 | |
| JP2785748B2 (ja) | 双方向入出力バッファ | |
| KR100280486B1 (ko) | 반도체의 패드기능 변경 회로 | |
| KR20020008610A (ko) | 본딩 옵션 회로 | |
| JPH10325851A (ja) | 制御用ｉｃ搭載テスタ治具 | |
| KR20000007310A (ko) | 반도체 메모리 장치의 입/출력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |