FR3117303A1 - Réduction des zones de contraintes dans les joints brasés d’une carte électronique - Google Patents
Réduction des zones de contraintes dans les joints brasés d’une carte électronique Download PDFInfo
- Publication number
- FR3117303A1 FR3117303A1 FR2012909A FR2012909A FR3117303A1 FR 3117303 A1 FR3117303 A1 FR 3117303A1 FR 2012909 A FR2012909 A FR 2012909A FR 2012909 A FR2012909 A FR 2012909A FR 3117303 A1 FR3117303 A1 FR 3117303A1
- Authority
- FR
- France
- Prior art keywords
- groove
- pads
- electronic card
- insulating layer
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009467 reduction Effects 0.000 title description 3
- 238000005476 soldering Methods 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 40
- 239000010410 layer Substances 0.000 description 62
- 238000005245 sintering Methods 0.000 description 10
- 238000005219 brazing Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000000742 single-metal deposition Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
La présente invention concerne une carte électronique (1) comprenant : un circuit imprimé (2) comprenant une couche électriquement isolante (9) présentant une face de connexion (3) sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages (4) ; un composant électronique (5) comprenant deux terminaisons (6), chaque terminaison (6) étant fixée sur une plage de brasage correspondante ; et une rainure (8) formée dans la couche électriquement isolante (9) à proximité d’au moins une des plages (4), ladite rainure (8) présentant un fond et étant ouverte au niveau de la face de connexion (3).
Figure pour l’abrégé : Fig. 1
Description
DOMAINE DE L'INVENTION
L’invention concerne le domaine des cartes électroniques, notamment dans les domaines de l’automobile, de l’aéronautique et du spatial, et plus précisément la fixation de composants montés en surface sur des circuits imprimés.
ETAT DE LA TECHNIQUE
De manière connue en soi, une carte électronique peut comprendre des composants montés en surface (CMS), c’est-à-dire des composants électroniques brasés directement à la surface du circuit imprimé d’une carte électronique.
Habituellement, les CMS sont montés en surface soit par refusion (« reflow soldering » en anglais), soit à la vague (« solder wave » en anglais), soit par l’utilisation d’une colle conductrice, soit par frittage.
Dans le cas du brasage par refusion, le circuit imprimé nu est tout d’abord sérigraphié en recouvrant les couches conductrices du circuit imprimé (généralement en cuivre) par une crème à braser à l’aide d’un écran de sérigraphie (ou pochoir) de sorte que seuls les emplacements destinés à recevoir les terminaisons des composants sont recouverts par la crème à braser. La crème à braser comprend, de manière connue en soi, un alliage métallique en suspension dans un flux de brasage. Puis les terminaisons des composants (CMS) sont posées sur la crème à braser avant de subir un traitement thermique de refusion, au cours duquel la chaleur fait refondre l’alliage et évaporer le flux de brasage de manière à former des joints de brasure à partir de l’alliage métallique présent dans la crème à braser.
Dans le cas d’un assemblage par frittage argent, le circuit imprimé nu est également sérigraphié en recouvrant les couches conductrices du circuit imprimé par une pâte à l’aide d’un écran de sérigraphie (ou pochoir) de sorte que seuls les emplacements destinés à recevoir les terminaisons des composants sont recouverts par la pâte. La pâte comprend, de manière connue en soi, des particules d’argent et des éléments organiques servant de liant, de dispersant et de diluant. Puis les terminaisons des composants (CMS) sont posées sur la pâte avant de subir un traitement thermique de frittage, au cours duquel la chaleur fait souder les grains entre eux sans les mener jusqu’à la fusion, réalisant ainsi le joint.
Les joints ainsi obtenus (que ce soit par brasage ou par frittage) sont cependant fortement sollicités. En particulier, la partie des joints qui est située entre le composant et la plage de brasage est très fine, comme on peut le voir en . Les joints subissent donc de très fortes contraintes, notamment en cisaillement, et risquent donc de se fissurer rapidement lorsque la carte électronique subit des environnements sévères en températures et/ou en vibrations. Cela réduit donc fortement la durée de vie de la carte électronique.
Par ailleurs, en utilisation, les cartes électroniques peuvent être soumises à des environnements sévères en températures créant des déplacements relatifs (dans le plan de la surface) entre CMS et le circuit imprimé. Ces déplacements relatifs sont généralement dus à une dilatation différentielle entre les CMS et le circuit imprimé résultant d’une variation de température, les CMS et le circuit imprimé ayant généralement des coefficients de dilatation thermique dans le plan différents. Or, ces déplacements relatifs ont pour effet de générer des contraintes qui endommagent les joints de brasure, limitant ainsi leur durée de vie et leur fiabilité.
Afin de réduire ces contraintes, le document FR3069128 au nom de la Demanderesse propose d’augmenter la hauteur verticale (habituellement désignée par le terme anglais « standoff ») entre la face supérieure de la plage de brasage (qui peut être en cuivre, en cuivre recouvert de nickel-or au tout autre matériau adapté) et le point bas des terminaisons conductrices des CMS une fois brasés, afin d’augmenter la hauteur d’alliage en interface entre les CMS et les plages de brasage. A cet effet, ce document propose d’appliquer une couche isolante sur la carte électronique, d’y réaliser une cavité et d’y placer le joint de brasure. Les joints de brasure ainsi obtenus sont alors plus souples et donc plus robustes et comprennent une plus grande quantité d’alliage. Toutefois, ce procédé implique d’ajouter une couche supplémentaire sur la carte électronique, ce qui peut être difficile à réaliser dans certaines cartes électroniques.
Il a par ailleurs été proposé dans le document WO 2019/120969, également au nom de la Demanderesse, de dimensionner l’espacement entre les plages de brasage en fonction de l’espacement entre les terminaisons du CMS et des coefficients de dilatation thermique du CMS, du circuit imprimé et des joints. Cette solution permet effectivement de réduire les contraintes dans les joints et d’augmenter la durée de vie des composants. Toutefois, dans certaines configurations, elle peut avoir un impact sur la densité d’implantation des composants.
Il a également été proposé de renforcer le joint brasé en augmentant l’épaisseur de l’écran de sérigraphie, en dépassant les plages de brasage lors de la sérigraphie pour augmenter la quantité d’alliage ou encore en ajoutant une préforme d’alliage. Toutefois, ces process sont limités par le ratio de démoulage, la proximité des autres composants et/ou la présence de vias.
L’industrie de l’aéronautique et du spatial reste en perpétuelle recherche pour améliorer les cartes électroniques et augmenter la fiabilité et la durée de vie des joints de brasure des CMS.
Un objectif de l’invention est donc de proposer une carte électronique comprenant un circuit imprimé et des composants montés en surface dont la durée de vie, la fiabilité et la robustesse sont améliorées.
Un autre objectif de l’invention est de proposer une carte électronique dans laquelle robustesse des joints de tout ou partie des composants est améliorée, qui puisse être sélective, simple à réaliser et de coût modéré quelle que soit la densité d’implantation des composants sur le circuit imprimé et/ou le type de composant, sans pour autant impacter le rendement d’assemblage de la carte électronique ni le routage des composants.
Un autre objectif encore de l’invention est de proposer une carte électronique dans laquelle la robustesse des joints peut sélectivement être améliorée, sans modifier le process d’assemblage usuellement utilisé.
Il est à cet effet proposé, selon un premier aspect de l’invention une carte électronique comprenant :
- un circuit imprimé comprenant une couche électriquement isolante présentant une face de connexion sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages ;
- un composant électronique comprenant deux terminaisons, chaque terminaison étant fixée sur une plage de brasage correspondante ; et
- une rainure formée dans la couche électriquement isolante à proximité d’au moins une des plages, ladite rainure présentant un fond et étant ouverte au niveau de la face de connexion.
- un circuit imprimé comprenant une couche électriquement isolante présentant une face de connexion sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages ;
- un composant électronique comprenant deux terminaisons, chaque terminaison étant fixée sur une plage de brasage correspondante ; et
- une rainure formée dans la couche électriquement isolante à proximité d’au moins une des plages, ladite rainure présentant un fond et étant ouverte au niveau de la face de connexion.
Certaines caractéristiques préférées mais non limitatives de la carte électronique selon le premier aspect sont les suivantes, prises individuellement ou en combinaison :
- la rainure est formée dans une zone de la couche électriquement isolante s’étendant entre les deux plages ;
- la rainure est formée à l’extérieur des plages, en dehors d’une zone s’étendant entre les deux plages ;
- la carte électronique comprend une rainure supplémentaire formée dans la couche électriquement isolante à proximité d’au moins une des plages, ladite rainure supplémentaire présentant un fond et étant ouverte au niveau de la face de connexion ;
- la rainure et la rainure supplémentaire s’étendent entre les deux plages et/ou à l’extérieur des plages ;
- la rainure présente une profondeur supérieure ou égale à 50 micromètres ;
- la rainure présente une profondeur inférieure ou égale à 500 micromètres ; et/ou
- la rainure présente une largeur supérieure ou égale à 20 micromètres.
- la rainure est formée dans une zone de la couche électriquement isolante s’étendant entre les deux plages ;
- la rainure est formée à l’extérieur des plages, en dehors d’une zone s’étendant entre les deux plages ;
- la carte électronique comprend une rainure supplémentaire formée dans la couche électriquement isolante à proximité d’au moins une des plages, ladite rainure supplémentaire présentant un fond et étant ouverte au niveau de la face de connexion ;
- la rainure et la rainure supplémentaire s’étendent entre les deux plages et/ou à l’extérieur des plages ;
- la rainure présente une profondeur supérieure ou égale à 50 micromètres ;
- la rainure présente une profondeur inférieure ou égale à 500 micromètres ; et/ou
- la rainure présente une largeur supérieure ou égale à 20 micromètres.
Selon un deuxième aspect, l’invention propose un procédé de fabrication d’une carte électronique selon le premier aspect comprenant les étapes suivantes :
S1 : fournir un circuit imprimé comprenant une couche électriquement isolante présentant une face de connexion sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages et un composant électronique comprenant au moins deux terminaisons, chaque terminaison étant configurée pour être fixée sur une plage correspondante ; et
S2 : former une rainure dans le circuit imprimé à proximité d’au moins une des plages, ladite rainure présentant un fond et étant ouverte au niveau de la face de connexion.
S1 : fournir un circuit imprimé comprenant une couche électriquement isolante présentant une face de connexion sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages et un composant électronique comprenant au moins deux terminaisons, chaque terminaison étant configurée pour être fixée sur une plage correspondante ; et
S2 : former une rainure dans le circuit imprimé à proximité d’au moins une des plages, ladite rainure présentant un fond et étant ouverte au niveau de la face de connexion.
Optionnellement, l’étape S2 peut être formée par perçage laser ou fraisage mécanique de la couche électriquement isolante électriquement.
DESCRIPTION DES FIGURES
D’autres caractéristiques, buts et avantages de l’invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels :
Sur l’ensemble des figures, les éléments similaires portent des références identiques.
DESCRIPTION DETAILLEE DE L'INVENTION
Une carte électronique 1 comprend un circuit imprimé 2 comportant des couches conductrices séparées par des couches isolantes sur lequel sont fixés des composants électroniques montés en surface 5 (ci-après, des composants électroniques 5 ou CMS).
De manière générale, un circuit imprimé 2 peut être du type monocouche (également appelé simple couche) et ne comprendre qu’une seule couche conductrice sur une couche isolante 9, double couche (également appelé double face) et comprendre une couche conductrice de part et d’autre d’une couche isolante 9 ou multicouche et comprendre au moins quatre couches conductrices (et donc trois couches isolantes).
Le circuit imprimé 2 présente une face de connexion 3 définissant un plan (X, Y) et destinée à recevoir au moins un composant électronique 5. A cet effet, la face de connexion 3 comporte au moins deux plages 4. Par plage 4, on comprendra ici une plage, par exemple en cuivre, sur laquelle est brasé ou fritté une terminaison associée du composant électronique 5.
Le composant électronique 5 comprend au moins deux terminaisons 6, chaque terminaison étant fixée sur une plage 4 associée de la face de connexion 3 du circuit imprimé 2 par l’intermédiaire d’un joint de brasure 7 associé.
Dans ce qui suit, l’invention sera décrite dans le cas où le circuit imprimé 2 comprend deux plages de brasage 4 et le composant électronique 5 comprend deux terminaisons 6, chaque terminaison étant raccordée à une plage de brasage 4 associée par l’intermédiaire d’un joint 7 de brasure associé. Ceci n’est cependant pas limitatif, le circuit imprimé pouvant comprendre un plus grand nombre de plages de brasage 4 ou pouvant être obtenu par frittage et comportant alors des plages de frittage 4 et autant de joints 7 de frittage associés, la carte électronique 1 pouvant comprendre un ou plusieurs composants électroniques 5, et les composants électroniques 5 un nombre différent de terminaisons. L’invention s’applique alors mutatis mutandis à chaque ensemble formé des plages 4 (de brasage ou de frittage) et du composant électronique 5 associé.
L’invention s’applique également mutatis mutandis au frittage ou au brasage d’une puce sur un substrat dans un composant monté en surface, puisque lesdites puces forment elles-mêmes un composant monté en surface sur un circuit imprimé.
Afin d’améliorer la durée de vie de la carte électronique 1 et de réduire les contraintes dans les joints de brasure 7, une rainure 8 est formée dans la couche isolante 9 à proximité d’au moins une des plages de brasage 4. Par rainure 8, on comprendra ici un trou borgne formé dans la couche isolante 9, c’est-à-dire un trou présentant un fond et qui est ouvert au niveau de la face de connexion 3 du circuit imprimé 2. Lorsque la carte électronique 1 subit des changements de température en fonctionnement (qu’il s’agisse d’une différence de température positive ou négative), le circuit imprimé 2, les joints de brasure et le composant électronique 5 vont chacun se déformer. Or, leur déformation respective dépend de leur coefficient de dilatation qui sont différents, de sorte que le circuit imprimé 2, les joints de brasure et le composant électronique 5 vont nécessairement se déformer plus ou moins en fonction de leur coefficient de dilatation respectif. Toutefois, grâce à la rainure 8 formée dans la couche isolante 9, la couche isolante 9 est « assouplie » au niveau de la face de connexion 3 et permet ainsi d’amortir la déformation du composant électronique 5 et des joints de brasure. La déformation de la carte électronique 1 sera ainsi répartie sur l’épaisseur de la couche isolante 9 dans la zone qui comprend la rainure 8 (où l’épaisseur correspond à la dimension suivant un axe normal à la face de connexion 3) et sur l’épaisseur du joint de brasure qui se trouve entre le composant 5 et la face de connexion 3, ce qui réduit sensiblement la contrainte subit par les joints de brasure.
A titre d’exemples non limitatifs, les figures 1, 2a et 3 illustrent différents modes de réalisation possibles d’une carte électronique 1 conforme à l’invention.
Dans un premier exemple de réalisation, la rainure 8 peut être formée dans une zone de la couche isolante 9 qui s’étend entre les plages de brasage 4, sous le composant électronique 5 (figures 1, 2a et 3). Selon la taille du composant électronique 5, plusieurs rainures 8 peuvent être formées sous le composant électronique 5. Par exemple, on a illustré sur la une carte électronique 1 comprenant deux composants électroniques 5. Un premier composant 5 (à droite de la ) est de petite taille tandis que le deuxième composant 5 (à gauche de la figure est plus grand que le premier composant 5. Comme cela ressort de la , une unique rainure 8 est formée sous le premier composant 5 tandis que deux rainures 8 peuvent être formées sous le deuxième composant 5.
Dans un deuxième exemple de réalisation illustré sur la , la rainure 8 est positionnée à l’extérieur des plages de brasage 4, c’est-à-dire en dehors de la zone située entre les plages de brasage 4 : la rainure 8 n’est donc pas recouverte par la portion du composant électronique 5 s’étendant entre les terminaisons 6. Le cas échéant, une rainure 8 peut être formée de part et d’autre des plages de brasage 4 (voir le composant 5 de gauche par exemple sur la ). Cette forme de réalisation présente notamment un intérêt lorsque le composant électronique 5 est de petite taille et que l’espace disponible sous le composant 5 n’est pas suffisant pour permettre la formation d’une rainure 8, et/ou que le routage de la carte électronique 1 ne permet pas de réaliser une rainure 8 de profondeur 11 suffisante pour augmenter suffisamment la durée de vie des joints brasés du composant 5.
En variante, comme illustré sur la (composant 5 de droite sur la figure), une ou plusieurs rainures 8 peuvent à la fois être formées sous le composant électronique 5 (ici, deux rainures 8) et à l’extérieur des plages de brasage 4 (ici, une rainure 8 de chaque côté du composant électronique 5).
Une carte électronique 1 comprenant (à gauche) un composant électronique 5 et deux rainures 8 formées dans la couche isolante 9 d’une part et (à droite) un composant électronique 5 monté sur une couche isolante 9 dépourvue de rainure 8 d’autre part a été illustrée en . Les figures 2b et 2c quant à elles illustrent les déformations subies par la carte électronique 1 de la lors de changements de température.
La partie gauche de la carte électronique 1, qui a déjà été décrite, comprend un composant électronique 5 brasé sur deux plages de brasage 4 et deux rainures 8 formées dans la couche isolante 9, sous le composant électronique 5, conformément à un mode de réalisation de l’invention. La partie droite de la carte électronique 1 comprend un composant électronique 5 et des plages de brasage 4 identiques à la partie gauche, mais est dépourvue de rainures 8. Sur la , la carte électronique 1 est à une température donnée t0, la limite interne des terminaisons 6 est séparée par une distance L0_CMS et les cavités sont séparées au niveau de la face de connexion par une distance L0_PCB.
Lors d’un changement de température, grâce à la rainure 8 qui assouplit localement la couche isolante 9, la déformation du circuit imprimé 2 est répartie sur l’épaisseur de la rainure 8 et de la partie des joints de brasure qui sont situées entre le composant électronique 5 et les plages de brasage 4 correspondantes. En comparaison avec la couche isolante 9 conventionnelle qui est dépourvue de rainure 8 et qui se déforme sensiblement uniformément sur toute son épaisseur, la couche isolante 9 va ainsi se déformer davantage au niveau de l’ouverture de la rainure 8, où elle est moins contrainte, qu’au fond de celle-ci, réduisant ainsi les contraintes au sein des joints de brasure.
La illustre un changement de température négatif (par exemple une température inférieure à la température donnée t0) dans le cas où le coefficient de dilatation thermique du circuit imprimé 2 est supérieur à celui du composant électronique 5 ((L1_CMS – L0_CMS) < (L1_PCB - L0_PCB) < 0) : lors de ce changement de température, la couche isolante 9 rétrécit davantage au niveau de son fond mais son ouverture, qui subit les contraintes liée à la proximité des plages de brasage 4 sur la face de connexion 3, peut s’élargir. Cette déformation de la rainure 8 permet ainsi de soulager les joints de brasure sous le composant électronique 5, dont la déformation est plus faible en raison de son coefficient de dilatation plus faible. A titre de comparaison, dans la partie droite de la carte électronique 1, la partie des joints de brasure qui s’étend sous le composant 5 et entre les plages de brasage 4 supporte les déformations des matériaux du composant électronique 5 et du circuit imprimé 2, étant située à leur interface. Les contraintes en cisaillement se concentrent dans cette partie des joints et sont donc élevées, de sorte que les joints de brasure sont capables de subir un nombre de cycles thermique moindre en comparaison avec les joints de brasure de la partie gauche de la carte électronique 1.
La illustre un changement de température positif (par exemple une température supérieure à la température donné t0) dans le cas où le coefficient de dilatation thermique du circuit imprimé 2 est supérieur à celui du composant électronique 5 (0 < (L2_CMS – L0_CMS) < (L2_PCB - L0_PCB)) : lors de ce changement de température, la couche isolante 9 se dilate davantage de son fond. En revanche, au niveau de son ouverture, la rainure 8 peut rétrécir pour compenser les contraintes subies par les joints de brasure 7. Comme dans le cas d’un changement de température négatif, la présence de rainures 8 permet d’amortir la déformation de la couche isolante 9 du circuit imprimé 2 et réduit ainsi sensiblement les contraintes subies par les joints de brasure, en comparaison avec la partie droite de la carte électronique 1. Cela se traduit par un angle de cisaillement α beaucoup plus petit dans la partie gauche de la carte électronique que dans la partie droite, qui est dépourvue de rainure 8.
La forme de la rainure 8 peut être quelconque. Par exemple, la rainure 8 peut être sensiblement parallélépipédique, par exemple rectangulaire, ou ovoïde, par exemple ovale. Le cas échéant, la rainure peut présenter la forme d’une boucle fermée et entourer la plage de brasage 4.
La rainure 8 présente en outre une direction principale d’extension, qui correspond au plus grand côté du parallélépipède ou au diamètre maximal de l’ovoïde, pour les exemples cités ci-dessus. La rainure 8 est de préférence positionnée par rapport au composant 5 de sorte à s’étendre suivant une direction qui est perpendiculaire à la direction des plus fortes contraintes subies par les plages de brasage 4.
Par exemple, dans le cas d’un composant électronique 5 comprenant exactement deux plages de brasage 4 positionnées sous le composant électronique 5, les contraintes appliquées par le circuit imprimé 2 sur les joints de brasure sont comprises dans le plan de symétrie des plages de brasage 4. La rainure 8 est alors formée dans le circuit imprimé 2 de sorte à s’étendre suivant une direction qui est sensiblement parallèle au plan de symétrie. Le cas échéant, la rainure 8 peut être formée dans le plan de symétrie.
Lorsque le composant électronique 5 comprend plus de deux plages de brasage 4, plusieurs rainures 8 peuvent être formées dans le circuit imprimé 2, typiquement au moins une rainure 8 par paire de plages de brasage 4, afin de soulager les contraintes au niveau des joints de brasure dans les deux directions du plan. La rainure 8 associée à une paire de plages de brasage 4 donnée s’étend alors suivant une direction qui est sensiblement parallèle au plan de symétrie de la paire de plages de brasage 4 associée.
Dans le cas d’un composant électronique du type boîtier de circuit intégré plat et sans broche (Quad Flat No-leads ou Dual Flat No-leads en anglais, QFN ou DFN), qui comprend une ou plusieurs plages de brasage 4 centrales (pour l’évacuation de calories) et des plages de brasage 4 périphériques (pour la transmission du signal), une unique rainure 8 peut par exemple être formée autour de la ou des plages de brasage 4 centrales et border intérieurement les plages périphériques. La rainure peut être de forme sensiblement rectangulaire ou circulaire. En revanche, le Demandeur s’est aperçu du fait que les rainures 8 entre les plages de brasage périphériques étaient optionnelles.
De préférence, la rainure 8 s’étend à une distance au moins égale à 100 µm de la plage de brasage 4 et au plus égale à 250 µm, afin de garantir que la déformation de la rainure 8 soulage les contraintes dans le joint de brasure 5 associé sans pour autant gêner le routage de la carte électronique 1. Cette distance est mesurée entre le bord de la rainure 8 qui est le plus proche de la plage de brasage 4 et le bord de la plage de brasage 4 qui est le plus proche de la rainure 8. Toutefois, dans le cas de gros composants électroniques 5 du type QFN ou DFN, la rainure 8 peut être formée à une distance supérieure à 250 µm, par exemple de l’ordre de 300 µm à 500 µm, puisque cette position de la rainure 8 ne risque pas de gêner le routage ou de réduire la densité d’implantation de la carte électronique.
Les dimensions (profondeur 11 – dimension suivant un axe normal à la face de connexion 3 ; longueur – dimension suivant la direction d’extension principale ; largeur – dimension suivant une direction perpendiculaire à la direction d’extension principale et à la profondeur 11) de la rainure 8 sont choisies en fonction des conditions d’utilisation de la carte électronique 1 (et notamment des variations de température envisagées en cours d’utilisation), du coefficient de dilatation thermique du circuit imprimé 2, du composant électronique 5 et de l’alliage métallique des joints de brasure (pour tenir compte de leurs déformations potentielles) et de la réduction de contraintes souhaitée pour atteindre la durée de vie voulue.
On notera tout d’abord que plus la rainure 8 est profonde, moins la contrainte subie par les joints de brasure est grande et plus la durée de vie est importante. En effet, la contrainte de cisaillement est proportionnelle au module d’élasticité du matériau du circuit imprimé 2 et à l’angle de cisaillement α (en radian) qui est formé par la déformation (voir ). Il ressort d’essais réalisés par le Demandeur sur des cartes électroniques comprenant une couche isolante 9, des plages de connexion, des joints de brasure et des composants 5 identiques (et donc, des modules d’Young et des coefficients de dilatation thermiques identiques) que :
- une rainure 8 de 50 µm de profondeur 11 permet de réduire de 30 % la contrainte subie par les plages de brasage 4 ;
- une rainure 8 de 100 µm de profondeur 11 permet de réduire de 50 % cette contrainte ;
- une rainure 8 de 150 µm de profondeur 11 permet de réduire de 65 % cette contrainte ;
- une rainure 8 de 200 µm de profondeur 11 permet de réduire de 72 % cette contrainte ;
- une rainure 8 de 250 µm de profondeur 11 permet de réduire de 78 % cette contrainte ;
- une rainure 8 de 300 µm de profondeur 11 permet de réduire de 83 % cette contrainte ; et
- une rainure 8 de 500 µm de profondeur 11 permet de réduire de 90 % cette contrainte.
- une rainure 8 de 50 µm de profondeur 11 permet de réduire de 30 % la contrainte subie par les plages de brasage 4 ;
- une rainure 8 de 100 µm de profondeur 11 permet de réduire de 50 % cette contrainte ;
- une rainure 8 de 150 µm de profondeur 11 permet de réduire de 65 % cette contrainte ;
- une rainure 8 de 200 µm de profondeur 11 permet de réduire de 72 % cette contrainte ;
- une rainure 8 de 250 µm de profondeur 11 permet de réduire de 78 % cette contrainte ;
- une rainure 8 de 300 µm de profondeur 11 permet de réduire de 83 % cette contrainte ; et
- une rainure 8 de 500 µm de profondeur 11 permet de réduire de 90 % cette contrainte.
Au-delà de 500 µm, la rainure 8 est susceptible d’impacter le routage des composants 5 de la carte électronique 1, sans pour autant diminuer de manière notable la contrainte dans les joints de brasure.
Il en découle que, quels que soient les composants électroniques 5, la profondeur 11 de la rainure 8 est de préférence supérieure ou égale à 50 µm, afin de garantir une réduction suffisante des contraintes dans les joints de brasure, mais inférieure ou égale à 500 µm pour ne pas impacter le routage des composants électroniques 5 inutilement.
Par ailleurs, une largeur de la rainure 8 est au moins égale à 20 µm. Une telle largeur assure en effet la possibilité à la couche isolante 9 de se déformer suffisamment pour réduire les contraintes dans le joint de brasure 5 associé, même lorsque la variation de température est importante. En effet, la différence de déformation entre une couche isolante et un composant électronique d’une dizaine de millimètres de longueur à une température de 120°C est de l’ordre de 18 µm.
La longueur de la rainure 8 est comprise entre environ 50 % et environ 200 % de la longueur de la plage de brasage 4 associée.
La couche isolante 9 est généralement réalisée en epoxy et comprend des fibres de verre. L’alliage métallique comprend généralement un alliage étain/plomb 63/37, un alliage étain/argent/cuivre 95.6/3.0/0.5 ou encore un alliage étain/argent 96,5/3,5. Dans ces exemples de réalisation, la largeur (dimension normale à la profondeur 11 et à la direction d’extension principale de la rainure 8) de la rainure 8 est supérieure ou égale à 0,05 mm.
Comme indiqué précédemment, le circuit imprimé 2 peut être du type monocouche, double couche ou multicouche.
Lorsque le circuit imprimé 2 est monocouche, la rainure 8 n’est ouverte que sur la face de connexion 3 comprenant les plages de brasage 4 du composant électronique 5. En particulier, la rainure 8 n’est pas traversante et ne débouche pas sur la face opposée (i.e. la face libre) de la couche isolante 9. Cette configuration permet en effet d’assurer une certaine rigidité de la carte électronique 1.
Lorsque le circuit imprimé 2 est bicouche ou multicouche, la couche isolante 9 est fixée sur une couche conductrice enterrée 10. La rainure 8 peut alors être réalisée sur une profondeur 11 inférieure à l’épaisseur de la couche isolante 9 (comme illustré sur la ) ou, en variante, sur toute l’épaisseur de la couche isolante 9 et déboucher sur voire traverser la couche conductrice enterrée 10 (comme illustré sur les figures 2a et 3). Dans le cas où la rainure 8 dévoile la couche conductrice enterrée 10, la rainure 8 est de préférence réalisée à la fin du process de fabrication de la carte électronique 1 mais avant le traitement de finition des plages de brasage 4 pour ne pas que la couche conductrice enterrée 10 soit apparente et sans finition. Le traitement de finition comprend par exemple une finition chimique du type nickel/or, argent, étain, etc.
Procédé fabrication :
Une carte électronique 1 conforme à l’invention peut être obtenue conformément aux étapes suivantes.
Au cours d’une étape S1, un circuit imprimé 2 est fourni. Le circuit imprimé 2 comprend, comme précisé plus haut, au moins une couche électriquement isolante présentant une face de connexion 3 sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages de brasage 4.
Le circuit imprimé 2 est conventionnel.
Au cours d’une étape S2, une rainure 8 (et éventuellement une ou plusieurs rainures 8 supplémentaires) est formée dans le circuit imprimé 2 à proximité d’au moins une des plages de brasage 4. La rainure 8 (et, le cas échéant, la ou les rainures 8 supplémentaire(s)) est non traversante et présente un fond. En revanche, la rainure 8 (et, le cas échéant, la ou les rainures 8 supplémentaire(s)) débouche sur la face de connexion 3, c’est-à-dire qu’elle est ouverte au niveau de la face de connexion 3.
La rainure 8 (et, le cas échéant, les rainures 8 supplémentaires) peut être formée par tous moyens adaptés, par exemple, par perçage laser ou fraisage mécanique de la couche isolante 9 électriquement.
Lorsque la rainure 8 (et, le cas échéant, les rainures 8 supplémentaires) est formée par perçage laser, la rainure 8 débouche de préférence sur une couche conductrice enterrée 10 car cela simplifie le perçage. Par ailleurs, pour faciliter la fabrication de la rainure 8, une largeur de la rainure est au moins égale à une profondeur 11 de ladite rainure 8.
Lorsque la rainure 8 (et, le cas échéant, les rainures 8 supplémentaires) est formée par fraisage mécanique, ladite rainure 8 peut déboucher sur une couche conductrice enterrée 10 ou présenter une profondeur 11 inférieure à l’épaisseur de la couche isolante 9 et ne pas dévoiler de couche conductrice enterrée 10. En variante, la rainure 8 peut présenter une profondeur supérieure ou égale à l’épaisseur de la couche isolante 9 et traverser une ou plusieurs couches sous-jacentes.
s
Au cours d’une étape S3, et de manière conventionnelle, un traitement de finition est appliqué au circuit imprimé 2.
Comme cela a été précisé plus haut, lorsque la rainure 8 (ou une ou plusieurs rainures 8 supplémentaires) dévoile une couche conductrice enterrée 10, l’étape S2 est réalisée préalablement à l’étape S3 de finition. En revanche, lorsqu’aucune rainure 8 ne dévoile de couche conductrice enterrée 10, l’étape S2 de formation de la ou des rainure 8(s) peut être réalisée après l’étape S3 de finition du circuit imprimé 2.
Au cours d’une étape S4, un composant électronique 5 comprenant au moins deux terminaisons 6 est fixé sur la face de connexion 3 de sorte que chaque terminaison 6 est brasée sur une plage correspondante.
Lorsqu’au moins une rainure 8 est formée sous le composant électronique 5, l’étape S2 est réalisée avant l’étape S4 de fixation du composant électronique 5, pour simplifier l’accès à la couche isolante 9. En revanche, lorsque toutes les rainures 8 sont formées à l’extérieur des plages de brasage 4 et sont donc accessibles malgré la présence du composant électronique 5, l’étape S4 peut avoir lieu après l’étape S2.
L’étape S4 de fixation est conventionnelle et ne sera pas davantage détaillée ici. La fixation peut en particulier être réalisée soit par refusion (« reflow soldering » en anglais), typiquement par sérigraphie avec un écran de sérigraphie type pochoir, soit à la vague (« solder wave » en anglais), soit par l’utilisation d’une colle conductrice, soit par frittage.
Exemples comparatifs :
Exemple 1 :
Une première carte électronique 1 comprenant trente résistances céramique 5 brasés sur un circuit imprimé 2 conformément à l’art antérieur, c’est-à-dire sans formation de rainure 8 dans la couche isolante 9 de peau du circuit imprimé 2.
Une deuxième carte électronique 1, identique à la première carte électronique 1 a également été réalisée, à l’exception du fait qu’une rainure 8 présentant une profondeur 11 de 150 µm et une largeur de 0.5 mm a été formée entre les deux plages de brasage 4 de la résistance céramique 5.
Les deux cartes électroniques ont subi plusieurs cycles thermiques (-55 °C / +125 °C). La première carte électronique 1 a subi 20 défaillances en 2500 cycles tandis que la deuxième carte électronique 1 n’a subi qu’une défaillance au bout de 2500 cycles et deux défaillances au bout de 3056 cycles.
Exemple 2 :
L’exemple 2 est identique à l’exemple 1 excepté que la première carte électronique 1 et la deuxième carte électronique 1 comprennent chacune dix QFN.
En particulier, la deuxième carte électronique 1 est identique à la première carte électronique 1 à l’exception du fait qu’une rainure 8 présentant une profondeur 11 de 150 µm et une largeur de 0.5 mm a été formée autour de la plage de brasage 4 centrale du QFN.
Les deux cartes électroniques ont subi plusieurs cycles thermiques (-55 °C / +125 °C).
La première carte électronique a subi 100 % de défaillances au bout de 1223 cycles tandis que la deuxième carte électronique 1 n’a subi que trois défaillances au bout de 3000 cycles.
Claims (10)
- Carte électronique (1) comprenant :
un circuit imprimé (2) comprenant une couche électriquement isolante (9) présentant une face de connexion (3) sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages (4) ;
un composant électronique (5) comprenant deux terminaisons (6), chaque terminaison (6) étant fixée sur une plage de brasage correspondante ; et
une rainure (8) formée dans la couche électriquement isolante (9) à proximité d’au moins une des plages (4), ladite rainure (8) présentant un fond et étant ouverte au niveau de la face de connexion (3).
- Carte électronique (1) selon la revendication 1, dans laquelle la rainure (8) est formée dans une zone de la couche électriquement isolante (9) s’étendant entre les deux plages (4).
- Carte électronique (1) selon la revendication 1, dans laquelle la rainure (8) est formée à l’extérieur des plages (4), en dehors d’une zone s’étendant entre les deux plages (4).
- Carte électronique (1) selon l’une des revendications 1 à 3, comprenant une rainure (8) supplémentaire formée dans la couche électriquement isolante (9) à proximité d’au moins une des plages (4), ladite rainure (8) supplémentaire présentant un fond et étant ouverte au niveau de la face de connexion (3).
- Carte électronique (1) selon la revendication 4, dans laquelle la rainure (8) et la rainure (8) supplémentaire s’étendent entre les deux plages (4) et/ou à l’extérieur des plages (4).
- Carte électronique (1) selon l’une des revendications 1 à 5, dans laquelle la rainure (8) présente une profondeur (11) supérieure ou égale à 50 micromètres.
- Carte électronique (1) selon l’une des revendications 1 à 6, dans laquelle la rainure (8) présente une profondeur (11) inférieure ou égale à 500 micromètres.
- Carte électronique (1) selon l’une des revendications 1 à 7, dans laquelle la rainure (8) présente une largeur supérieure ou égale à 20 micromètres.
- Procédé de fabrication (S) d’une carte électronique (1) selon l’une des revendications 1 à 8 comprenant les étapes suivantes :
S1 : fournir un circuit imprimé (2) comprenant une couche électriquement isolante (9) présentant une face de connexion (3) sur laquelle est fixée une couche conductrice traitée de sorte à former deux plages (4) et un composant électronique (5) comprenant au moins deux terminaisons (6), chaque terminaison (6) étant configurée pour être fixée sur une plage (4) correspondante ; et
S2 : former une rainure (8) dans le circuit imprimé (2) à proximité d’au moins une des plages (4), ladite rainure (8) présentant un fond et étant ouverte au niveau de la face de connexion (3). - Procédé de fabrication (S) selon la revendication 9, dans lequel l’étape S2 est formée par perçage laser ou fraisage mécanique de la couche électriquement isolante (9) électriquement.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2012909A FR3117303B1 (fr) | 2020-12-09 | 2020-12-09 | Réduction des zones de contraintes dans les joints brasés d’une carte électronique |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2012909 | 2020-12-09 | ||
| FR2012909A FR3117303B1 (fr) | 2020-12-09 | 2020-12-09 | Réduction des zones de contraintes dans les joints brasés d’une carte électronique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3117303A1 true FR3117303A1 (fr) | 2022-06-10 |
| FR3117303B1 FR3117303B1 (fr) | 2023-01-06 |
Family
ID=74871536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2012909A Active FR3117303B1 (fr) | 2020-12-09 | 2020-12-09 | Réduction des zones de contraintes dans les joints brasés d’une carte électronique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3117303B1 (fr) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121081A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | プリント配線基板の実装構造 |
| JPH10321972A (ja) * | 1997-05-19 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 回路基板 |
| US20030062111A1 (en) * | 2001-09-28 | 2003-04-03 | Yoichi Moriya | Method of manufacturing glass ceramic multilayer substrate |
| JP2004363379A (ja) * | 2003-06-05 | 2004-12-24 | Sanyo Electric Co Ltd | 半導体装置 |
| FR3069128A1 (fr) | 2017-07-13 | 2019-01-18 | Safran Electronics & Defense | Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante |
| WO2019120969A1 (fr) | 2017-12-19 | 2019-06-27 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages électroniques |
-
2020
- 2020-12-09 FR FR2012909A patent/FR3117303B1/fr active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121081A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | プリント配線基板の実装構造 |
| JPH10321972A (ja) * | 1997-05-19 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 回路基板 |
| US20030062111A1 (en) * | 2001-09-28 | 2003-04-03 | Yoichi Moriya | Method of manufacturing glass ceramic multilayer substrate |
| JP2004363379A (ja) * | 2003-06-05 | 2004-12-24 | Sanyo Electric Co Ltd | 半導体装置 |
| FR3069128A1 (fr) | 2017-07-13 | 2019-01-18 | Safran Electronics & Defense | Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante |
| WO2019120969A1 (fr) | 2017-12-19 | 2019-06-27 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages électroniques |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3117303B1 (fr) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1792526B1 (fr) | Dispositif electronique avec repartiteur de chaleur integre | |
| FR2762929A1 (fr) | Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur | |
| FR2596607A1 (fr) | Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede | |
| FR3030109B1 (fr) | Methode de fabrication d'un module electronique et module electronique | |
| FR3007403A1 (fr) | Procede de realisation d'un dispositif microelectronique mecaniquement autonome | |
| EP0749160A1 (fr) | Procédé de refroidissement d'un circuit intégré monté dans un boîtier | |
| EP0717442B1 (fr) | Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules | |
| EP0044247B1 (fr) | Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés | |
| EP2273425A1 (fr) | Procédé de raccordement électrique de deux organes entre eux | |
| FR3117303A1 (fr) | Réduction des zones de contraintes dans les joints brasés d’une carte électronique | |
| EP3035017B1 (fr) | Capteur differentiel de temperature | |
| FR3075558B1 (fr) | Suppression des zones de forte contrainte dans les assemblages electroniques | |
| EP2609604A1 (fr) | Circuit imprime comportant au moins un composant ceramique | |
| FR3114215A1 (fr) | Carte électronique comprenant des composants enterrés dans des cavités | |
| EP1427008B1 (fr) | Procédé de fabrication d'un module électronique comportant un composant actif sur une embase | |
| EP3932152A1 (fr) | Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées | |
| FR3114214A1 (fr) | Carte électronique comprenant des composants enterrés dans des cavités | |
| FR2864342A1 (fr) | Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede | |
| FR2571547A1 (fr) | Circuit hybride reportable sur un support comportant un reseau d'interconnexion a haute densite | |
| FR2743666A1 (fr) | Structure de boitier pour circuit integre | |
| EP2772936A2 (fr) | Procédé d'interconnexion par fils paralleles ainsi qu'un procédé d'adaptation des formes de ceux-ci, et les outillages relatifs | |
| WO2020012101A1 (fr) | Procede de fabrication d'un module electronique de puissance pour une électronique embarquée sur aeronef | |
| FR2789225A1 (fr) | Circuit integre de type montable en surface | |
| FR3093270A1 (fr) | Superposition de composants électroniques avec insertion dans des cavités | |
| FR3139411A1 (fr) | Boîtier de circuit integre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20220610 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |