FR3114215A1 - Carte électronique comprenant des composants enterrés dans des cavités - Google Patents

Carte électronique comprenant des composants enterrés dans des cavités Download PDF

Info

Publication number
FR3114215A1
FR3114215A1 FR2009329A FR2009329A FR3114215A1 FR 3114215 A1 FR3114215 A1 FR 3114215A1 FR 2009329 A FR2009329 A FR 2009329A FR 2009329 A FR2009329 A FR 2009329A FR 3114215 A1 FR3114215 A1 FR 3114215A1
Authority
FR
France
Prior art keywords
electronic component
termination
skin layer
cavity
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2009329A
Other languages
English (en)
Other versions
FR3114215B1 (fr
Inventor
Philippe Chocteau
Denis Lecordier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran Electronics and Defense SAS
Original Assignee
Safran Electronics and Defense SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Safran Electronics and Defense SAS filed Critical Safran Electronics and Defense SAS
Priority to FR2009329A priority Critical patent/FR3114215B1/fr
Priority to PCT/FR2021/051581 priority patent/WO2022058682A1/fr
Publication of FR3114215A1 publication Critical patent/FR3114215A1/fr
Application granted granted Critical
Publication of FR3114215B1 publication Critical patent/FR3114215B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

La présente invention concerne une carte électronique (1) comprenant : - un circuit imprimé (2) comprenant  une couche isolante (3, 3a, 3b) et une première et une deuxième couche conductrice de peau (4, 5) de part et d’autre de la couche isolante (3, 3a, 3b) ;- un BGA (6) étant fixé sur la première couche conductrice de peau (4) ; - une cavité (12), formée dans la couche isolante (3, 3a, 3b) sous BGA (6), la cavité (12) étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau (4, 5) ; et- un composant électronique (8) logé verticalement dans la cavité (12). Figure pour l’abrégé : Fig. 1

Description

Carte électronique comprenant des composants enterrés dans des cavités
DOMAINE DE L'INVENTION
L’invention concerne le domaine des cartes électroniques, en particulier lorsque ces cartes électroniques sont destinées à être intégrées dans un dispositif portable et embarqué, par exemple dans tout domaine présentant de fortes contraintes d’encombrement tel que le domaine de l’aéronautique et spatial, et plus précisément la fixation de composants à des circuits imprimés.
ETAT DE LA TECHNIQUE
De manière connue en soi, une carte électronique peut comprendre des composants montés en surface (CMS), c’est-à-dire des composants électroniques brasés directement à la surface du circuit imprimé d’une carte électronique, des composants traversants, ou encore des circuits imprimés.
Habituellement, les CMS sont brasés en surface soit par refusion (« reflow soldering » en anglais), soit à la vague (« solder wave » en anglais).
Dans le cas du brasage par refusion, le circuit imprimé nu est tout d’abord sérigraphié en recouvrant les couches conductrices du circuit imprimés (généralement en cuivre) par une crème à braser à l’aide d’un écran de sérigraphie (ou pochoir) de sorte que seuls les emplacements destinés à recevoir les terminaisons des composants sont recouverts par la crème à braser. La crème à braser comprend, de manière connue en soi, un alliage métallique en suspension dans un flux de brasage. Puis les terminaisons des composants (CMS) sont posées sur la crème à braser avant de subir un traitement thermique de refusion, au cours duquel la chaleur fait refondre l’alliage et évaporer le flux de brasage de manière à former des joints de brasure à partir de l’alliage métallique présent dans la crème à braser.
Afin d’augmenter la densité d’implantation des composant d’un circuit imprimé comprenant des composants montés en surface, il a déjà été proposé de diminuer la taille du boîtier des composants électroniques, de changer de technologie d’interconnexion, d’empiler des puces électroniques, de les rapprocher ou encore de les enterrer dans les couches internes du circuit imprimé.
Ainsi, le document US 2014/158414 propose d’enterrer des composants dans le circuit imprimé. Plus précisément, une cavité est réalisée par découpe laser dans le circuit imprimé, après sa fabrication, de sorte à dévoiler des plages de brasage au fond de la cavité. Le composant est ensuite placé au fond de la cavité et brasé sur les plages de brasage, puis la carte électronique est sérigraphiée afin de noyer le composant une couche isolante. Cette solution permet ainsi de désencombrer la couche de peau de la carte électronique. Toutefois, la couche isolante dans laquelle est noyé le composant empêche le remplacement des composants en cas de défaillance de ceux-ci et complexifie la phase de développement de la carte électronique.
Il a également été proposé dans le document FR 3 069 127 au nom de la Demanderesse un procédé de fabrication d’une carte électronique comprenant un circuit imprimé multicouche ayant au moins quatre couches conductrices séparées deux à deux par des couches isolantes, dont :
  • deux couches conductrices de peau fixées chacune sur une couche isolante associée,
  • des couches conductrices internes, s‘étendant entre les couches isolantes et séparées par une couche isolante centrale, l’une au moins des couches conductrices internes étant traitée de manière à former au moins une plage de brasage.
Une cavité est formée dans l’une des couches conductrices de peau et dans la couche isolante associée, en face de la plage de brasage de la couche conductrice interne, de sorte qu’au moins une partie de la plage de brasage soit dévoilée. Cette cavité est ensuite remplie avec un alliage métallique accompagné d’un flux de brasage, par exemple de la crème à braser, puis un composant électronique est placé en face de la cavité. Enfin, un traitement thermique type refusion est appliqué au circuit imprimé sur lequel est placé le composant afin de transformer l’alliage métallique accompagné du flux de brasage en joint de brasure de manière à fixer le composant au circuit imprimé.
Ce procédé permet ainsi d’augmenter efficacement la densité d’implantation et la mixité des composants montés en surface en créant des cavités permettant de réduire l’encombrement de la carte électronique, tout en permettant le remplacement des CMS défectueux.
De plus, il ressort que les gains de taille de boitier font partie des choix déjà utilisés et que l’empilement des puces n’est possible que pour une petite partie des composants électronique et concerne plutôt des composants grand public qui ne sont pas forcément compatibles avec des environnements plus sévères, notamment en termes de vibrations, de plages de température et de variations de température.
Ces procédés ont donc déjà permis d’augmenter la densité d’implantation de composants dans une carte électronique. Toutefois, l’industrie de l’aéronautique et du spatial reste en perpétuelle recherche d’amélioration des cartes électroniques.
C’est en particulier le cas dans le domaine des BGA (acronyme anglais de Ball Grid Array pour matrice de billes), pour lesquels il est souvent requis de placer des composants électroniques tels que des capacités de découplage sur de nombreuse entrées/sorties du BGA. Ceci conduit à des routages complexes qui prennent beaucoup de place. Il a donc été proposé de placer les composants électroniques de l’autre côté du circuit imprimé en utilisant un système de vias lasers et/ou de vias enterrés. Il en découle que les contraintes de routage des BGA sont souvent les plus dimensionnantes pour le nombre de couches du circuit imprimé, le nombre de niveaux de vias lasers et la présence de vias enterrés. Le prix du circuit imprimé peut ainsi être augmenté drastiquement uniquement en raison des contraintes de routage imposées par un seul composant, le BGA.
Un but de l’invention est de remédier aux inconvénients de l’art antérieur.
Ainsi, un but de l’invention est de proposer une solution industrialisable permettant d’améliorer la densité d’implantation des composants électronique sur une carte électronique, de réduire la complexité des circuits imprimés, notamment lorsqu’ils comprennent un ou plusieurs BGA, et donc de réduire leur coût de fabrication.
Il est à cet effet proposé, selon un premier aspect de l’invention une carte électronique comprenant :
- un circuit imprimé comprenant :
- au moins une couche isolante ; et
- une première et une deuxième couche conductrice de peau de part et d’autre de la couche isolante ;
- un premier composant électronique comprenant au moins une terminaison et étant fixé sur la première couche conductrice de peau ;
- une cavité, formée dans la couche isolante sous le premier composant électronique, la cavité étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau ; et
- un deuxième composant électronique logé dans la cavité comprenant une face de plus grande surface et une terminaison connectée à la terminaison du premier composant électronique, le deuxième composant électronique étant placé dans la cavité de sorte que la face de plus grande surface s’étend perpendiculairement à la première couche conductrice de peau dans la cavité.
Certaines caractéristiques préférées mais non limitatives de la carte électronique selon le premier aspect sont les suivantes, prises individuellement ou en combinaison :
  • le circuit imprimé présente une épaisseur déterminée et la face de plus grande surface de la capacité présente une longueur, suivant un axe normal à la première couche conductrice de peau, qui est au plus égale à l’épaisseur du circuit imprimé ;
  • la terminaison du deuxième composant électronique est connectée à la terminaison du premier composant électronique par l’intermédiaire d’un joint de brasure et/ou par l’intermédiaire d’un via ;
  • la terminaison du premier composant électronique est brasée sur la terminaison du deuxième composant électronique ;
  • le deuxième composant électronique comprend une terminaison supplémentaire qui est connectée à la deuxième couche conductrice de peau par l’intermédiaire d’un joint de brasure et/ou par l’intermédiaire d’un via ;
  • la cavité est positionnée en face de la terminaison du premier composant électronique ;
  • la cavité est décalée par rapport à la terminaison du premier composant électronique, la terminaison du deuxième composant électronique étant connectée à la terminaison du premier composant électronique par l’intermédiaire d’un via ou de la première couche conductrice de peau ; le premier composant électronique comprend l’un des composants suivants : un BGA, un LGA, un connecteur monté en surface ; et le deuxième composant électronique comprend l’un des composants suivants : une capacité d’adaptation, une résistance de polarisation, un réseau de résistances, un réseau de capacités, une diode ; et/ou
  • la carte électronique comprend en outre un circuit imprimé supplémentaire, le circuit imprimé étant connecté sur le circuit imprimé supplémentaire au niveau de la deuxième couche conductrice de peau.
Selon un deuxième aspect, l’invention propose un procédé de fabrication d’une carte électronique comprenant les étapes suivantes :
S1 : fournir un circuit imprimé comprenant :
- une couche isolante présentant deux faces opposées ; et
- une première et une deuxième couche conductrice de peau, chaque couche conductrice de peau étant fixée sur une face correspondante de la couche isolante ;
S2 : former une cavité dans la couche isolante, la cavité étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau ;
S3 : placer un deuxième composant électronique dans la cavité de sorte qu’une face de plus grande surface du deuxième composant électronique s’étend perpendiculairement à la première couche conductrice de peau, le deuxième composant électronique comprenant une terminaison ;
S5 : placer un premier composant électronique comprenant au moins une terminaison sur la première couche conductrice de peau ; et
S6 : connecter la terminaison du deuxième composant électronique à la terminaison du premier composant électronique.
Certaines caractéristiques préférées mais non limitatives du procédé de fabrication selon le deuxième aspect sont les suivantes, prises individuellement ou en combinaison :
  • l’étape S2 comprend la formation de l’un au moins des vias suivants : un via traversant ; un via borgne ;
  • l’étape S2 comprend successivement : la formation d’un premier via borgne ouvert sur l’une parmi la première couche conductrice de peau et la deuxième couche conductrice de peau, ledit premier via borgne dévoilant au moins une couche conductrice interne enterrée dans la couche isolante ; et la formation d’un deuxième via borgne connecté au premier via borgne via la couche conductrice interne ;
  • le deuxième via borgne est soit décalé par rapport au premier via borgne, soit aligné avec le premier via borgne ;
  • le deuxième composant électronique comprend en outre une terminaison supplémentaire, le procédé comprenant en outre une étape au cours de laquelle la terminaison supplémentaire du deuxième composant électronique est connectée à la deuxième couche conductrice de peau ;
  • l’étape S6 est réalisée par sérigraphie d’une crème à braser sur le circuit imprimé et/ou par trempage du premier composant électronique dans de la crème à braser ; et/ou
  • le procédé comprend en outre une étape de connexion du circuit imprimé sur un circuit imprimé supplémentaire par l’intermédiaire de la deuxième couche conductrice de peau.
DESCRIPTION DES FIGURES
D’autres caractéristiques, buts et avantages de l’invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels :
La figure 1 illustre de façon schématique un premier exemple de carte électronique conforme à un premier mode de réalisation, sur laquelle ont été illustrées six capacités de découplage et un BGA, chaque capacité de découplage étant connectée à une terminaison du BGA selon une configuration différente ;
La figure 2 illustre de façon schématique un exemple de carte électronique conforme à un deuxième mode de réalisation comprenant la carte électronique de la figure 1 brasée sur un circuit imprimé supplémentaire ;
La figure 3 illustre la sérigraphie d’un deuxième composant électronique dans une cavité traversante, le deuxième composant électronique et le circuit imprimé étant posés sur un porteur ;
La figure 4 illustre la réalisation d’un via borgne dans un empilement de couche d’un exemple de réalisation d’un circuit imprimé avant pressage et l’introduction d’un deuxième composant électronique trempé dans de la crème à braser dans le via borgne obtenu ;
La figure 5 est un organigramme d’étapes d’un procédé de fabrication d’une carte électronique selon un mode de réalisation de l’invention.
Sur l’ensemble des figures, les éléments similaires portent des références identiques.
DESCRIPTION DETAILLEE DE L'INVENTION
Une carte électronique 1 comprend un circuit imprimé 2 comportant des couches conductrices séparées par des couches isolantes sur lequel sont fixés des composants électroniques.
De manière générale, un circuit imprimé 2 peut être du type monocouche (également appelé simple couche) et ne comprendre qu’une seule couche conductrice, double couche (également appelé double face) et comprendre une couche conductrice de part et d’autre d’une couche isolante 3 ou multicouche et comprendre au moins quatre couches conductrices.
Les couches isolantes peuvent comprendre, de manière connue en soi, une résine epoxy et des fibres de verre. Les couches conductrices quant à elles peuvent être en cuivre (ou dans un alliage à base de cuivre).
Par composant électronique, on comprendra dans ce qui suit tout élément destiné à être assemblé avec d'autres afin de réaliser une ou plusieurs fonctions électroniques. A titre d’exemple non limitatif, un composant électronique peut comprendre un composant électronique discret tel qu’un composant monté en surface (CMS) (typiquement une résistance, un condensateur, un BGA (acronyme anglais de Ball Grid Array pour matrice de billes), etc.) ou un composant traversant, ou encore un circuit imprimé sur lequel sont fixés un ou plusieurs composants électroniques discrets.
Une carte électronique 1 comprend un circuit imprimé 2 comprenant :
  • au moins une couche isolante 3 ; et
  • une première et une deuxième couche conductrice de peau 4, 5 de part et d’autre de la couche isolante 3, l’une au moins parmi la première et la deuxième couche conductrice de peau 4, 5 étant traitée de sorte à former au moins une plage de brasage, de préférence plusieurs.
Le circuit imprimé 2 peut être monocouche, bicouche ou multicouche.
La carte électronique 1 comprend en outre un premier composant électronique 6 comprenant au moins une terminaison 7 qui est fixé sur la première couche conductrice de peau 4, et un deuxième composant électronique 8 comprenant une face 11 de plus grande surface et une première terminaison 9 connectée à la terminaison 7 du premier composant électronique 6.
Afin d’augmenter la densité d’implantation des composants électroniques sur la carte électronique 1, le deuxième composant électronique 8 est placé dans une cavité 12 de sorte que sa face 11 de plus grande surface, ou plus grande face 11, s’étend perpendiculairement à la première couche conductrice de peau 4 dans la cavité 12. En plaçant le deuxième composant électronique 8 dans une cavité 12 en position verticale (puisque sa plus grande face 11 est perpendiculaire à la première couche conductrice de peau 4), il est ainsi possible de profiter de l’espace habituellement non utilisé sous le premier composant électronique 6 et de gagner ainsi en place et en densité d’implantation.
On comprendra que, pour placer le deuxième composant électronique 8 verticalement dans la cavité 12, la première terminaison 9 du deuxième composant électronique 8 s’étend de préférence latéralement par rapport au deuxième composant électronique 8, c’est-à-dire sur une face qui est sensiblement normale par rapport à sa plus grande face 11. De préférence, à la fois la première terminaison 9 et la deuxième terminaison 10 sont latérales.
Cette configuration permet en outre de réduire la longueur des pistes de connexion entre le premier composant électronique 6 et le deuxième composant électronique 8, ce qui améliore les performances électriques.
Dans le cas où le premier composant électronique 6 comprend un BGA 6, cette configuration permet en outre de faciliter les routages entre le BGA 6 et le deuxième composant électronique 8, puisque les capacités 8 de découplage peuvent être placée dans les cavités 12 (elles correspondent alors au deuxième composant électronique 8 décrit ci-dessus), dans le circuit imprimé 2, au lieu d’être placées sur la deuxième couche conductrice de peau 5, avec les difficultés de routage et l’encombrement décrits plus haut.
Dans ce qui suit, afin de faciliter la lecture de la description, l’invention sera décrite dans le cas où le premier composant électronique 6 comprend un BGA 6 et le deuxième composant électronique 8 comprend une capacité 8 de découplage (ci-après : une capacité 8). Ceci n’est cependant pas limitatif, le premier composant électronique 6 pouvant comprendre tout composant électronique monté en surface (CMS) fortement intégré rassemblant de multiples signaux électriques, tel qu’un BGA, un connecteur CMS, une matrice de pastilles LGA (acronyme anglais de Land Grid Array), et le deuxième composant électronique 8 pouvant comprendre tout composant électronique comprenant au moins deux terminaisons 9, 10, tel qu’une capacité de découplage, une résistance de polarisation (pull up - connexion à la tension élevée, ou pull down - connexion à la tension basse), un réseau de résistances ou de capacités, une diode, etc.
Dans une première forme de réalisation, la capacité 8 est placée verticalement dans la cavité 12. Plus précisément, la capacité 8 présente une face de plus grande surface, ou grande face 11. Afin de faciliter la connexion de la capacité 8 au BGA 6 et à la plage de brasage de la deuxième couche conductrice de peau 5, la capacité 8 est placée dans la cavité 12 de sorte que sa grande face 11 s’étend sensiblement perpendiculairement à la première couche conductrice de peau 4.
La cavité 12 peut déboucher sur une plage de brasage d’une des couches conductrices de peau 4, 5, auquel cas cette plage de brasage forme une collerette, c’est-à-dire qu’elle entoure au moins partiellement la cavité 12.
Dans une forme de réalisation, le circuit imprimé 2 présente une épaisseur (entre la première et la deuxième couche de peau) déterminée. Par ailleurs, la grande face 11 de la capacité 8 présente une longueur, suivant un axe normal à la première couche conductrice de peau 4, qui est au plus égale à l’épaisseur du circuit imprimé 2 afin d’éviter que la capacité 8 ne fasse saillie du circuit imprimé 2. Typiquement, on a illustré sur les figures 1 et 2 des exemples de capacités 8 ayant une grande face 11 dont la longueur est sensiblement égale à l’épaisseur du circuit imprimé 2 (configurations C4 à C6), ainsi que des exemples de capacités 8 ayant une grande face 11 dont la longueur est inférieure à l’épaisseur du circuit imprimé 2 (configurations C1 à C3).
La connexion du BGA 6 et de la capacité 8 aux plages de brasage de la première et de la deuxième couche de peau du circuit imprimé 2 peut être réalisée conformément à plusieurs modes de réalisation :
  • le BGA 6 peut être brasé directement sur la plage de brasage de la première couche conductrice de peau 4 (configurations C1 à C4 et C6) ;
  • le BGA 6 peut être brasé directement sur la première terminaison 9 de la capacité 8 (configurations C1, C4 et C5) ;
  • le BGA 6 peut être connecté à la première terminaison 9 de la capacité 8 par l’intermédiaire d’un ou de plusieurs vias 13 (configurations C2 et C3). La capacité 8 peut alors être positionnée sous la terminaison 7 du BGA 6 (configuration C3) ou décalée par rapport à la terminaison 7 du BGA 6. De plus, le BGA 6 peut être connecté à la première terminaison 9 de la capacité 8 par l’intermédiaire d’au moins deux vias 13 empilés ;
  • le BGA 6 peut être connecté à la première terminaison 9 de la capacité 8 par l’intermédiaire de la plage de brasage de la première couche conductrice de peau 4 (configuration C6). La capacité 8 peut alors être décalée par rapport à la terminaison 7 du BGA 6 ;
  • la capacité 8 peut être brasée directement sur la plage de brasage de la deuxième couche conductrice de peau 5 (configurations C3, C4 et C6), ou en variante par l’intermédiaire d’un ou de plusieurs vias 13 (configuration C1) ;
  • la capacité 8 peut ne pas être brasée sur la plage de brasage de la deuxième couche conductrice de peau 5 (configurations C2 et C5). La deuxième terminaison 10 de la capacité 8 peut ensuite être brasée sur un autre composant électronique ou un circuit imprimé supplémentaire par exemple ;
  • la terminaison 7 du BGA 6 peut être brasée sur la première terminaison 9 de la capacité 8 sans être connectée à la première plage de brasage (configuration C5).
  • la plage de brasage de la première couche conductrice de peau 4 peut comprendre une collerette (configurations C1, C4 et C6) ou en variante être dépourvue de collerette (configuration C5).
  • la plage de brasage de la deuxième couche conductrice de peau 5 peut comprendre une collerette (C3, C4 et C6) ou en variante être dépourvue de collerette (configurations C2 et C5).
L’ensemble des configurations de connexion du BGA 6 avec la capacité 8 (avec/sans) collerette, directement ou par l’intermédiaire d’un ou de plusieurs vias 13 peuvent bien entendu être combinées avec l’ensemble des configurations de connexion de la capacité 8 au circuit imprimé 2 (plage de brasage de la deuxième couche conductrice de peau 5 avec ou sans collerette, brasage direct ou connexion par l’intermédiaire d’un ou de plusieurs vias 13 à la plage de brasage de la deuxième couche conductrice de peau 5, brasage ou non sur la plage de brasage de la deuxième couche conductrice de peau 5). La configuration choisie dépend en particulier du routage désiré entre le BGA 6, les terminaisons 9, 10 de la capacité 8 et les plages de brasage de la première et de la deuxième couche conductrice de peau 5, ainsi que du type de capacité 8 connectée à la terminaison 7 du BGA 6.
Ainsi, à titre d’exemple non limitatif, les cartes électroniques 1 illustrées en figures 1 et 2 comprennent un circuit imprimé 2 comprenant trois couches isolantes 3, 3a, 3b séparées deux à deux par une couche conductrice interne 15, 16, deux couches conductrices de peau 4, 5 de part et d’autre des couches isolantes et sept capacités 8, brasées conformément à sept configurations différentes :
Configuration C1 : Une cavité 12est formée dans la couche isolante 3 et ouverte sur la première couche conductrice de peau 4. Une collerette est formée autour de la cavité 12 dans la plage de brasage de la première couche conductrice de peau 4. La cavité 12 n’est pas traversante et dévoile, au niveau de son fond, une première couche conductrice interne 15. Cette première couche conductrice interne 15 est connectée à la plage de brasage de la deuxième couche conductrice de peau 5 par l’intermédiaire d’un via 13. La capacité 8 est placée verticalement dans la cavité 12. La première terminaison 9 de la capacité 8 est brasée directement sur une des terminaisons 7 du BGA 6 et sur la collerette de la plage de brasage de la première couche de peau. La deuxième terminaison 10 de la capacité 8 est brasée la plage de brasage de la deuxième couche conductrice de peau 5 par l’intermédiaire de la première couche conductrice interne 15 et du via laser 13.
Configuration C2 : Une cavité 12 est formée dans la couche isolante 3 et ouverte sur la deuxième couche conductrice de peau 5, sans collerette. La cavité 12 n’est pas traversante et dévoile, au niveau de son fond, une deuxième couche conductrice interne 16. Cette deuxième couche conductrice interne 16 est connectée à la plage de brasage de la première couche conductrice de peau 4 par l’intermédiaire d’un via 13. La cavité 12 et le via 13 sont décalés l’un par rapport à l’autre, de sorte que le via 13 et la cavité 12 ne sont pas alignés. La capacité 8 est placée verticalement dans la cavité 12. La première terminaison 9 de la capacité 8 est brasée directement sur la deuxième couche conductrice interne 16. La deuxième terminaison 10 de la capacité 8 n’est pas brasée au niveau de la plage de brasage de la deuxième couche conductrice de peau 5 (mais pourra être brasée sur tout composant électronique adapté). L’une des terminaisons 7 du BGA 6 est connectée à la première terminaison 9 de la capacité 8 par l’intermédiaire du via 13. La terminaison 7 du BGA 6 est donc positionnée en face du via 13, mais la capacité 8 n’est pas alignée est décalée par rapport à cette terminaison 7 du BGA 6.
Configuration C3 : Cette configuration 3 est identique à la configuration C2 aux exceptions suivantes : la cavité 12, le via 13 et la terminaison 7 du BGA 6 sont alignés l’un par rapport à l’autre et la deuxième terminaison 10 de la capacité 8 est sur la plage de brasage de la deuxième couche conductrice de peau 5 par l’intermédiaire d’une collerette.
Configuration C4 : Une cavité 12 est formée dans la couche isolante 3 et ouverte sur la première couche conductrice de peau 4 et sur la deuxième couche conductrice de peau 5. Cette cavité 12 est donc traversante. Une collerette est formée autour de la cavité 12 dans les plages de brasage de la première et de la deuxième couche conductrice de peau 4 et 5. La capacité 8 est placée verticalement dans la cavité 12. La première terminaison 9 de la capacité 8 est brasée directement sur une des terminaisons 7 du BGA 6 et sur la collerette de la plage de brasage de la première couche de peau. La deuxième terminaison 10 de la capacité 8 est brasée directement sur la collerette de la plage de brasage de la deuxième couche conductrice de peau 5.
Configuration C5 : Cette configuration 5 est identique à la configuration 4 aux exceptions suivantes : la cavité 12 est ouverte sur la première et la deuxième couche conductrice de peau 4, 5, mais sans collerette.
Configuration C6 : Cette configuration C6 est identique à la configuration C4 à l’exception près que la cavité 12 est décalée par rapport à la terminaison 7 du BGA 6 de sorte que la terminaison 7 du BGA 6 est brasée sur la plage de brasage de la première couche conductrice de peau 4 et est connectée à la capacité 8 par l’intermédiaire de cette plage de brasage.
On notera que, la première couche conductrice interne 15 peut être connectée à la plage de brasage de la deuxième couche conductrice de peau 5 par tous moyens, dont notamment :
  • un via laser 13 (comme illustré dans la configuration C2) ;
  • une piste conductrice reliée à un autre composant électronique (du même BGA ou d’un autre BGA) ;
  • un autre via traversant de la carte électronique 1 ;
  • un via enterré ailleurs sur la carte électronique 1 ;
  • un plan de masse, qui pourrait être la couche interne 15, qui est relié par un grand nombre de vias lasers et traversants.
On notera en outre que, comme illustré sur la figure 2, au cours d’une étape S7, le circuit imprimé 2 peut optionnellement être connecté à un circuit imprimé supplémentaire 17 comprenant une couche conductrice de peau supplémentaire. Dans ce cas, la capacité 8 peut alors être brasée, directement ou indirectement (c’est-à-dire par l’intermédiaire d’un ou de plusieurs vias 13), sur une plage de brasage formée dans la couche conductrice de peau supplémentaire 18 du circuit imprimé supplémentaire 17. Le cas échéant, comme cela a été illustré dans le cas des configurations C2 et C6 de la figure 2, la deuxième terminaison 10 des capacités 8 peut être brasée uniquement sur la plage de brasage supplémentaire 18 du circuit imprimé supplémentaire 17.
A titre d’exemple non limitatif, la figure 2 illustre une carte électronique 1 comprenant le circuit imprimé 2 de la figure 1 brasé sur un circuit imprimé supplémentaire 17. Les capacités 8 des configurations C2 et C5, qui ne sont pas brasées sur la plage de brasage de la deuxième couche conductrice de peau 5, sont alors brasées sur des plages de brasage de la couche conductrice de peau supplémentaire 18 du circuit imprimé supplémentaire 17.
Une carte électronique 1 conforme à l’invention peut par exemple être obtenue conformément aux étapes suivantes :
S1 : fournir un circuit imprimé 2 comprenant :
- au moins une couche isolante 3 ; et
- une première et une deuxième couche conductrice de peau 4, 5 de part et d’autre de la couche isolante 3 et comprenant au moins une plage de brasage ;
S2 : former une cavité 12 dans la couche isolante 3, la cavité 12 étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau 4, 5 ;
S3 : placer la capacité 8 dans la cavité 12 de sorte qu’une face de plus grande surface de la capacité 8 s’étend perpendiculairement à la première couche conductrice de peau 4 ;
S5 : placer un BGA 6 sur la première couche conductrice de peau 4 ; et
S6 : connecter la première terminaison 9 de la capacité 8 à la terminaison 7 du BGA 6.
Au cours de l’étape S2, la cavité 12 peut être formée dans la couche isolante 3 par tout moyen approprié. Par exemple, la cavité 12 peut être réalisée par perçage laser, par fraisage, par poinçonnage de la couche isolante 3.
Lorsque la cavité 12 est borgne, un orifice traversant peut-être formé dans les couches conductrices destinées à être traversées par la cavité 12, notamment par perçage laser ou par fraisage. Les couches conductrices sont ensuite empilées et pressées de sorte à obtenir le circuit imprimé 2, dans lequel est formée la cavité 12. Par exemple, on a illustré sur la figure 4 un exemple de réalisation dans lequel les deux couches isolantes 3, 3a s’étendant entre la première couche conductrice de peau 4 et la première couche conductrice interne 15 sont percées (ou fraisées), puis ces couches 3, 3a sont empilées avec la deuxième couche conductrice interne 16 sur la couche isolante 3b située entre la première couche conductrice interne 15 et la deuxième couche conductrice de peau 5 en alignant les perçages de sorte à obtenir, après pressage, le circuit imprimé 2 comprenant la cavité 12. Cette cavité 12 débouche donc bien sur la première couche conductrice interne 15, qu’elle dévoile.
Le brasage des terminaisons 7, 9, 10 de la capacité 8 et du BGA 6 dépend de la configuration de leurs connexions respectives.
Lorsque la cavité 12 est traversante et est entourée par une collerette au niveau de la plage de brasage de la deuxième couche conductrice de peau 5 (configurations C4 et C6) et éventuellement au niveau de la première couche conductrice de peau 4, la capacité 8 et le BGA 6 sont fixés sur le circuit imprimé 2 conformément aux étapes suivantes, suite à l’étape S2 de formation de la cavité 12 :
  • placement du circuit imprimé 2 sur un porteur 19 ;
  • placement de la capacité 8 dans la cavité 12 (étape S3), en la posant verticalement sur le porteur 19 (voir Figure 3);
  • sérigraphie d’une crème à braser sur la deuxième couche conductrice de peau 5 et la deuxième terminaison 10 de la capacité 8. La crème à braser comprend, de manière connue en soi, un alliage métallique en suspension dans un flux de brasage ;
  • traitement thermique de refusion de la carte électronique 1 comprenant le circuit imprimé 2 et la capacité 8, de sorte à former un premier joint de brasure 14 entre la deuxième terminaison 10 de la capacité 8 et la collerette au niveau de la plage de brasage de la deuxième couche conductrice de peau 5 ;
  • retournement du circuit imprimé 2 comprenant la capacité 8 brasée. La capacité 8 étant brasée, le porteur 19 n’est alors plus nécessaire ;
  • dépôt d’une crème à braser par sérigraphie ou jet sur la première terminaison 9 de la capacité 8 et au niveau de la plage de brasage de la première couche conductrice de peau 4 dans les configurations C4 et C6 ; En variante, le BGA 6 peut être trempé dans de la crème à braser ;
  • pose de la terminaison 7 du BGA 6 sur la crème à braser (au-dessus de la première terminaison 9 de la capacité 8 dans les configurations C4, à côté de la première terminaison 9 dans la configuration C6) ;
  • traitement thermique de refusion de la carte électronique 1 comprenant le circuit imprimé 2, le BGA 6 et la capacité 8, de sorte à former un deuxième joint de brasure 14 entre la première terminaison 9 de la capacité 8 et la terminaison 7 du BGA 6, le cas échéant à travers un via 13 et la plage de brasage de la première couche conductrice de peau 4.
Par traitement thermique de refusion, on comprendra ici un traitement thermique au cours duquel la chaleur fait refondre l'alliage de la crème à braser et évaporer le flux de brasage de manière à former des joints de brasure à partir de l'alliage métallique présent dans la crème à braser. On pourra se référer notamment au document FR 3 069 128 au nom de la Demanderesse pour plus de détails sur le brasage par refusion.
Bien entendu, le brasage de la première terminaison 9 de la capacité 8 et de la terminaison 7 du BGA 6 peut être réalisé avant le brasage de la deuxième terminaison 10 sur la deuxième couche conductrice de peau 5.
Dans le cas où la deuxième terminaison 10 n’est pas brasée sur la deuxième couche conductrice de peau 5 (absence de collerette sur cette couche – configuration C5), le circuit imprimé 2 est posé sur un porteur 19 au niveau de sa deuxième couche conductrice de peau 5, la capacité 8 est placée verticalement sur le porteur 19 dans la cavité 12, puis les terminaisons 9, 10, 7 de la capacité 8 et du BGA 6 sont brasées sur le circuit imprimé 2 par sérigraphie de la première terminaison 9 et éventuellement de la première couche conductrice de peau 4 (présence d’une collerette) et traitement thermique par refusion (conformément aux étapes décrites ci-avant). La deuxième terminaison 10 de la capacité 8 peut ensuite être utilisée comme plage de brasage pour un troisième composant électronique.
Lorsque la cavité 12 est borgne, c’est-à-dire qu’elle n’est ouverte que sur l’une parmi la première couche conductrice de peau 4 et la deuxième couche conductrice de peau 5 (configurations C1 à C3), la capacité 8 et le BGA 6 sont fixés sur le circuit imprimé 2 conformément aux étapes suivantes, suite à l’étape S2 de formation de la cavité 12 :
  • trempage de l’une des terminaisons 9, 10 de la capacité 8 dans de la crème à braser ; En variante, de la crème à braser peut être déposée à l’aide d’une seringue et d’une aiguille ;
  • placement de la capacité 8 dans la cavité 12 (étape S3), en la posant verticalement sur le fond de la cavité 12 et en plaçant la terminaison 9, 10 qui est enduite de crème à brasée contre la couche conductrice interne 15, 16 (Figure 4) ;
  • sérigraphie d’une crème à braser sur la première couche conductrice de peau 4, au niveau de l’autre terminaison 10, 9 de la capacité 8 ;
  • pose de la terminaison 7 du BGA 6 sur la crème à braser sérigraphiée ;
  • traitement thermique de refusion de la carte électronique 1 comprenant le circuit imprimé 2, le BGA 6 et la capacité 8 de sorte à former un joint de brasure 14 entre la capacité 8 et le BGA 6 d’une part et un joint de brasure 14 entre la capacité 8 et la couche conductrice interne d’autre part.
Ce procédé S s’applique aussi bien dans :
  • la configuration C1, dans laquelle c’est la deuxième terminaison 10 de la capacité 8 qui est trempée et la première terminaison 9 de la capacité 8 qui est sérigraphiée, le BGA 6 étant placé sur la première terminaison 9 de la capacité 8 ;
  • les configurations C2 et C3, dans lesquelles c’est la première terminaison 9 de la capacité 8 qui est trempée et c’est le via 13, qui s’étend entre la capacité 8 et le BGA 6, qui est sérigraphié, le BGA 6 étant placé sur la crème à braser au droit du via 13. Lorsque la deuxième couche conductrice de peau 5 comprend une collerette (comme dans la configuration C3), le procédé S comprend toutefois en outre la sérigraphie de la deuxième terminaison 10 de la capacité 8, qui peut être simultanée ou successive à la sérigraphie du via 13, de préférence préalablement au traitement thermique de refusion.

Claims (16)

  1. Carte électronique (1) comprenant :
    - un circuit imprimé (2) comprenant :
    - au moins une couche isolante (3, 3a, 3b) ; et
    - une première et une deuxième couche conductrice de peau (4, 5) de part et d’autre de la couche isolante (3, 3a, 3b) ;
    - un premier composant électronique (6) comprenant au moins une terminaison (7) et étant fixé sur la première couche conductrice de peau (4) ;
    - une cavité (12), formée dans la couche isolante (3, 3a, 3b) sous le premier composant électronique (6), la cavité (12) étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau (4, 5) ; et
    - un deuxième composant électronique (8) logé dans la cavité (12) comprenant une face (11) de plus grande surface et une terminaison (9) connectée à la terminaison (7) du premier composant électronique (6), le deuxième composant électronique (8) étant placé dans la cavité (12) de sorte que la face (11) de plus grande surface s’étend perpendiculairement à la première couche conductrice de peau (4) dans la cavité (12).
  2. Carte électronique (1) selon la revendication 1, dans laquelle le circuit imprimé (2) présente une épaisseur déterminée et la face (11) de plus grande surface de la capacité présente une longueur, suivant un axe normal à la première couche conductrice de peau (4), qui est au plus égale à l’épaisseur du circuit imprimé (2).
  3. Carte électronique (1) selon l’une des revendications 1 ou 2, dans laquelle la terminaison (9) du deuxième composant électronique (8) est connectée à la terminaison (7) du premier composant électronique (6) par l’intermédiaire d’un joint de brasure et/ou par l’intermédiaire d’un via (13).
  4. Carte électronique (1) selon la revendication 3, dans laquelle la terminaison (7) du premier composant électronique (6) est brasée sur la terminaison (9) du deuxième composant électronique (8).
  5. Carte électronique (1) selon l’une des revendications 1 à 4, dans laquelle le deuxième composant électronique (8) comprend une terminaison supplémentaire (10) qui est connectée à la deuxième couche conductrice de peau (5) par l’intermédiaire d’un joint de brasure (14) et/ou par l’intermédiaire d’un via (13).
  6. Carte électronique (1) selon l’une des revendications 1 à 5, dans laquelle la cavité (12) est positionnée en face de la terminaison (7) du premier composant électronique (6).
  7. Carte électronique (1) selon l’une des revendications 1 à 5, dans laquelle la cavité (12) est décalée par rapport à la terminaison (7) du premier composant électronique (6), la terminaison (9) du deuxième composant électronique (8) étant connectée à la terminaison (7) du premier composant électronique (6) par l’intermédiaire d’un via (13) ou de la première couche conductrice de peau (4).
  8. Carte électronique (1) selon l’une des revendications 1 à 7, dans laquelle :
    - le premier composant électronique (6) comprend l’un des composants suivants : un BGA, un LGA, un connecteur monté en surface ; et
    - le deuxième composant électronique (8) comprend l’un des composants suivants : une capacité d’adaptation, une résistance de polarisation, un réseau de résistances, un réseau de capacités, une diode.
  9. Carte électronique (1) selon l’une des revendications 1 à 8, comprenant en outre un circuit imprimé supplémentaire (17), le circuit imprimé (2) étant connecté sur le circuit imprimé supplémentaire (17) au niveau de la deuxième couche conductrice de peau (5).
  10. Procédé de fabrication d’une carte électronique (1) comprenant les étapes suivantes :
    S1 : fournir un circuit imprimé (2) comprenant :
    - une couche isolante (3, 3a, 3b) présentant deux faces opposées ; et
    - une première et une deuxième couche conductrice de peau (4, 5), chaque couche conductrice de peau étant fixée sur une face correspondante de la couche isolante (3, 3a, 3b) ;
    S2 : former une cavité (12) dans la couche isolante (3, 3a, 3b), la cavité (12) étant ouverte sur l’une parmi la première et la deuxième couche conductrice de peau (5) ;
    S3 : placer un deuxième composant électronique (8) dans la cavité (12) de sorte qu’une face (11) de plus grande surface du deuxième composant électronique (8) s’étend perpendiculairement à la première couche conductrice de peau (4), le deuxième composant électronique (8) comprenant une terminaison ;
    S5 : placer un premier composant électronique (6) comprenant au moins une terminaison sur la première couche conductrice de peau (4) ; et
    S6 : connecter la terminaison (9) du deuxième composant électronique (8) à la terminaison (7) du premier composant électronique (6).
  11. Procédé de fabrication selon la revendication 10, dans lequel l’étape S2 comprend la formation de l’un au moins des vias (13) suivants : un via (13) traversant ; un via (13) borgne.
  12. Procédé selon la revendication 11, dans lequel l’étape S2 comprend successivement :
    - la formation d’un premier via (13) borgne ouvert sur l’une parmi la première couche conductrice de peau (4) et la deuxième couche conductrice de peau (5), ledit premier via (13) borgne dévoilant au moins une couche conductrice interne enterrée dans la couche isolante (3, 3a, 3b) ; et
    - la formation d’un deuxième via (13) borgne connecté au premier via (13) borgne via la couche conductrice interne.
  13. Procédé selon la revendication 12, dans lequel le deuxième via (13) borgne est soit décalé par rapport au premier via (13) borgne, soit aligné avec le premier via (13) borgne.
  14. Procédé selon l’une des revendications 10 à 13, le deuxième composant électronique (8) comprend en outre une terminaison supplémentaire (10), le procédé comprenant en outre une étape (S4) au cours de laquelle la terminaison supplémentaire (10) du deuxième composant électronique (8) est connectée à la deuxième couche conductrice de peau (5).
  15. Procédé selon l’une des revendications 10 à 14, dans lequel l’étape S6 est réalisée par sérigraphie d’une crème à braser sur le circuit imprimé (2) et/ou par trempage du premier composant électronique (6) dans de la crème à braser.
  16. Procédé selon l’une des revendications 10 à 15, comprenant en outre une étape (S7) de connexion du circuit imprimé (2) sur un circuit imprimé supplémentaire (17) par l’intermédiaire de la deuxième couche conductrice de peau (5).
FR2009329A 2020-09-15 2020-09-15 Carte électronique comprenant des composants enterrés dans des cavités Active FR3114215B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2009329A FR3114215B1 (fr) 2020-09-15 2020-09-15 Carte électronique comprenant des composants enterrés dans des cavités
PCT/FR2021/051581 WO2022058682A1 (fr) 2020-09-15 2021-09-15 Carte électronique comprenant des composants enterrés dans des cavités

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2009329 2020-09-15
FR2009329A FR3114215B1 (fr) 2020-09-15 2020-09-15 Carte électronique comprenant des composants enterrés dans des cavités

Publications (2)

Publication Number Publication Date
FR3114215A1 true FR3114215A1 (fr) 2022-03-18
FR3114215B1 FR3114215B1 (fr) 2023-05-26

Family

ID=74347183

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2009329A Active FR3114215B1 (fr) 2020-09-15 2020-09-15 Carte électronique comprenant des composants enterrés dans des cavités

Country Status (2)

Country Link
FR (1) FR3114215B1 (fr)
WO (1) WO2022058682A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3135376A1 (fr) 2022-05-16 2023-11-17 Kuhn Sas Procédé et installation de travail d’une parcelle avec au moins deux robots agricoles

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1360721A2 (fr) * 2000-06-29 2003-11-12 Intel Corporation Boitier electronique a condensateurs integres et son procede de fabrication
US20100112826A1 (en) * 2008-11-05 2010-05-06 Dialogic Corporation Interconnect device with discrete in-line components
US20140158414A1 (en) 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
FR3069128A1 (fr) 2017-07-13 2019-01-18 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
FR3069127A1 (fr) 2017-07-13 2019-01-18 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
US20190208643A1 (en) * 2016-09-30 2019-07-04 Intel Corporation Vertical embedded component in a printed circuit board blind hole

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1360721A2 (fr) * 2000-06-29 2003-11-12 Intel Corporation Boitier electronique a condensateurs integres et son procede de fabrication
US20100112826A1 (en) * 2008-11-05 2010-05-06 Dialogic Corporation Interconnect device with discrete in-line components
US20140158414A1 (en) 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
US20190208643A1 (en) * 2016-09-30 2019-07-04 Intel Corporation Vertical embedded component in a printed circuit board blind hole
FR3069128A1 (fr) 2017-07-13 2019-01-18 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
FR3069127A1 (fr) 2017-07-13 2019-01-18 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3135376A1 (fr) 2022-05-16 2023-11-17 Kuhn Sas Procédé et installation de travail d’une parcelle avec au moins deux robots agricoles
WO2023222573A1 (fr) 2022-05-16 2023-11-23 Kuhn Sas Procede et installation de travail d'une parcelle avec au moins deux robots agricoles

Also Published As

Publication number Publication date
FR3114215B1 (fr) 2023-05-26
WO2022058682A1 (fr) 2022-03-24

Similar Documents

Publication Publication Date Title
EP0424262B1 (fr) Electronique portable connectable à puces
EP3275292B1 (fr) Carte électronique de fond de panier et calculateur électronique associé
FR3030109B1 (fr) Methode de fabrication d'un module electronique et module electronique
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
EP3992855A1 (fr) Procédé de fabrication d'un module de carte à puce avec composant électronique soudé
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
WO2022058682A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
CA2668048A1 (fr) Substrat imprime permettant le passage de tres forts courants et procede de realisation correspondant
EP1864326B1 (fr) Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
EP1252804B1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
FR3114214A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
FR2629667A1 (fr) Dispositif a circuit imprime
WO2020174181A1 (fr) Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
FR2940521A1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
CA2352138C (fr) Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US7214605B2 (en) Deposition of diffusion barrier
FR3075558B1 (fr) Suppression des zones de forte contrainte dans les assemblages electroniques
FR3093270A1 (fr) Superposition de composants électroniques avec insertion dans des cavités
FR2743666A1 (fr) Structure de boitier pour circuit integre
FR3117303A1 (fr) Réduction des zones de contraintes dans les joints brasés d’une carte électronique
EP2772936B1 (fr) Procédé d'interconnexion par fils paralleles ainsi qu'un procédé d'adaptation des formes de ceux-ci, et les outillages relatifs
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
EP2134147B1 (fr) Procédé de soudure et de positionnement d'un circuit intégré sur un substrat et assemblage réalisé par ce procédé
FR2670057A1 (fr) Systeme de connexion pour equipement amovible.
EP3905325A1 (fr) Procede de fabrication d'un module electronique compatible hautes frequences

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220318

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4