FR3139411A1 - Boîtier de circuit integre - Google Patents

Boîtier de circuit integre Download PDF

Info

Publication number
FR3139411A1
FR3139411A1 FR2208802A FR2208802A FR3139411A1 FR 3139411 A1 FR3139411 A1 FR 3139411A1 FR 2208802 A FR2208802 A FR 2208802A FR 2208802 A FR2208802 A FR 2208802A FR 3139411 A1 FR3139411 A1 FR 3139411A1
Authority
FR
France
Prior art keywords
shape memory
memory material
face
chip
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2208802A
Other languages
English (en)
Inventor
Romain Coffy
Younes BOUTALEB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2208802A priority Critical patent/FR3139411A1/fr
Priority to US18/237,489 priority patent/US20240079363A1/en
Publication of FR3139411A1 publication Critical patent/FR3139411A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Casings For Electric Apparatus (AREA)
  • Wire Bonding (AREA)

Abstract

Boîtier de circuit intégré, comprenant un substrat support (1) et un capot (2) fixé sur une première face (F1) du substrat support et définissant avec le substrat support un logement (3) contenant au moins une puce électronique (4) ayant une première face (41) équipée d’éléments saillants électriquement conducteurs (5) en coopération électrique sans soudure avec des plages de contact électriquement conductrices (6) situées sur la première face du substrat support, ladite au moins une puce comportant une deuxième face (42) opposée à la première face de la puce et définissant avec la capot un premier espace (ESP1) rempli d’un premier matériau à mémoire de forme (7) à l’état austénitique. Figure pour l’abrégé : Fig 1

Description

BOÎTIER DE CIRCUIT INTEGRE
Des modes de mise en œuvre et de réalisation de la présente invention concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des circuits intégrés, et plus particulièrement les boîtiers comportant des circuits intégrés à montage du type « puce retournée (FC : Flip Chip) selon un acronyme anglosaxon bien connu de l’homme du métier.
Une puce électronique destinée à être montée retournée sur une face, typiquement la face supérieure, d’un substrat porteur, comporte une face avant équipées d’éléments saillants, typiquement des bosses (« bumps » en langue anglaise) électriquement conductrices et une face arrière opposée à la face avant.
Dans le montage du type « puce retournée », les bosses de la face avant de la puce sont soudées sur des plages de contact de la face supérieure du substrat porteur.
Les dispositifs du type « Flip Chip » avec des puces de grandes tailles sont sujets à des dommages dus aux contraintes mécaniques occasionnées lors de la fabrication de ces dispositifs. En effet en raison des coefficients de dilatation différents entre la puce et le substrat porteur, thermiques, le flux de fabrication comportant des étapes de chauffage/refroidissement crée des défaillances connues telles que des craquelures, fissurations, délaminations.
Les solutions existantes pour prévenir de telles défaillances sont basées sur un ensemble spécifique de matériaux (par exemple matériau de remplissage connu par l’homme du métier sous la dénomination anglosaxonne d’« Underfill ») ou sur un collage assisté par laser (LAB).
Cependant de telles options sont coûteuses ou pas assez efficaces.
Il existe donc un besoin de proposer une solution plus satisfaisante pour réduire au maximum voire supprimer ces défaillances lors de la fabrication des boîtiers comportant des puces à montage retourné.
Selon un mode de réalisation et de mise en œuvre, il est proposé d’insérer un matériau à mémoire de forme, comprimé à l’état martensitique, avantageusement thermiquement conducteur, entre la face arrière de la puce et le capot du boîtier, puis lors de la fabrication du boîtier, de chauffer le boîtier, par exemple pour finaliser la fixation du capot sur le substrat support, à une température supérieure à la température de fin de passage à l’état austénitique du matériau à mémoire de forme, de façon que celui-ci s’expanse pour retrouver sa forme initiale de façon à remplir intégralement l’espace entre la face arrière de la puce et le capot et exercer ainsi une pression sur le capot, ce qui va créer un effet ressort et pousser les éléments saillants (bosses) de la puce contre les plages de contacts du substrat support du boîtier.
On obtient donc une coopération électrique correcte sans soudure entre les bosses et les plages de contact du substrat porteur et ce même si le substrat porteur se déforme.
Selon un aspect il est proposé un boîtier de circuit intégré, comprenant un substrat support et un capot fixé sur une première face, par exemple la face supérieure, du substrat support et définissant avec le substrat support un logement contenant au moins une puce électronique ayant une première face, par exemple la face avant, équipée d’éléments saillants, par exemple des bosses (« bumps ») électriquement conducteurs en coopération électrique sans soudure avec des plages de contact électriquement conductrices situées sur la première face du substrat support.
Ladite au moins une puce comporte une deuxième face, par exemple la face arrière, opposée à la première face de la puce et définissant avec le capot un premier espace rempli d’un premier matériau à mémoire de forme.
Une telle structure de boîtier permet d’avoir donc une puce qui n’est pas soudée physiquement sur le substrat support ou attachée mécaniquement au capot (ce qui permet une réduction des contraintes et des déformations en libérant mécaniquement la structure). Les connections électriques entre les éléments saillants (bosses) et les plages de contact du substrat support sont maintenues tout au long de la vie du composant via ce matériau a mémoire de forme qui assure un effet ressort tendant à repousser la puce vers le substrat support.
Ce premier matériau à mémoire de forme est avantageusement thermiquement conducteur ce qui permet également de conserver une connexion thermique entre la puce et le capot tout au long de la vie du composant.
La première face de la puce définit avec la première face du substrat porteur un deuxième espace avantageusement dépourvu de matériau de remplissage ou de matériau adhésif.
Selon un mode de réalisation particulièrement avantageux, les éléments saillants sont en coopération électrique avec lesdites plages de contact par l’intermédiaire d’un deuxième matériau à mémoire de forme électriquement conducteur.
On obtient ainsi également un effet ressort du côté des éléments saillants, qui combiné avec l’effet ressort procuré par le premier matériau à mémoire de forme, améliore encore la bonne conductivité électrique entre les éléments saillants et les plages de contact du substrat support.
Le premier matériau à mémoire de forme et le deuxième matériau à mémoire de forme sont avantageusement identiques et peuvent contenir par exemple un alliage de nickel et de titane (« Nitinol »).
Le premier matériau à mémoire de forme et le deuxième matériau à mémoire de forme contiennent une première quantité d’alliage de nickel et de titane non poreux et une deuxième quantité d’alliage de nickel et de titane poreux.
La présence d’une quantité d’alliage poreux permet d’augmenter la capacité d’allongement du matériau à mémoire de forme, ce qui contribue à compenser les mouvements du substrat porteur et/ou du capot.
Ainsi la deuxième quantité d’alliage poreux est par exemple inférieure ou égale à 10% de la quantité totale d’alliage de nickel et de titane, ce qui permet d’avoir une capacité d’allongement de l’ordre de 10% ce qui permet aisément de compenser des mouvements du substrat porteur et/ou du capot habituellement de l’ordre de quelques microns.
L’alliage de nickel et de titane poreux a par exemple un module d’élasticité compris entre 10 GPa et 100 GPa.
Le premier matériau à mémoire de forme et le deuxième matériau à mémoire de forme contiennent également avantageusement du cuivre en une quantité inférieure ou égale à 5% de la quantité totale du matériau à mémoire de forme correspondant.
La présence de cuivre est avantageuse du point de vue comportement mécanique du matériau à mémoire de forme puisqu’elle permet, en faible quantité, de renforcer l’effet bidirectionnel du matériau à mémoire de forme.
Le premier matériau à mémoire de forme a par exemple une température de fin de passage à l’état austénitique comprise entre 40°C et 100°C.
Selon un autre aspect il est proposé un procédé de fabrication d’un boîtier de circuit intégré, comprenant les étapes suivantes
a) fournir au moins une puce électronique ayant une première face équipée d’éléments saillants électriquement conducteurs,
b) fournir un substrat support ayant une première face équipée de plages de contact électriquement conductrices,
c) retourner la puce et faire coopérer électriquement sans soudure les éléments saillants avec les plages électriquement conductrices,
d) fournir une première couche d’un premier matériau à mémoire de forme dans un état martensitique et ayant une épaisseur initiale,
e) déformer la première couche de façon à lui conférer une deuxième épaisseur inférieure à l’épaisseur initiale et déposer la première couche ainsi déformée sur une deuxième face de la puce retournée opposée à la première face,
f) fixer un capot sur la première face du substrat support de façon à recouvrir la première couche déformée en laissant un espace entre la première couche déformée et le capot,
g) achever la fixation du capot sur le substrat support en chauffant la structure obtenue à l’étape f) à une température supérieure à la température de fin de passage à l’état austénitique du premier matériau à mémoire de forme de façon que la première couche tende à retrouver son épaisseur initiale et remplisse ledit espace en assurant une pression sur le capot.
Le premier matériau à mémoire de forme est avantageusement thermiquement conducteur.
Selon un mode avantageux de mise en œuvre, le procédé comprend entre l’étape b) et l’étape c) un dépôt sur les plages de contact d’une couche d’un deuxième matériau à mémoire de forme électriquement conducteur identique au premier matériau à mémoire de forme déformée à l’état martensitique, et l’étape c) comprend retourner la puce et faire coopérer électriquement sans soudure les éléments saillants avec les plages électriquement conductrices par l’intermédiaire de la couche du deuxième matériau à mémoire de forme, et dans lequel dans l’étape g) l’épaisseur de la couche du deuxième matériau à mémoire de forme augmente de façon à assurer une pression sur lesdits éléments saillants.
Le premier matériau à mémoire de forme contient par exemple un alliage de nickel et de titane.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 ;
;
; et
;
illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
Sur la , la référence BT désigne un boîtier de circuit intégré.
Ce boîtier BT comprend un substrat support 1, de structure classique et connue en soi, comportant une première face F1, typiquement la face supérieure du substrat support.
La face inférieure du substrat support, opposée à la face supérieure F1, est généralement pourvue de billes de soudure destinées à être soudées sur des pistes d’une carte de circuit imprimé.
Le boîtier BT comporte également un capot 2, également de structure classique et connue en soi.
Ce capot 2 est fixé sur la première face F1 du support par l’intermédiaire notamment d’un matériau adhésif 8 telle qu’une colle.
Le capot 2 défini avec le substrat support 1 un logement 3 contenant au moins une puce électronique 4.
La puce 4 comporte une première face 41, typiquement la face avant, équipée d’éléments saillants 5 électriquement conducteurs telles que des bosses (« bumps ») ou des piliers, par exemple en cuivre.
La puce 4 comporte également une deuxième face 42, opposée à la première face 41, typiquement la face arrière de la puce.
La puce 4 est une puce à montage retourné (« flip chip ») c’est-à-dire que la face avant 41 fait face au substrat support 1 tandis que la face arrière 42 fait face au capot 2.
La face arrière 42 de la puce 4 est située à une distance d1 du capot 2 et définit avec celui-ci un premier espace ESP1 intégralement rempli d’un premier matériau 7 à mémoire de forme qui est ici dans l’état austénitique.
A titre d’exemple non limitatif, le premier matériau à mémoire de forme 7 peut contenir un alliage de nickel et de titane connu par l’homme du métier sous la dénomination « Nitinol », dans lequel le titane et le nickel sont approximativement présents dans les mêmes pourcentages.
La formule chimique du Nitinol est par exemple Ni14Ti11. Cela étant, des matériaux à mémoire de forme ayant d’autres compositions peuvent également être désignés dans la pratique par le terme « Nitinol ».
Un matériau à mémoire de forme à une propriété bien connue de l’homme du métier.
On rappelle que cette propriété de mémoire de forme est définie comme l’aptitude d’un échantillon de ce matériau ayant subi une déformation importante à récupérer sa forme initiale à l’état austénitique par chauffage à une température supérieure à la température de fin de passage à l’état austénitique, température connue par l’homme du métier sous l’expression anglosaxonne « austenite finish ».
Ainsi, la température de fin de passage à l’état austénitique du Nitinol est de l’ordre de 50°C à 100°C.
Le Nitinol est un matériau à mémoire de forme à la fois thermiquement et électriquement conducteur.
Son caractère thermiquement conducteur lui permet de contribuer à la dissipation thermique du boîtier.
Comme illustré très schématiquement sur la , le boîtier BT comporte des plages de contact 6 électriquement conductrices, réparties sur la première face F1 du substrat porteur.
Et, les éléments saillants 5 sont en coopération électrique sans soudure avec ces plages de contact 6.
Plus précisément, dans le mode de réalisation de la , les éléments saillants 5 sont en contact avec un deuxième matériau à mémoire de forme 9, qui est dans le cas présent identique au premier matériau à mémoire de forme 7. En d’autres termes, le deuxième matériau à mémoire de forme 9 contient également du Nitinol.
Et, comme le Nitinol est électriquement conducteur, les éléments saillants 5, en contact avec la couche de Nitinol 9 qui recouvre la plage de contact correspondante 6, sont bien en coopération électrique avec ces plages de contact 6.
Et cette coopération électrique est effectuée sans soudure.
En outre, comme illustré sur la , la première face 41 de la puce 4 définit avec la première face F1 du substrat porteur un deuxième espace ESP2 dépourvu de matériau de remplissage (« underfill ») ou de matériau adhésif telle qu’une colle.
On se réfère maintenant plus particulièrement à la qui illustre schématiquement un zoom de la zone ZA de la .
Comme on peut le voir sur la , la couche 9 de matériau à mémoire de forme est emprisonnée dans une enceinte 10 isolante, connue par l’homme du métier par la dénomination anglosaxonne « Solder Mask » pour « masque de soudure » en français.
Le matériau à mémoire de forme 9 est ici également dans son état austénitique et crée un effet ressort exerçant une poussée sur l’élément saillant 5 selon la flèche F2.
Parallèlement, comme illustré schématiquement sur la , le matériau à mémoire de forme 7 situé entre la face arrière 42 de la puce 4 et le capot 2 exerce un effet ressort ayant tendance à repousser la puce 4 selon la flèche F1, en direction du substrat support.
La combinaison de ces deux effets ressort conduit à un très bon contact électrique entre l’extrémité 50 des éléments saillants 5 et la couche 9 du matériau à mémoire de forme et donc une très bonne coopération électrique entre l’élément saillant 5 et la plage de contact correspondante sous-jacente 6, et ce sans qu’il soit nécessaire d’effectuer une quelconque soudure au niveau des éléments saillants.
L’obtention de ces effets ressort va maintenant être décrite en référence plus particulièrement à la qui illustre très schématiquement les étapes du procédé de fabrication du boîtier BT de la .
Dans l’étape STa, on fournit la puce électronique 4 ayant sa première face 41 équipée des éléments saillants électriquement conducteurs 5.
Dans l’étape STb, on fournit le substrat support 1 ayant sa première face F1 équipée des plages de contacts électroniquement conductrices 6.
Puis, dans l’étape STc, on retourne la puce 4 pour faire coopérer électriquement sans soudure les éléments saillants 5 avec les plages électriquement conductrices 6.
Lorsqu’on prévoit d’utiliser également un matériau à mémoire de forme 9 du côté des éléments saillants, on prévoit, entre l’étape STb et l’étape STc, une étape STb1 dans laquelle on dépose sur les plages de contact une couche du matériau à mémoire de forme 9 qui a été déformée à l’état martensitique, en compression de façon à avoir une hauteur H2 inférieure à la hauteur H1 mentionnée sur la .
Et, dans ce cas, dans l’étape STc, après retournement de la puce, on a une coopération électrique sans soudure des éléments saillants avec les plages électriquement conductrices correspondantes 6 par l’intermédiaire de la couche de ce matériau à mémoire de forme.
Puis, dans l’étape STd, on fournit une première couche du matériau à mémoire de forme 7 ayant une épaisseur initiale d0 supérieure à la distance d1 mentionnée sur la .
Puis, dans l’étape STe, on déforme cette première couche dans l’état martensitique par compression, de façon à lui conférer une deuxième épaisseur d2 inférieure à l’épaisseur initiale d0, cette deuxième épaisseur d2 étant également légèrement inférieure à la distance d1 mentionnée sur la .
A tire indicatif, pour une distance d1 donnée, on choisira une deuxième épaisseur d2 inférieure à la distance d1, par exemple de l’ordre de 1% à 5% de la distance d1 en moins.
Puis, on dépose la première couche ainsi déformée sur la face arrière 42 de la puce retournée.
On fixe ensuite dans l’étape STf, le capot 2 sur le substrat support 1 par l’intermédiaire de la colle 8 qui est par exemple une colle pré-polymérisée.
Comme l’épaisseur de la couche de matériau à mémoire de forme 7 est légèrement inférieure à la distance d1 entre la face arrière de la puce et le capot 2, il subsiste ainsi un espace entre cette couche 7 et le capot ce qui permet sa fixation sur le substrat support tout en recouvrant la puce.
Enfin, on achève la fixation du capot sur le substrat support dans l’étape STg en chauffant la structure obtenue à l’étape STf à une température supérieure à la température de fin de passage à l’état austénitique du matériau à mémoire de forme. Ce chauffage permet d’une part de polymériser complètement la colle 8 et d’autre part de faire passer le matériau à mémoire de forme dans son état austénitique de façon à ce qu’il retrouve sa forme initiale, en l’espèce de façon à ce que la couche de matériau 7 augmente d’épaisseur pour tendre à retrouver son épaisseur initiale qui est supérieure à la distance d1.
De ce fait, l’espace ESP1 est totalement rempli par le matériau à mémoire de forme 7 et celui-ci assure son effet ressort tel qu’illustré schématiquement sur la .
Lorsque l’on a également déposé la couche 9 de matériau à mémoire de forme dans l’enceinte 10, le chauffage à la température supérieure à la température de fin de passage à l’étape austénitique conduit à une augmentation de l’épaisseur de la couche 9 ce qui provoque l’effet ressort illustré sur la .
A titre indicatif, dans l’étape STG, on va chauffer le boîtier à une température de l’ordre d’une centaine de degrés, en fonction des matériaux utilisés.
Le boîtier selon ces modes de réalisation et de mises en œuvre utilise donc un matériau à mémoire de forme, par exemple du nitinol, jouant un rôle de ressort permettant une coopération électrique correcte entre les éléments saillants 5 et les plages de contact sous-jacentes du substrat support, et ce sans soudure, et même en cas de gauchissement du substrat support.
Il n’y a aucune soudure au niveau des éléments saillants 5 et par conséquent aucune contrainte transmise à la puce.
Il n’y a aucun matériau de remplissage dans la structure et aucune contrainte apparaissant durant la vie du produit.
L’invention n’est pas limitée aux modes de mises en œuvre et de réalisations qui viennent d’être décrits mais en embrasse toutes les variantes.
Ainsi, il est possible d’utiliser pour les matériaux à mémoire de forme 7 et 9, du Nitinol non poreux et du Nitinol poreux ce qui permet d’augmenter la capacité d’allongement du matériau à mémoire de forme.
Il est également possible que le matériau à mémoire de forme contienne également du cuivre en une quantité inférieure ou égale à 5% de la quantité totale du matériau à mémoire de forme correspondant.
En effet, la présence du cuivre en faible quantité permet de renforcer l’effet bidirectionnel du matériau à mémoire de forme.

Claims (15)

  1. Boîtier de circuit intégré, comprenant un substrat support (1) et un capot (2) fixé sur une première face (F1) du substrat support et définissant avec le substrat support un logement (3) contenant au moins une puce électronique (4) ayant une première face (41) équipée d’éléments saillants électriquement conducteurs (5) en coopération électrique sans soudure avec des plages de contact électriquement conductrices (6) situées sur la première face du substrat support, ladite au moins une puce comportant une deuxième face (42) opposée à la première face de la puce et définissant avec la capot un premier espace (ESP1) rempli d’un premier matériau à mémoire de forme (7).
  2. Boîtier selon la revendication 1, dans lequel le premier matériau à mémoire de forme (7) est thermiquement conducteur.
  3. Boîtier selon la revendication 1 ou 2, dans lequel la première face de la puce définit avec la première face du substrat porteur un deuxième espace (ESP2) dépourvu de matériau de remplissage ou de matériau adhésif.
  4. Boîtier selon l’une des revendications précédentes, dans lequel les éléments saillants sont en coopération électrique avec lesdites plages de contact par l’intermédiaire d’un deuxième matériau à mémoire de forme électriquement conducteur (9).
  5. Boîtier selon la revendication 4, dans lequel le premier matériau à mémoire de forme (7) et le deuxième matériau à mémoire de forme (9) sont identiques.
  6. Boîtier selon la revendication 5, dans lequel le premier matériau à mémoire de forme (7) et le deuxième matériau à mémoire de forme (9) contiennent un alliage de nickel et de titane.
  7. Boîtier selon la revendication 6, dans lequel le premier matériau à mémoire de forme (7) et le deuxième matériau à mémoire de forme (9) contiennent une première quantité d’alliage de nickel et de titane non poreux et une deuxième quantité d’alliage de nickel et de titane poreux.
  8. Boîtier selon la revendication 7, dans lequel la deuxième quantité est inférieure ou égale à 10% de la quantité totale d’alliage de nickel et de titane.
  9. Boîtier selon la revendication 7 ou 8 dans lequel l’alliage poreux de nickel et de titane a un module d’élasticité compris entre 10 GPa et 100 GPa.
  10. Boîtier selon l’une des revendications 6 à 9, dans lequel le premier matériau à mémoire de forme (7) et le deuxième matériau à mémoire de forme (9) contiennent également du cuivre en une quantité inférieure ou égale à 5% de la quantité totale du matériau à mémoire de forme correspondant.
  11. Boîtier selon l’une des revendications précédentes, dans lequel le premier matériau à mémoire de forme (7) à une température de fin de passage à l’état austénitique comprise entre 40°C et 100°C.
  12. Procédé de fabrication d’un boîtier de circuit intégré, comprenant les étapes suivantes
    a) fournir au moins une puce électronique ayant une première face équipée d’éléments saillants électriquement conducteurs,
    b) fournir un substrat support ayant une première face équipée de plages de contact électriquement conductrices,
    c) retourner la puce et faire coopérer électriquement sans soudure les éléments saillants avec les plages électriquement conductrices,
    d) fournir une première couche d’un premier matériau à mémoire de forme dans un état martensitique et ayant une épaisseur initiale,
    e) déformer la première couche de façon à lui conférer une deuxième épaisseur inférieure à l’épaisseur initiale et déposer la première couche ainsi déformée sur une deuxième face de la puce retournée opposée à la première face,
    f) fixer un capot sur la première face du substrat support de façon à recouvrir la première couche déformée en laissant un espace entre la première couche déformée et le capot,
    g) achever la fixation du capot sur le substrat support en chauffant la structure obtenue à l’étape f) à une température supérieure à la température de fin de passage à l’état austénitique du premier matériau à mémoire de forme de façon que la première couche tende à retrouver son épaisseur initiale et remplisse ledit espace en assurant une pression sur le capot.
  13. Procédé selon la revendication 12, dans lequel le premier matériau à mémoire de forme est thermiquement conducteur.
  14. Procédé selon la revendication 12 ou 13, comprenant entre l’étape b) et l’étape c) un dépôt sur les plages de contact d’une couche d’un deuxième matériau à mémoire de forme électriquement conducteur identique au premier matériau à mémoire de forme déformée à l’état martensitique, et dans lequel l’étape c) comprend retourner la puce et faire coopérer électriquement sans soudure les éléments saillants avec les plages électriquement conductrices par l’intermédiaire de la couche du deuxième matériau à mémoire de forme, et dans lequel dans l’étape g) l’épaisseur de la couche du deuxième matériau à mémoire de forme augmente de façon à assurer une pression sur lesdits éléments saillants.
  15. Procédé selon l’une des revendications 12 à 14, dans lequel le premier matériau à mémoire de forme contient un alliage de nickel et de titane.
FR2208802A 2022-09-01 2022-09-01 Boîtier de circuit integre Pending FR3139411A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2208802A FR3139411A1 (fr) 2022-09-01 2022-09-01 Boîtier de circuit integre
US18/237,489 US20240079363A1 (en) 2022-09-01 2023-08-24 Integrated circuit package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2208802 2022-09-01
FR2208802A FR3139411A1 (fr) 2022-09-01 2022-09-01 Boîtier de circuit integre

Publications (1)

Publication Number Publication Date
FR3139411A1 true FR3139411A1 (fr) 2024-03-08

Family

ID=83594507

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2208802A Pending FR3139411A1 (fr) 2022-09-01 2022-09-01 Boîtier de circuit integre

Country Status (2)

Country Link
US (1) US20240079363A1 (fr)
FR (1) FR3139411A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381316A (en) * 1992-05-15 1995-01-10 Rohm Co., Ltd. Electronic part assembly using a shape memory alloy element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381316A (en) * 1992-05-15 1995-01-10 Rohm Co., Ltd. Electronic part assembly using a shape memory alloy element

Also Published As

Publication number Publication date
US20240079363A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
EP0542475B1 (fr) Procédé de liaison utilisant une soudure composée de couches alternantes multiples d'or et d'étain
EP2299515B1 (fr) Procédé d'encapsulation d'une batterie de type lithium-ion en couches minces directement sur le substrat
FR2837022A1 (fr) Dispositif a semiconducteur de puissance
FR2903811A1 (fr) Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
FR2631751A1 (fr) Embase de montage intermediaire pour un laser a semiconducteurs
WO2014135802A1 (fr) Procédé de réalisation d'un collage direct métallique conducteur
FR3116383A1 (fr) Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication
FR3139411A1 (fr) Boîtier de circuit integre
EP3501042A1 (fr) Procédé de connection intercomposants à densité optimisée
FR2769100A1 (fr) Boitier pour dispositif photosemi-conducteur
EP0114760B1 (fr) Boîtier à dissipation thermique élevée, notamment pour microélectronique
FR2511193A1 (fr) Support en materiau colamine pour le refroidissement et l'encapsulation d'un substrat de circuit electronique
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
FR2748856A1 (fr) Dispositif diode a semiconducteur a montage en surface
WO2018020189A2 (fr) Module électronique de puissance d'un aéronef et procédé de fabrication associé
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
FR2569052A1 (fr) Procede d'interconnexion de circuits integres
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
FR3008228A1 (fr) Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
FR2789225A1 (fr) Circuit integre de type montable en surface
EP1573805A2 (fr) Procede de reroutage de dispositifs microelectroniques sans lithographie
FR3136588A1 (fr) Boîtier, par exemple boîtier optique, de circuit integre
FR3123733A1 (fr) Boîtier optique de circuit integre
EP1350418A1 (fr) Procede de realisation d'interconnexion dans un circuit imprime multicouches

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240308