FR2872344A1 - Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci - Google Patents
Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci Download PDFInfo
- Publication number
- FR2872344A1 FR2872344A1 FR0506050A FR0506050A FR2872344A1 FR 2872344 A1 FR2872344 A1 FR 2872344A1 FR 0506050 A FR0506050 A FR 0506050A FR 0506050 A FR0506050 A FR 0506050A FR 2872344 A1 FR2872344 A1 FR 2872344A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- gate
- channel
- forming
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 80
- 230000001681 protective effect Effects 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000004973 liquid crystal related substance Substances 0.000 title description 16
- 238000000034 method Methods 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000008188 pellet Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- -1 acrylic organic compound Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007937 lozenge Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
Dans le substrat de réseau de transistors à couches minces, une électrode de grille (106) est connectée à une ligne de grille (102), une électrode de source (108) est connectée à une ligne de données (104) croisant la ligne de grille (102) pour définir une zone de pixel et une électrode de drain (110) est opposée à l'électrode de source (108) avec un canal entre celles-ci. Une couche semi-conductrice se trouve dans le canal.Une électrode de pixel (122) dans la zone de pixel vient en contact avec l'électrode de drain (110) sensiblement sur la zone de chevauchement entière entre les deux. Un film protecteur de canal (120) est disposé sur la couche semi-conductrice correspondant au canal pour protéger la couche semi-conductrice. Le substrat de réseau de transistors à couches minces protège un transistor à couches minces sans film protecteur et réduit en conséquence son coût de fabrication.Application à un dispositif d'affichage à cristaux liquides (LCD).
Description
SUBSTRAT DE RESEAU DE TRANSISTORS A COUCHES MINCES ET
PROCEDE DE FABRICATION DE CELUI-CI
La présente invention concerne un substrat de réseau de transistors à couches minces, et plus particulièrement un substrat de réseau de transistors à couches minces et un procédé de fabrication de celui-ci qui sont adaptés pour protéger un transistor à couches minces sans film protecteur de même que pour réduire un coût de fabrication.
Généralement, un dispositif d'affichage à cristaux liquides (LCD) commande la transmittance de lumière d'un cristal liquide en utilisant un champ électrique pour afficher ainsi une image. Le LCD pilote un cristal liquide par un champ électrique formé entre une électrode de pixel et une électrode commune agencées en opposition l'une à l'autre sur des substrats supérieur et inférieur.
Le LCD comprend un substrat de réseau de transistors à couches minces (substrat de réseau inférieur) et un substrat de réseau de filtres chromatiques (substrat de réseau supérieur) qui sont joints en opposition l'un à l'autre, une entretoise destinée à maintenir constamment un écartement de cellule entre les deux substrats de réseau, et un cristal liquide rempli dans l'écartement de cellule.
Le substrat de réseau de transistors à couches minces est composé d'une pluralité de câbles de transmission et de transistors à couches minces, sur lesquels est revêtu un film d'alignement qui forme un alignement initial du cristal liquide. Le substrat de réseau de filtres chromatiques est composé d'un filtre chromatique destiné à mettre en oeuvre une couleur, une matrice noire destinée à empêcher la fuite de lumière sur lesquels est revêtu un film d'alignement qui forme un alignement initial du cristal liquide.
Dans un tel LCD, le substrat de réseau de transistors à couches minces a un procédé de fabrication compliqué, qui entraîne une grande élévation du coût de fabrication du panneau d'affichage à cristaux liquides du fait qu'il implique un procédé de semi-conducteur et utilise une pluralité de procédés au masque. Afin de résoudre ceci, le substrat de réseau de transistors à couches minces a été développé vers la réduction du nombre des procédés au masque. Ceci provenait du fait qu'un procédé au masque comprend nombre de procédés individuels tels que des procédés de dépôt de couches minces, de nettoyage, de photolithographie, de gravure, de décapage (de résine photosensible) et d'inspection, etc. Récemment, un procédé à quatre masques a été utilisé pour fabriquer le transistor à couches minces plutôt que le procédé standard à cinq masques.
\\HIRSCHO\BREV ETS\Brevets\ 24000\24020.doc - 14 juin 2005 - 1125 La figure 1 est une vue en plan illustrant un substrat de réseau de transistors à couches minces adoptant un procédé au masque à quatre pièces de l'art connexe, et la figure 2 est une vue en coupe du substrat de réseau de transistors à couches minces pris suivant la ligne II-II' sur la figure 1.
En se référant à la figure 1 et à la figure 2, un substrat de réseau de transistors à couches minces d'un panneau d'affichage à cristaux liquides de l'art connexe comprend une ligne de grille 2 et une ligne de données 4 disposées sur un substrat inférieur 1 de manière telle qu'elles se coupent l'une l'autre en ayant un film isolant de grille 12 entre elles, un transistor à couches minces 30 disposé à chaque intersection, une électrode de pixel 22 disposée au niveau d'une zone de cellule définie par la structure d'intersection, un condensateur mémoire 40 disposé au niveau d'une partie chevauchante entre la ligne de grille 2 et une électrode mémoire 28, une pastille de grille 50 connectée à la ligne de grille 2 et une pastille de données 60 connectée à la ligne de données 4.
La ligne de grille 2 destinée à appliquer un signal de grille et la ligne de données 4 destinée à appliquer un signal de données sont disposées au niveau d'une structure d'intersection pour définir ainsi une zone de pixel 5.
Le transistor à couches minces 30 permet à un signal de pixel sur la ligne de données 4 d'être chargé dans l'électrode de pixel 22 et maintenu en réponse à un signal de grille sur la ligne de grille 2. A cette fin, le transistor à couches minces 30 comprend une électrode de grille 6 connectée à la ligne de grille 2, une électrode de source 8 connectée à la ligne de données 4 et une électrode de drain 10 connectée à l'électrode de pixel 22. En outre, le transistor à couches minces 30 comprend une couche active 14 se chevauchant avec l'électrode de grille 6 avec un film isolant de grille 12 entre celles-ci pour définir un canal entre l'électrode de source 8 et l'électrode de drain 10.
La couche active 14 se chevauche également avec la ligne de données 4, une électrode de pastille de données inférieure 62 et une électrode mémoire 28. Sur la couche active 14, une couche de contact ohmique destinée à effectuer un contact avec la ligne de données 4, l'électrode de source 8, l'électrode de drain 10, l'électrode de pastille de données inférieure 62 et l'électrode mémoire 28 est en outre disposée.
L'électrode de pixel est connectée, via un premier trou de contact 20 passant par un film protecteur 18, à l'électrode de drain 10 du transistor à couches minces 30, 35 et est disposée au niveau d'une zone de pixel 5.
Ainsi, un champ électrique est formé entre l'électrode de pixel 22 auquel un signal de pixel est fourni via le transistor à couches minces 30 et une électrode commune (non représentée) alimentée en une tension de référence. Les molécules de \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 2/25 cristal liquide entre le substrat de réseau de transistors à couches minces et le substrat de réseau de filtres chromatiques sont mises en rotation par le champ électrique en raison d'une anisotropie diélectrique. La transmittance de lumière à travers la zone de pixel 5 est différenciée en fonction d'une quantité de rotation des molécules de cristal liquide, mettant ainsi en oeuvre une échelle de niveau de gris.
Le condensateur mémoire 40 consiste en la ligne de grille 2 et une électrode mémoire 28 se chevauchant avec la ligne de grille 2 en comportant le film isolant de grille 12, la couche active 14 et la couche de contact ohmique 16 entre celles-ci. Ici, l'électrode mémoire 28 est connectée, via un deuxième trou de contact 42 défini au niveau du film protecteur 18 à l'électrode de pixel 22. Le condensateur mémoire 40 permet à un signal de pixel chargé dans l'électrode de pixel 22 d'être maintenu de manière stable jusqu'à ce que le signal de pixel suivant soit chargé.
La pastille de grille 50 est connectée à un pilote de grille (non représenté) pour appliquer un signal de grille à la ligne de grille 2. La pastille de grille 50 consiste en une électrode de pastille de grille inférieure 52 prolongeant la ligne de grille 2 et une électrode de pastille de grille supérieure 54 connectée, via un troisième trou de contact 56 passant par le film isolant de grille 12 et le film protecteur 18, à l'électrode de pastille de grille inférieure 52.
La pastille de données 60 est connectée à un pilote de données (non représenté) pour appliquer un signal de données à la ligne de données 4. La pastille de données 60 consiste en une électrode de pastille de données inférieure 62 prolongeant la ligne de données 4 et une électrode de pastille de données supérieure 64 connectée, via un quatrième trou de contact 66 passant par le film protecteur 18, à une électrode de pastille de données supérieure 64 connectée à l'électrode de pastille de données inférieure 62.
Ci-après, on décrira en détail en référence aux figures 3A à 3D un procédé de fabrication du substrat de réseau de transistors à couches minces du panneau d'affichage à cristaux liquides ayant la structure mentionnée ci-dessus adoptant le procédé au masque à quatre pièces.
En se référence à la figure 3A, un premier groupe de motif conducteur comprenant la ligne de grille 2, l'électrode de grille 6 et l'électrode de pastille de données inférieure 52 est formée sur le substrat inférieur 1 par le premier procédé au masque.
Plus spécifiquement, une couche de métal de grille est formée sur le substrat inférieur 1 par une technique de dépôt telle qu'une pulvérisation cathodique. Ensuite, la couche de métal de grille est formée en motif par photolithographie et gravure en utilisant un premier masque pour former ainsi le premier groupe de motif conducteur comprenant la ligne de grille 2, l'électrode de grille 6 et l'électrode de pastille de \\HIRSCH6\BREVETSBreveu\24000\24020.doc - 14 juin 2005 - 3/25 données inférieure 52. La couche de métal de grille est constituée d'un métal du groupe de l'aluminium, etc. En se référant à la figure 3B, le film isolant de grille 12 est revêtu sur le substrat inférieur 1 pourvu du premier groupe de motif conducteur. En outre, des motifs semi-conducteurs comprenant la couche active 14 et la couche de contact ohmique 16; et un deuxième groupe de motif conducteur comprenant la ligne de données 4, l'électrode de source 8, l'électrode de drain 10, l'électrode de pastille de données inférieure 62 et l'électrode mémoire 28 sont formés sur le film isolant de grille 12 par le deuxième procédé au masque.
Plus spécifiquement, le film isolant de grille 12, une couche de silicium amorphe, une couche de silicium amorphe n+ et une couche de métal de données sont séquentiellement formées sur le substrat inférieur 1 pourvu du premier groupe de motif conducteur par des techniques de dépôt telles qu'un dépôt chimique en phase vapeur amélioré par plasma (PECVD) et une pulvérisation cathodique, etc. Ici, le film isolant de grille 12 est formé d'un matériau isolant inorganique tel que le nitrure de silicium (SiNx) ou l'oxyde de silicium (SiOX). La couche de métal de données est choisie parmi le molybdène (Mo), le titane (Ti), le tantale (Ta) ou un alliage de molybdène, etc. Ensuite, un motif de résine photosensible est formé sur la couche de métal de données par photolithographie en utilisant un deuxième masque. Dans ce cas, un masque d'exposition diffractif ayant une partie d'exposition diffractive au niveau d'une partie de canal du transistor à couches minces est utilisé comme deuxième masque, permettant ainsi à un motif de résine photosensible de la partie de canal d'avoir une hauteur inférieure à une autre partie de motif source/drain.
Ultérieurement, la couche de métal de données est formée en motif par gravure humide en utilisant le motif de résine photosensible pour former ainsi le deuxième groupe de motif conducteur comprenant la ligne de données 4, la source d'électrode 8, l'électrode de drain 10 qui est solidaire de l'électrode de source 8 et l'électrode mémoire 28.
Ensuite, la couche de silicium amorphe n+ et la couche de silicium amorphe sont formées en motif en même temps par un procédé de gravure sèche en utilisant le même motif de résine photosensible pour former ainsi la couche de contact ohmique 16 et la couche active 14.
Le motif de résine photosensible ayant une hauteur relativement basse est enlevé de la partie de canal par réduction en cendres et, après cela, la couche de métal de données et la couche de contact ohmique 16 de la partie de canal sont gravées par gravure sèche. Ainsi, la couche active 14 de la partie de canal est exposée pour déconnecter l'électrode de source 8 de l'électrode de drain 10.
\\H1RSCHeBREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 4/25 Ensuite, le motif de résine photosensible laissé sur le deuxième groupe de motif conducteur est enlevé par décapage.
En se référant à la figure 3C, le film protecteur 18 comprenant les premier à quatrième trous de contact 20, 42, 56 et 62 est formé sur le film isolant de grille 12 5 pourvu du deuxième groupe de motif conducteur.
Plus spécifiquement, le film protecteur 18 est entièrement formé sur le film isolant de grille 12 pourvu des motifs de données par une technique de dépôt telle qu'un dépôt chimique en phase vapeur amélioré par plasma (PECVD). Ensuite, le film protecteur 18 est formé en motif par photolithographie et gravure en utilisant un l0 troisième masque pour définir ainsi les premier à quatrième trous de contact 20, 42, 56 et 66. Le premier trou de contact 20 passe par le film protecteur 18 pour exposer l'électrode de drain 10, tandis que le deuxième trou de contact 42 passe par le film protecteur 18 pour exposer l'électrode mémoire 28. Le troisième trou de contact 56 passe par le film protecteur 18 et le film isolant de grille 12 pour exposer l'électrode de pastille de données inférieure 52, tandis que le quatrième trou de contact 66 passe par le film protecteur 18 pour exposer l'électrode de pastille de données inférieure 62. Ici, lorsqu'un métal ayant un grand rapport de gravure sèche, tel que le molybdène (Mo), est utilisé comme métal de données, les premier, deuxième et quatrième trous de contact 20, 42 et 66 passent par l'électrode de drain 10, l'électrode mémoire 28 et l'électrode de pastille de données inférieure 62, respectivement, pour exposer ainsi leurs surfaces latérales.
Le film protecteur 18 est constitué d'un matériau isolant inorganique identique au film isolant de grille 12, ou d'un matériau isolant organique tel qu'un composé organique acrylique ayant une faible constante diélectrique, le BCB (benzocyclobutène) ou le PFCB (perfluorocyclobutane), etc. En se référant à la figure 3D, un troisième groupe de motif conducteur comprenant l'électrode de pixel 22, l'électrode de pastille de données supérieure 54 et l'électrode de pastille de données supérieure 64 est disposé sur le film protecteur 18 par le quatrième procédé au masque.
Plus spécifiquement, un film conducteur transparent est revêtu sur le film protecteur 18 par une technique de dépôt telle qu'une pulvérisation cathodique, etc. Ensuite, le film conducteur transparent est formé en motif par photolithographie et gravure en utilisant un quatrième masque pour former ainsi le troisième groupe de motif conducteur comprenant l'électrode de pixel 22, l'électrode de pastille de grille supérieure 54 et l'électrode de pastille de données supérieure 64. L'électrode de pixel 22 est électriquement connectée, via le premier trou de contact 20, à l'électrode de drain 10 tout en étant électriquement connecté, via le deuxième trou de contact 42, à l'électrode mémoire 28. L'électrode de pastille de grille supérieure 54 est \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 5/25 électriquement connectée, via le troisième trou de contact 56, à l'électrode de pastille de grille inférieure 52. L'électrode de pastille de données supérieure 64 est électriquement connectée, via le quatrième trou de contact 66, à l'électrode de pastille de données inférieure 62.
Ici, le film conducteur transparent est formé d'oxyde d'indium étain (ITO) , d'oxyde d'étain (TO), d'oxyde d'indium étain zinc (ITZO) ou d'oxyde d'indium zinc (IZO).
Le substrat de réseau de transistors à couches minces de l'art connexe est pourvu du film protecteur 18 destiné à protéger le transistor à couches minces 30. Le film protecteur 18 est formé par dépôt d'un matériau isolant inorganique en utilisant un dispositif PECVD, ou revêtement d'un matériau isolant organique en utilisant une coucheuse centrifuge (tournette) ou une coucheuse non centrifuge. Puisque la formation du film protecteur 18 utilise le dispositif PECVD, une coucheuse centrifuge ou une coucheuse non centrifuge, le coût de fabrication s'élève.
De même, dans le substrat de réseau de transistors à couches minces de l'art connexe, la ligne de données est souvent ouverte. Dans ce cas, un procédé séparé destiné à réparer la ligne de données est utilisé.
De plus, dans le substrat de réseau de transistors à couches minces de l'art connexe, lorsque le film protecteur 18 est formé d'un matériau isolant organique, l'électrode de pixel 22 formée sur celui-ci est rompue du fait que le film protecteur 18 est relativement épais. En particulier, l'électrode de pixel 22 est rompue au niveau de la surface latérale du film protecteur 18 exposé par un trou de contact 20 pour mettre en contact l'électrode de drain 10 avec l'électrode de pixel 22. Ainsi, puisqu'un signal de pixel n'est pas fourni via l'électrode de drain 10 à l'électrode de pixel 22, un défaut de la taille d'un point se produit.
De plus, dans le substrat de réseau de transistors à couches minces de l'art connexe, le condensateur mémoire 40 est composé de la ligne de grille 2 et de l'électrode mémoire 28 se chevauchant l'une l'autre avec le film isolant de grille 12, la couche active 14 et la couche de contact ohmique 16 étant entre ceux-ci. Dans ce cas, une valeur de capacité du condensateur mémoire 40 est réduite en raison du fait que le film isolant de grille 12, la couche active 14 et la couche de contact ohmique 16 ont une épaisseur relativement grande pour isoler la ligne de grille 2 et l'électrode mémoire 28. De même, une détérioration de la qualité d'image telle qu'une tache est générée en raison de la valeur de capacité relativement basse du condensateur mémoire 40.
En conséquence, un substrat de réseau de transistors à couches minces et un procédé de fabrication de celui-ci sont présentés dans lesquels un transistor à couches minces est protégé sans film protecteur et son coût de fabrication est réduit.
\\üIRSCH6\BRE V ETS1Brevets\24000\24020doc - 14 juin 2005 - 6125 L'invention propose un substrat de réseau de transistors à couches minces qui comprend: une électrode de grille connectée à une ligne de grille; une électrode de source connectée à une ligne de données croisant la ligne de grille pour définir une zone de pixel; une électrode de drain opposée à l'électrode de source avec un canal entre celles-ci; une couche semi-conductrice dans le canal; une électrode de pixel positionnée au niveau de la zone de pixel, sensiblement la totalité de l'électrode de pixel chevauchant l'électrode de drain en contact avec l'électrode de drain; et un film protecteur de canal disposé sur la couche semiconductrice correspondant au canal pour protéger la couche semiconductrice dans le canal.
Selon un mode de réalisation, le film protecteur de canal comprend au moins l'un parmi le nitrure de silicium ou l'oxyde de silicium.
Selon un autre mode de réalisation, la couche semi-conductrice comprend: une couche active dans le canal; et une couche de contact ohmique sur la couche active, la couche de contact ohmique exposant la couche active entre les électrodes de source et de drain.
Selon un autre mode de réalisation, le film protecteur de canal est formé sur la couche active exposée par la couche de contact ohmique.
Le substrat de réseau de transistors à couches minces peut comprendre en outre un motif conducteur transparent, formé du même matériau que l'électrode de pixel, sur la ligne de données et l'électrode de source. et/ou un condensateur mémoire qui contient des parties chevauchantes de la ligne de grille et de l'électrode de pixel avec le film isolant de grille entre celles-ci.
Selon un mode de réalisation, seul le film isolant de grille est disposé entre la ligne de grille et l'électrode de pixel dans le condensateur mémoire.
Le substrat de réseau de transistors peut comprendre en outre une pastille de grille comprenant une électrode de pastille de grille inférieure connectée à la ligne de grille; un trou de contact passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure; et une électrode de pastille de grille supérieure connectée, via le trou de contact, à l'électrode de pastille de grille inférieure, et/ou une pastille de données prolongeant la ligne de données comprenant une électrode de pastille de données inférieure connectée à la ligne de données et disposée sur la couche semi-conductrice; et une électrode de pastille de données supérieure sur l'électrode de pastille de données inférieure, sensiblement la totalité de l'électrode de pastille de données supérieure chevauchant l'électrode de pastille de données inférieure venant en contact avec l'électrode de pastille de données inférieure.
Un procédé de fabrication du substrat de réseau de transistors à couches minces peut comprendre les étapes consistant à : former une électrode de grille sur un substrat; former un film isolant de grille sur l'électrode de grille; former des \\11IRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 7/25 électrodes de source et de drain et une couche semi-conductrice dans un canal entre les électrodes de source et de drain, et former un film protecteur de canal sur la couche semi-conductrice pour protéger la couche semi-conductrice dans le canal; former l'électrode de drain sur le film isolant de grille; et former une électrode de pixel de telle sorte que sensiblement toute l'électrode de pixel chevauchant l'électrode de drain vient en contact avec l'électrode de drain.
Selon un mode de réalisation du procédé, la formation des électrodes de source et de drain, de la couche semi-conductrice et du film protecteur de canal comprend les étapes consistant à : former séquentiellement des première et seconde couches fo semi-conductrices et une couche de métal source/drain sur le film isolant de grille; former un motif de résine photosensible ayant une couverture échelonnée sur la couche de métal source/drain en utilisant un masque d'exposition partielle; former en motif les première et seconde couches semi-conductrices et la couche de métal source/drain en utilisant le motif de résine photosensible pour former une couche active, une couche de contact ohmique et des électrodes de source et de drain; réduire le motif de résine photosensible en cendres; former en motif la couche de métal source/drain et la couche de contact ohmique correspondant au canal en utilisant le motif de résine photosensible réduit en cendres pour exposer la couche active dans le canal; exposer une surface de la couche active exposée à au moins l'un de O, ou Nx pour former le film protecteur de canal sur la couche active exposée; et enlever le motif de résine photosensible réduit en cendres.
Selon un autre mode de réalisation, la formation du film protecteur comprend la combinaison de silicium contenue dans la couche active avec au moins l'un de Ox ou Nx pour former le film protecteur de canal sur la couche active.
Le procédé peut comprendre en outre la formation d'un motif conducteur transparent à partir du même matériau que l'électrode de pixel sur la ligne de données connectée à l'électrode de source et à l'électrode de drain.
Selon un mode de réalisation, la formation du motif conducteur transparent comprend les étapes consistant à : déposer un film conducteur transparent sur le substrat pourvu de l'électrode de source, de l'électrode de drain, de la couche semi-conductrice et du film protecteur de canal; former un motif de résine photosensible sur le film conducteur transparent; réduire le motif de résine photosensible en cendres; et graver le film conducteur transparent en utilisant le motif de résine photosensible réduit en cendres.
Le procédé peut comprendre en outre la formation d'un condensateur mémoire contenant une ligne de grille connectée à l'électrode de grille, l'électrode de pixel se chevauchant avec la ligne de grille, et le film isolant de grille entre celles-ci, et/ou les étapes consistant à : former une électrode de pastille de grille inférieure prolongeant \\HIRSCH6\BREVETS\Brevets\24000\24020doc - 14 juin 2005 - 8/25 une ligne de grille connectée à l'électrode de grille; former un trou de contact passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure; et former une électrode de pastille de grille supérieure connectée, via le trou de contact, à l'électrode de pastille de grille inférieure, et/ou les étapes consistant à : former une électrode de pastille de données inférieure prolongeant une ligne de données connectée à l'électrode de source sur la couche semi-conductrice; et former une électrode de pastille de données supérieure sur l'électrode de pastille de données inférieure de telle sorte que sensiblement toute l'électrode de pastille de données supérieure se chevauchant avec l'électrode de pastille de données inférieure vienne en contact avec l'électrode de pastille de données inférieure.
Selon un autre aspect, l'invention propose un procédé de fabrication d'un substrat de réseau de transistors à couches minces, comprenant les étapes consistant à : former une ligne de grille, une électrode de grille connectée à la ligne de grille et un premier groupe de motif conducteur comprenant une électrode de pastille de grille inférieure prolongeant la ligne de grille; former un film isolant de grille pour couvrir le premier groupe de motif conducteur; former une ligne de données croisant la ligne de grille, une électrode de source connectée à la ligne de données, une électrode de drain opposée à l'électrode de source avec un canal entre celles-ci, un deuxième groupe de motif conducteur comprenant une électrode de pastille de données inférieure prolongeant la ligne de données, un motif semi-conducteur dans le canal et un film protecteur de canal correspondant au canal; former un trou de contact passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure; et former une électrode de pixel sur l'électrode de drain de telle sorte que sensiblement toute l'électrode de pixel chevauchant l'électrode de drain vient en contact avec l'électrode de drain, une électrode de pastille de données supérieure sur l'électrode de pastille de données inférieure de telle sorte que sensiblement toute l'électrode de pastille de données supérieure chevauchant l'électrode de pastille de données inférieure vient en contact avec l'électrode de pastille de données inférieure, et un troisième groupe de motif conducteur comprenant une électrode de pastille de grille supérieure connectée, via un trou de contact, à l'électrode de pastille de grille inférieure.
Selon un mode de réalisation, la formation du film protecteur de canal comprend la combinaison de silicium de la couche active avec au moins l'un de O,t ou NX pour former le film protecteur de canal sur la couche active.
Le procédé peut comprendre en outre la formation d'un motif conducteur transparent constitué du même matériau que l'électrode de pixel sur la ligne de données connectée à l'électrode de source et à l'électrode de drain.
\\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 9/25 Selon un autre aspect, l'invention propose un substrat de réseau de transistors à couches minces, comprenant: un transistor ayant des électrodes opposées et un canal entre celles-ci; et une électrode de pixel disposée sur l'une des électrodes opposées de telle sorte qu'un film protecteur de canal est présent entre les électrodes opposées mais n'est pas présent entre sensiblement les parties chevauchantes entières de l'électrode de pixel et la première électrode opposée.
De préférence, le même matériau qui forme l'électrode de pixel est disposé sur une autre des électrodes opposées de telle sorte que le film protecteur de canal est présent entre les électrodes opposées mais n'est pas présent entre sensiblement les parties chevauchantes entières du matériau formant l'électrode de pixel et n'importe laquelle des électrodes opposées.
Le substrat de réseau de transistors à couches minces peut comprendre enoutre: une ligne de grille connectée à l'une des électrodes opposées; une couche isolante de grille sur la ligne de grille; et un condensateur mémoire qui contient des parties chevauchantes de l'électrode de pixel, la ligne de grille et le film isolant de grille entre celles-ci.
De préférence, le film isolant de grille est la seule couche isolante entre les parties chevauchantes de l'électrode de pixel et de la ligne de grille.
Le substrat de réseau de transistors peur comprendre en outre une ligne de grille connectée à l'une des électrodes opposées, une grille isolante disposée sur la ligne de grille, et une pastille de grille prolongeant la ligne de grille, la pastille de grille comprenant: une électrode de pastille de grille inférieure connectée à la ligne de grille; un trou de contact passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure; et une électrode de pastille supérieure connectée, via le trou de contact, à l'électrode de pastille de grille inférieure. et/ou une ligne de données connectée à l'une des électrodes opposées, une grille isolante disposée sur la ligne de données, et une pastille de données prolongeant la ligne de données, la pastille de données comprenant: une électrode de pastille de données inférieure connectée à la ligne de données; et une électrode de pastille de données supérieure sur l'électrode de pastille de données inférieure de telle sorte qu'aucune couche isolante n'est disposée entre les pastilles de grille supérieure et inférieure et/ou une ligne de données connectée à une autre des électrodes opposées, la ligne de données étant complètement chevauchée par le même matériau que le matériau qui forme l'électrode de pixel.
La description détaillée suivante des modes de réalisation de la présente invention fait référence aux dessins annexés, dans lesquels: la figure 1 est une vue en plan montrant un substrat de réseau de transistors à couches minces d'un panneau d'affichage à cristaux liquides de l'art connexe; \\HIRSCH6\BREVETS Brevets\24000\24020.doc - 14 juin 2005 - 10/25 la figure 2 est une vue en coupe du substrat de réseau de transistors à couches minces prise suivant la ligne II-II' sur la figure 1; les figures 3A à 3D sont des vue en coupe illustrant un procédé de fabrication du substrat de réseau de transistors à couches minces montré sur la figure 2 étape par étape; la figure 4 est une vue en plan montrant une structure d'un substrat de réseau de transistors à couches minces selon un mode de réalisation de la présente invention; la figure 5 est une vue en coupe du substrat de réseau de transistors à couches minces pris suivant la ligne V-V' sur la figure 4; la figure 6A et la figure 6B sont une vue en plan et une vue en coupe représentant un premier groupe de motif conducteur formé par un premier procédé au masque, respectivement; les figures 7A et 7B sont une vue en plan et une vue en coupe représentant un 15 motif semiconducteur, un deuxième groupe de motif conducteur et un film protecteur de canal, respectivement; les figures 8A à 8F sont des vues en coupe destinées à expliquer spécifiquement un procédé de fabrication du motif semi-conducteur, le deuxième groupe de motif conducteur et le film protecteur de canal montrés sur la figure 7A et la figure 7B; la figure 9A et la figure 9B sont une vue en plan et une vue en coupe montrant un trou de contact formé par un troisième procédé au masque; et la figure 10A et la figure 10B sont une vue en plan et une vue en coupe représentant un troisième groupe de motif conducteur formé par un quatrième 25 procédé au masque.
Ci-après, on décrira en détail en référence aux figures 4 à 10B les modes de réalisation préférés de la présente invention.
La figure 4 est une vue en plan montrant une structure d'un substrat de réseau de transistors à couches minces selon un mode de réalisation de la présente invention, et la figure 5 est une vue en coupe du substrat de réseau de transistors à couches minces prise suivant la ligne V-V' de la figure 4.
En se référant à la figure 4 et à la figure 5, le substrat de réseau de transistors à couches minces comprend une ligne de grille 102 et une ligne de données 104 disposées sur un substrat inférieur 101 de manière telle qu'elles se coupent l'une l'autre avec un film isolant de grille 12 entre elles, un transistor à couches minces 130 disposé à chaque intersection, une électrode de pixel 122 disposée au niveau d'une zone de pixel définie par la structure d'intersection et un film protecteur de canal 120 destiné à protéger le transistor à couches minces 130. En outre, le substrat \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 11/25 de réseau de transistors à couches minces comprend un condensateur mémoire 140 disposé au niveau d'une partie chevauchante entre l'électrode de pixel 122 et la ligne de grille 102, une pastille de grille 150 connectée à la ligne de grille 102 et une pastille de données 160 connectée à la ligne de données 104.
La ligne de grille 102 destinée à fournir un signal de grille et la ligne de données 104 destinée à fournir un signal de données adoptent une structure de croisement l'une par rapport à l'autre pour définir une zone de pixel 105.
Le transistor à couches minces 130 permet à un signal de pixel sur la ligne de données 104 d'être chargé dans l'électrode de pixel 122 et d'être maintenu en réponse à un signal de grille sur la ligne de grille 102. A cette fin, le transistor à couches minces 130 comprend une électrode de grille 106 connectée à la ligne de grille 102, une électrode de source 108 connectée à la ligne de données 104 et une électrode de drain 110 connectée à l'électrode de. pixel 122. En outre, le transistor à couches minces 130 comprend une couche active 114 chevauchant la ligne de grille 106 avec le film isolant de grille 112 entre celles-ci pour définir un canal entre l'électrode de source 108 et l'électrode de drain 110.
La couche active 114 se chevauche également avec la ligne de données 104 et une électrode de pastille de données inférieure 162. Sur la couche active 114, une couche de contact ohmique 116 destinée à réaliser la ligne de données 104, l'électrode de source 108, l'électrode de drain 110 et l'électrode de pastille de données inférieure 162 est en outre disposée.
Le film protecteur de canal 120 est formé de nitrure de silicium (SiNX) ou d'oxyde de silicium (SiOX) sur la couche active 114 définissant un canal entre l'électrode de source 108 et l'électrode de drain 110. Le film protecteur de canal 120 empêche un endommagement de la couche active 114 en formant un canal par décapage d'un motif de résine photosensible lors d'une formation de l'électrode de source 108, de l'électrode de drain 110 et de l'électrode de pixel 122 et par nettoyage avant et après la totalité du procédé.
L'électrode de pixel 122 est connectée, via un trou de contact de drain 120 passant par le film protecteur 118, à l'électrode de drain 110 du transistor à couches minces 130, et est disposée au niveau de la zone de pixel 105.
Un motif conducteur transparent 118 est formé du même matériau que l'électrode de pixel 122 sur l'électrode de source 108, l'électrode de drain 110 et la ligne de données 104. Le motif conducteur transparent 118 formé sur la ligne de données 104 permet à un signal de données d'être appliqué à l'électrode de source 108 de chaque transistor à couches minces 130 lors de la rupture de la ligne de données 104. Le motif conducteur transparent 108 formé sur les électrodes de source et de drain 108 et 110 empêche une corrosion des électrodes de source et de drain \\HIRSCH6\BREVETS\Brevets\ 24000\24020.doc - 14 juin 2005 - 12/25 108 et 110, qui sont constituées d'un métal qui est sujet à la corrosion tel que le molybdène (Mo). Le motif conducteur transparent 118 est formé de telle sorte qu'il est espacé du motif conducteur transparent 118 adjacent ou de l'électrode de pixel 122 adjacente dans la mesure où il peut empêcher un court-circuit. Le motif conducteur transparent 118 formé sur l'électrode de source 108 est espacé, par exemple, d'environ 4 à 5 gm du motif conducteur transparent 118 formé sur l'électrode de drain 110, tandis que le motif conducteur transparent 118 formé sur la ligne de données 104 est espacé, par exemple, d'environ 4 à 5 m de l'électrode de pixel 122.
En conséquence, un champ électrique est formé entre l'électrode de pixel 122 auquel un signal de pixel est appliqué via le transistor à couches minces 130 et une électrode commune (non représentée) alimentée en une tension de référence. Un tel champ électrique met en rotation les molécules de cristal liquide entre le substrat de réseau de filtres chromatiques et le substrat de réseau de transistors à couches minces en raison d'une anisotropie diélectrique. La transmittance de lumière à travers la zone de pixel 105 est différencié en fonction d'une quantité de rotation des molécules de cristal liquide, mettant ainsi en oeuvre une échelle de niveau de gris.
Le condensateur mémoire 140 consiste en la ligne de grille 102 et une électrode mémoire 128 se chevauchant avec la ligne de grille 102 avec le film isolant de grille 112 entre celles-ci et directement connectée à l'électrode de pixel 122. Le condensateur mémoire 140 permet à un signal de pixel chargé dans l'électrode de pixel 122 d'être maintenu stablement jusqu'à ce que le signal de pixel suivant soit chargé.
Le tampon de grille 150 est connecté à un pilote de grille (non représenté) pour appliquer un signal de grille généré à partir du pilote de grille à la ligne de grille 120. La pastille de grille 150 est composée d'une électrode de pastille de grille 152 prolongeant la ligne de grille 102, et d'une électrode de pastille de grille supérieure 156 connectée, via un trou de contact 154 passant par le film isolant de grille 112, à l'électrode de pastille de grille inférieure 152.
La pastille de données 160 est connectée à un pilote de données (non représenté) pour appliquer un signal de données généré à partir du pilote de données à la ligne de données 104. La pastille de données 160 est composée d'une électrode de données inférieure 162 prolongeant la ligne de données 104, et d'une électrode de pastille de données supérieure 166 directement connectée à l'électrode de pastille de données inférieure 162.
Les figures 6A et 6B sont une vue en plan et une vue en coupe représentant un procédé de fabrication d'un premier groupe de motif conducteur du substrat de \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 13/25 réseau de transistors à couches minces selon le mode de réalisation de la présente invention, respectivement.
En se référant à la figure 6A et à la figure 6B, un motif de grille comprenant la ligne de grille 102, l'électrode de grille 106 et l'électrode de pastille de grille inférieure 152 est formé sur le substrat inférieur 101 par le premier procédé au masque.
Plus spécifiquement, une couche de métal de grille est formée sur le substrat inférieur 101 par une technique de dépôt telle que la pulvérisation cathodique. Ensuite, la couche de métal de grille est formée en motif par photolithographie et gravure en utilisant un premier masque, formant ainsi le motif de grille comprenant la ligne de grille 102, l'électrode de grille 106 et l'électrode de pastille inférieure 152. Le métal de grille est formé d'aluminium (Al) ou d'un métal du groupe de l'aluminium comprenant Al/Nd.
La figure 7A et la figure 7B sont une vue en plan et une vue en coupe représentant un procédé de fabrication du motif semi-conducteur, du deuxième groupe de motif conducteur et du film protecteur de canal du substrat de réseau de transistors à couches minces selon le mode de réalisation de la présente invention, respectivement.
En se référant à la figure 7A et à la figure 7B, le film isolant de grille 112 est revêtu sur le substrat inférieur 101 pourvu du premier groupe de motif conducteur. En outre, un motif semi-conducteur comprenant la couche active 114 et la couche de contact ohmique 116 et un deuxième groupe de motif conducteur comprenant la ligne de données 104, les électrodes de source et de drain 108 et 110 et l'électrode de pastille de données inférieure 162 est formé sur le film isolant de grille 112 par le deuxième procédé au masque. De plus, le film protecteur de canal 120 est formé sur la couche active 114 définissant un canal entre l'électrode de source 108 et l'électrode de drain 110.
Plus spécifiquement, comme montré sur la figure 8A, une première couche semi-conductrice 147, une deuxième couche semi-conductrice 149 et une couche de métal source/drain 151 sont séquentiellement formées sur le film isolant de grille 112 par une technique de dépôt telle que PECVD ou pulvérisation cathodique, etc. Ici, la première couche semi-conductrice 147 est du silicium amorphe non intentionnellement dopé, tandis que la seconde couche semi-conductrice 149 est du silicium amorphe de type N ou de type P. La couche de métal source/drain 151 est constituée d'un métal tel que le molybdène (Mo) ou le cuivre (Cu), etc. Ensuite, un film de résine photosensible est formé sur la couche de métal source/drain 151 puis un deuxième masque d'exposition partielle 170 est aligné au niveau de la partie supérieure du substrat inférieur 101 comme montré sur la figure \V-HRSCH6\BREVETS\Brevets\24000\24020doc - 14 juin 2005 - 14/25 8B. Le deuxième masque 107 comprend un substrat de masque 172 constitué d'un matériau transparent, une partie de protection 174 disposée au niveau d'une zone de protection S2 du substrat de masque 172, et une partie d'exposition diffractive (ou partie semi-transmettrice) 176 disposée au niveau d'une zone d'exposition partielle S3 du substrat de masque 172. Ici, une zone exposée par le substrat de masque 172 devient une zone d'exposition SI. Le film de résine photosensible utilisant le deuxième masque 170 est exposé à la lumière puis développé, formant ainsi un motif de résine photosensible 78 ayant une couverture échelonnée au niveau de la zone de protection S2 et la zone d'exposition partielle S3 en correspondance avec la partie de protection 174 et la partie d'exposition diffractive 176 du deuxième masque 170. En d'autres termes, le motif de résine photosensible 178 disposé au niveau de la zone d'exposition partielle S3 a une seconde hauteur h2 inférieure à une première hauteur hl du motif de résine photosensible 178 disposé au niveau de la zone de protection S2.
La couche de métal source/drain 151 est formée en motif par gravure humide en utilisant le motif de résine photosensible 178 comme masque, formant ainsi un deuxième groupe de motif conducteur comprenant la ligne de données 104, l'électrode de source 108 et l'électrode de drain 110 connectées à la ligne de données 104 et à l'électrode de pastille de données inférieure 152 comme montré sur la figure 8C.
En outre, la première couche semi-conductrice 147 et la seconde couche conductrice 149 sont formées en motif par gravure sèche en utilisant le motif de résine photosensible 178 comme masque, formant ainsi la couche de contact ohmique 116 et la couche active 114 le long du deuxième groupe de motif conducteur comme montré sur la figure 8D. Ensuite, en utilisant du plasma à oxygène (02) pour réduire la structure en cendres, la hauteur du motif de résine photosensible 118 ayant une seconde hauteur h2 au niveau de la zone d'exposition partielle S3 alors que le motif de résine photosensible 178 a une première hauteur hl au niveau de la zone de protection S2 est abaissée. La zone d'exposition diffractive S3, à savoir la couche de métal source/drain 154 et la couche de contact ohmique 116 disposées au niveau la partie de canal du transistor à couches minces est enlevée par le procédé de gravure utilisant le motif de résine photosensible mentionné ci-dessus. Ainsi, la couche active 114 de la partie de canal est exposée pour déconnecter l'électrode de source 108 de l'électrode de drain 110.
Comme montré sur la figure 8E, la surface de la couche active exposée 114 de la partie de canal est exposée au plasma O, (par exemple 02) ou NX (par exemple N2) en utilisant le motif de résine photosensible 178 comme masque. Ensuite, O,1 ou NX réagit avec le silicium (Si) contenu dans la couche active 114 pour former ainsi le \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 15/25 film protecteur de canal formé de SiOX ou de SiNX. Le film protecteur de canal 120 empêche un endommagement de la couche active 114 de la partie de canal provoqué par un liquide décapant et un liquide nettoyant utilisés dans des procédés post-formation, à savoir le décapage et le nettoyage.
Comme montré sur la figure 8F, le motif de résine photosensible 178 laissé sur le deuxième groupe de motif conducteur est enlevé par décapage.
En se référant à la figure 9A et à la figure 9B, le trou de contact 154 destiné à exposer le film isolant de grille 112 formé pour couvrir l'électrode de pastille de grille inférieure 152 est formé par le troisième procédé au masque.
Plus spécifiquement, le film isolant de grille 112 formé pour couvrir l'électrode de pastille de grille inférieure 152 est formée en motif par photolithographie et gravure en utilisant un troisième masque, formant ainsi le trou de contact 154 destiné à exposer l'électrode de pastille de grille inférieure 152.
En se référant à la figure 10A et à la figure 10B, un troisième groupe de motif comprenant l'électrode de pixel 122, le motif conducteur transparent 118, l'électrode de pastille de grille supérieure 156 et l'électrode de pastille de données supérieure 166 est formé sur le substrat inférieur 101 pourvu du trou de contact 154 par le quatrième procédé au masque.
Plus spécifiquement, un film conducteur transparent est revêtu sur le substrat 101 pourvu du trou de contact 154 par une technique de dépôt telle qu'une pulvérisation cathodique ou similaire. Ici, le film conducteur transparent est formé d'oxyde d'indium-étain (ITO), d'oxyde d'étain (TO), d'oxyde d'indium-étain-zinc (ITZO) ou d'oxyde d'indium-zinc (IZO). Ensuite, le film conducteur transparent est formé en motif par photolithographie et gravure pour former ainsi le troisième groupe de motif conducteur comprenant l'électrode de pixel 122, le motif conducteur transparent 118, l'électrode de pastille de grille supérieure 156 et l'électrode de pastille de données supérieure 166. L'électrode de pixel 122 est directement connectée à l'électrode de drain 110. Le motif conducteur transparent 118 est formé sur celles-ci et est directement connecté à la ligne de données 104, l'électrode de source 108 et l'électrode de drain 110. L'électrode de pastille de grille supérieure 156 est électriquement connectée, via le trou de contact 154, à l'électrode de pastille de grille inférieure 152. L'électrode de pastille de données supérieure 166 est directement connectée à l'électrode de pastille de données inférieure 162.
Comme décrit ci-dessus, selon la présente invention, la couche active exposée correspondant au canal du transistor à couches minces peut être protégée par le film protecteur de canal sans aucun film protecteur additionnel. Ainsi, l'équipement de dépôt ou l'équipement de revêtement destiné à former le film protecteur dans l'art antérieur peut être éliminé pour réduire le coût de fabrication, et une ouverture de \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 16/25 l'électrode de pixel générée à partir de la couverture échelonnée du trou de contact exposant l'électrode de drain dans l'art antérieur peut être empêchée.
De plus, selon la présente invention, le film conducteur transparent est formé sur la ligne de données, l'électrode de source et l'électrode de drain. En conséquence, un signal de pixel peut être fourni à chaque transistor à couches minces à l'aide du motif conducteur transparent sans réparer la ligne de données si la ligne de données est ouverte ou en empêchant une corrosion de la ligne de données, de l'électrode de source et de l'électrode de drain.
En outre, selon la présente invention, le condensateur mémoire est formé par la ligne de grille et l'électrode de pixel se chevauchant l'une l'autre avec le film isolant de grille entre celles-ci. En conséquence, une distance entre deux matériaux conducteurs constituant le condensateur mémoire est réduite, de sorte qu'une valeur de capacité du condensateur mémoire peut être augmentée pour améliorer la qualité d'image et éviter les taches, etc. Bien que la présente invention ait été expliquée par les modes de réalisation montrés sur les dessins décrits ci-dessus, il devrait être compris par l'homme du métier que l'invention n'est pas limitée aux modes de réalisation, mais qu'au lieu de cela, divers changements ou modifications de ceux-ci sont possibles sans sortir de l'esprit de l'invention. En conséquence, la portée de l'invention ne devra être déterminée que par les revendications annexées et leurs équivalents.
\\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 17/25
Claims (27)
1. Un substrat de réseau de transistors à couches minces, comprenant: une électrode de grille (106) connectée à une ligne de grille (102) ; une électrode de source (108) connectée à une ligne de données (104) croisant la ligne de grille (102) pour définir une zone de pixel; une électrode de drain (110) opposée à l'électrode de source (108) avec un canal entre celles-ci; une couche semi-conductrice dans le canal; une électrode de pixel (122) positionnée au niveau de la zone de pixel, sensiblement la totalité de l'électrode de pixel (122) chevauchant l'électrode de drain (110) en contact avec l'électrode de drain (110) ; et un film protecteur de canal (120) disposé sur la couche semi-conductrice correspondant au canal pour protéger la couche semi-conductrice dans le canal.
2. Le substrat de réseau de transistors à couches minces selon la revendication 1, caractérisé en ce que le film protecteur de canal (120) comprend au moins l'un parmi le nitrure de silicium ou l'oxyde de silicium.
3. Le substrat de réseau de transistors à couches minces selon la revendication 1 ou 2, caractérisé en ce que la couche semi-conductrice comprend: une couche active (114) dans le canal; et une couche de contact ohmique (116) sur la couche active (114) , la couche de contact ohmique exposant la couche active entre les électrodes de source et de drain.
4. Le substrat de réseau de transistors à couches minces selon la revendication 3, caractérisé en ce que le film protecteur de canal (120) est formé sur la couche active (114) exposée par la couche de contact ohmique (116).
5. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 1 à 4, comprenant en outre un motif conducteur transparent (118), formé du même matériau que l'électrode de pixel (122) , sur la ligne de données (104) et l'électrode de source (108) .
6. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 1 à 5, comprenant en outre un condensateur mémoire (140) qui contient des parties chevauchantes de la ligne de grille (102) et de l'électrode de pixel (122) avec le film isolant de grille entre celles-ci.
\\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 18/25
7. Le substrat de réseau de transistors à couches minces selon la revendication 6, caractérisé en ce que seul le film isolant de grille est disposé entre la ligne de grille (102) et l'électrode de pixel (122) dans le condensateur mémoire (140).
8. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 1 à 7, comprenant en outre une pastille de grille (150) prolongeant la ligne de grille (102), caractérisé en ce que la pastille de grille (150) comprend: une électrode de pastille de grille inférieure (152) connectée à la ligne de grille (102) ; un trou de contact (154) passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure (152) ; et une électrode de pastille de grille supérieure (156) connectée, via le trou de 15 contact (154), à l'électrode de pastille de grille inférieure (152).
9. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 1 à 8, comprenant en outre une pastille de données prolongeant la ligne de données (104), caractérisé en ce que la pastille de données comprend: une électrode de pastille de données inférieure connectée à la ligne de données (104) et disposée sur la couche semi-conductrice; et une électrode de pastille de données supérieure (166) sur l'électrode de pastille de données inférieure, sensiblement la totalité de l'électrode de pastille de données supérieure (166) chevauchant l'électrode de pastille de données inférieure venant en contact avec l'électrode de pastille de données inférieure.
10. Procédé de fabrication d'un substrat de réseau de transistors à couches minces comprend les étapes consistant à : former une électrode de grille (106) sur un substrat; former un film isolant de grille sur l'électrode de grille; former des électrodes de source et de drain et une couche semi-conductrice dans un canal entre les électrodes de source et de drain, et former un film protecteur de canal sur la couche semiconductrice pour 35 protéger la couche semi-conductrice dans le canal; former l'électrode de drain (110) sur le film isolant de grille; \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 19/25 et former une électrode de pixel de telle sorte que sensiblement toute l'électrode de pixel chevauchant l'électrode de drain (110) vient en contact avec l'électrode de drain (110) .
11. Le procédé selon la revendication 10, caractérisé en ce que la formation des électrodes de source et de drain, de la couche semi- conductrice et du film protecteur de canal comprend les étapes consistant à : former séquentiellement des première et seconde couches semi- conductrices et une couche de métal source/drain sur le film isolant de grille; former un motif de résine photosensible ayant une couverture échelonnée sur la couche de métal source/drain en utilisant un masque d'exposition partielle; former en motif les première et seconde couches semi-conductrices et la couche de métal source/drain en utilisant le motif de résine photosensible pour former une couche active, une couche de contact ohmique et des électrodes de source et de drain; réduire le motif de résine photosensible en cendres; former en motif la couche de métal source/drain et la couche de contact ohmique correspondant au canal en utilisant le motif de résine photosensible réduit en cendres pour exposer la couche active dans le canal; exposer une surface de la couche active exposée à au moins l'un de 0, ou NX pour former le film protecteur de canal sur la couche active exposée; et enlever le motif de résine photosensible réduit en cendres.
12. Le procédé selon la revendication 11, caractérisé en ce que la formation du film protecteur comprend la combinaison de silicium contenue dans la couche active avec au moins l'un de O,t ou N,, pour former le film protecteur de canal sur la couche active.
13. Le procédé selon l'une quelconque des revendications 10 à 12, comprenant en outre la formation d'un motif conducteur transparent (118) à partir du même matériau que l'électrode de pixel sur la ligne de données connectée à l'électrode de source (108) et à l'électrode de drain.
14. Le procédé selon la revendication 13, caractérisé en ce que la formation du motif conducteur transparent comprend les étapes consistant à : déposer un film conducteur transparent sur le substrat pourvu de l'électrode de source (108), de l'électrode de drain, de la couche semiconductrice et du film protecteur de canal; \\HIRSCH6\BREVETS\Brevets\24000\24020.doc - 14 juin 2005 - 20/25 former un motif de résine photosensible sur le film conducteur transparent; réduire le motif de résine photosensible en cendres; et graver le film conducteur transparent en utilisant le motif de résine photosensible réduit en cendres.
15. Le procédé selon l'une quelconque des revendications 10 à 14, comprenant en outre la formation d'un condensateur mémoire (140) contenant une ligne de grille connectée à l'électrode de grille, l'électrode de pixel se chevauchant avec la ligne de grille, et le film isolant de grille entre celles-ci.
16. Le procédé selon l'une quelconque des revendications 10 à 15, comprenant en outre les étapes consistant à : former une électrode de pastille de grille inférieure (152) prolongeant une ligne de grille connectée à l'électrode de grille; former un trou de contact (154) passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure; et former une électrode de pastille de grille supérieure (156) connectée, via le trou de contact, à l'électrode de pastille de grille inférieure.
17. Le procédé selon l'une quelconque des revendications 10 à 16, comprenant en outre les étapes consistant à : former une électrode de pastille de données inférieure prolongeant une ligne de données connectée à l'électrode de source sur la couche semi-conductrice; et former une électrode de pastille de données supérieure (166) sur l'électrode de pastille de données inférieure de telle sorte que sensiblement toute l'électrode de pastille de données supérieure se chevauchant avec l'électrode de pastille de données inférieure vienne en contact avec l'électrode de pastille de données inférieure.
18. Un procédé de fabrication d'un substrat de réseau de transistors à couches minces, comprenant les étapes consistant à : former une ligne de grille, une électrode de grille connectée à la ligne de grille et un premier groupe de motif conducteur comprenant une électrode de pastille de grille inférieure prolongeant la ligne de grille; former un film isolant de grille pour couvrir le premier groupe de motif 35 conducteur; former une ligne de données croisant la ligne de grille, une électrode de source connectée à la ligne de données, une électrode de drain opposée à l'électrode de source avec un canal entre celles-ci, un deuxième groupe de motif conducteur \\HIRSCH6\BREV ETS\Brevets\24000\24020.doc - 14 juin 2005 - 21/25 comprenant une électrode de pastille de données inférieure prolongeant la ligne de données, un motif semi-conducteur dans le canal et un film protecteur de canal correspondant au canal; former un trou de contact passant par le film isolant de grille pour exposer 5 l'électrode de pastille de grille inférieure; et former une électrode de pixel sur l'électrode de drain de telle sorte que sensiblement toute l'électrode de pixel chevauchant l'électrode de drain vient en contact avec l'électrode de drain, une électrode de pastille de données supérieure sur l'électrode de pastille de données inférieure de telle sorte que sensiblement toute l'électrode de pastille de données supérieure chevauchant l'électrode de pastille de données inférieure vient en contact avec l'électrode de pastille de données inférieure, et un troisième groupe de motif conducteur comprenant une électrode de pastille de grille supérieure connectée, via un trou de contact, à l'électrode de pastille de grille inférieure.
19. Le procédé selon la revendication 18, caractérisé en ce que la formation du film protecteur de canal comprend la combinaison de silicium de la couche active avec au moins l'un de Ox ou NX pour former le film protecteur de canal sur la couche active.
20. Le procédé selon la revendication 18 ou 19, comprenant en outre la formation d'un motif conducteur transparent (118) constitué du même matériau que l'électrode de pixel sur la ligne de données connectée à l'électrode de source et à l'électrode de drain.
21. Un substrat de réseau de transistors à couches minces, comprenant: un transistor ayant des électrodes opposées et un canal entre celles-ci; et une électrode de pixel (122) disposée sur l'une des électrodes opposées de telle sorte qu'un film protecteur de canal est présent entre les électrodes opposées mais n'est pas présent entre sensiblement les parties chevauchantes entières de l'électrode de pixel (122) et la première électrode opposée.
22. Le substrat de réseau de transistors à couches minces selon la revendication 21, caractérisé en ce que le même matériau qui forme l'électrode de pixel (122) est disposé sur une autre des électrodes opposées de telle sorte que le film protecteur de canal (120) est présent entre les électrodes opposées mais n'est pas présent entre sensiblement les parties chevauchantes entières du matériau formant l'électrode de pixel (122) et n'importe laquelle des électrodes opposées.
\\HIRSCH6\BREVETS\Breveü\24000\24020.doc - 14 juin 2005 - 22/25
23. Le substrat de réseau de transistors à couches minces selon la revendication 21 ou 22, comprenant en outre: une ligne de grille (102) connectée à l'une des électrodes opposées; une couche isolante de grille sur la ligne de grille (102) ; et un condensateur mémoire (140) qui contient des parties chevauchantes de l'électrode de pixel (122) , la ligne de grille (102) et le film isolant de grille entre celles-ci.
24. Le substrat de réseau de transistors à couches minces selon la revendication 23, caractérisé en ce que le film isolant de grille est la seule couche isolante entre les parties chevauchantes de l'électrode de pixel (122) et de la ligne de grille (102).
25. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 21 à 24, comprenant en outre une ligne de grille (102) connectée à l'une des électrodes opposées, une grille isolante disposée sur la ligne de grille (102), et une pastille de grille (150) prolongeant la ligne de grille (102), la pastille de grille (150) comprenant: une électrode de pastille de grille inférieure (152) connectée à la ligne de grille (102) ; un trou de contact (154) passant par le film isolant de grille pour exposer l'électrode de pastille de grille inférieure (152) ; et une électrode de pastille supérieure connectée, via le trou de contact (154), à l'électrode de pastille de grille inférieure (152).
26. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 21 à 25, comprenant en outre une ligne de données (104) connectée à l'une des électrodes opposées, une grille isolante disposée sur la ligne de données (104), et une pastille de données prolongeant la ligne de données (104), la pastille de données comprenant: une électrode de pastille de données inférieure connectée à la ligne de données (104) ; et une électrode de pastille de données supérieure (166) sur l'électrode de pastille de données inférieure de telle sorte qu'aucune couche isolante n'est disposée entre les pastilles de grille supérieure et inférieure.
\\HIRSCH6\BREVETS\Brevets\ 24000\24020.doc - 14 juin 2005 - 23/25
27. Le substrat de réseau de transistors à couches minces selon l'une quelconque des revendications 21 à 26, comprenant en outre une ligne de données (104) connectée à une autre des électrodes opposées, la ligne de données étant complètement chevauchée par le même matériau que le matériau qui forme l'électrode de pixel (122) . \VüRSCH6\BREVETS\ Brevets\ 24000\24020.doc 14 juin 2005 - 24/25
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048259A KR101126396B1 (ko) | 2004-06-25 | 2004-06-25 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2872344A1 true FR2872344A1 (fr) | 2005-12-30 |
| FR2872344B1 FR2872344B1 (fr) | 2008-08-15 |
Family
ID=34858889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0506050A Expired - Fee Related FR2872344B1 (fr) | 2004-06-25 | 2005-06-15 | Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7586123B2 (fr) |
| JP (1) | JP4527615B2 (fr) |
| KR (1) | KR101126396B1 (fr) |
| CN (1) | CN100388104C (fr) |
| DE (1) | DE102005027445B4 (fr) |
| FR (1) | FR2872344B1 (fr) |
| GB (1) | GB2415542B (fr) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101050300B1 (ko) * | 2004-07-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR101350609B1 (ko) * | 2005-12-30 | 2014-01-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101221261B1 (ko) | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR101243395B1 (ko) * | 2006-04-27 | 2013-03-13 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101245225B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
| KR101227408B1 (ko) * | 2006-06-28 | 2013-01-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101284697B1 (ko) * | 2006-06-30 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101238233B1 (ko) * | 2006-06-30 | 2013-03-04 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법 |
| KR101282404B1 (ko) | 2006-09-05 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
| KR20080060861A (ko) | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101386284B1 (ko) * | 2006-12-29 | 2014-04-17 | 엘지디스플레이 주식회사 | 오믹 저항 측정용 패턴 및 이를 이용한 박막 트랜지스터기판과 그 제조방법 |
| TWI405017B (zh) * | 2008-12-18 | 2013-08-11 | Lg Display Co Ltd | 顯示裝置之陣列基板及其製造方法 |
| JP5395566B2 (ja) * | 2009-08-20 | 2014-01-22 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| KR101549267B1 (ko) * | 2009-10-14 | 2015-09-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| CN102243404B (zh) * | 2010-05-14 | 2016-05-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| JP5950638B2 (ja) * | 2012-03-12 | 2016-07-13 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| KR101960379B1 (ko) * | 2012-07-11 | 2019-03-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN102881596A (zh) * | 2012-09-26 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 |
| KR102207063B1 (ko) * | 2012-12-12 | 2021-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| CN103280447B (zh) * | 2013-04-25 | 2015-12-09 | 京东方科技集团股份有限公司 | 电路板、其制作方法以及显示装置 |
| KR102130139B1 (ko) * | 2013-07-30 | 2020-07-03 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 |
| KR20150137214A (ko) * | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| CN105336751B (zh) * | 2014-06-23 | 2018-06-22 | 上海箩箕技术有限公司 | 光电传感器及其制造方法 |
| CN104716147B (zh) * | 2015-04-01 | 2018-05-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
| CN106298523B (zh) * | 2015-05-22 | 2019-12-17 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
| US11189736B2 (en) * | 2015-07-24 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR102424445B1 (ko) * | 2016-05-03 | 2022-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN106229298B (zh) * | 2016-08-17 | 2018-12-11 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| KR102464131B1 (ko) * | 2017-06-30 | 2022-11-04 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811836A (en) * | 1995-08-29 | 1998-09-22 | Lg Electronics Inc. | Thin film transistor having protective layer for pixel electrode |
| US6114184A (en) * | 1993-12-30 | 2000-09-05 | Nec Corporation | Method for manufacturing LCD device capable of avoiding short circuit between signal line and pixel electrode |
| US20010014493A1 (en) * | 1993-11-05 | 2001-08-16 | Yuko Inoue | Thin film semiconductor device for display and method of producing same |
| US20020052057A1 (en) * | 2000-10-27 | 2002-05-02 | Jia-Fam Wong | Method of fabricating thin film transistor liquid crystal display |
| US20020097349A1 (en) * | 1999-11-05 | 2002-07-25 | Woon-Yong Park | Thin film transistor array panel for liquid crystal display |
| US20020171085A1 (en) * | 2001-03-06 | 2002-11-21 | Hideomi Suzawa | Semiconductor device and manufacturing method thereof |
| US20030160236A1 (en) * | 2000-03-13 | 2003-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474941A (en) * | 1990-12-28 | 1995-12-12 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| DE69125260T2 (de) | 1990-12-28 | 1997-10-02 | Sharp Kk | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen |
| US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
| JP3238020B2 (ja) * | 1994-09-16 | 2001-12-10 | 株式会社東芝 | アクティブマトリクス表示装置の製造方法 |
| JPH08228011A (ja) * | 1994-12-14 | 1996-09-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3213196B2 (ja) * | 1995-03-08 | 2001-10-02 | 日本アイ・ビー・エム株式会社 | 配線材料、金属配線層の形成方法 |
| JPH08264790A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 薄膜電解効果トランジスタ及び液晶表示装置 |
| US6268895B1 (en) * | 1995-10-27 | 2001-07-31 | Sharp Kabushiki Kaisha | Liquid crystal display device having light shield in periphery of display |
| KR100392909B1 (ko) | 1997-08-26 | 2004-03-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그의제조방법 |
| KR100580398B1 (ko) * | 1999-01-21 | 2006-05-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| US6500701B2 (en) * | 2000-04-28 | 2002-12-31 | Casio Computer Co., Ltd. | Method of manufacturing thin film transistor panel having protective film of channel region |
| JP4785229B2 (ja) * | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001332740A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| JP2002337101A (ja) * | 2001-05-15 | 2002-11-27 | Makita Corp | ジグソー |
| KR100507283B1 (ko) * | 2002-03-12 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7118943B2 (en) * | 2002-04-22 | 2006-10-10 | Seiko Epson Corporation | Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment |
| KR100887671B1 (ko) * | 2002-12-23 | 2009-03-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100682358B1 (ko) | 2003-11-10 | 2007-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 및 제조 방법 |
-
2004
- 2004-06-25 KR KR1020040048259A patent/KR101126396B1/ko active IP Right Grant
-
2005
- 2005-06-10 US US11/149,689 patent/US7586123B2/en active Active
- 2005-06-14 GB GB0512103A patent/GB2415542B/en not_active Expired - Fee Related
- 2005-06-14 CN CNB2005100771490A patent/CN100388104C/zh not_active Expired - Fee Related
- 2005-06-14 DE DE102005027445A patent/DE102005027445B4/de not_active Expired - Fee Related
- 2005-06-15 FR FR0506050A patent/FR2872344B1/fr not_active Expired - Fee Related
- 2005-06-24 JP JP2005184625A patent/JP4527615B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-14 US US12/541,569 patent/US7960199B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010014493A1 (en) * | 1993-11-05 | 2001-08-16 | Yuko Inoue | Thin film semiconductor device for display and method of producing same |
| US6114184A (en) * | 1993-12-30 | 2000-09-05 | Nec Corporation | Method for manufacturing LCD device capable of avoiding short circuit between signal line and pixel electrode |
| US5811836A (en) * | 1995-08-29 | 1998-09-22 | Lg Electronics Inc. | Thin film transistor having protective layer for pixel electrode |
| US20020097349A1 (en) * | 1999-11-05 | 2002-07-25 | Woon-Yong Park | Thin film transistor array panel for liquid crystal display |
| US20030160236A1 (en) * | 2000-03-13 | 2003-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US20020052057A1 (en) * | 2000-10-27 | 2002-05-02 | Jia-Fam Wong | Method of fabricating thin film transistor liquid crystal display |
| US20020171085A1 (en) * | 2001-03-06 | 2002-11-21 | Hideomi Suzawa | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050285195A1 (en) | 2005-12-29 |
| CN100388104C (zh) | 2008-05-14 |
| GB0512103D0 (en) | 2005-07-20 |
| KR101126396B1 (ko) | 2012-03-28 |
| FR2872344B1 (fr) | 2008-08-15 |
| US20100001278A1 (en) | 2010-01-07 |
| US7586123B2 (en) | 2009-09-08 |
| GB2415542A (en) | 2005-12-28 |
| KR20050122654A (ko) | 2005-12-29 |
| DE102005027445A1 (de) | 2006-02-16 |
| GB2415542B (en) | 2008-12-10 |
| US7960199B2 (en) | 2011-06-14 |
| JP4527615B2 (ja) | 2010-08-18 |
| DE102005027445B4 (de) | 2012-10-25 |
| JP2006013513A (ja) | 2006-01-12 |
| CN1713057A (zh) | 2005-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2872344A1 (fr) | Substrat de reseau de transistors a couches minces et procede de fabrication de celui-ci | |
| FR2880475A1 (fr) | Substrat de matrice de transistors en couche mince et son procede de fabrication | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US20080105873A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
| FR2734082A1 (fr) | Procede de fabrication d'un condensateur de stockage dans un dispositif d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides | |
| FR2873826A1 (fr) | Substrat de matrice pour un ecran a cristaux liquides et procede de fabrication de ce dernier | |
| FR2862141A1 (fr) | Panneau d'affichage a cristaux liquides et son procede de fabrication | |
| FR2838562A1 (fr) | Procede de fabrication d'un substrat de matrice d'un dispositif d'affichage a cristaux liquides | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| FR2895809A1 (fr) | Procede de fabrication d'un substrat de transistor en couche mince. | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR101319301B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2007298942A (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法 | |
| FR2860918A1 (fr) | Procede de fabrication d'un substrat de matrice de transistors a couche mince | |
| KR20070076149A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| FR2750797A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide | |
| JP4251945B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US20110180800A1 (en) | Liquid crystal display panel and fabricating method thereof | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| FR2905802A1 (fr) | Procede de fabrication d'un motif en couche mince, et panneau d'affichage a cristaux liquides et son procede de fabrication utilisant le motif. | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2004294804A (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| KR100637059B1 (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| ST | Notification of lapse |
Effective date: 20210206 |