JP5395566B2

JP5395566B2 - 表示装置及びその製造方法

Info

Publication number: JP5395566B2
Application number: JP2009191313A
Authority: JP
Inventors: 徹也川村; 政志佐藤; 善樹渡邉; 宏明岩戸; 将史平田
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2009-08-20
Filing date: 2009-08-20
Publication date: 2014-01-22
Anticipated expiration: 2029-08-20
Also published as: JP2011043639A

Description

本発明は、表示装置及びその製造方法に関する。

マザー基板を使用して複数の表示パネルを一体的に製造し、その後、個々の表示パネルに切り出すことが知られている（特許文献１及び２）。液晶表示パネルの例では、一対のマザーガラス基板を使用し、その一方はＴＦＴ（Thin Film Transistor）基板に切り出され、他方はカラーフィルタ基板に切り出される。

個々の表示パネルは多数の配線を備えており、予め、隣同士の表示パネルの配線を電気的に導通した状態で形成し、検査を行った後にマザー基板を切断していた。これにより、複数の表示パネルの検査を同時に行うことができるので検査工程を効率化することができる。

特開平９−１３８４１８号公報特開平１０−２０２８８号公報

上述した工程では、マザー基板の切断とともに配線も切断するので、個々の表示パネルの端面には配線の断面が露出していた。配線の断面が露出すると、静電気や電解腐食に起因する問題が生じる。なお、マザー基板の切断ライン付近で配線を除去してからマザー基板を切断すれば、配線の断面の露出を避けることができるが、この場合、配線の除去工程が増えるという問題があった。

本発明は、工程を増やすことなく、配線の露出によって生じる影響を防止することを目的とする。

（１）本発明に係る表示装置の製造方法は、（ａ）基板に半導体層を形成する工程と、（ｂ）前記半導体層上に金属層を形成する工程と、（ｃ）前記金属層上に、厚い第１部分と薄い第２部分を有するエッチングレジストを形成する工程と、（ｄ）前記エッチングレジストを介して、前記半導体層及び前記金属層をエッチングによってパターニングして、前記金属層から配線を形成し、前記半導体層の前記配線下の部分を残す工程と、（ｅ）前記配線の電気的検査を行う工程と、（ｆ）前記エッチングレジストを薄くすることで、前記第２部分を除去して前記第１部分を残す工程と、（ｇ）残された前記第１部分を介して、前記半導体層を残す選択的エッチングによって、前記配線をドレイン電極及びソース電極に分離されるようにパターニングする工程と、（ｈ）前記基板を切断する工程と、を含み、前記配線をパターニングする（ｇ）工程で、前記ドレイン電極及び前記ソース電極よりも前記基板の切断ライン方向の位置で、前記半導体層を残すように前記配線を切断するようにエッチングすることを特徴とする。本発明によれば、本来行われる工程で併せて配線を切断するので、工程を増やすことなく、配線の露出による影響を防ぐことができる。

（２）（１）に記載された表示装置の製造方法において、（ｉ）前記配線をパターニングする（ｇ）工程後であって、前記基板を切断する（ｈ）工程前に行う、前記配線の上にパッシベーション膜を形成する工程と、（ｊ）前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、をさらに含み、前記パッシベーション膜をエッチングする（ｊ）工程で、前記ドレイン電極及び前記ソース電極よりも前記基板の前記切断ライン方向の前記位置で、前記パッシベーション膜に貫通穴又は切り欠きを形成するとともに、前記配線を切断したときに残された前記半導体層を切断するようにエッチングすることを特徴としてもよい。

（３）本発明に係る表示装置は、基板と、前記基板上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された配線と、前記半導体層及び前記配線を覆うパッシベーション膜と、を有し、前記半導体層は、前記配線の下に位置する第１部分と、前記第１部分から前記配線の長さ方向に沿って前記配線から突出する第２部分と、を含み、前記パッシベーション膜は、貫通穴又は切り欠きを有し、前記半導体層の前記第２部分の先端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。

（４）本発明に係る表示装置の製造方法は、（ａ）基板に、酸化物半導体からなる第１酸化導電膜を形成する工程と、（ｂ）前記第１酸化導電膜上に第１金属層を形成する工程と、（ｃ）前記第１金属層上に、厚い第１部分と薄い第２部分を有するエッチングレジストを形成する工程と、（ｄ）前記エッチングレジストを介して、前記第１酸化導電膜及び前記第１金属層をエッチングによってパターニングして、前記第１酸化導電膜からコモン電極を形成し、前記第１金属層からゲート配線を形成し、前記第１金属層の前記コモン電極上の部分を残し、前記第１酸化導電膜の前記ゲート配線下の部分を残す工程と、（ｅ）前記ゲート配線の電気的検査を行う工程と、（ｆ）前記エッチングレジストを薄くすることで、前記第２部分を除去して前記第１部分を残す工程と、（ｇ）残された前記第１部分を介して、前記第１酸化導電膜を残す選択的エッチングによって、前記第１金属層の前記コモン電極上の前記部分を除去する工程と、（ｈ）前記ゲート配線上にゲート絶縁膜を形成する工程と、（ｉ）前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、（ｊ）前記信号配線上に、絶縁性を有する半導体化合物からなるパッシベーション膜を形成する工程と、（ｋ）前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、（ｌ）前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に、前記酸化物半導体からなる第２酸化導電膜を形成する工程と、（ｍ）前記第２酸化導電膜をエッチングして画素電極を形成する工程と、（ｎ）前記画素電極を形成した後に、前記基板を切断する工程と、を含み、前記第１金属層の前記コモン電極上の前記部分を除去する（ｇ）工程で、前記ゲート配線の、前記半導体層が形成される第１位置よりも前記基板の切断ライン方向の第２位置で、前記ゲート配線を切断するようにエッチングし、前記第２位置で前記ゲート配線のエッチングされた部分下の前記第１酸化導電膜を残し、前記パッシベーション膜をエッチングする（ｋ）工程で、前記第２位置に残された前記第１酸化導電膜の幅を内側に含む大きさの貫通穴又は切り欠きを、前記パッシベーション膜及び前記ゲート絶縁膜に形成し、前記第２酸化導電膜を形成する（ｌ）工程で、前記第１酸化導電膜の前記貫通穴又は前記切り欠き内の部分上にも前記第２酸化導電膜を形成し、前記第２酸化導電膜をエッチングする（ｍ）工程で、前記第１酸化導電膜の前記貫通穴又は前記切り欠き内の部分もエッチングして前記第１酸化導電膜を切断することを特徴とする。本発明によれば、本来行われる工程で併せてゲート配線及びその下の第１酸化導電膜を切断するので、工程を増やすことなく、これらの露出による影響を防ぐことができる。

（５）本発明に係る表示装置は、基板と、第１酸化導電膜と、金属層からなるゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層の上に位置する部分を有するように形成された信号配線と、前記半導体層及び前記信号配線を覆い、前記信号配線上に位置するスルーホールを有するパッシベーション膜と、前記スルーホールを介して前記信号配線に電気的に接続されるように前記パッシベーション膜上に形成された、第２酸化導電膜からなる画素電極と、を有し、前記第１酸化導電膜の一部は、前記画素電極と対向するコモン電極を構成し、前記第１酸化導電膜の他の一部は、前記ゲート配線の下に位置し、前記ゲート絶縁膜及び前記パッシベーション膜は、連通する貫通穴又は切り欠きを有し、前記ゲート配線及び前記第１酸化導電膜の前記ゲート配線下の部分の端面と前記貫通穴又は前記切り欠きの面が面一になっていることを特徴とする。

本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。本発明を適用した表示装置の一部を示す平面図である。図８に示す表示装置のIX-IX線断面図である。図８に示す表示装置のX-X線断面図である。本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本発明を適用した表示装置の一部を示す平面図である。図２５に示す表示装置のXXVI-XXVI線断面図である。図２５に示す表示装置のXXVII-XXVII線断面図である。

以下、本発明の実施の形態について、図面を参照して説明する。

［第１の実施の形態］
図１（Ａ）〜図７（Ｂ）は、本発明の第１の実施の形態に係る表示装置の製造方法を説明するための図である。

本実施の形態では、図１（Ａ）及び図１（Ｂ）に示すように、基板１０を用意する。図１（Ｂ）は、図１（Ａ）に示す構造物のIB−IB線断面図である。基板１０は、例えばガラスからなり、光透過性が要求されることがある。基板１０は、複数の表示装置を一体的に製造するためのマザー基板である。１枚の基板１０には、複数の製品領域１２（表示装置の部品にされる領域）があり、それぞれの製品領域１２には有効表示領域１４（画像表示のための領域）がある。

表示装置として液晶表示パネルを例に挙げると、基板１０は、薄膜からなる電界効果トランジスタ、画素電極及び配線などを含むＴＦＴ（Thin Film Transistor）基板（又はアレイ基板）である。なお、液晶表示パネルの駆動方式は、IPS（In Plane Switching）方式、TN（Twisted Nematic）方式又はVA（Vertical Alignment）方式などいずれの方式であってもよく、方式に応じた電極及び配線が形成される。また、本発明に係る表示装置は、液晶表示パネルに限定されるものではなく、エレクトロルミネッセンス表示装置であってもよい。

基板１０にはゲート配線１６を形成する。ゲート配線１６の一部は、電界効果トランジスタのゲート電極である。つまり、ゲート電極が下に位置するボトムゲート型を本実施の形態では説明する。ゲート配線１６の上には、例えばシリコン窒化物などからなるゲート絶縁膜１８を形成する。

基板１０（ゲート絶縁膜１８上）に、例えばアモルファスシリコンなどから半導体層２０を形成する。半導体層２０は、複数の製品領域１２にわたって一体的に形成する。半導体層２０から、後述する工程を経て、電界効果トランジスタのソース領域、ドレイン領域及びチャネル領域が形成される。半導体層２０とゲート配線１６は、ゲート絶縁膜１８によって電気的に絶縁されている。

半導体層２０上に、金属層２２を形成する。金属層２２も、複数の製品領域１２にわたって一体的に形成する。金属層２２から、後述する工程（図５）を経て、電界効果トランジスタのソース電極３４及びドレイン電極３２を形成する。

図２（Ａ）及び図２（Ｂ）に示すように、金属層２２上に、厚い第１部分２４と薄い第２部分２６（第１部分２４が第２部分２６よりも厚い）を有するエッチングレジスト２８を形成する。図２（Ｂ）は、図２（Ａ）に示す構造物のIIB−IIB線断面図である。

エッチングレジスト２８は、フォトレジストをフォトリソグラフィによってパターニングして形成する。特に、第１部分２４と第２部分２６の厚みの違いは、フォトリソグラフィの露光でハーフトーン露光を行うことで形成することができる。図２（Ａ）には、エッチングレジスト２８の一部のみが表されており、その他の部分は図示を省略してある。

エッチングレジスト２８の第１部分２４及び第２部分２６を含む全体は、複数の製品領域１２を横切るように配置されている。エッチングレジスト２８の第１部分２４は、金属層２２の配線にされる部分上に位置している。薄い第２部分２６は、電界効果トランジスタのソース電極３４及びドレイン電極３２（図５）の間の領域（チャネル領域）上と、製品領域１２の端部上のそれぞれに位置している。

図３に示すように、エッチングレジスト２８を介して、半導体層２０及び金属層２２をエッチングによってパターニングする。２層のエッチングは、エッチングの種類によって、同時に（１回で）行ってもよいし、別々に（２回で）行ってもよい。エッチングによって、金属層２２から配線３０を形成し、半導体層２０の配線３０下の部分を残す。

そして、配線３０の電気的検査（例えば断線又はショートの検査）を行う。電気的検査を行うときには、配線３０は、複数の製品領域１２を横切るように連続的に延びている。したがって、複数の製品領域１２についての電気的検査を一括して行うことができる。

図４に示すように、アッシングなどによって、エッチングレジスト２８を薄くすることで、薄い第２部分２６を除去して、第１部分２４を残す。この工程は、電気的検査の後に行ってもよいし、電気的検査の前に行ってもよい。

第１部分２４は、少なくとも、電界効果トランジスタのソース電極３４及びドレイン電極３２（図５）を形成するための領域に位置している。薄い第２部分２６が除去されることで、配線３０の、電界効果トランジスタのチャネル領域上の部分が、エッチングレジスト２８から露出する。

図４に示す例では、配線３０の、製品領域１２（図３）の端部上の部分も、エッチングレジスト２８から露出する。詳しくは、製品領域１２の端（基板１０の切断ライン。図７（Ａ）参照）の内側から外側にかけて連続的に、配線３０の一部がエッチングレジスト２８から露出する。ドレイン電極３２及びソース電極３４（図５）になる部分よりも基板１０の切断ライン方向の位置で、配線３０の一部がエッチングレジスト２８から露出する。

図５に示すように、配線３０をパターニングする。パターニングはエッチングレジスト２８の第１部分２４を介して行う。パターニングは、配線３０をエッチングするが半導体層２０を残す選択的エッチングによって行う。パターニングによって、配線３０をドレイン電極３２及びソース電極３４に分離する。同時に、ドレイン電極３２及びソース電極３４よりも基板１０の切断ライン方向の位置で配線３０を切断する。図５の例では、配線３０の、製品領域１２の端部に位置する部分をエッチングによって除去する。ただし、配線３０はエッチングするが、その下の半導体層２０は残る。そして、エッチングレジスト２８を除去する。

図６（Ａ）及び図６（Ｂ）に示すように、配線３０の上に、シリコン酸化物又はシリコン窒化物などからなるパッシベーション膜３６を形成する。図６（Ｂ）は、図６（Ａ）に示す構造物のVIB−VIB線断面図である。パッシベーション膜３６は、絶縁性を有する半導体化合物（例えばＳｉＯ₂又はＳｉＮ）からなる。

図７（Ａ）及び図７（Ｂ）に示すように、基板１０を切断する。図７（Ｂ）は、図７（Ａ）に示す構造物のVIIB−VIIB線断面図である。基板１０の切断と同時に、パッシベーション膜３６、配線３０、半導体層２０及びゲート絶縁膜１８も切断する。こうして、個々のＴＦＴ基板を得ることができる。なお、基板１０の切断は、基板１０から間隔をあけて図示しない対向基板（カラーフィルタ基板）を配置し、基板１０と対向基板の間に液晶を封入してから行ってもよく、その場合、表示装置が得られる。

本実施の形態によれば、本来行われる工程（ドレイン電極３２及びソース電極３４の形成工程）で併せて配線３０を切断する（図５参照）ので、工程を増やすことなく、配線３０の露出による影響を防ぐことができる。例えば、図７の例では、配線３０の切断面が、基板１０の切断ラインよりも内側に引っ込んでいるので、切断面を封止しやすい。

本実施の形態では、切断された各基板１０において、配線３０の一部（図７（Ｂ）で右側）は、基板１０の切断面よりも内側に引っ込むように切断されており、その切断面がパッシベーション膜３６に覆われている。したがって、配線３０の切断面が露出している場合に生じる静電気や電解腐食の影響を、ドレイン電極３２及びソース電極３４が直接的には受けないようになっている。

なお、図７（Ｂ）に示す例では、配線３０は、本発明を適用した端部の他に、本発明を適用しない端部も有している。詳しくは、切断された各基板１０において、配線３０の一部（図７（Ｂ）で左側）は、基板１０の切断面と面一になった切断面を有しており、本発明が適用されていない。この部分は、図示しない封止部材で覆われる。図示しない変形例として、配線３０の全ての部分において本発明を適用し、配線３０の切断面を基板１０の切断面よりも内側に配置してもよい。

上述した説明では、説明の便宜のために構造の一部を簡略化した例を使用したが、実際に本発明を適用する表示装置の構造はさらに複雑になることが想定される。

図８は、本発明を適用した表示装置の一部を示す平面図である。図９は、図８に示す表示装置のIX-IX線断面図である。図１０は、図８に示す表示装置のX-X線断面図である。

この例では、配線１３０は、ドレイン電極１３２及びソース電極１３４に分離されている。ドレイン電極１３２はＵ字状になっており、線状のソース電極１３４がＵ字の内側に入り込んでいる。図８には１つのドレイン電極１３２が示されているが、複数のドレイン電極１３２が配線ライン１３８によって電気的に接続されている。配線１３０の電気的検査時には、配線ライン１３８は複数の製品領域を横切るように連続的に延びている。

ドレイン電極１３２及びソース電極１３４の下には半導体層１２０があり、半導体層１２０の下にはゲート絶縁膜１１８があり、ゲート絶縁膜１１８の下にはゲート配線１１６がある。ドレイン電極１３２及びソース電極１３４はパッシベーション膜１３６によって覆われ、パッシベーション膜１３６上には画素電極１４０が設けられている。画素電極１４０はパッシベーション膜１３６に形成されたスルーホール１４２を介してソース電極１３４に電気的に接続されている。

［第２の実施の形態］
図１１（Ａ）〜図１３（Ｂ）は、本発明の第２の実施の形態に係る表示装置の製造方法を説明するための図である。本実施の形態のプロセスは、途中までは第１の実施の形態と同じである。具体的には、第１の実施の形態で図１（Ａ）〜図６（Ｂ）までを参照して説明した工程（配線３０をパターニングし、配線３０の上にパッシベーション膜３６を形成するまでの工程）を行う。その後、基板１０を切断する工程（図７（Ａ）及び図７（Ｂ）参照）の前に、パッシベーション膜３６をエッチングする。

図１１（Ａ）及び図１１（Ｂ）に示すように、パッシベーション膜３６をエッチングするためにエッチングレジスト２２８を形成する。図１１（Ｂ）は、図１１（Ａ）に示す構造物のXIB−XIB線断面図である。エッチングレジスト２２８は、パッシベーション膜３６が露出する第１開口３８及び第２開口４０を有する。第１開口３８は、配線３０の電気的接続を得るための部分上に形成される。第２開口４０は、製品領域１２の端（切断ライン）と交差する位置に形成される。

図１２に示すように、パッシベーション膜３６をエッチングして、配線３０との電気的接続を図るためのスルーホール４２をパッシベーション膜３６に形成する。このエッチングは、エッチングレジスト２２８の第１開口３８を介して行う。同時に、ドレイン電極３２及びソース電極３４よりも基板１０の切断ライン方向の位置で、エッチングによってパッシベーション膜３６に貫通穴（又は切り欠き）４４を形成する。このエッチングは、エッチングレジスト２２８の第２開口４０を介して行う。さらに、パッシベーション膜３６のエッチングと連続してその下の半導体層２０をエッチングする。半導体層２０は、配線３０を切断したとき（図５参照）に残された半導体層２０であり、これをエッチングによって切断する。その後、エッチングレジスト２２８を除去する。

図１３（Ａ）及び図１３（Ｂ）に示すように、基板１０を切断する。図１３（Ｂ）は、図１３（Ａ）に示す構造物のXIIIB−XIIIB線断面図である。基板１０の切断と同時に、パッシベーション膜３６、配線３０、半導体層２０及びゲート絶縁膜１８も切断する。こうして、個々のＴＦＴ基板を得ることができる。なお、基板１０の切断は、基板１０から間隔をあけて図示しない対向基板（カラーフィルタ基板）を配置し、基板１０と対向基板の間に液晶を封入してから行ってもよく、その場合、表示装置が得られる。

本実施の形態では、第１の実施の形態で説明した効果に加えて、半導体層２０も、基板１０の切断面よりも内側に引っ込むように切断されているので、静電気や電解腐食の影響をさらに受けにくくなっている。本実施の形態に係る製造方法のその他の詳細は、第１の実施の形態で説明した内容が該当する。

本実施の形態に係る表示装置は、基板１０と、基板１０上に形成された半導体層２０と、半導体層２０の上に位置する部分を有するように形成された配線３０と、半導体層２０及び配線３０を覆うパッシベーション膜３６と、を有する。半導体層２０は、配線３０の下に位置する第１部分２２４と、第１部分２２４から配線３０の長さ方向に沿って配線３０から突出する第２部分２２６と、を含む。パッシベーション膜３６は、切り欠き（又は貫通穴）４６を有する。半導体層２０の第２部分２２６の先端面と切り欠き（又は貫通穴）４６の面が面一になっている。本実施の形態に係る表示装置のその他の詳細は、上述した製造方法から自明の構造を含む。

［第３の実施の形態］
図１４〜図２４（Ｂ）は、本発明の第３の実施の形態に係る表示装置の製造方法を説明するための図である。本実施の形態で製造される表示装置は、IPS（In Plane Switching）方式の液晶表示装置など、２層の酸化物半導体層を用いた液晶表示装置である。

図１４に示すように、基板５１０に第１酸化導電膜５５２を形成する。第１酸化導電膜５５２は、導電性を有する酸化物半導体（例えばIndium Tin Oxide又はIndium Zinc Oxide）からなる。第１酸化導電膜５５２は透明導電膜である。第１酸化導電膜５５２上に第１金属層５２２を形成する。

図１５（Ａ）及び図１５（Ｂ）は、それぞれ、同じプロセスでの切断位置の異なる断面図である。同様に、図１６（Ａ）及び図１６（Ｂ）、図１７（Ａ）及び図１７（Ｂ）、図１８（Ａ）及び図１８（Ｂ）、図２１（Ａ）及び図２１（Ｂ）、図２２（Ａ）及び図２２（Ｂ）、図２３（Ａ）及び図２３（Ｂ）もそれぞれ同じ関係にある。

図１５（Ａ）及び図１５（Ｂ）に示すように、第１金属層５２２上に、厚い第１部分５２４と薄い第２部分５２６（第１部分５２４が第２部分５２６よりも厚い）を有するエッチングレジスト５２８を形成する。エッチングレジスト５２８の第１部分５２４は、第１金属層５２２のゲート配線５１６（図１６（Ｂ）参照）にされる部分上に位置している。薄い第２部分５２６は、第１酸化導電膜５５２のコモン電極５５４（図１６（Ａ）参照）にされる部分上に位置している。第２部分５２６は、さらに、第１金属層５２２のゲート配線５１６にされる部分であって、かつ、製品領域５１２の端部上にも位置している。

図１６（Ａ）及び図１６（Ｂ）に示すように、エッチングレジスト５２８を介して、第１酸化導電膜５５２及び第１金属層５２２をエッチングによってパターニングする。そして、第１酸化導電膜５５２からコモン電極５５４を形成する。第１金属層５２２からゲート配線５１６を形成する。第１金属層５２２のコモン電極５５４上の部分を残す。第１酸化導電膜５５２のゲート配線５１６下の部分を残す。

そして、ゲート配線５１６の電気的検査を行う。ゲート配線５１６は、複数の製品領域５１２を横切るように連続的に延びている。したがって、複数の製品領域５１２についての電気的検査を一括して行うことができる。

図１７（Ａ）及び図１７（Ｂ）に示すように、アッシングなどによって、エッチングレジスト５２８を薄くすることで、薄い第２部分５２６を除去して、第１部分５２４を残す。この工程は、電気的検査の後に行ってもよいし、電気的検査の前に行ってもよい。

図１８（Ａ）及び図１８（Ｂ）に示すように、第１部分５２４を介して、第１酸化導電膜５５２を残す選択的エッチングによって、第１金属層５２２のコモン電極５５４上の部分を除去する。これにより、透明のコモン電極５５４の光透過を妨げる層を除去する。同時に、ゲート配線５１６の、半導体層５２０と立体交差する第１位置Ｐ_１（図２０参照）よりも基板５１０の切断ライン方向の第２位置Ｐ_２で、ゲート配線５１６を切断するようにエッチングする。ただし、第２位置Ｐ_２では、ゲート配線５１６のエッチングされた部分下の第１酸化導電膜５５２は残る。本実施の形態によれば、本来行われる工程で併せてゲート配線５１６を切断するので、工程を増やすことなく、ゲート配線５１６の露出による影響を防ぐことができる。

図１９に示すように、ゲート配線５１６上にゲート絶縁膜５１８を形成する。

図２０に示すように、ゲート絶縁膜５１８上に、パターニングされた半導体層５２０及び半導体層５２０上の信号配線５５０を形成する。また、信号配線５５０上にパッシベーション膜５３６を形成する。パッシベーション膜５３６は、絶縁性を有する半導体化合物（例えばＳｉＯ₂又はＳｉＮ）からなる。

図２１（Ａ）及び図２１（Ｂ）に示すように、パッシベーション膜５３６をエッチングして、信号配線５５０との電気的接続を図るためのスルーホール５４２をパッシベーション膜５３６に形成する。同時に、第２位置Ｐ_２に残された第１酸化導電膜５５２の幅を内側に含む大きさの貫通穴（又は切り欠き）５４４を、パッシベーション膜５３６及びゲート絶縁膜５１８に連通するように形成する。

図２２（Ａ）及び図２２（Ｂ）に示すように、パッシベーション膜５３６上及び信号配線５５０のスルーホール５４２内の部分上に第２酸化導電膜５５６を形成する。同時に、第１酸化導電膜５５２の貫通穴（又は切り欠き）５４４内の部分上にも第２酸化導電膜５５６を形成する。第２酸化導電膜５５６も、第１酸化導電膜５５２と同様に導電性を有する酸化物半導体（例えばIndium Tin Oxide又はIndium Zinc Oxide）からなる。

図２３（Ａ）及び図２３（Ｂ）に示すように、第２酸化導電膜５５６をエッチングして画素電極５４８を形成する。同時に、第１酸化導電膜５５２の貫通穴（又は切り欠き）５４４内の部分もエッチングして第１酸化導電膜５５２を切断する。本実施の形態によれば、本来行われる工程で併せてゲート配線５１６の下の第１酸化導電膜５５２を切断するので、工程を増やすことなく、ゲート配線５１６及び第１酸化導電膜５５２の露出による影響を防止することができる。

画素電極５４８を形成した後に、図２４（Ａ）及び図２４（Ｂ）に示すように、基板５１０を切断する。なお、図２４（Ｂ）は、図２４（Ａ）に示す構造物のXXIVB−XXIVB線断面図である。こうして、個々のＴＦＴ基板を得ることができ、図示しない対向基板（カラーフィルタ基板）を配置してから基板５１０及び対向基板を切断すれば、表示装置が得られる。本実施の形態のその他の詳細は、第１の実施の形態で説明した内容が該当する。

本実施の形態に係る表示装置は、基板５１０と、第１酸化導電膜５５２と、第１金属層５２２からなるゲート配線５１６と、ゲート配線５１６を覆うゲート絶縁膜５１８と、ゲート絶縁膜５１８上に形成された半導体層５２０と、半導体層５２０の上に位置する部分を有するように形成された信号配線５５０と、を有する（図２３（Ａ）参照）。パッシベーション膜５３６は、半導体層５２０及び信号配線５５０を覆い、信号配線５５０上に位置するスルーホール５４２を有する。スルーホール５４２を介して信号配線５５０に電気的に接続されるように、パッシベーション膜５３６上に、第２酸化導電膜５５６からなる画素電極５４８が形成されている。

第１酸化導電膜５５２から、画素電極５４８と対向するコモン電極５５４（図１８（Ａ）参照）が形成される。ゲート絶縁膜５１８及びパッシベーション膜５３６は、図２４（Ａ）及び図２４（Ｂ）に示すように、連通する切り欠き（又は貫通穴）５４６を有する。ゲート配線５１６及びその下の第１酸化導電膜５５２の先端部の端面と切り欠き（又は貫通穴）５４６の面が面一になっている。

図２５は、本発明を適用した表示装置の一部を示す平面図である。図２６は、図２５に示す表示装置のXXVI-XXVI線断面図である。図２７は、図２５に示す表示装置のXXVII-XXVII線断面図である。

この例では、配線３３０は、ドレイン電極３３２及びソース電極３３４に分離されている。ドレイン電極３３２はＵ字状になっており、線状のソース電極３３４がＵ字の内側に入り込んでいる。図２５には１つのドレイン電極３３２が示されているが、複数のドレイン電極３３２が配線ライン３３８によって電気的に接続されている。

ドレイン電極３３２及びソース電極３３４の下には半導体層３２０があり、半導体層３２０の下にはゲート絶縁膜３１８があり、ゲート絶縁膜３１８の下にはゲート配線３１６がある。ゲート配線３１６の下には第１酸化導電膜３５２がある。第１酸化導電膜３５２と同じ材料で同じ層にコモン電極３５４が設けられている（図２５参照）。

ドレイン電極３３２及びソース電極３３４はパッシベーション膜３３６によって覆われ、パッシベーション膜３３６上には画素電極３４０が設けられている。画素電極３４０はパッシベーション膜３３６に形成されたスルーホール３４２を介してソース電極３３４に電気的に接続されている。

本発明は、上述した実施の形態に限定されるものではなく種々の変形が可能である。例えば、実施の形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。

１０基板、１２製品領域、１４有効表示領域、１６ゲート配線、１８ゲート絶縁膜、２０半導体層、２２金属層、２４第１部分、２６第２部分、２８エッチングレジスト、３０配線、３２ドレイン電極、３４ソース電極、３６パッシベーション膜、３８第１開口、４０第２開口、４２スルーホール、４４貫通穴（切り欠き）、４６切り欠き（貫通穴）、１１６ゲート配線、１１８ゲート絶縁膜、１２０半導体層、１３０配線、１３２ドレイン電極、１３４ソース電極、１３６パッシベーション膜、１３８配線ライン、１４０画素電極、１４２スルーホール、２２４第１部分、２２６第２部分、２２８エッチングレジスト、３１６ゲート配線、３１８ゲート絶縁膜、３２０半導体層、３３０配線、３３２ドレイン電極、３３４ソース電極、３３６パッシベーション膜、３３８配線ライン、３４０画素電極、３４２スルーホール、３５２第１酸化導電膜、３５４コモン電極、５１０基板、５１２製品領域、５１６ゲート配線、５１８ゲート絶縁膜、５１８ゲート絶縁膜、５２０半導体層、５２２第１金属層、５２４第１部分、５２６第２部分、５２８エッチングレジスト、５３６パッシベーション膜、５４２スルーホール、５４４貫通穴（切り欠き）、５４６切り欠き（貫通穴）、５４８画素電極、５５０信号配線、５５２第１酸化導電膜、５５４コモン電極、５５６第２酸化導電膜。

Claims

（ａ）基板に半導体層を形成する工程と、
（ｂ）前記半導体層上に金属層を形成する工程と、
（ｃ）前記金属層上に、厚い第１部分と薄い第２部分を有するエッチングレジストを形成する工程と、
（ｄ）前記エッチングレジストを介して、前記半導体層及び前記金属層をエッチングによってパターニングして、前記金属層から配線を形成し、前記半導体層の前記配線下の部分を残す工程と、
（ｅ）前記配線の電気的検査を行う工程と、
（ｆ）前記エッチングレジストを薄くすることで、前記第２部分を除去して前記第１部分を残す工程と、
（ｇ）残された前記第１部分を介して、前記半導体層を残す選択的エッチングによって、前記配線をドレイン電極及びソース電極に分離されるようにパターニングする工程と、
（ｈ）前記基板を切断する工程と、
を含み、
前記配線をパターニングする（ｇ）工程で、前記基板の切断ラインよりも内側に引っ込むような切断面で、前記半導体層を残すように前記配線を切断するようにエッチングすることを特徴とする表示装置の製造方法。
請求項１に記載された表示装置の製造方法において、
（ｉ）前記配線をパターニングする（ｇ）工程後であって、前記基板を切断する（ｈ）工程前に行う、前記配線の上にパッシベーション膜を形成する工程と、
（ｊ）前記パッシベーション膜をエッチングして、前記配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、
をさらに含み、
前記パッシベーション膜をエッチングする（ｊ）工程で、前記基板の切断ラインよりも内側に引っ込むような切断面で、前記パッシベーション膜に貫通穴又は切り欠きを形成するとともに、前記配線を切断したときに残された前記半導体層を切断するようにエッチングすることを特徴とする表示装置の製造方法。
（ａ）基板に、酸化物半導体からなる第１酸化導電膜を形成する工程と、
（ｂ）前記第１酸化導電膜上に第１金属層を形成する工程と、
（ｃ）前記第１金属層上に、厚い第１部分と薄い第２部分を有するエッチングレジストを形成する工程と、
（ｄ）前記エッチングレジストを介して、前記第１酸化導電膜及び前記第１金属層をエッチングによってパターニングして、前記第１酸化導電膜からコモン電極を形成し、前記第１金属層からゲート配線を形成し、前記第１金属層の前記コモン電極上の部分を残し、前記第１酸化導電膜の前記ゲート配線下の部分を残す工程と、
（ｅ）前記ゲート配線の電気的検査を行う工程と、
（ｆ）前記エッチングレジストを薄くすることで、前記第２部分を除去して前記第１部分を残す工程と、
（ｇ）残された前記第１部分を介して、前記第１酸化導電膜を残す選択的エッチングによって、前記第１金属層の前記コモン電極上の前記部分を除去する工程と、
（ｈ）前記ゲート配線上にゲート絶縁膜を形成する工程と、
（ｉ）前記ゲート絶縁膜上に、パターニングされた半導体層及び前記半導体層上の信号配線を形成する工程と、
（ｊ）前記信号配線上に、絶縁性を有する半導体化合物からなるパッシベーション膜を形成する工程と、
（ｋ）前記パッシベーション膜をエッチングして、前記信号配線との電気的接続を図るためのスルーホールを前記パッシベーション膜に形成する工程と、
（ｌ）前記パッシベーション膜上及び前記信号配線の前記スルーホール内の部分上に、前記酸化物半導体からなる第２酸化導電膜を形成する工程と、
（ｍ）前記第２酸化導電膜をエッチングして画素電極を形成する工程と、
（ｎ）前記画素電極を形成した後に、前記基板を切断する工程と、
を含み、
前記第１金属層の前記コモン電極上の前記部分を除去する（ｇ）工程で、前記ゲート配線の、前記半導体層が形成される第１位置よりも前記基板の切断ラインよりも内側に引っ込むような切断面を有する第２位置で、前記ゲート配線を切断するようにエッチングし、前記第２位置で前記ゲート配線のエッチングされた部分下の前記第１酸化導電膜を残し、
前記パッシベーション膜をエッチングする（ｋ）工程で、前記第２位置に残された前記第１酸化導電膜の幅を内側に含む大きさの貫通穴又は切り欠きを、前記パッシベーション膜及び前記ゲート絶縁膜に形成し、
前記第２酸化導電膜を形成する（ｌ）工程で、前記第１酸化導電膜の前記貫通穴又は前記切り欠き内の部分上にも前記第２酸化導電膜を形成し、
前記第２酸化導電膜をエッチングする（ｍ）工程で、前記第１酸化導電膜の前記貫通穴又は前記切り欠き内の部分もエッチングして前記第１酸化導電膜を切断することを特徴とする表示装置の製造方法。