KR101243395B1 - 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents
유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101243395B1 KR101243395B1 KR1020060038241A KR20060038241A KR101243395B1 KR 101243395 B1 KR101243395 B1 KR 101243395B1 KR 1020060038241 A KR1020060038241 A KR 1020060038241A KR 20060038241 A KR20060038241 A KR 20060038241A KR 101243395 B1 KR101243395 B1 KR 101243395B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- organic
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 107
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 47
- 239000010408 film Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 24
- 238000000206 photolithography Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 14
- 238000004528 spin coating Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 229920000123 polythiophene Polymers 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 4
- 150000002964 pentacenes Chemical class 0.000 claims description 2
- 239000007788 liquid Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- -1 acrylic organic compound Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 제조 공정 수를 줄임으로써 제조 비용을 절감할 수 있는 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명의 유기 박막 트랜지스터 어레이 기판은 기판 위에 형성된 데이터 라인 및 상기 데이터 라인과 교차하는 게이트 라인과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 마주보며 상기 소스 전극과 일정 간격 이격된 드레인 전극과; 상기 소스 전극과 상기 드레인 전극이 이격된 영역에 채널을 형성하는 유기 반도체층과; 상기 유기 반도체층과 동일 패턴으로 상기 유기 반도체층 위에 형성되는 유기 게이트 절연막과; 상기 유기 게이트 절연막 위에 상기 유기 반도체층과 중첩되도록 형성되는 게이트 전극과; 상기 게이트 전극 위에 상기 게이트 전극을 형성하기 위한 게이트 포토레지스트 패턴과; 상기 드레인 전극과 접속된 화소 전극을 구비한다.
Description
도 1은 통상적인 박막 트랜지스터를 나타내는 단면도.
도 2는 유기 박막 트랜지스터를 나타내는 단면도.
도 3a 내지 도 3d는 도 2에 도시된 유기 박막 트랜지스터의 제조 공정을 단계적으로 나타내는 단면도들.
도 4는 본 발명의 유기 박막 트랜지스터를 나타내는 단면도.
도 5a 내지 도 5d는 본 발명의 유기 박막 트랜지스터의 제조 공정을 단계적으로 나타내는 단면도들.
도 6은 도 4에 도시된 유기 박막 트랜지스터를 적용한 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 7은 도 6에 도시된 Ⅰ-Ⅰ’선을 따라 절취한 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판을 나타내는 단면도.
도 8a 내지 도 8f는 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판의 제조 방법을 단계적으로 나타내는 단면도들.
도 9는 도 6에 도시된 Ⅰ-Ⅰ’선을 따라 절취한 본 발명의 다른 실시 예에 따른 유기 박막 트랜지스터 어레이 기판을 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 간단한 설명>
2, 52, 151 : 기판 6, 56, 156 : 박막 트랜지스터
8, 58, 158 : 게이트 전극 10, 60, 160 : 소스 전극
12, 62, 162 : 드레인 전극 14 : 활성층
16 : 오믹 접촉층 24, 74, 174 : 게이트 절연막
64, 164 : 반도체층 152 : 게이트 라인
154 : 데이터 라인 165 : 더미 반도체층
170 : 스토리지 커패시터 175 : 게이트 포토레지스트 패턴
176 : 화소 전극 178 : 보호막
180 : 게이트 패드 182 : 게이트 패드 홀
184 : 데이터 패드 186 : 데이터 패드 홀
본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로 특히, 제조 공정 수를 줄임으로써 제조 비용을 절감할 수 있는 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터는 화소들이 액티브 매트릭스 형태로 배열된 액정표시장치, 유기전계발광표시장치 등의 평판표시장치 등에 스위칭 소자로 이용된다.
도 1은 평판표시장치 등에 일반적으로 이용되는 박막 트랜지스터를 나타내는 단면도이다.
도 1을 참조하면, 박막 트랜지스터(6)는 기판(2) 위에 형성되며 게이트 신호가 공급되는 게이트 전극(8)과, 데이터 신호가 공급되는 소스 전극(10)과, 그 소스 전극(10)과 박막 트랜지스터(6)의 채널을 사이에 두고 이격된 드레인 전극(12)과, 게이트 절연막(24)을 사이에 두고 게이트 전극(8)과 중첩되며 소스 전극(10)과 드레인 전극(12) 사이에 박막 트랜지스터(6)의 채널을 형성하는 활성층(14) 및 그 활성층(14)과 소스 전극(10) 및 드레인 전극(12) 사이에 접촉 저항을 줄이기 위한 오믹 접촉층(16)을 구비한다.
이러한 박막 트랜지스터(6)의 각각의 박막들은 무기물로 이루어지며, 이 박막들은 무기물들을 스퍼터링, 플라즈마 강화형 화학 기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 등의 증착 공정으로 기판(2) 위에 증착한 후 패터닝함으로써 형성한다. 그러나, 무기물을 증착하는 스퍼터링, PECVD 등을 실시하기 위한 증착 장비가 매우 고가로 박막 트랜지스터(6)의 박막을 무기물로 제조하는 것은 박막 트랜지스터(6)의 제조 비용을 증가시키는 원인이 되고 있다. 뿐만 아니라, 게이트 전극(8), 소스 및 드레인 전극(10, 12), 활성층(14) 및 오믹 접촉층(16)을 형성하는 포토리쏘그래피 공정은 노광 및 현상 공정 등을 포함함에 따라 박막 트랜지스터(6)의 제조 비용을 증가시키는 다른 원인이 되고 있다.
이러한 무기물을 이용한 박막 트랜지스터(이하, “무기 박막 트랜지스터”)의 단점을 극복하기 위하여 유기 반도체층을 포함하는 박막 트랜지스터(이하, “유기 박막 트랜지스터”)가 제안되었다.
도 2는 유기 박막 트랜지스터를 나타내는 단면도이다.
도 2를 참조하면, 유기 박막 트랜지스터(56)는 기판(52) 위에 형성되며 데이터 신호가 공급되는 소스 전극(60)과, 그 소스 전극(60)과 마주봄과 아울러 일정 간격 이격된 드레인 전극(62)과, 소스 전극(60) 및 드레인 전극(62) 위에 전면 형성된 유기 반도체층(64)과, 유기 반도체층(64) 위에 전면 형성된 유기 게이트 절연막(74)과, 유기 게이트 절연막(74) 위에 형성되며 소스 전극(60)과 드레인 전극(62)이 이격된 영역과 중첩되는 영역에 형성된 게이트 전극(58)을 구비한다.
이러한 유기 박막 트랜지스터의 제조 방법을 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 기판(52) 위에 스퍼터링, PECVD 등의 증착 방법으로 소스/드레인 금속층을 형성한 후 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 소스 전극(60) 및 드레인 전극(62)을 형성한다. 소스/드레인 금속으로는 금(Au), 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Gu) 및 알루미늄(Al)계 금속 등이 이용된다.
그런 다음, 소스 전극(60) 및 드레인 전극(62)이 형성된 기판(52) 위에 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 유기 반도체 물질을 형성한 후 경화함으로써 도 3b에 도시된 바와 같이 유기 반도체층(64)을 형성한다. 유기 반도체 물질 로는 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 등이 이용된다.
이어서, 유기 반도체층(64)이 형성된 기판(52) 위에 유기 절연 물질을 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 도포함으로써 도 3c에 도시된 바와 같이 유기 게이트 절연막(74)을 형성한다. 유기 절연 물질로는 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등이 이용된다.
그리고, 게이트 절연막(74) 위에 스퍼터링 등의 증착 방법으로 게이트 금속층을 형성한 후 포토리쏘그래피 공정과 식각 공정을 실시함으로써 도 3d에 도시된 바와 같이 게이트 전극(58)을 형성한다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 알루미늄네오듐(AlNd) 등의 알루미늄계 금속 등이 이용된다.
도 2와 같은 구조를 가지며 도 3a 내지 도 3d에서 설명한 방법에 의해 형성되는 유기 박막 트랜지스터(56)는 유기 반도체층(64)과 유기 게이트 절연막(74)이 유기물로 비교적 단순한 스핀 코팅 또는 스핀 리스 코팅 등의 방식에 의해 형성될 수 있다. 따라서, 유기 박막 트랜지스터(56)는 무기 박막 트랜지스터(6)에 비하여 제조 공정이 단순화되고 스퍼터링, PECVD 등을 실시하기 위한 고가의 증착 장비의 사용을 줄일 수 있어 박막 트랜지스터의 제조 비용을 절감할 수 있다.
그러나, 이러한 유기 박막 트랜지스터(56)의 유기 반도체층(64)은 후속 공정으로 형성되는 게이트 전극(58)의 형성에서 게이트 전극(58)을 형성을 위한 포토레지스트를 제거하는 스트립액에 의하여 손상되는 단점이 있다.
그리고, 게이트 전극(58)의 후속 공정으로 형성되는 도시하지 않은 화소 전극의 형성시 ITO(Induim Tin Oxide), IZO(Induim Zinc Oxide) 등의 투명 도전 물질을 증착시키기 위한 증착 공정에서 열에 의하여 열화되는 단점이 있다.
뿐만 아니라, 유기 박막 트랜지스터(56)의 유기 반도체층(64)은 현재까지 유기 반도체층(64)을 형성하기 위한 유기 반도체 물질이 패터닝을 위한 포토리쏘그래피 공정의 현상 공정에서의 현상액 및 포토레지스트의 스트립 공정에서의 스트립액에 의하여 손상됨에 따라 유기 박막 트랜지스터(56)의 채널로 패터닝할 수 없어 박막 트랜지스터 어레이 기판에 적용될 수 없다는 문제가 있다.
따라서, 본 발명의 목적은 제조 공정 수를 줄임으로써 제조 비용을 절감할 수 있는 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 유기 박막 트랜지스터의 유기 반도체층이 손상되거나 열화되는 것을 방지할 수 있는 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 유기 박막 트랜지스터의 유기 반도체층의 패터닝이 가능한 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 유기 박막 트랜 지스터 어레이 기판은 기판 위에 형성된 데이터 라인 및 상기 데이터 라인과 교차하는 게이트 라인과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 마주보며 상기 소스 전극과 일정 간격 이격된 드레인 전극과; 상기 소스 전극과 상기 드레인 전극이 이격된 영역에 채널을 형성하는 유기 반도체층과; 상기 유기 반도체층과 동일 패턴으로 상기 유기 반도체층 위에 형성되는 유기 게이트 절연막과; 상기 유기 게이트 절연막 위에 상기 유기 반도체층과 중첩되도록 형성되는 게이트 전극과; 상기 게이트 전극 위에 상기 게이트 전극을 형성하기 위한 게이트 포토레지스트 패턴과; 상기 드레인 전극과 접속된 화소 전극을 구비한다.
상기 게이트 전극, 상기 유기 게이트 절연막 및 상기 유기 반도체층은 동일 패턴이다.
상기 유기 반도체층은 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 중 적어도 어느 하나를 포함한다.
상기 게이트 포토레지스트 패턴은 포토아크릴(photoacrly)을 포함한다.
상기 유기 박막 트랜지스터 어레이 기판은 상기 화소 전극을 제외한 영역을 덮는 보호막을 더 구비한다.
상기 보호막은 포토아크릴(photoacrly)을 포함한다.
상기 유기 박막 트랜지스터 어레이 기판은 상기 게이트 라인과 접속되어 상기 게이트 라인에 게이트 신호를 공급하는 게이트 패드와; 상기 데이터 라인과 접속되어 상기 데이터 라인에 데이터 신호를 공급하는 데이터 패드를 더 구비한다.
상기 데이터 패드는, 상기 데이터 라인에서 신장되는 데이터 패드 하부 전극 과; 상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 구비한다.
상기 데이터 패드는, 데이터 패드 하부 전극과; 상기 데이터 라인에서 신장되며 상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 구비한다.
상기 유기 박막 트랜지스터 어레이 기판은 상기 보호막을 관통하여 상기 게이트 패드를 노출시키는 게이트 패드 홀과; 상기 보호막을 관통하여 상기 데이터 패드를 노출시키는 데이터 패드 홀을 더 구비한다.
상기 유기 박막 트랜지스터 어레이 기판은 상기 유기 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되는 영역에 형성되는 스토리지 커패시터를 더 구비한다.
본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판의 제조 방법은 제1 마스크 공정으로 기판 위에 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과 마주보며 상기 소스 전극과 일정 간격 이격된 드레인 전극을 포함하는 소스/드레인 금속 패턴을 형성하는 단계와; 제2 마스크 공정으로 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와; 상기 소스/드레인 금속 패턴이 형성된 상기 기판 위에 유기 반도체 물질, 유기 절연 물질, 게이트 금속층 및 포토레지스트막을 순차로 적층하는 단계와; 상기 포토레지스트막을 제3 마스크를 이용한 포토리쏘그래피 공정으로 패터닝하여 상기 데이터 라인과 교차하는 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 포함하는 게이트 금속 패턴이 형성될 영역에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 금속 패턴을 형성하는 단계와; 상기 포 토레지스트 패턴 및 상기 게이트 금속 패턴을 마스크로 이용한 식각 공정으로 상기 유기 절연 물질을 패터닝하여 유기 게이트 절연막과, 상기 유기 반도체 물질을 패터닝하여 상기 소스 전극과 상기 드레인 전극이 이격된 영역에 채널을 형성하는 유기 반도체층을 형성하는 단계를 포함한다.
상기 소스/드레인 금속 패턴을 형성하는 단계는, 상기 기판 위에 스퍼터링, 플라즈마 강화형 화학 기상 증착 방법으로 소스/드레인 금속층을 증착하는 단계와; 스핀 코팅 또는 스핀리스 코팅 등의 방법으로 포토레지스트막을 도포하는 단계와; 포토리쏘그래피 공정으로 상기 포토레지스트막을 패터닝하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 소스/드레인 금속층을 패터닝하는 단계와; 상기 포토레지스트 패턴을 스트립 공정으로 제거하는 단계를 포함한다.
상기 유기 반도체 물질 및 상기 유기 절연 물질은 스핀 코팅 또는 스핀리스 코팅 등의 방법으로 도포한다.
상기 게이트 금속층은 스퍼터링 방법으로 증착된다.
상기 유기 반도체층과 상기 유기 게이트 절연막은 건식 식각 공정으로 패터닝된다.
유기 박막 트랜지스터 어레이 기판의 제조 방법은 제4 마스크를 이용한 포토리쏘그래피 공정으로 상기 화소 전극을 제외한 영역을 덮는 보호막을 형성하는 단계를 더 포함한다.
상기의 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명이 바람직한 실시 예에 대한 설명으로 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 9를 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 유기 박막 트랜지스터를 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 유기 박막 트랜지스터(156)는 기판(151) 위에 형성되며 데이터 신호가 공급되는 소스 전극(160)과, 소스 전극(160)과 마주봄과 아울러 일정 간격 이격된 드레인 전극(162)과, 소스 전극(160) 및 드레인 전극(162)이 이격된 영역에 채널을 형성하는 유기 반도체층(164)과, 유기 반도체층(164)과 동일 패턴으로 유기 반도체층(164) 위에 형성된 유기 게이트 절연막(174)과, 유기 게이트 절연막(174) 위에 형성되며 유기 반도체층(164)과 중첩되도록 형성되는 게이트 전극(158)을 구비한다. 그리고, 본 발명의 유기 박막 트랜지스터(156)는 게이트 전극(158) 위에 게이트 전극(158)을 패터닝하기 위한 게이트 포토레지스트 패턴(175)을 포함한다.
본 발명의 유기 박막 트랜지스터(156)는 게이트 포토레지스트 패턴(175)과 게이트 전극(158)을 마스크로 이용한 건식 식각 공정으로 유기 반도체층(164) 및 유기 게이트 절연막(174)을 패터닝한다. 따라서, 본 발명의 유기 박막 트랜지스터(156)는 포토리쏘그래피 공정을 사용하지 않고 유기 반도체층(164)을 유기 박막 트랜지스터(156)의 채널로 패터닝할 수 있다. 이에 따라, 본 본 발명의 유기 박막 트랜지스터(156)는 박막 트랜지스터 어레이 기판에 적용될 수 있다.
이하, 도 5a 내지 도 5d를 참조하여 본 발명의 유기 박막 트랜지스터의 제조 방법을 상세히 설명하면 다음과 같다.
도 5a를 참조하면, 기판(151) 위에 스퍼터링, PECVD 등의 증착 방법으로 소스/드레인 금속층을 형성한 후 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 소스 전극(160) 및 드레인 전극(162)을 형성한다. 소스/드레인 금속으로는 금(Au), 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴(Mo alloy), 구리(Gu) 및 알루미늄(Al)계 금속 등이 이용된다.
그런 다음, 소스 전극(160) 및 드레인 전극(162)이 형성된 기판(151) 위에 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 순차로 유기 반도체 물질 및 유기 절연 물질을 전면 도포한 후 약 80℃ 이상 120℃ 이하의 온도에서 1분 내지 5분(minutes)동안 경화함으로써 바람직하게는 100℃에서 2분 동안 경화함으로써 도 5b에 도시된 바와 같이 유기 반도체 물질층(164a) 및 유기 절연 물질층(174a)을 전면 형성한다. 유기 반도체 물질로는 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 등이 이용되고, 유기 절연 물질로는 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등이 이용된다.
이어서, 유기 반도체 물질층(164a) 및 유기 절연 물질층(174a) 위에 스퍼터링 등의 증착 방법으로 게이트 금속층을 형성하고 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 포토레지스트막을 형성한 후 포토리쏘그래피 공정으로 게이트 포토레지스트 패턴(175)을 형성하며, 게이트 포토레지스트 패턴(175)을 마스크로 식각 공정을 실시함으로써 도 5c에 도시된 바와 같이 게이트 전극(158)을 형성한다.
그리고, 게이트 포토레지스트 패턴(175) 및 게이트 전극(158)을 마스크로 이 용한 건식 식각 공정으로 유기 반도체 물질(164a) 및 유기 게이트 절연 물질(174a)을 패터닝함으로써 도 5d에 도시된 바와 같이 유기 반도체층(164) 및 유기 게이트 절연막(174)을 형성한다. 여기서, 본 발명의 유기 박막 트랜지스터(156)의 제조 방법은 유기 반도체층(164) 및 유기 게이트 절연막(174)를 형성한 후에 게이트 전극(158) 위에 게이트 포토레지스트 패턴(175)을 스트립 공정으로 제거하지 않는다. 게이트 금속으로는 몰리브덴(Mo) 및 몰리브덴 합금(Mo alloy) 등을 포함하는 몰리브덴계 금속이 이용된다.
이와 같이, 본 발명의 유기 박막 트랜지스터 및 그 제조 방법은 유기 반도체층(164)이 유기물로 비교적 단순한 스핀 코팅 또는 스핀 리스 코팅 등의 방식에 의해 형성할 수 있다. 따라서 무기 박막 트랜지스터(6, 도 1 참조)에 비하여 제조 공정이 단순화되고 스퍼터링, PECVD 등을 실시하기 위한 고가의 증착 장비의 사용을 줄일 수 있어 박막 트랜지스터의 제조 비용을 절감할 수 있다.
또한, 본 발명의 유기 박막 트랜지스터 및 그 제조 방법은 게이트 전극(158)을 형성한 후에 게이트 전극(158)을 형성하기 위한 게이트 포토레지스트 패턴(175)을 제거하지 않음으로써 유기 반도체층(164)의 형성 후에 스트립 공정을 삭제할 수 있다. 따라서, 게이트 포토레지스트 패턴(175)의 제거를 위한 스트립액에 의하여 유기 반도체층(164)이 손상되는 것을 방지할 수 있다.
그리고, 본 발명의 유기 박막 트랜지스터 및 그 제조 방법은 게이트 포토레지스트 패턴(175)과 게이트 전극(158)을 마스크로 이용한 건식 식각 공정으로 유기 반도체층(164)을 패터닝함으로써 포토리쏘그래피 공정을 사용하지 않고 유기 반도 체층(164)을 형성할 수 있다. 따라서, 유기 반도체층(164)을 형성하기 위한 포토리쏘그래피 공정의 현상 공정에서의 현상액 및 포토레지스트의 스트립 공정에서의 스트립액에 의한 유기 반도체층(164)의 손상 없이 유기 반도체층(164)을 유기 박막 트랜지스터(156)의 채널로 패터닝할 수 있다. 이에 따라, 본 발명의 유기 박막 트랜지스터(156)는 박막 트랜지스터 어레이 기판에 적용되어 유기 박막 트랜지스터 어레이 기판을 형성할 수 있다.
이하, 도 6 내지 도 8f를 참조하여 전술한 유기 박막 트랜지스터(156)를 적용한 유기 박막 트랜지스터 어레이 기판 및 유기 박막 트랜지스터 어레이 기판의 제조 방법을 설명하면 다음과 같다.
도 6은 도 4에 도시된 유기 박막 트랜지스터를 적용한 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판을 나타내는 평면도이며, 도 7은 도 6에 도시된 Ⅰ-Ⅰ’선을 따라 절취한 단면도이다.
도 6 및 도 7을 참조하면, 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판은 기판(151) 위에 서로 교차하는 게이트 라인(152) 및 데이터 라인(154)과, 그들(152, 154)의 교차부에 형성된 유기 박막 트랜지스터(156)와, 게이트 라인(152)과 데이터 라인(154)의 교차로 마련된 셀 영역에 형성된 화소 전극(176)을 구비한다. 그리고, 본 발명의 유기 박막 트랜지스터 어레이 기판은 화소 전극(176)과 이전단 게이트 라인(152)의 중첩부에 형성된 스토리지 커패시터(170)와, 게이트 라인(152)에 접속된 게이트 패드(180)와, 데이터 라인(154)에 접속된 데이터 패드(184)를 구비한다.
유기 박막 트랜지스터(156)는 데이터 라인(154)과 접속된 소스 전극(160)과, 그 소스 전극(160)과 마주보며 화소 전극(176)과 접속된 드레인 전극(162)과, 소스 및 드레인 전극(160, 162) 사이에 유기 박막 트랜지스터(156)의 채널을 형성하는 유기 반도체층(164)과, 유기 반도체층(164)과 동일 패턴으로 유기 반도체층(164) 위에 형성된 유기 게이트 절연막(174)과, 유기 게이트 절연막(174) 위에 형성되며 유기 반도체층(164)과 중첩되도록 형성되는 게이트 전극(158)을 구비한다. 그리고, 유기 박막 트랜지스터(156)는 게이트 전극(158) 위에 게이트 전극(158)을 패터닝하기 위한 게이트 포토레지스트 패턴(175)을 포함한다.
유기 박막 트랜지스터(156)는 게이트 라인(152)에 공급되는 게이트 신호에 응답하여 데이터 라인(154)에 공급되는 화소 전압 신호가 화소 전극(176)에 충전되어 유지되게 한다.
화소 전극(176)은 유기 박막 트랜지스터(156)의 드레인 전극(162)과 접속되며 제거된 보호막(178)에 의하여 셀 영역에서 노출된다. 이러한 화소 전극(176)은 충전된 화소 전압과 도시하지 않은 공통 전극의 공통 전압과의 사이에 전위차를 발생시킨다. 이 전위차에 의해 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전함으로써 액정표시장치 등의 평판표시소자는 화상을 표시한다.
스토리지 커패시터(170)는 이전단 게이트 라인(152)과, 그 게이트 라인(152)과 유기 게이트 절연막(174)을 사이에 두고 중첩되는 화소 전극(176)으로 구성된다. 이러한 스토리지 커패시터(170)는 화소 전극(176)에 충전된 화소 전압을 다음 화소 전압이 충전될 때까지 유지되도록 한다.
게이트 패드(180)는 게이트 라인(152)으로부터 연장되며 도시하지 않은 게이트 드라이버와 보호막(178)을 관통하는 게이트 패드 홀(182)으로 접속되어 게이트 드라이버와 게이트 라인(152)을 전기적으로 접속시킨다.
데이터 패드(184)는 데이터 라인(154)으로부터 연장되며 도시하지 않은 데이터 드라이버와 보호막(178)을 관통하는 데이터 패드 홀(186)을 통하여 접속되어 데이터 드라이버와 데이터 라인(154)을 전기적으로 접속시킨다. 이러한 데이터 패드(184)는 데이터 라인(154)으로부터 연장되는 데이터 패드 하부 전극(184a)과, 데이터 패드 하부 전극(184a)을 덮도록 형성된 데이터 패드 상부 전극(184b)을 포함한다.
이하, 도 8a 내지 도 8f를 참조하여 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 8a를 참조하면, 기판(151) 위에 스퍼터링, PECVD 등의 증착 방법으로 소스/드레인 금속층을 형성한 후 제1 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 소스 및 드레인 전극(160, 162)과, 데이터 패드 하부 전극(184a) 및 도시하지 않은 데이터 라인을 포함하는 소스/드레인 금속 패턴을 형성한다. 소스/드레인 금속으로는 금(Au), 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴(Mo alloy), 구리(Gu) 및 알루미늄(Al)계 금속 등이 이용된다.
그런 다음, 소스/드레인 금속 패턴이 형성된 기판(151) 위에 스퍼터링, PECVD 등의 증착 방법으로 투명 도전 물질을 형성한 후 제2 마스크를 이용한 포토 리쏘그래피 공정 및 식각 공정을 실시함으로써 도 8b에 도시된 바와 같이 드레인 전극(162)과 접속된 화소 전극(176)과, 데이터 패드 하부 전극(184a)을 덮는 데이터 패드 상부 전극(184b)을 포함하는 투명 도전 패턴을 형성한다. 이때, 데이터 패드 하부 전극(184a) 및 데이터 패드 하부 전극(184a)을 덮는 데이터 패드 상부 전극(184b)으로 이루어지는 데이터 패드(184)가 완성된다. 투명 도전 물질로는 ITO(Induim Tin Oxide), IZO(Induim Zinc Oxide) 등이 이용된다.
이어서, 투명 도전 패턴이 형성된 기판(151) 위에 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 순차로 유기 반도체 물질 및 유기 절연 물질을 전면 도포한 후 약 80℃ 이상 120℃ 이하의 온도에서 1분 내지 5분(minutes)동안 경화함으로써 바람직하게는 약 100℃에서 2분 동안 경화함으로써 도 8c에 도시된 바와 같이 유기 반도체 물질층(164a) 및 유기 절연 물질층(174a)을 전면 형성한다. 유기 반도체 물질로는 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 등이 이용되고, 유기 절연 물질로는 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등이 이용된다.
그런 다음, 유기 반도체 물질층(164a) 및 유기 절연 물질층(174a) 위에 스퍼터링 등의 증착 방법으로 게이트 금속층과 포토레지스트막을 형성한 후 제3 마스크를 이용한 포토리쏘그래피 공정으로 게이트 포토레지스트 패턴(175)을 형성하며, 게이트 포토레지스트 패턴(175)을 마스크로 식각 공정을 실시함으로써 도 8d에 도시된 바와 같이 게이트 전극(158), 게이트 라인(152) 및 게이트 패드(180)를 포함하는 게이트 전극 패턴을 형성한다.
이어서, 게이트 포토레지스트 패턴(175) 및 게이트 전극 패턴을 마스크로 이용한 건식 식각 공정으로 유기 반도체 물질(164a) 및 유기 게이트 절연 물질(174a)을 패터닝함으로써 도 8e에 도시된 바와 같이 유기 박막 트랜지스터(156)의 채널을 형성하는 유기 반도체층(164) 및 유기 반도체층(164)과, 유기 게이트 절연막(174)을 포함하는 유기 물질 패턴을 형성한다. 더미 유기 반도체층(165)은 유기 반도체층(164)이 형성된 영역을 제외한 게이트 전극 패턴이 형성된 모든 영역의 아래에 형성된다. 여기서, 본 발명의 유기 박막 트랜지스터 어레이 기판의 제조 방법은 유기 물질 패턴을 형성한 후에 게이트 전극 패턴 위에 게이트 포토레지스트 패턴(175)을 스트립 공정으로 제거하지 않는다. 게이트 금속으로는 몰리브덴(Mo) 및 몰리브덴 합금(Mo alloy) 등을 포함하는 몰리브덴계 금속이 이용된다.
그리고, 유기 물질 패턴이 형성된 기판(151) 위에 스핀 코팅 또는 스핀 리스 코팅 등의 방법으로 포토아크릴(photoacryl)을 전면 도포한 후 약 80℃ 이상 120℃ 이하의 온도에서 1분 내지 5분(minutes)동안 경화한 후 바람직하게는 100℃에서 2분 동안 경화한 후 제4 마스크를 이용한 포토리쏘그래피 공정으로 패터닝함으로써 도 8f와 같이 셀 영역에서 화소 전극(176)을 노출시키고, 게이트 패드(180)를 노출시키는 게이트 패드 홀(182) 및 데이터 패드 상부 전극(184b)을 노출시키는 데이터 패드 홀(184)을 포함하는 보호막(178)을 형성한다. 이 보호막(178)은 형성 후에 약 120℃ 이상 170℃ 이하의 온도에서 30분 내지 2시간(hour)동안 경화하여 바람직하게는 145℃에서 1시간 동안 경화하여 완성한다.
이와 같이, 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 유기 반도체층(164)이 유기물로 비교적 단순한 스핀 코팅 또는 스핀 리스 코팅 등의 방식에 의해 형성할 수 있다. 따라서 무기 박막 트랜지스터(6, 도 1 참조)를 이용하는 무기 박막 트랜지스터 어레이 기판에 비하여 제조 공정이 단순화되고 스퍼터링, PECVD 등을 실시하기 위한 고가의 증착 장비의 사용을 줄일 수 있어 박막 트랜지스터의 제조 비용을 절감할 수 있다.
또한, 본 발명의 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 게이트 전극 패턴을 형성한 후에 게이트 전극 패턴을 형성하기 위한 게이트 포토레지스트 패턴(175)을 제거하지 않음으로써 유기 반도체층(164)의 형성 후에 스트립 공정을 삭제할 수 있다. 따라서, 게이트 포토레지스트 패턴(175)의 제거를 위한 스트립액에 의하여 유기 반도체층(164)이 손상되는 것을 방지할 수 있다.
그리고, 본 발명의 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 게이트 포토레지스트 패턴(175)과 게이트 전극 패턴을 마스크로 이용한 건식 식각 공정으로 유기 반도체층(164)을 패터닝함으로써 포토리쏘그래피 공정을 사용하지 않고 유기 반도체층(164)을 형성할 수 있다. 따라서, 유기 반도체층(164)을 형성하기 위한 포토리쏘그래피 공정의 현상 공정에서의 현상액 및 포토레지스트의 스트립 공정에서의 스트립액에 의한 유기 반도체층(164)의 손상 없이 유기 박막 트랜지스터(156)의 채널로 패터닝할 수 있다.
여기서, 본 발명의 다른 실시 예에 따른 유기 박막 트랜지스터 어레이 기판은 그 제조에서 전술한 제2 마스크 공정을 제1 마스크 공정보다 먼저 실시하여 도 9에 도시된 바와 같이 화소 전극(176)을 소스/드레인 금속 패턴 하부에 형성할 수 있다. 이때, 데이터 패드(184)는 도 6에 도시된 유기 박막 트랜지스터 어레이 기판의 데이터 패드(184)와는 달리 데이터 패드 상부 전극(184b)이 도시하지 않은 데이터 라인으로부터 연장된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 유기 반도체층이 유기물로 비교적 단순한 스핀 코팅 또는 스핀 리스 코팅 등의 방식에 의해 형성할 수 있다. 따라서 무기 박막 트랜지스터를 이용하는 무기 박막 트랜지스터 및 무기 박막 트랜지스터 어레이 기판에 비하여 제조 공정이 단순화되고 스퍼터링, PECVD 등을 실시하기 위한 고가의 증착 장비의 사용을 줄일 수 있어 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조 비용을 절감할 수 있다.
또한, 본 발명의 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 게이트 전극 패턴을 형성한 후에 게이트 전극 패턴을 형성하기 위한 게이트 포토레지스트 패턴을 제거하지 않음으로써 유기 반도체층의 형성 후에 스트립 공정을 삭제할 수 있다. 따라서, 게이트 포토레지스트 패턴의 제거를 위한 스트립액에 의하여 유기 반도체층이 손상되는 것을 방지할 수 있다.
그리고, 본 발명의 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법은 게이트 포토레지스트 패턴과 게이트 전극 패턴을 마스크로 이용하여 유기 반도체층을 건식 식각으로 패터닝함으로써 포토리쏘그래피 공정을 사용하지 않고 유기 반도체 층을 형성할 수 있다. 따라서, 유기 반도체층을 형성하기 위한 포토리쏘그래피 공정의 현상 공정에서의 현상액 및 포토레지스트의 스트립 공정에서의 스트립액에 의한 유기 반도체층의 손상 없이 유기 박막 트랜지스터의 채널로 패터닝할 수 있다.
이상 설명한 내용으로 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
Claims (26)
- 기판 위에 형성된 데이터 라인 및 상기 데이터 라인과 교차하는 게이트 라인과;상기 데이터 라인과 접속된 소스 전극과;상기 소스 전극과 마주보며 상기 소스 전극과 일정 간격 이격된 드레인 전극과;상기 소스 전극과 상기 드레인 전극이 이격된 영역에 채널을 형성하는 유기 반도체층과;상기 유기 반도체층과 동일 패턴으로 상기 유기 반도체층 위에 형성되는 유기 게이트 절연막과;상기 유기 게이트 절연막 위에 상기 유기 반도체층과 중첩되도록 형성되는 게이트 전극과;상기 게이트 전극 위에 상기 게이트 전극을 형성하기 위한 게이트 포토레지스트 패턴과;상기 드레인 전극과 접속된 화소 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 게이트 전극, 상기 유기 게이트 절연막 및 상기 유기 반도체층은 동일 패턴인 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 유기 반도체층은 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 게이트 포토레지스트 패턴은 포토아크릴(photoacrly)을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 화소 전극을 제외한 영역을 덮는 보호막을 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 5 항에 있어서,상기 보호막은 포토아크릴(photoacrly)을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 5 항에 있어서,상기 게이트 라인과 접속되어 상기 게이트 라인에 게이트 신호를 공급하는 게이트 패드와;상기 데이터 라인과 접속되어 상기 데이터 라인에 데이터 신호를 공급하는 데이터 패드를 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 7 항에 있어서,상기 데이터 패드는,상기 데이터 라인에서 신장되는 데이터 패드 하부 전극과;상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 7 항에 있어서,상기 데이터 패드는,데이터 패드 하부 전극과;상기 데이터 라인에서 신장되며 상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 7 항에 있어서,상기 보호막을 관통하여 상기 게이트 패드를 노출시키는 게이트 패드 홀과;상기 보호막을 관통하여 상기 데이터 패드를 노출시키는 데이터 패드 홀을 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제 10 항에 있어서,상기 유기 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되는 영역에 형성되는 스토리지 커패시터를 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판.
- 제1 마스크 공정으로 기판 위에 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과 마주보며 상기 소스 전극과 일정 간격 이격된 드레인 전극을 포함하는 소스/드레인 금속 패턴을 형성하는 단계와;제2 마스크 공정으로 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와;상기 소스/드레인 금속 패턴이 형성된 상기 기판 위에 유기 반도체 물질, 유기 절연 물질, 게이트 금속층 및 포토레지스트막을 순차로 적층하는 단계와;상기 포토레지스트막을 제3 마스크를 이용한 포토리쏘그래피 공정으로 패터닝하여 상기 데이터 라인과 교차하는 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 포함하는 게이트 금속 패턴이 형성될 영역에 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 금속 패턴을 형성하는 단계와;상기 포토레지스트 패턴 및 상기 게이트 금속 패턴을 마스크로 이용한 식각 공정으로 상기 유기 절연 물질을 패터닝하여 유기 게이트 절연막과, 상기 유기 반도체 물질을 패터닝하여 상기 소스 전극과 상기 드레인 전극이 이격된 영역에 채널을 형성하는 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 소스/드레인 금속 패턴을 형성하는 단계는,상기 기판 위에 스퍼터링, 플라즈마 강화형 화학 기상 증착 방법으로 소스/드레인 금속층을 증착하는 단계와;스핀 코팅 또는 스핀리스 코팅 등의 방법으로 포토레지스트막을 도포하는 단계와;포토리쏘그래피 공정으로 상기 포토레지스트막을 패터닝하여 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 소스/드레인 금속층을 패터닝하는 단계와;상기 포토레지스트 패턴을 스트립 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 유기 반도체 물질 및 상기 유기 절연 물질은 스핀 코팅 또는 스핀리스 코팅 등의 방법으로 도포하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 게이트 금속층은 스퍼터링 방법으로 증착되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 유기 반도체층과 상기 유기 게이트 절연막은 건식 식각 공정으로 패터닝되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 게이트 전극, 상기 유기 게이트 절연막 및 상기 유기 반도체층은 동일 패턴으로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 유기 반도체층은 펜타센(pentacene) 계열, 폴리티오핀(polythiophene) 계열, 폴리아릴아민(polyarylamine) 계열 물질 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 18 항에 있어서,상기 게이트 포토레지스트 패턴은 포토아크릴(photoacrly)로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 게이트 금속은 몰리브덴(Mo) 및 몰리브덴 합금(Mo alloy) 등을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,제4 마스크를 이용한 포토리쏘그래피 공정으로 상기 화소 전극을 제외한 영역을 덮는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 21 항에 있어서,상기 게이트 라인과 접속되어 상기 게이트 라인에 게이트 신호를 공급하는 게이트 패드를 형성하는 단계와;상기 데이터 라인과 접속되어 상기 데이터 라인에 데이터 신호를 공급하는 데이터 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 22 항에 있어서,상기 데이터 패드를 형성하는 단계는,상기 데이터 라인에서 신장되는 데이터 패드 하부 전극을 형성하는 단계와;상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 22 항에 있어서,상기 데이터 패드는,데이터 패드 하부 전극을 형성하는 단계와;상기 데이터 라인에서 신장되며 상기 데이터 패드 하부 전극을 덮는 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 22 항에 있어서,상기 보호막을 관통하여 상기 게이트 패드를 노출시키는 게이트 패드 홀 및 상기 보호막을 관통하여 상기 데이터 패드를 노출시키는 데이터 패드 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12 항에 있어서,상기 유기 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되는 영역에 스토리지 커패시터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이 기판의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060038241A KR101243395B1 (ko) | 2006-04-27 | 2006-04-27 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US11/599,559 US7602464B2 (en) | 2006-04-27 | 2006-11-14 | Organic thin film transistor array substrate and fabrication method thereof |
| CNB2006101449117A CN100563022C (zh) | 2006-04-27 | 2006-11-22 | 有机薄膜晶体管阵列基板及其制造方法 |
| JP2006324196A JP4523577B2 (ja) | 2006-04-27 | 2006-11-30 | 有機薄膜トランジスタアレイ基板及びその製造方法 |
| US12/549,032 US7820477B2 (en) | 2006-04-27 | 2009-08-27 | Organic thin film transistor array substrate and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060038241A KR101243395B1 (ko) | 2006-04-27 | 2006-04-27 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070105708A KR20070105708A (ko) | 2007-10-31 |
| KR101243395B1 true KR101243395B1 (ko) | 2013-03-13 |
Family
ID=38647939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060038241A KR101243395B1 (ko) | 2006-04-27 | 2006-04-27 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7602464B2 (ko) |
| JP (1) | JP4523577B2 (ko) |
| KR (1) | KR101243395B1 (ko) |
| CN (1) | CN100563022C (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101340727B1 (ko) * | 2006-09-11 | 2013-12-12 | 엘지디스플레이 주식회사 | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 |
| KR20090037725A (ko) * | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 |
| DE102008026216B4 (de) * | 2008-05-30 | 2010-07-29 | Polyic Gmbh & Co. Kg | Elektronische Schaltung |
| CN102034751B (zh) * | 2009-09-24 | 2013-09-04 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102646792B (zh) * | 2011-05-18 | 2015-07-22 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法 |
| CN102956550B (zh) * | 2011-08-18 | 2015-03-25 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
| CN102629578B (zh) * | 2011-09-29 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| TWI544263B (zh) * | 2011-11-02 | 2016-08-01 | 元太科技工業股份有限公司 | 陣列基板及其製造方法 |
| TWI575577B (zh) * | 2011-11-15 | 2017-03-21 | 友達光電股份有限公司 | 畫素結構及畫素結構的製造方法 |
| TWI463534B (zh) * | 2012-02-10 | 2014-12-01 | E Ink Holdings Inc | ㄧ種主動陣列基板的製造方法 |
| US20170104033A1 (en) * | 2015-10-13 | 2017-04-13 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method for the same |
| CN109088001B (zh) * | 2018-09-14 | 2022-04-12 | 宁波石墨烯创新中心有限公司 | 一种有机薄膜晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058180A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP2001196591A (ja) | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
| KR20050121852A (ko) * | 2004-06-23 | 2005-12-28 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법 |
| KR20060026244A (ko) * | 2004-09-20 | 2006-03-23 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145767A (ja) | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US5402141A (en) * | 1992-03-11 | 1995-03-28 | Honeywell Inc. | Multigap liquid crystal color display with reduced image retention and flicker |
| JPH1051001A (ja) * | 1996-08-07 | 1998-02-20 | Mitsubishi Electric Corp | 薄膜トランジスタおよびこれを用いた液晶表示装置並びに薄膜トランジスタの製造方法 |
| JP4419425B2 (ja) | 2002-04-22 | 2010-02-24 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタ素子 |
| JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
| JP3873965B2 (ja) * | 2003-11-10 | 2007-01-31 | セイコーエプソン株式会社 | 表示装置及びアクテブマトリクス基板 |
| US7379136B2 (en) * | 2003-12-29 | 2008-05-27 | Lg.Philips Lcd Co., Ltd. | Transflective type liquid crystal display device and method for fabricating the same |
| KR101002332B1 (ko) * | 2003-12-30 | 2010-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| JP4431081B2 (ja) * | 2004-08-30 | 2010-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
-
2006
- 2006-04-27 KR KR1020060038241A patent/KR101243395B1/ko active IP Right Grant
- 2006-11-14 US US11/599,559 patent/US7602464B2/en active Active
- 2006-11-22 CN CNB2006101449117A patent/CN100563022C/zh active Active
- 2006-11-30 JP JP2006324196A patent/JP4523577B2/ja active Active
-
2009
- 2009-08-27 US US12/549,032 patent/US7820477B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058180A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP2001196591A (ja) | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
| KR20050121852A (ko) * | 2004-06-23 | 2005-12-28 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법 |
| KR20060026244A (ko) * | 2004-09-20 | 2006-03-23 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070252934A1 (en) | 2007-11-01 |
| KR20070105708A (ko) | 2007-10-31 |
| JP4523577B2 (ja) | 2010-08-11 |
| US7602464B2 (en) | 2009-10-13 |
| US20090317941A1 (en) | 2009-12-24 |
| CN100563022C (zh) | 2009-11-25 |
| CN101064332A (zh) | 2007-10-31 |
| JP2007298942A (ja) | 2007-11-15 |
| US7820477B2 (en) | 2010-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101243395B1 (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| KR101050292B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US9190432B2 (en) | Oxide thin-film transistor array substrate, manufacturing method thereof and display panel | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| KR101007686B1 (ko) | 액정표시패널의 제조방법 | |
| KR101340727B1 (ko) | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 | |
| CN204116761U (zh) | 一种coa基板和显示装置 | |
| US9818767B2 (en) | Display device having jumping structure with connection electrode and method for fabricating the same | |
| KR101267067B1 (ko) | 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101241138B1 (ko) | 유기 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100625030B1 (ko) | 액정표시소자의 제조방법 | |
| KR101398325B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20080046442A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR101409287B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| KR101024643B1 (ko) | 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법 | |
| KR20040076974A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080040158A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 8 |