JP4251945B2 - 液晶表示装置用アレイ基板の製造方法 - Google Patents

液晶表示装置用アレイ基板の製造方法 Download PDF

Info

Publication number
JP4251945B2
JP4251945B2 JP2003314416A JP2003314416A JP4251945B2 JP 4251945 B2 JP4251945 B2 JP 4251945B2 JP 2003314416 A JP2003314416 A JP 2003314416A JP 2003314416 A JP2003314416 A JP 2003314416A JP 4251945 B2 JP4251945 B2 JP 4251945B2
Authority
JP
Japan
Prior art keywords
layer
copper
gate
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003314416A
Other languages
English (en)
Other versions
JP2004212940A (ja
Inventor
ギ−ソン・チェ
ギュ−チョル・チョ
ヨン−ソプ・ファン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2004212940A publication Critical patent/JP2004212940A/ja
Application granted granted Critical
Publication of JP4251945B2 publication Critical patent/JP4251945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置に係り、特に、ゲート配線とデータ配線を抵抗値が小さい金属物質で形成した液晶表示装置用アレイ基板およびその製造方法に関する。
一般的に、液晶表示装置は、液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わり、その変わった液晶の配列方向によって光が透過される特性も変わる。
一般的に、液晶表示装置は、電界生成電極が各々形成されている両基板を、両電極が形成されている面が向かい合うように配置し、両基板間に液晶物質を注入した後に、両電極に電圧を印加して電界を生成し、この電界により液晶分子を動かすことによって光の透過率を変えて画像を表現するものである。
図1は、一般的な液晶表示装置の構成を概略的に示した図である。図示したように、一般的なカラー液晶表示装置11は、上部基板5と下部基板22から構成されている。上部基板5は、各サブカラーフィルター8の間に構成されたブラックマトリックス6を含むカラーフィルター7と、前記カラーフィルター7の上部に蒸着された共通電極18から形成されている。一方、下部基板22は、画素電極17とスイッチング素子Trが構成された画素領域Pと、画素領域Pの周辺のアレイ配線から形成されている。さらに、上部基板5と下部基板22の間には液晶14が充填されている。
前記下部基板22は、アレイ基板とも称し、スイッチング素子Trである薄膜トランジスタがマトリックス形態で配置されている。このような配置の複数の薄膜トランジスタを交差するように、ゲート配線13とデータ配線15が形成されている。
この時、前記画素領域Pは、交差する前記ゲート配線13とデータ配線15によって定義される領域であり、前記画素領域P上には前述したように透明な画素電極17が形成される。前記画素電極17は、インジウム−スズ−オキサイド(ITO)のように光の透過率が比較的優れた透明導電性金属が用いられる。
前記画素電極17と並列に連結したストレージキャパシターCがゲート配線13の上部に形成される。ストレージキャパシターCの第1電極にはゲート配線13の一部が用いられ、第2電極にはソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のソース/ドレイン金属層30が用いられる。この時、前記ソース/ドレイン金属層30は、画素電極17と接触しており、画素電極の信号を受けるように構成されている。
図2は一般的な液晶表示装置用アレイ基板の一画素を拡大して示した拡大平面図である。図示したように、基板50上には一方向に延びたゲート配線62と、これとは垂直に交差して画素領域Pを定義するデータ配線76が構成されている。ゲート配線62とデータ配線76を信号線と称する。
前記ゲート配線62とデータ配線76との交差地点には、ゲート電極60、アクティブ層66、ソース電極70及びドレイン電極72を含むスイッチング素子Trである薄膜トランジスタが構成されている。また、画素電極80が、前記ドレイン電極72と接触して前記画素領域P内に形成されている。さらに、画素電極80と金属層74とが連結してストレージキャパシターCが形成されている。
前述した構成において、前記ゲート配線62は、信号遅延を防止するために、低抵抗金属であるアルミニウム(Al)またはアルミニウム合金(AlNd)が主に使われる。しかし、前記アルミニウム系金属は化学的に耐蝕性が弱く、これを保護するためにクロム(Cr)またはモリブデン(Mo)を保護層とした二重金属層が形成される。
ところが、前記アルミニウム(Al)とクロム(Cr)、またはアルミニウム(Al)とモリブデン(Mo)層は、各々同一な溶液でエッチングを行ってもエッチング比率が合わないため、これらをパターニングするには複雑な工程が伴う。
以下、図3Aないし図3Fを参照しながら説明する。図3Aないし図3Fは、一般的な液晶表示装置用アレイ基板の工程断面図であり、図2のIII−IIIに沿って切断した断面において、一般的なアレイ基板の製造工程順序に従った工程断面図を示したものである。まず、図3Aに示したように、基板50上にスイッチング領域Tと画素領域Pを定義する。そしてこのような領域T、Pが定義された基板50の全面にアルミニウム(Al)とモリブデン(Mo)を順次蒸着して、第1金属層52と第2金属層54を形成する。
次に、前記第1金属層52及び第2金属層54が積層された基板50の全面にフォトレジスト(photoresist:以下"PR"と称する)を塗布してパターニングして、前記スイッチング領域Tの一部と前記画素領域Pの縁部分にPRパターン56を形成する。
前記PRパターン56間に露出された第2金属層54とその下部の第1金属層52を同一なエッチング溶液でエッチングすれば、図3Bに示したように、2ヶ所の前記PRパターン56の下部にだけ第1金属層58aと第2金属層58bが残る。
ところが、前記第1金属層(アルミニウム層)58aは、第2金属層(モリブデン層)58bに比べてエッチング比率が速い。その結果、図示したように第2金属層(モリブデン層)58bの下部で前記第1金属層(アルミニウム層)58aがオーバーエッチングされ、両金属層はオーバーハング(overhang)構造を形成する。
前記オーバーハング構造をそのまま用いれば、以後の工程で形成される構成の断線または蒸着不良により絶縁特性が悪くなり、エッチング液が流れ込んで金属層の腐蝕を誘発する恐れがある。
したがって、前記オーバーハング構造を形成する第1金属層58a及び第2金属層58bの側面を、連続した傾斜面を有するように整える工程が必要である。このために、乾式エッチング工程を利用して、図3Cに示したように、前記PRパターン56とその下部の第2金属層58bの周辺を削ることにより、前記第2金属層58bの側面と第1金属層58aの側面が連続した傾斜面を有する構造、すなわちオーバーハングをなくした構造とすることができる。
次に、前記残された第1金属層58a及び第2金属層58bの上部のPRパターン56を除去する工程を進行する。この結果、図3Dに示したように、前記スイッチング領域T内にアルミニウム(Al)/モリブデン(Mo)で構成されたゲート電極60が形成されるとともに、これに連結され、前記画素領域Pの一側に延びたゲート配線62が形成される。
続いて、前記ゲート電極60とゲート配線62が形成された基板50の全面に、窒化シリコン(SiNX)あるいは酸化シリコン(SiO2)などに代表されるような無機絶縁物質グループのうち選択された一つを蒸着してゲート絶縁膜64を形成する。
次に、図3Eに示したように、前記ゲート絶縁膜64が形成された基板50の全面に非晶質シリコン層(a−Si:H)と不純物が含まれた非晶質シリコン層(n+a−Si:H)を積層してパターニングして、前記ゲート電極60上部のゲート絶縁膜64上にアクティブ層66とオーミックコンタクト層68を形成する。
次に、前記オーミックコンタクト層68が形成された基板50の全面にアルミニウム(Al)またはアルミニウム合金と、タングステン(W)、モリブデン(Mo)、クロム(Cr)等の導電性金属とを蒸着してパターニングする。これにより、前記オーミックコンタクト層68と接触し、所定間隔離隔されたソース電極70およびドレイン電極72が形成されるとともに、前記ソース電極70から延びて前記ゲート配線62と垂直に交差するデータ配線76が形成される。同時に、前記ゲート配線62の上部にアイランド状の金属層74が形成される。
次に、図3Fに示したように、前記ソース電極70、ドレイン電極72、およびデータ配線76が形成された基板50の全面に、ベンゾシクロブテン(BCB)あるいはアクリル(acryl)系樹脂(resin)などに代表されるような有機絶縁物質グループのうち選択された一つを塗布して保護膜78を形成する。
続いて、前記保護膜78をパターニングして、前記ドレイン電極72の一部と前記アイランド状の金属層74の一部を露出する工程を進行する。
次に、前記保護膜78が形成された基板50の全面に、インジウム−スズ−オキサイド(ITO)あるいはインジウム−亜鉛−オキサイド(IZO)などに代表されるような透明な導電性金属グループのうち選択された一つを蒸着してパターニングして、画素電極80を形成する。この画素電極80は、前記ドレイン電極72及びアイランド状の金属層74と接触しており、画素領域P内に配置されている。
前述したような工程を通すことにより、液晶表示装置用アレイ基板を製作できる。しかし、前述した工程は、前記ゲート電極及びゲート配線をパターニングするために2回のエッチング工程を行わなければならないために工程が長くなり、費用面で不利であるとともに収率低下を招く問題がある。
また、電極材料としてアルミニウムを含んでいるために、液晶表示装置が大面積・高解像度になるほど抵抗の問題が大きくなり、これによる信号遅延のために画質が悪化する問題がある。
本発明は前述したような問題を解決するために提案されたものであって、前記ゲート配線及びデータ配線を、抵抗値が低く化学的に耐蝕性が強い銅(Cu)で形成する方法を提案する。
銅(Cu)は、ガラス基板とは界面特性がよくなく、シリコン(Si)成分とは化学的反応を起こしやすく、抵抗値が高まる問題がある。そこでこの問題を解決するために、前記銅層の下部に銅化合物を形成する。前記銅と銅化合物は、一括エッチングが可能であるために、工程が複雑でない長所がある。
前述した目的を達成するための本発明による液晶表示装置用アレイ基板の製造方法は、反応チャンバー内で銅と化学的に結合することができるNHまたはNが流れる状態で、基板上に銅化合物層を形成する段階と、アルゴンガス雰囲気で、前記銅化合物層上に銅層を形成する段階と、側面が連続した傾斜面を有するように、前記銅化合物層と銅層をエッチングして銅層の上面の幅が銅化合物層の上面の幅より短いゲート配線及びゲート電極を形成する段階と、前記ゲート配線及び前記ゲート電極の上部に、前記銅層と接触するゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にアクティブ層及びオーミックコンタクト層を形成する段階と、前記アクティブ層及び前記オーミックコンタクト層を含む前記基板上に、窒化銅化合物層及び銅層を順次形成して、前記銅化合物層及び前記銅層をエッチングしてデータ配線とソース電極及びドレイン電極を形成する段階と、前記ドレイン電極に連結された画素電極を形成する段階とを含み、前記ゲート電極及び前記ゲート配線の前記銅化合物層は、前記ゲート電極及び前記ゲート配線の前記銅層が前記基板から浮き上がる不良を防止し、前記データ配線と前記ソース電極及び前記ドレイン電極の前記銅化合物層は、前記データ配線と前記ソース電極及び前記ドレイン電極の前記銅層が前記オーミックコンタクト層のシリコン成分と反応することを防止する。

本発明による液晶表示装置用アレイ基板は、ゲート配線とデータ配線を形成するために低抵抗である銅(Cu)を用い、銅配線の下部に銅化合物層をさらに形成した構成を有することにより、高解像度を有する大面積液晶表示装置を製作することが可能となり、従来とは違って工程が単純化されて収率を改善する効果がある。
以下、添付した図面を参照しながら、本発明による望ましい実施例を説明する。
本発明は、ゲート配線とデータ配線を銅により形成し、この時銅配線の下部に銅化合物層をさらに形成した構成を有することを特徴とする。
以下、図4Aないし図4Eを参照して、本発明による液晶表示装置用アレイ基板の製造工程を説明する。図4Aないし図4Eは、本発明に係る液晶表示装置用アレイ基板の工程断面図であり、図2のIII−IIIに沿って切断した断面において、本発明のアレイ基板の製造工程順序に従った工程断面図を示したものである。平面的な構成が図2と同一であるのでこれを参照しながら順に説明する。
まず、図4Aに示したように、基板150上にスイッチング領域Tと画素領域Pを定義する。そしてこのような領域T、Pが定義された基板150の全面にスパッタリング法で銅を蒸着するが、この時に蒸着チャンバー内にNH3あるいはN2等の反応性ガスを流すことにより、基板150上に銅化合物(CuXN)層152を形成する。
前記銅化合物層152は、銅層とエッチング比率が同一であり、エッチング液により銅と同様に反応する長所を有する。続いて、アルゴン(Ar)のような非反応性ガス雰囲気で、前記銅化合物層152の上部に銅層154を形成する。さらに、前記銅層154が形成された基板150の全面にフォトレジスト(photoresist)を塗布してパターニングして、前記スイッチング領域Tの一部と前記画素領域Pの一側を経由して一方向に延びた部分の2ヶ所にPRパターン156を形成する。
次に図4Aに示すように、前記PRパターン156間に露出された銅層154とその下部の銅化合物層152を一括エッチングする。これにより、図4Bに示すように、2ヶ所のPRパターン156で覆われた部分に相当する銅化合物層158aと銅層158bだけが残り、なおかつそれらの側面が連続した傾斜面を有するようにパターニングされたゲート電極160とゲート配線162が形成される。その後、前記PRパターン156を除去する。
この結果、前記ゲート電極160とゲート配線162の下部には、ともにパターニングされた銅化合物層158aが存在する。これらの銅化合物層158aは、銅層158bで形成されたゲート電極160とゲート配線162が基板150から浮き上がる不良を防止する役割を果たす。
図4Cに示したように、前記ゲート電極160とゲート配線162が形成された基板150の全面に、窒化シリコン(SiNX)あるいは酸化シリコン(SiO2)などに代表されるような無機絶縁物質グループのうち選択された一つを蒸着してゲート絶縁膜164を形成する。
次に、前記ゲート絶縁膜164が形成された基板150の全面に非晶質シリコン層(a−Si:H)と不純物が含まれた非晶質シリコン層(n+a−Si:H)を積層してパターニングして、前記ゲート電極160上部のゲート絶縁膜164上にアクティブ層166とオーミックコンタクト層168を形成する。
次に、図4Dに示したように、前記オーミックコンタクト層168が形成された基板150の全面に先に説明したように、銅化合物層と銅層を積層してパターニングする。これにより、前記オーミックコンタクト層168の上部で相互に離隔して構成されたソース電極170およびドレイン電極172が形成されるとともに、前記ソース電極170から延びたデータ配線176が形成される。同時に、前記ゲート配線162の上部の一部にアイランド状の金属層174が形成される。
すなわち、ソース電極170、ドレイン電極172、データ配線176及びアイランド状の金属層174はすべて銅と銅化合物の二重層を形成する。ここで下部の前記銅化合物層は、前記銅層がオーミックコンタクト層168のシリコン成分と反応することを防止する役割を果たす。
前記ソース電極170及びドレイン電極172が形成された基板150の全面に、ベンゾシクロブテン(BCB)あるいはアクリル(acryl)系樹脂(resin)などに代表されるような有機絶縁物質グループのうち選択された一つを塗布して保護膜178を形成する。
続いて、前記保護膜178をパターニングして、前記ドレイン電極172の一部とアイランド状の金属層174の一部を露出させ、ドレインコンタクトホール132およびストレージコンタクトホール134を形成する。
次に、図4Eに示したように、前記保護膜178が形成された基板150の全面にインジウム−スズ−オキサイド(ITO)あるいはインジウム−亜鉛−オキサイド(IZO)などの透明な導電性金属グループのうちの選択された一つを蒸着してパターニングして、画素電極180を形成する。この画素電極80は、前記ドレイン電極172及びアイランド状の金属層174と接触しており、画素領域P内に配置されている。
前述したような工程を通すことにより、本発明による液晶表示装置用アレイ基板を製作できる。前述したような工程において、前記銅配線(ゲート配線、データ配線)の下部に銅化合物層をさらに形成した構成を取ることにより、銅配線の浮き上がる現象や銅配線がシリコン成分と反応することを防止できる。これにより、銅配線をゲート配線及びデータ配線として用いることが可能となる。
一般的な液晶表示装置の構成を概略的に示した図面である。 一般的な液晶表示装置用アレイ基板の一画素を拡大して示した拡大平面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 一般的な液晶表示装置用アレイ基板の工程断面図である。 本発明に係る液晶表示装置用アレイ基板の工程断面図である。 本発明に係る液晶表示装置用アレイ基板の工程断面図である。 本発明に係る液晶表示装置用アレイ基板の工程断面図である。 本発明に係る液晶表示装置用アレイ基板の工程断面図である。 本発明に係る液晶表示装置用アレイ基板の工程断面図である。
符号の説明
5 上部基板、6 ブラックマトリックス、7 カラーフィルター、8 サブカラーフィルター、11 カラー液晶表示装置、13 ゲート配線、14 液晶、15 データ配線、17 画素電極、18 共通電極、22 下部基板、30 アイランド状のソース/ドレイン金属層、50 基板、52 第1金属層、54 第2金属層、56 PRパターン、58a 第1金属層、58b 第2金属層、60 ゲート電極、62 ゲート配線、64 ゲート絶縁膜、66 アクティブ層、68 オーミックコンタクト層、70 ソース電極、72 ドレイン電極、74 金属層、76 データ配線、78 保護膜、80 画素電極、132 ドレインコンタクトホール、134 ストレージコンタクトホール、150 基板、152 銅化合物層、154 銅層、156 PRパターン、158a 銅化合物層、158b 銅層、160 ゲート電極、162 ゲート配線、164 ゲート絶縁膜、166 アクティブ層、168 オーミックコンタクト層、170 ソース電極、172 ドレイン電極、174 アイランド状の金属層、176 データ配線、178 保護膜、180 画素電極。

Claims (3)

  1. 反応チャンバー内で銅と化学的に結合することができるNHまたはNが流れる状態で、基板上に銅化合物層を形成する段階と、
    アルゴンガス雰囲気で、前記銅化合物層上に銅層を形成する段階と、 側面が連続した傾斜面を有するように、前記銅化合物層と銅層をエッチングして銅層の上面の幅が銅化合物層の上面の幅より短いゲート配線及びゲート電極を形成する段階と、
    前記ゲート配線及び前記ゲート電極の上部に、前記銅層と接触するゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にアクティブ層及びオーミックコンタクト層を形成する段階と、
    前記アクティブ層及び前記オーミックコンタクト層を含む前記基板上に、窒化銅化合物層及び銅層を順次形成して、前記銅化合物層及び前記銅層をエッチングしてデータ配線とソース電極及びドレイン電極を形成する段階と、
    前記ドレイン電極に連結された画素電極を形成する段階と
    を含み、
    前記ゲート電極及び前記ゲート配線の前記銅化合物層は、前記ゲート電極及び前記ゲート配線の前記銅層が前記基板から浮き上がる不良を防止し、前記データ配線と前記ソース電極及び前記ドレイン電極の前記銅化合物層は、前記データ配線と前記ソース電極及び前記ドレイン電極の前記銅層が前記オーミックコンタクト層のシリコン成分と反応することを防止する
    ことを特徴とする液晶表示装置用アレイ基板の製造方法。
  2. 前記ゲート絶縁膜は、シリコンを含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
  3. 前記ゲート絶縁膜は、窒化シリコンと酸化シリコンのいずれかであることを特徴とする請求項2に記載の液晶表示装置用アレイ基板の製造方法。
JP2003314416A 2002-12-31 2003-09-05 液晶表示装置用アレイ基板の製造方法 Expired - Lifetime JP4251945B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088412A KR100904524B1 (ko) 2002-12-31 2002-12-31 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
JP2004212940A JP2004212940A (ja) 2004-07-29
JP4251945B2 true JP4251945B2 (ja) 2009-04-08

Family

ID=32653278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314416A Expired - Lifetime JP4251945B2 (ja) 2002-12-31 2003-09-05 液晶表示装置用アレイ基板の製造方法

Country Status (3)

Country Link
US (2) US8027007B2 (ja)
JP (1) JP4251945B2 (ja)
KR (1) KR100904524B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
TW200822232A (en) * 2006-11-06 2008-05-16 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
KR101421243B1 (ko) * 2006-12-21 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP5584436B2 (ja) 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP5179669B2 (ja) * 2009-08-20 2013-04-10 シャープ株式会社 表示装置
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200638B2 (ja) 1992-02-13 2001-08-20 カシオ計算機株式会社 配線形成方法
JP2551724B2 (ja) 1993-03-04 1996-11-06 株式会社高度映像技術研究所 薄膜半導体装置およびその製造方法
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
KR100303141B1 (ko) * 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100843472B1 (ko) * 2001-03-20 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100456373B1 (ko) * 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액

Also Published As

Publication number Publication date
KR100904524B1 (ko) 2009-06-25
KR20040062090A (ko) 2004-07-07
US8848125B2 (en) 2014-09-30
US20110303920A1 (en) 2011-12-15
US20040125257A1 (en) 2004-07-01
US8027007B2 (en) 2011-09-27
JP2004212940A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100938887B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4251945B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2008010440A (ja) アクティブマトリクス型tftアレイ基板およびその製造方法
KR100886241B1 (ko) 액정표시소자의 제조방법
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4238960B2 (ja) 薄膜トランジスタの製造方法
US20050094079A1 (en) Thin film transistor substrate using a horizontal electric field type liquid crystal display device and fabricating method thereof
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
US7388226B2 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR100488338B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100918279B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090120

R150 Certificate of patent or registration of utility model

Ref document number: 4251945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term