FR2654870A1 - Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. - Google Patents
Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. Download PDFInfo
- Publication number
- FR2654870A1 FR2654870A1 FR9003111A FR9003111A FR2654870A1 FR 2654870 A1 FR2654870 A1 FR 2654870A1 FR 9003111 A FR9003111 A FR 9003111A FR 9003111 A FR9003111 A FR 9003111A FR 2654870 A1 FR2654870 A1 FR 2654870A1
- Authority
- FR
- France
- Prior art keywords
- layer
- conductive layer
- semiconductor device
- cavity
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009751 slip forming Methods 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- SVTBMSDMJJWYQN-UHFFFAOYSA-N 2-methylpentane-2,4-diol Chemical compound CC(O)CC(C)(C)O SVTBMSDMJJWYQN-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 147
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un dispositif semi conducteur et un procédé pour sa fabrication, ce dispositif comportant une couche d'oxyde de champ (101) sur un substrat (100), une électrode de commande (2), une région de source (3) et une région de drain (4), une première couche conductrice (5), une cavité (10), une première couche isolante (6) et une deuxième couche conductrice (12) dans la cavité. Le problème à résoudre consiste à améliorer les caractéristiques électriques du dispositif et à en accroître la fiabilité. Le dispositif est caractérisé en ce qu'un film diélectrique (13) est formé de façon continue sur la deuxième couche conductrice (12), une troisième couche conductrice (14) étant formée sur ce film. L'invention est applicable notamment aux dispositifs de mémoire à condensateur.
Description
Dispositif semi-conducteur, notamment dispositif de mémoire à
condensateur, et procédé pour
sa fabrication.
La présente invention a pour objet un dispositif semi-conducteur et un procédé pour sa
fabrication, notamment un dispositif de mémoire à semi-
conducteur et condensateur ainsi qu'un procédé pour sa fabrication avec lesquels les défauts produits pendant l'opération de fabrication de condensateur du dispositif de mémoire peuvent être réduits le plus possible. Récemment, suivant les progrès des techniques de fabrication des semi-conducteurs et l'extension du champ d'application des dispositifs de mémoire, le développement des dispositifs de mémoire de grande capacité a été favorisé On a, notamment, effectué un progrès remarquable en accroissant la densité des mémoires DRAM (mémoires dynamiques à accès direct) par fabrication d'une cellule de mémoire individuelle constituée d'un condensateur unique et d'un transistor unique. En ce qui concerne la structure des cellules de mémoire, pour accroître le degré d'intégration des mémoires DRAM, on est passé d'un élément de condensateur de type planaire classique à une structure à trois dimensions telle qu'une structure d'élément de condensateur du type à couches superposées et du type à cavité. Lors de la fabrication d'un condensateur du type à cavité le substrat est soumis à une attaque chimique anisotrope, de sorte que les zones des parois latérales étendues sont utilisées pour constituer une région de condensateur L'effet obtenu est que l'on peut avoir ainsi une plus grande capacité de l'intérieur d'une région étroite Cela est en outre avantageux pour la mise en application du procédé planaire par comparaison avec un condensateur du type à
couches superposées qui sera décrit plus loin.
Cependant, au cours de l'opération de réalisation d'un condensateur du type à cavité, on rencontre des difficultés dues notamment au problème des petites erreurs dues aux particules alpha ainsi qu'au courant de fuite entre les cavités qui peut se
produire au cours d'un travail à petite échelle.
D'autre part, le condensateur du type à couches superposées est fabriqué en déposant un condensateur sur un substrat en silicium Ce condensateur a pour avantage d'être dans une large mesure à l'abri des petites erreurs dues à une petite région de diffusion En outre, le procédé de fabrication est relativement simple Cependant, au cours de la fabrication de ce condensateur du type à couches superposées, on rencontre des problèmes de recouvrement de gradins dus à la structure à couche superposées du condensateur sur un transistor Une autre difficulté consiste a faire croître un film diélectrique. Pour que la structure à trois dimensions du condensateur puisse être mise en application dans un dispositif de mémoire UVLSI à très grande échelle d'intégration, dont l'ordre de grandeur est voisin d'un demi-micromètre et inférieur, on a proposé un condensateur du type à topologie présentant une grande hauteur de superposition ou un condensateur du type à couches superposées et à cavité combinées Le procédé de fabrication d'un condensateur du type à couches superposées et à cavité combinées est représenté sur
les figures l A à 1 D et est décrit ci-après en détail.
La figure l A représente un procédé pour former un transistor et une cavité 10 sur un substrat semi-conducteur 100 On commence par former une région active en faisant croître une couche d'oxyde de champ 101 sur le substrat semi-conducteur 100 Puis on forme sur la région active une électrode de commande 2, une région de source 3 et une région de drain 4 du transistor qui fait partie de la cellule de mémoire On forme ensuite une première couche conductrice 5, par exemple une première couche de silicium polycristallin dopé avec des impuretés Cette couche est formée de manière à être raccordée à l'électrode de commande de la cellule de mémoire qui est disposée au voisinage d'une partie prédéterminée quelconque de la couche d'oxyde d'un champ 101 Puis on forme une couche isolante 6 sur la surface de l'ensemble de la structure
décrite ci-dessus.
Ensuite, une cavité 10 est formée à travers la couche isolante 6, entre la couche d'oxyde de champ 101 et l'électrode de commande 2, en appliquant un masque Après cela, on arrondit les angles vifs de cette cavité 10 On forme en même temps une couche d'oxyde de protection 11, ayant une épaisseur de 100 A à 1000 A sur l'intérieur de la cavité ainsi que sur la couche isolante 6 pour supprimer les dommages qui auraient pu être causés pendant la formation de la
cavité 10.
La figure 1 B représente un procédé pour former une deuxième couche conductrice 12 utilisée en tant que première électrode du condensateur La couche d'oxyde de protection 11 est éliminée et on forme ensuite la deuxième couche conductrice 12, par exemple une deuxième couche de silicium polycristallin dopé avec des impuretés, suivant une épaisseur de 500 À à 3000 A sur l'intérieur de la cavité 10 ainsi que sur la couche isolante 6 Cette deuxième couche conductrice 12 est utilisée en tant que première électrode du condensateur. On effectue ensuite sur la deuxième couche conductrice 12 des opérations telles que revêtement en matière photorésistante, exposition d'un masque et développement pour former finalement un modèle
photorésistant 20.
La figure 1 C représente un procédé pour former un premier modèle d'électrode 12 a et un film diélectrique 13 On attaque la deuxième couche conductrice 12 par gravure en utilisant le modèle photorésistant 20 pour former le premier modèle d'électrode 12 a On forme ensuite le film diélectrique l O 13 de manière à recouvrir la surface du premier modèle
d'électrode 12 a.
La figure 1 D représente un procédé pour former une troisième couche conductrice 14, par exemple une troisième couche de silicium polycristallin dopé avec des impuretés, sur la structure qui a été formée jusqu'à maintenant Cette troisième couche conductrice 14 est destinée à être utilisée en tant que deuxième électrode du condensateur Le condensateur du type à couches superposées et à cavité combinées est ainsi
terminé.
Suivant le procédé de fabrication classique du condensateur du type à couches superposées et à cavité combinées, tel qu'il est décrit plus haut, on forme la deuxième couche conductrice utilisée en tant que première électrode du condensateur, puis on forme le premier modèle d'électrode en utilisant un procédé
d'attaque par photogravure Par conséquent, les sous-
produits (principalement des polymères contenant des atomes de carbone en tant qu'élément principal) formés pendant le processus de photogravure viennent adhérer sur les parois latérales de la cavité Il en résulte qu'on ne peut pas former aisément un film diélectrique uniforme En outre, quand le condensateur est formé en déposant la troisième couche conductrice sur le film diélectrique, les caractéristiques électriques du condensateur sont affectées défavorablement, ce qui met
en cause la fiabilité du condensateur.
Par conséquent, la présente invention a pour but de créer un condensateur ayant une structure du type à couches superposées et à cavité combinées, dans lequel, pour résoudre les problèmes exposés plus haut en ce qui concerne les techniques classiques, on superpose de façon continue une deuxième couche conductrice, un film diélectrique et une troisième couche conductrice sur l'intérieur de la cavité ainsi que sur le transistor pour former un modèle de condensateur, puis on forme une quatrième couche conductrice de manière qu'elle soit isolée de la
deuxième couche conductrice du modèle de condensateur.
Un autre but de la présente invention est de créer un procédé de fabrication qui convienne pour fabriquer de façon efficace le condensateur ayant la
structure mentionnée plus haut.
A cet effet, la présente invention concerne un dispositif semi-conducteur comportant une couche d'oxyde de champ sélectivement formée pour constituer une région active sur un substrat semi-conducteur ayant un premier type de conductivité, une électrode de commande isolée électriquement et formée sur la région active, une région de source et une région de drain formées sur le substrat semi-conducteur d'un côté et de l'autre de l'électrode de commande, une première couche conductrice formée pour être reliée à une électrode de commande de la cellule de mémoire disposée au voisinage d'une partie prédéterminée quelconque de la couche d'oxyde de champ, une cavité formée dans le substrat semi- conducteur et dans la région de source, une première couche isolante pour isoler l'électrode de commande ainsi que la première couche conductrice, une deuxième couche conductrice dont la partie centrale s'étend sur l'intérieur de la cavité et dont les parties périphériques sont disposées sur la première couche isolante qui est disposée sur l'électrode de commande ainsi que sur la première couche conductrice, caractérisé en qu'un film diélectrique est formé de façon continue sur la deuxième couche conductrice, une troisième couche conductrice étant formée de façon continue sur ce film diélectrique, une deuxième couche isolante étant formée le long des parois latérales de la deuxième couche conductrice du film diélectrique et de la troisième couche conductrice, et une quatrième couche conductrice étant formée de manière à recouvrir la troisième couche conductrice ainsi que la deuxième
couche isolante.
En outre, pour atteindre les buts indiqués plus haut, le procédé de fabrication du condensateur du type à couches superposées et à cavité combinées suivant la présente invention comporte: une première opération pour former une couche d'oxyde de champ sur un substrat semi-conducteur ayant un premier type de conductivité et constituer une région active, une deuxième opération pour former sur la région active une électrode de commande, une région de source et une région de drain d'un transistor constituant un composant de la cellule de mémoire, pour former une première couche conductrice sur une partie prédéterminée quelconque de la couche d'oxyde de champ, et pour former une première couche isolante sur la structure obtenue par les opérations ci-dessus, une troisième opération pour former une cavité dans le substrat semi-conducteur entre la couche d'oxyde de champ et l'électrode de commande, caractérisé en ce qu'il comporte: une quatrième opération pour superposer de façon continue un deuxième couche conductrice, un film diélectrique et une troisième couche conductrice sur l'intérieur de la cavité et la première couche isolante, une cinquième opération pour former un modèle de condensateur par attaque chimique de certaines parties de la deuxième couche conductrice, du film diélectrique et de la troisième couche conductrice formés sur la première couche isolante, une sixième opération pour former une deuxième couche isolante le long des parois latérales du modèle de condensateur et, une septième opération pour former une quatrième couche conductrice sur la structure obtenue
par les opérations ci-dessus.
L'invention est décrite plus en détail ci-
après en se référant aux dessins annexés, dans lesquels: les figures l A à 1 D représentent des procédés de fabrication d'un condensateur classique du type à couches superposées et à cavité combinées; la figure 2 est une vue en coupe d'un condensateur suivant l'invention du type à couches superposées et à cavité combinées; les figures 3 A à 3 F représentent un exemple de réalisation du procédé de fabrication d'un condensateur suivant l'invention du type à couches superposées et à cavité combinées et le figures 4 A à 4 D représentent un autre exemple de réalisation du procédé de fabrication d'un condensateur suivant l'invention du type à couches
superposées et à cavité combinées.
Le condensateur suivant l'invention du type à couches superposées et à cavité combinées représenté sur la figure 2 est fabriqué en formant sélectivement
une couche d'oxyde de champ 101 sur un substrat semi-
conducteur 100 ayant un premier type de conductivité pour constituer une région active Une électrode de commande 2 est formée sur la région active en étant isolée de cette région Une région de source 3 et une
région de drain 4 sont formées sur le substrat semi-
conducteur d'un côté et de l'autre de l'électrode de commande 2 Une première couche conductrice 5 est formée de manière à être raccordée à une électrode de commande de la cellule de mémoire disposée au voisinage d'une partie prédéterminée quelconque de la couche d'oxyde de champ lo O Une cavité 10 est formée dans la région de source 3 Une couche isolante de grille 6 a est formée sur l'électrode de commande 2 ainsi que sur la première couche conductrice 5 Une couche d'arrêt d'attaque chimique 6 b est formée sur la couche isolante de grille 6 a Une deuxième couche conductrice 12 est formée sur l'intérieur de la cavité 10 ainsi que sur
une partie de la couche d'arrêt d'attaque chimique 6 b.
Un film diélectrique 13 est formé sur la deuxième couche conductrice 12 Une troisième couche conductrice 14 est formée sur le film diélectrique 13 Une deuxième couche isolante 19 est formée le long des parois latérales de la deuxième couche conductrice 12, du film diélectrique 13 et de la troisième couche conductrice 14 Une quatrième couche conductrice 15 est formée de manière à recouvrir la troisième couche conductrice 14 ainsi que la deuxième couche isolante 19 On termine ainsi la fabrication du condensateur du type à couches superposées et à cavité combinées suivant la présente
invention.
Les figures 3 A à 3 F sont des vues en coupe montrant les opérations successives d'un exemple de réalisation du procédé de fabrication d'un condensateur
du type à couches superposées et à cavité combinées.
La figure 3 A représente une opération pour former un transistor et une cavité 10 sur un substrat semi-conducteur 100 On commence par faire croître une
couche d'oxyde de champ 101 sur le substrat semi-
conducteur 100 ayant un premier type de conductivité, en utilisant un procédé d'oxydation sélective, pour constituer un région active Une couche d'oxyde de grille 1 est formée avec une épaisseur de 100 À à 200 A sur la région active Puis, sur cette couche d'oxyde de grille 1, on forme une couche de silicium polycristallin dopé en impuretés pour servir d'électrode de commande 2 d'un transistor En même temps, une première couche conductrice 5, par exemple une première couche de silicium polycristallin dopé en impuretés, est formée de manière à être reliée à une électrode de commande de la cellule de mémoire qui est disposée au voisinage d'une partie prédéterminée
quelconque de la couche d'oxyde de champ 101.
On forme ensuite une région de source 3 et
une région de drain 4 sur la surface du substrat semi-
conducteur, d'un côté et de l'autre de l'électrode de commande 2, par implantation d'ions Puis, sur toute la surface de la structure décrite cidessus, on forme une première couche isolante 6 constituée d'une couche isolante de grille 6 a et d'une couche d'arrêt d'attaque
chimique 6 b.
On utilise ensuite un masque pour former une cavité 10, l'application de ce masque étant effectuée de façon telle qu'une partie de la région de source 3 et de la couche d'arrêt d'attaque chimique 6 b soit recouverte par ledit masque La cavité 10 est formée dans le substrat semi-conducteur 100 Puis, on arrondit les parties d'angles vifs de la cavité 10 et on forme en même temps une couche d'oxyde de protection 11, suivant une épaisseur de 200 A à 1000 À sur l'intérieur de la cavité 10 ainsi que sur la couche d'arrêt d'attaque chimique 6 b pour éliminer les dommages occasionnés à la surface du substrat semi-conducteur pendant la formation de la cavité 10 On utilise ici la couche d'arrêt d'attaque chimique 6 b en tant que masque
pour constituer la cavité 10.
La figure 3 B représente une opération de formation d'une deuxième couche conductrice 12 servant de première électrode du condensateur d'un film diélectrique 13 et d'une troisième couche conductrice 14 servant de première couche de la deuxième électrode du condensateur On commence par éliminer la couche d'oxyde de protection Il et on forme en cet emplacement de façon continue une deuxième couche conductrice 12, par exemple une couche de silicium polycristallin dopé en impuretés ayant une épaisseur de 100 A à 3000 A. Cette troisième couche est destinée à constituer la première couche de la deuxième électrode du condensateur. La figure 3 C représente une opération de formation d'un modèle photorésistant 30 On commence par effectuer le revêtement en matériau photorésistant, l'exposition d'un masque et le développement sur la troisième couche conductrice 14 On forme ensuite le modèle photorésistant 30 de manière que ce modèle photorésistant 30 recouvre certaines parties de l'électrode de commande 2 et de la première couche
conductrice 5.
La figure 3 D représente une opération de formation d'un modèle de condensateur 18 en utilisant une procédé d'attaque chimique Par une attaque chimique effectuée en utilisant le modèle photorésistant 30, on attaque simultanément la troisième couche conductrice 14, le film diélectrique 13 et la deuxième couche conductrice 12 On forme ainsi le modèle de condensateur 18 Pendant cette opération d'attaque chimique, l'électrode de commande 2, la première couche conductrice 5 et la couche d'oxyde de champ 1 o O sont protégées par la couche d'arrêt
d'attaque chimique 6 b.
La figure 3 E représente une opération de formation d'une deuxième couche isolante 19 Sur toute la surface de la structure obtenue par les opérations décrites plus haut, on dépose alors une deuxième couche il isolante 19 telle qu'une couche LTO (oxyde à basse température) ou une couche HTO (oxyde à haute température) Puis on forme une entretoise de paroi latérale 19 le long de la paroi latérale du modèle de condensateur 18 en faisant usage d'un procédé d'attaque ou gravure en retrait L'entretoise de paroi latérale 19 intervient alors pour isoler l'une de l'autre la première électrode et la deuxième électrode du condensateur. La figure 3 F représente une opération de dépôt d'une quatrième couche conductrice 15, par exemple d'une quatrième couche de silicium polycristallin dopé en impuretés sur la structure obtenue par les opérations décrites plus haut Cette quatrième couche conductrice 15 est utilisée en tant que deuxième couche de la deuxième électrode du condensateur On réalise ainsi le condensateur du type
à couches superposées et à cavité combinées.
Le condensateur du type à couches superposées et à cavité combinées fabriqué suivant le procédé décrit plus haut peut aussi ne comporter que la couche de grille isolante 6 a de la figure 3 A en tant que
première couche isolante 6.
Les figures 4 A à 4 D sont des vues en coupe représentant un autre exemple de réalisation du procédé de fabrication du condensateur du type à couches superposées et à cavité combinées suivant la présente invention. Les opérations du procédé de fabrication qui précédent celles de la figure 4 A sont les mêmes que les opérations suivant les figures 3 A à 3 B. La figure 4 A représente une opération de formation d'une couche d'arrêt d'attaque chimique 16 et une cinquième couche conductrice 17 Quand l'intérieur de la cavité est rempli par la troisième couche conductrice 14, servant de première couche de la deuxième électrode du condensateur, on dépose, pour éviter la formation de vides à l'intérieur de la cavité, une couche d'arrêt d'attaque chimique 16 Cette couche est constituée d'une couche LTO ou d'une couche HTO déposée avec une faible épaisseur sur la troisième couche conductrice 14 On forme ensuite une cinquième couche conductrice 17, par exemple une cinquième couche de silicium polycristallin dopé en impuretés On évite
ainsi la formation de vides à l'intérieur de la cavité.
La figure 4 B représente un procédé d'aplanissement de la surface de la structure obtenue par les opérations décrites plus haut Après avoir formé la cinquième couche conductrice 17, on effectue une opération d'attaque en retrait jusqu'à ce que la couche d'arrêt d'attaque chimique 16 soit dégagée La surface mentionnée plus haut est ainsi aplanie Puis, la couche d'arrêt d'attaque chimique ainsi dégagée est éliminée en utilisant un procédé BOE (Attaque d'oxyde tampon) On effectue ensuite successivement un revêtement en matériau photorésistant, l'exposition d'un masque et le développement On forme ainsi un modèle photorésistant 40, de manière à recouvrir une partie d'électrode de commande 2 et une partie de la
première couche conductrice 5.
Les opérations suivant les figures 4 C et 4 D sont les mêmes que les opérations suivants les figures
3 D à 3 F.
Au cours de la fabrication du condensateur suivant la présente invention, tel qu'il est décrit plus haut, on dépose successivement la deuxième couche conductrice utilisée en tant que première électrode du condensateur, le film diélectrique et la troisième couche conductrice utilisée en tant que première couche de la deuxième électrode du condensateur On effectue ensuite une opération de photogravure pour former le modèle de condensateur en réalisant ainsi un film diélectrique uniforme En d'autres termes, pour être sûr que le film diélectrique ne soit pas dégagé, de film diélectrique est disposé entre la deuxième couche conductrice et la troisième couche conductrice, ces couches étant formées l'une après l'autre et de façon continue Il en résulte que l'on peut éviter la formation de sous-produits pendant la formation du modèle de la première électrode, ce qui n'est pas le cas avec le procédé classique On évite donc la
contamination correspondante.
En outre, la couche d'arrêt d'attaque chimique et la cinquième couche conductrice sont formées successivement sur la troisième couche conductrice utilisée en tant que première couche de la deuxième électrode du condensateur On peut éviter ainsi la formation de vides à l'intérieur du remplissage de la cavité pendant la formation de la troisième couche conductrice Tout cela contribue à relever les caractéristiques électriques du
condensateur et à en accroître la fiabilité.
Claims (12)
1 Dispositif semi-conducteur, notamment dispositif de mémoire à condensateur, comportant: une couche d'oxyde de champ ( 101) sélectivement formée sur un substrat semi-conducteur ( 100) ayant un premier type de conductivité pour constituer une région active, une électrode de commande ( 2) isolée électriquement et formée sur la région active, une région de source ( 3) et une région de drain ( 4) formées sur le substrat semi-conducteur d'un côté et de l'autre de l'électrode de commande, une première couche conductrice ( 5) formée sur une partie prédéterminée quelconque de la couche d'oxyde de champ de manière que cette première couche conductrice soit reliée à une électrode de commande d'une cellule de mémoire adjacente, une cavité ( 10) formée dans le substrat semi-conducteur et la région de source, une première couche isolante ( 6) pour assurer l'isolement sur l'électrode de commande ainsi que sur la première couche conductrice, une deuxième couche conductrice ( 12) dont la partie centrale s'étend sur l'intérieur de la cavité et dont les parties périphériques sont disposées sur la première couche isolante ( 6) qui est disposée sur l'électrode de commande ( 2) ainsi que sur la première couche conductrice ( 5), caractérisé en ce qu'un film diélectrique ( 13) est formé de façon continue que la deuxième couche conductrice ( 12), une troisième couche conductrice ( 14) étant formée de façon continue sur ce film diélectrique ( 13), une deuxième couche isolante ( 19) étant formée le long de parois latérales de la deuxième couche conductrice, du film diélectrique et de la troisième couche conductrice et une quatrième couche conductrice ( 15) étant formée de manière à recouvrir la troisième couche conductrice ( 14) ainsi que la deuxième couche
isolante ( 19).
2 Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la première couche isolante ( 6) est constituée d'une couche isolante de grille ( 6 a) et d'un couche d'arrêt d'attaque chimique ( 6 b) formée sur la couche isolante
de grille pour limiter la cavité ( 10).
3 Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la deuxième couche isolante ( 19) est constituée sous forme d'une
1.0 entretoise de paroi latérale.
4 Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la première ( 5), la deuxième ( 12) et la quatrième ( 15) couches conductrices sont constituées de couches de silicium
polycristallin dopé en impuretés.
Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la troisième couche conductrice ( 14) est munie d'une couche d'arrêt d'attaque chimique ( 16) et d'une cinquième couche conductrice ( 17) dans sa partie centrale critique, pour
permettre de l'aplanir.
6 Dispositif semi-conducteur selon la revendication 5, dans lequel la couche d'arrêt d'attaque chimique ( 16) est constituée d'une couche d'oxyde telle que couche LTO (oxyde à basse
température) ou couche HTO (oxyde à haute température).
7 Dispositif semi-conducteur selon la revendication 5, caractérisé en ce que la cinquième couche conductrice est constituée d'une couche de
silicium polycristallin dopé en impuretés.
8 Procédé de fabrication d'un dispositif semi-conducteur selon l'une quelconque des
revendications 1 à 7 comportant: une première
opération pour former une couche d'oxyde de champ ( 101) sur un substrat semi-conducteur ( 100) ayant un premier type de conductivité et constituer une région active, une deuxième opération pour former sur la région active une électrode de commande ( 2), une région de source ( 3) et une région de drain ( 4) d'un transistor, pour former une première couche conductrice ( 5) sur une partie prédéterminée quelconque de la couche d'oxyde de champ, et pour former une première couche isolante ( 6) sur la structure obtenue par les opérations ci-dessus, une troisième opération pour former une cavité ( 10) dans le substrat semi-conducteur entre la couche d'oxyde de champ ( 101) et l'électrode de commande ( 2), caractérisé en ce qu'il comporte: une quatrième opération pour superposer de façon continue une deuxième couche conductrice ( 12), un film diélectrique ( 13) et une troisième couche conductrice ( 14) sur l'intérieur de la cavité ( 10) et la première couche isolante ( 6), une cinquième opération pour former un modèle de condensateur par attaque chimique de certaines parties de la deuxième couche conductrice ( 12), du film diélectrique ( 13) et de la troisième couche conductrice ( 14) formés sur la première couche isolante ( 6), une sixième opération pour former une deuxième couche isolante ( 19) le long des parois latérales du modèle de condensateur, et une septième opération pour former une quatrième couche conductrice ( 15) sur la structure
obtenue par les opérations ci-dessus.
9 Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 8, caractérisé en ce que la deuxième opération comporte en outre une étape de formation d'une couche d'arrêt d'attaque chimique ( 6 b) sur la couche isolante ( 6) pour limiter
la cavité.
Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 8, caractérisé en ce qu'après avoir effectué la quatrième opération, on effectue une opération supplémentaire d'aplanissement après le dépôt d'une couche d'arrêt d'attaque chimique ( 16) et d'une cinquième couche
conductrice ( 17).
11 Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 10, caractérisé en ce que la couche d'arrêt d'attaque chimique ( 16) est constituée d'une couche d'oxyde telle que couche LTO (oxyde à basse température) ou couche HTO (oxyde à
haute température).
12 Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 10, caractérisé en ce que l'aplanissement est effectué en utilisant un
procédé d'attaque en retrait.
13 Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 10, caractérisé en ce que la couche d'arrêt d'attaque chimique ( 16) dégagée par l'opération d'aplanissement est éliminée en
utilisant un procédé BOE (attaque d'oxyde tampon).
14 Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 8, caractérisé en ce qu'on forme la deuxième couche isolante ( 19) de la sixième opération en utilisant un procédé d'attaque
en retrait.
Procédé de fabrication d'un dispositif semi-conducteur selon l'une quelconque des
revendications 8 et 14, caractérisé en ce que la
deuxième couche isolante ( 19) de la sixième opération est constituée d'une couche d'oxyde telle que couche LTO (oxyde à basse température) ou couche HTO (oxyde à
haute température).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890016828A KR920004028B1 (ko) | 1989-11-20 | 1989-11-20 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2654870A1 true FR2654870A1 (fr) | 1991-05-24 |
| FR2654870B1 FR2654870B1 (fr) | 1996-06-21 |
Family
ID=19291836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9003111A Expired - Fee Related FR2654870B1 (fr) | 1989-11-20 | 1990-03-12 | Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5077232A (fr) |
| JP (1) | JP2530741B2 (fr) |
| KR (1) | KR920004028B1 (fr) |
| CN (1) | CN1030021C (fr) |
| DE (1) | DE4007604A1 (fr) |
| FR (1) | FR2654870B1 (fr) |
| GB (1) | GB2238428B (fr) |
| IT (1) | IT1248814B (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278573A (ja) * | 1990-03-28 | 1991-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR930001418B1 (ko) * | 1990-08-07 | 1993-02-27 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| US5196363A (en) * | 1990-10-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Method of forming mist type dynamic random access memory cell |
| US5202279A (en) * | 1990-12-05 | 1993-04-13 | Texas Instruments Incorporated | Poly sidewall process to reduce gated diode leakage |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5406515A (en) * | 1993-12-01 | 1995-04-11 | International Business Machines Corporation | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby |
| US5411905A (en) * | 1994-04-29 | 1995-05-02 | International Business Machines Corporation | Method of making trench EEPROM structure on SOI with dual channels |
| US5795804A (en) * | 1996-03-07 | 1998-08-18 | United Microelectronics Corporation | Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM) |
| US6310375B1 (en) * | 1998-04-06 | 2001-10-30 | Siemens Aktiengesellschaft | Trench capacitor with isolation collar and corresponding manufacturing method |
| US20060228853A1 (en) * | 2005-03-28 | 2006-10-12 | Won-Cheol Jeong | Memory devices including spacers on sidewalls of memory storage elements and related methods |
| KR100753528B1 (ko) * | 2006-01-04 | 2007-08-30 | 삼성전자주식회사 | 웨이퍼 레벨 패키지 및 이의 제조 방법 |
| JP5005241B2 (ja) * | 2006-03-23 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4600936B2 (ja) * | 2007-06-20 | 2010-12-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN102130063B (zh) * | 2010-01-13 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
| CN104217863B (zh) * | 2014-09-10 | 2017-06-13 | 武汉理工大学 | 场效应调控超级电容器的制备方法 |
| CN111615751B (zh) * | 2018-12-25 | 2023-02-28 | 深圳市汇顶科技股份有限公司 | 电容器和制备电容器的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| JPS6447068A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
| JPH01150353A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | 半導体記憶装置およびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS60223153A (ja) * | 1984-04-19 | 1985-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型キャパシタを有する半導体装置の製法 |
| US4545852A (en) * | 1984-06-20 | 1985-10-08 | Hewlett-Packard Company | Planarization of dielectric films on integrated circuits |
| JPS6155957A (ja) * | 1984-08-27 | 1986-03-20 | Toshiba Corp | 半導体記憶装置 |
| US4651184A (en) * | 1984-08-31 | 1987-03-17 | Texas Instruments Incorporated | Dram cell and array |
| CN1004734B (zh) * | 1984-12-07 | 1989-07-05 | 得克萨斯仪器公司 | 动态随机存取存贮器单元(dram)和生产方法 |
| JP2604705B2 (ja) * | 1985-04-03 | 1997-04-30 | 松下電子工業株式会社 | Ｍｏｓキヤパシタの製造方法 |
| JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
| JPS62136069A (ja) * | 1985-12-10 | 1987-06-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS62266865A (ja) * | 1986-05-15 | 1987-11-19 | Hitachi Ltd | 半導体装置 |
| JPS62279655A (ja) * | 1986-05-28 | 1987-12-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4775550A (en) * | 1986-06-03 | 1988-10-04 | Intel Corporation | Surface planarization method for VLSI technology |
| JP2702702B2 (ja) * | 1986-06-12 | 1998-01-26 | 松下電器産業株式会社 | 半導体記憶装置 |
| JPS6384149A (ja) * | 1986-09-29 | 1988-04-14 | Hitachi Ltd | 半導体メモリの製造方法 |
| US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| JPS63122261A (ja) * | 1986-11-12 | 1988-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0654801B2 (ja) * | 1987-07-13 | 1994-07-20 | 日本電気株式会社 | 半導体メモリセルおよびその製造方法 |
| JPH0795582B2 (ja) * | 1987-11-17 | 1995-10-11 | 三菱電機株式会社 | 半導体装置の溝型キャパシタセルの製造方法 |
| KR900019227A (ko) * | 1988-05-18 | 1990-12-24 | 아오이 죠이치 | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 |
-
1989
- 1989-11-20 KR KR1019890016828A patent/KR920004028B1/ko not_active IP Right Cessation
-
1990
- 1990-03-09 DE DE4007604A patent/DE4007604A1/de active Granted
- 1990-03-09 JP JP2056775A patent/JP2530741B2/ja not_active Expired - Fee Related
- 1990-03-09 US US07/489,824 patent/US5077232A/en not_active Expired - Lifetime
- 1990-03-12 FR FR9003111A patent/FR2654870B1/fr not_active Expired - Fee Related
- 1990-03-13 GB GB9005576A patent/GB2238428B/en not_active Expired - Fee Related
- 1990-05-24 IT IT02041690A patent/IT1248814B/it active IP Right Grant
- 1990-05-25 CN CN90104393A patent/CN1030021C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| JPS6447068A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
| JPH01150353A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | 半導体記憶装置およびその製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 13, no. 246 (E-769), 8 juin 1989; & JP-A-1 047 068 (NEC CORP.) 21-02-1989 * |
| PATENT ABSTRACTS OF JAPAN, vol. 13, no. 410 (E-819)[3578], 11 Septembre 1988; & JP-A-1 150 353 (NEC CO.) 13-06-1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5077232A (en) | 1991-12-31 |
| IT1248814B (it) | 1995-01-30 |
| DE4007604A1 (de) | 1991-05-23 |
| GB2238428A (en) | 1991-05-29 |
| IT9020416A1 (it) | 1991-11-24 |
| CN1030021C (zh) | 1995-10-11 |
| KR920004028B1 (ko) | 1992-05-22 |
| DE4007604C2 (fr) | 1992-01-16 |
| JPH03166760A (ja) | 1991-07-18 |
| GB9005576D0 (en) | 1990-05-09 |
| CN1052006A (zh) | 1991-06-05 |
| GB2238428B (en) | 1993-07-14 |
| FR2654870B1 (fr) | 1996-06-21 |
| JP2530741B2 (ja) | 1996-09-04 |
| IT9020416A0 (it) | 1990-05-24 |
| KR910010745A (ko) | 1991-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW417281B (en) | Semiconductor device and its manufacturing method and manufacturing apparatus | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US5962885A (en) | Method of forming a capacitor and a capacitor construction | |
| FR2654870A1 (fr) | Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. | |
| US7659560B2 (en) | Transistor structures | |
| TW451460B (en) | Semiconductor integrated circuit device and method for making the same | |
| KR100375218B1 (ko) | 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| CN115148705A (zh) | 半导体结构及其制备方法 | |
| US6544883B2 (en) | Method of manufacturing semiconductor device | |
| KR100606256B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| FR2858717A1 (fr) | Procede de fabrication d'une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule | |
| JPH03256358A (ja) | 半導体記憶装置およびその製造方法 | |
| US7049205B2 (en) | Stacked capacitor and method for preparing the same | |
| US6235571B1 (en) | Uniform dielectric layer and method to form same | |
| TW388984B (en) | Dynamic random access memory manufacturing | |
| US20040195607A1 (en) | Method of reducing erosion of a nitride gate cap layer during reactive ion etch of nitride liner layer for bit line contact of DRAM device | |
| US6902973B2 (en) | Hemi-spherical grain silicon enhancement | |
| FR2647267A1 (fr) | Cellule de memoire vive dynamique et procede de fabrication | |
| JPH0888332A (ja) | 半導体記憶装置の製造方法 | |
| TWI294668B (en) | Method of fabricating trench isolation for trench-capacitor dram devices | |
| US5895236A (en) | Semiconductor device fabricating method having a gettering step | |
| JPH10256505A (ja) | Ｄｒａｍの製造方法 | |
| US5851872A (en) | Method of fabricating dynamic random access memory | |
| US11804404B2 (en) | Method of forming a semicondcutor device using carbon containing spacer for a bitline |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091130 |