FR2533751A1 - Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique - Google Patents

Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique Download PDF

Info

Publication number
FR2533751A1
FR2533751A1 FR8309953A FR8309953A FR2533751A1 FR 2533751 A1 FR2533751 A1 FR 2533751A1 FR 8309953 A FR8309953 A FR 8309953A FR 8309953 A FR8309953 A FR 8309953A FR 2533751 A1 FR2533751 A1 FR 2533751A1
Authority
FR
France
Prior art keywords
type
impurity
conductivity
phase
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8309953A
Other languages
English (en)
Other versions
FR2533751B1 (fr
Inventor
Norio Anzai
Hideki Yasuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2533751A1 publication Critical patent/FR2533751A1/fr
Application granted granted Critical
Publication of FR2533751B1 publication Critical patent/FR2533751B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UN DISPOSITIF A CIRCUITS INTEGRES A SEMICONDUCTEURS. CE PROCEDE CONSISTE A FORMER DES ZONES A DENSITE ACCRUE D'UNE PREMIERE IMPURETE A LA SURFACE D'UN SUBSTRAT 1 ET A FORMER UNE COUCHE SEMICONDUCTRICE EPITAXIALE 7 CONTENANT UNE SECONDE IMPURETE, A INTRODUIRE UNE IMPURETE DU PREMIER TYPE DANS DES PARTIES DE LA COUCHE 7 RECOUVRANT DES REGIONS DOPEES PAR LA PREMIERE IMPURETE, A FAIRE DIFFUSER CETTE IMPURETE DANS LA COUCHE 7 ET A REALISER LA JONCTION DE COUCHES DIFFUSEES EN FORMANT UNE REGION ISOLANTE ET UNE REGION SEMICONDUCTRICE, ET A FORMER UN TRANSISTOR MOSFET S, G, D ET UN TRANSISTOR BIPOLAIRE E, B, C DANS CES REGIONS. APPLICATION NOTAMMENT A LA REALISATION DE CIRCUITS INTEGRES A TRANSISTORS MOSFET ET BIPOLAIRES.

Description

La présente invention concerne un procédé de
fabrication d'un dispositif à circuits intégrés à semi-
conducteurs(désigné ci-après sous le terme de circuit
intégré "Bi-MOS IC"), dans lequel des transistors bi-
polaires et des transistors à effet de champ du type métal-isolantsemiconducteur (désignés ci-après sous le terme de transistors"MOSFET") sont formés dans un
corps semiconducteur identique.
Jusqu'à présent, on a assisté au développe-
ment de différents processus selon lesquels des -tran-
sistors bipolaires et des transistors MOSFET-à canal n (n-MOSFET) ou des transistors MOSFET complémentaires (c-MOSFET) doivent coexister à l'intérieur d'un seul
corps semiconducteur Un exemple de ces processus clas-
siquesva être décrit ci-après.
( 1) On forme une couche enterrée ou en seve-
lie de type N et dans une partie de la surface prin-
cipale d'un substrat en silicium (Si) de type p En
outre, on fait croltre au moyen d'une croissance épi-
taxiale une couche de Si de type N sur le substrat en Si de type p. ( 2) On fait diffuser du bore (B) à partir
de parties de la surface épitaxiale de type N de maniè-
re à former des couches diffusées de type p servant à une isolation et atteignant le substrat de type p, de manière à former ainsi plusieurs régions en forme
d'ilots,électriquement isoléesà l'intérieur de la cou-
che en Si de type n.
( 3) Dans une autre partie de la couche épita-
xiale de type N, on forme une région de type p profon-
de (habituellement dénommée "puits de type p")au moyen
d'une diffusion similaire de bore à partir de la-surfa-
ce de la couche épitaxiale ( 4) On forme un transistor MOSFET à canal n dans la région de puits de type p D'autre part, on
forme un transistor MOSFET à canal p et un transistor bi-
polaire dans les régions en forme d'îlots à l'intérieur
de la couche en Si de type n.
Le processus indiqué ci-dessus est décrit dans le Journal Officiel mentionnant la demande de bre-
vet publiée au Japon sous le NO 54-131887.
Un tel processus concerne un circuit intégré du type Bi-MOS IC, dans lequel l'épaisseur de la couche épitaxiale de silicium de type N est égale à environ 10 microns ou plus (la profondeur d'un émetteur est égale approximativement à 5 microns) Récemment, on a réalisé
des circuits intégrés perfectionnés de manière à accroî-
tre les vitesses de fonctionnement des éléments ou à ré-
duire la surface de la microplaquette ou puce A ce su-
jet, lorsque l'épaisseur d'une couche de Si épitaxial est égale à une valeur aussi faible que moins de cinq microns, le processus indiqué précédemment entraîne le problème consistant en ce que la tension de claquage ou rupture base -collecteur du transistor n-p-n bipolaire s'abaisse De façon plus spécifique, on doit donner une
certaine profondeur à la région de puits de type p ser-
vant à former le transistor MOSFET à canal N (profondeur approximativement égale à celle de la couche épitaxiale) de manière que soit garantie la tension de rupture ou de claquage source-drain du transistor MOSFET à canal
n devant être formé dans la surface principale du puits.
D'autre part, étant donné que la densité des impuretés de surface du puits de type p détermine la tension Vth (tension de seuil) du transistor MOSFET, la diffusion
d'une impureté avec une densité élevée est indésirable.
C'est pourquoi lors de la formation du puits de type p, le traitement de diffusion a besoin d'êtreeffectué avec une faible densité (Cs * x îoîG cm3) ainsi qu'à une température élevée ( 200 Oc) et pendant un intervalle
de temps de 4-6 heures Au moment du traitement thermi-
: 2535751
que, une impureté de type N (telle que du Sb et du P)
diffuse à partir de la couche ensevelie du type N si-
tuée juste au-dessous de la couche de base du transis-
tor bipolaire, et ce selon un mouvement ascendant jus-
que dans la couche épitaxiale à un niveau aussi élevé qu'environ 3,5 microns, et atteint le voisinage de la couche de base du transistor n-p-n Par conséquent la
tension de claquage collecteur-base diminue-.
C'est pourquoi, lorsque l'on tient compte de l'extension vers le haut de la couche ensevelie de
type N, l'épaisseur de la couche épitaxiale est limi-
tée à 7 microns en tant que valeur minimale Il a été difficile de perfectionner le circuit intégré Bi-MOS IC en le réalisant avec une épaisseur plus faible et d'améliorer-la vitesse de fonctionnement du transistor bipolaire.
Une technique similaire à la présente inven-
tion est décrite dans la demande de brevet japonais pu-
bliée sous le NO 57-75453 au Journal Officiel Cepen-
dant, dans le processus qui s'y trouve décrit, il est nécessaire d'introduire des impuretés à partir de la surface d'un corps semiconducteur au-moyen de phases
opératoires séparées afin de réaliser une région iso-
lante et une région de puits de type p et ce procédé présente l'inconvénient de nécessiter un nombre plus
important d'étapes opératoires.
Un but de la présente invention est de four-
nir un procédé de fabrication d'un nouveau circuit inté-
gré à semiconducteurs Bi-MOS IC qui possède une vitesse
de fonctionnement élevée et une haute densité d'intégra-
c-
tion -
Le procédé conforme à l'invention inclut:
( 1) la phase opératoire consistant à intro-
duire une impureté possédant un premier type de conduc-
tivité dans des parties d'une surface principale d'un
substrat contenant une impureté possédant le premier ty-
pe de conductivité et de manière à former plusieurs ré-
gions dopées par l'impureté et comportant une densité
d'impureté supérieure à celle dudit substrat.
( 2) La phase opératoire consistant à former,-
sur la surface principale dudit substrat,-une couche se-
miconductrice épitaxiale qui contient une impureté pos-
sédant un second type de conductivité opposé au premier type de conductivité;
( 3) La phase opératoire consistant à intro-
duire une impureté possédant le premier type de conduc-
tivité dans les parties d'une surface principale de la-
dite couche semiconductrice épitaxiale, qui recouvrent
ledit ensemble des régions dopées par l'impureté.
( 4) La phase opératoire consistant à intro-
duire l'impureté possédant le premier type de conduc-
tivité dudit ensemble des régions dopées par l'im-
pureté dans ladite couchesemiconductrice épitaxiale, au moyen d'une diffusion par pénétration ou redistribution, et consistant également à soumettre à une diffusion par
pénétration ou distribution l'impureté possédant le pre-
mier type de conductivité et introduite dans la surface principale de la couche semiconductrice épitaxiale, de manière à accoupler les couches diffuséesformées par
les diffusions respectives et à former une région iso-
lante et une région semiconductrice de manière à réali-
ser un transistor MOSFET; et ( 5) La phase opératoire consistant à former une couche parasite empêchant la formation d'un canal,
dans la surface principale de ladite région isolante.
D'autres caractéristiques et avantages de
la présente invention ressortiront de la description
donnée ci-après prise en référence aux dessins annexés, sur lesquels: les figures 1-7 sont des coupes schématiques
illustrant un mode d'exécution d'un procédé pour fabri-
quer un circuit intégré Bi-CMOS IC conforme à la présen-
te invention; la figure 8 est une vue en coupe partielle montrant une autre forme de réalisation d'un circuit intégré Bi-CMOS IC conforme à la présente invention; la figure 9 est une courbe de variation de la densité de l'impureté d'un transistor MOSFET à canal
n dans un circuit intégré Bi-CMOS IC conforme à la pré-
sente invention; la figure 10 est une vue en coupe partielle
qui montre une forme de réalisation d'un circuit inté-
gré Bi-CMOS IC conforme à la présente invention;
les figures 11-20 sont des coupes schémati-
ques qui illustrent un mode d'exécution d'un procédé de fabrication d'un circuit intégré Bi-CMOS conforme à la présente invention; la figure 21 est un diagramme montrant une
courbe de variation de la densité d'impureté d'un tran-
sistor MOSFET à canal N situé dans un circuit intégré Bi-CMOS IC conforme à la présente invention; et lesfigures 22-24 sont des coupes schématiques
partielles montrant un autre mode d'exécution d'un pro-
cédé de fabrication d'un circuit intégré Bi-CMOS IC con-
forme à la présente invention.
On va décrire ci-après les modes d'exécution
préférés selon l'invention.
Mode de réalisation 1:
Les figures 1 à 7 illustrent un procédé de fa-
brication d'un circuit intégré Bi-CMOS IC conforme à la présente invention
( 1) on prépare un substrat 1 en silicium (Si)-
du type p possédant une résistivité élevée En utili-
sant comme masque une pellicule d'oxyde (pellicule de.
Si O 2) 2, qui est formée sur une surface principale du substrat comme représenté sur la figure 1, on introduit un donneur, par exemple de l'antimoine (Sb) servant à former des couches enterrées ou ensevelies de type n de haute densité, au moyen par exemple d'un dépôt et d'une implantation d'ions Les lignes formées de tirets 3 sur la figure indiquent l'impureté introduite Sb Sur
la figure, le symbole I désigne une région servant à for-
mer un transistor MOSFET à canal N et le symbole II dé-
signe une région servant à former un transistor n-p-n
bipolaire.
( 2) En utilisant un nouveau masque 4 formé d'une pellicule d'oxyde, on introduit un accepteur, par exemple du bore (B) servant à former un puits de type p et une partie isolante, à l'aide par exemple d'un dépôt
et d'une implantation d'ions Sur la figure 2 les li-
gnes formées de tirets 5 indiquent l'impureté introdui-
te B Au moyen d'un traitement thermique servant à for-
mer le nouveau masque 4 d N forme de pellicule d'oxyde,
le Sb introduit dans les parties de la surface princi-
pale du substrat lors de la phase opératoire ( 1) est sou-
mis à une diffusion pénétranteiou à redistribution de ma-
nière à former des couches diffusées de type n+ 6.
( 3) Comme représenté sur la figure 3, on for-
me une couche de Si de type N 7 sur l'ensemble de la sur-
face du substrat, et ce sur une épaisseur d'environ 4 microns au moyen d'une croissance épitaxiale qui met en oeuvre par exemple la thermodécomposition d'un composé de Si Pendant la formation de la couche épitaxiale de Si de type N 7, les impuretés telles que de l'antimoine
(Sb) et du bore (B) introduites au cours des phases opé-
ratoires ( 1) et ( 2) sont introduites dans la couche de
type N 5 par une diffusion pénétrantede manière à for-
mer les couches ensevelies de type n+ 8, une couche en-
sevelie de type p 9 quifait partie du puits et une cou-
che ensevelie de type p 10 qui fait partie de la partie isolante Etant donné que la constante de diffusion du bore (B) est égale à environ au sextuple de celle de l'antimoine (Sb), le bore diffuse plus profondément à
l'intérieur de la couche épitaxiale.
( 4) on introduit, par implantation ionique, du bore (B) servant à former le puits de type p et la
partie isolante, dans la couche épitaxiale en Si à tra-
vers un masque formé d'une pellicule d'oxyde 11, qui
est forme sur la surface de la couche de Si, comme re-
présenté sur la figure 4 La dose de bore dans ce cas
est réglée approximativement à 1013 atomes/cm 2 confor-
mément à la valeur optimale pour le puits de type p. Ensuite, en réalisant un traitement de recuit, on fait diffuser le bore vers le bas de manière à former des couches de type p 12 et 13, et les couches ensevelies de type p 9 et 10 sont étendues par diffusion vers le haut à l'intérieur de la couche épitaxiale jusqu'à se
raccorder aux couches de type p 9 et 12, et 10 et 13.
De ce fait le puits de type p 14 et la-couche de type
p isolante 15 représentés sur la figure 5 sont formés.
( 5) Comme représenté sur la figure 5, du
bore (B) est déposé (ou implanté selon une implanta-
tion ionique) sur (ou dans) une partie sélectionnée de la surface de la régi Qn (II) servant à former le
transistor bipolaire, ce qui a pour effet qu'une cou-
che diffusée du type p+ 7 devant constituer une base
est réalisée jusqu'à la profondeur de 1 1,5 micron.
En même temps que la diffusion de la base du type p+p
une couche diffusée de type p+ 17 est formée de maniè-
re à recouvrir la surface de la couche de type p iso-
lante 15.
( 6) Comme représenté sur la figure 6, on dépose de l'arsenic *(As) -et du phosphore (P) sur des parties sélectionnées de la région II (o on les fait pénétrer par implantation ionique dans ces parties), ce qui a pour effet qu'une couche diffusée de type N 18 devant constituer un émetteur et une couche diffusée de type N 19 devant constituer une partie de contact d'un collecteur sont formées Dans le cas d'une diffusion de type N réalisée en même temps que la diffusion sélec-
tive de type N indiquée ci-dessus ou séparément de cet-
te dernière, les régions diffusées de type n+ 20 et 21 devant constituer une source et un drain sont formées dans la surface du puits de type p sur le côté de la
région I comme représenté sur la figure.
( 7) Dans la région I, comme représenté sur la figure 7, à une pellicule 22 d'isolant de grille, contituée par une pellicule d'oxyde mince, est formée à la surface du puits de type p entre la source et le -15 drain Ensuite, on aménage des trous de contact par attaque photochimique et on dépose de l'aluminium Ai
(par évaporation) à la suite de quoi on réalise un re-
cuit et une attaque chimique de conformation de maniè-
re à former les électrodes de Al 23 qui sont en con-
tact ohmique avec des régions respectives Ensuite on achève la réalisation du transistor MOSFET à canal n sur le côté de la région I, tandis qu'on achève la réalisation du transistor n-p-n bipolaire sur le côté de la région II Dans la région I de la figure, la lettre
S désigne une électrode de source, la lettre G une élec-
trode de grille et la lettre D uneélectrode de drain, tandis que dans la région II, la lettre N désigne une
électrode d'émetteur, la lettre B une électrode de ba-
se et la lettre C une électrode de collecteur -
La figure 8 est une vue en coupe partielle
montrant une variante de réalisation par rapport à cel-
le de la figure 1 La caractéristique de la forme de
réalisation modifiée tient au fait que la couche enter-
rée de type N n'est pas prévue dans la région consti-
tuant le transistor MOSFET Dans ce cas, la tension de
claquage source-drain du transistor MOSFET devient supé-
rieure à ce qu'elle est dans la forme de réalisation 1 étant donné que la diffusion de l'impureté vers le haut à partir de la couche enterrée de type N n'intervient pas dans la région du transistor MOSFET Cependant le potentiel du puits de type p devient égal à celui du substrat Sur la figure, les mêmes parties que celles représentées sur les dessins précédents sont affectées
des mêmes chiffres de référence.
La figure 9 représente le profil de varia-
tion de densité de l'impureté dans la coupe d'une par-
tie du transistor MOSFET à canal N fabriqué au moyen du procédé précédent (coupe A-A' de la figure 6) Sur la figure, la densité d'impureté ND est portée sur
l'axe des ordonnées, tandis que la profondeur d à par-
tir de la surface est reproduite sur l'axe de abscisses.
-La figure 10 est une vue en coupe du circuit intégré Bi-CMOS IC, qui a été réalisé au moyen du procédé selon cette forme de réalisation Sur la figure, les mêmes parties que celles présentes sur les dessins précédents sont affectées des mêmes chiffres de référence Sur la
figure, les références 24 et 25 désignent respective-
ment la source et le drain d'un transistor MOSEET à ca-
nal p, tandis que la référence 26 désigne une pellicu-
le d'oxyde de grille.
Dans le procédé de fabrication du circuit in-
tégré Bi-CMOS IC tel que décrit ci-dessus en référence à
la forme de -réalisation 1, lors de la forme de la ré-
gion semiconductrice de type p (puits de type p) pour
le transistor MOSFET à canal n, on introduit par avan-
ce du bore (B) qui est une impureté de type p, dans la surface principale du substrat, et après la croissance de la couche épitaxiale, on réalise les diffusions de type p à partir des surfaces supérieure et inférieure de cette couche C'est pourquoi la durée du traitement thermique servant à former le puits de type p peut être fortement réduite, et la diffusion "s'étendant vers le haut" de la couche enterrée de couche n+ diminue Par
conséquent, même si l'épaisseur de la couche épitaxia-
le est faible, la tension de claquage du transistor bi- polaire ne diminue pas et il devient possible que le transistor bipolaire à fonctionnement rapide coexiste
avec le transistor MOSFET.
Avec ce procédé, la densité d'impureté dans la couche ensevelie de type p peut être choisie telle que la tension de claquage source-drain sur le côté de la surface du puits de type p ne diminue pas non plus. C'est pourquoi il est possible de régler
l'épaisseur de la couche épitaxiale à environ 4 microns.
Il en résulte qu'un transistor à fonctionnement rapide possédant un émetteur s'étendant sur une profondeur de
2 microns, peut être réalisé, ainsi que l'élément bipo-
laire Il convient de noter, dans le cadre de ce procé-
dé, que le traitement introduisant une impureté en vue de former la région isolante et la région de puits de
type p sont mises en oeuvre simultanément comme indi-
qué précédemment, la densité superficielle de l'impu-
reté dans la région de puits de type p détermine la
tension Vth (tension de seuil) du transistor MOSFET.
C'est pourquoi, on ne peut pas rendre très élevéecet-
16 3
te valeur qui est de l'ordre de 10 atomes/cm D'au-
tre part la densité superficielle de l'impureté dans la région isolante doit être nécessairement de l'ordre de
1017 atomes/cm 3 afin d'empêcher l'apparition d'un ca-
nal parasite Dans le cas o les densités superficiel-
les requises de l'impureté sont inégales, il est d'une
pratique usuelle que les traitements servant à intro-
duire l'impureté dans ces régions soient réalisés sé-
parément ou bien qu'une phase opératoire soit ajoutée en vue d'introduire l'impureté à nouveau uniquement dans la région isolante par implantation ionique ou analogue,
de manière à accroître la densité de l'impureté dans cet-
te région Conformément à la forme de réalisation 1, la-
région isolante est formée en conformité avec la densi-
té optimale de l'impureté dans la région de puits de ty-
pe p Ensuite, lorsque l'impureté de type p est intro-
duite en vue de former la base du transistor bipolaire, on l'introduit également dans la surface principale de
la région isolante de manière à compenser la densité su-
perficielle de l'impureté dans cette région à une valeur
qui est requise pour l'isolation, c'est-à-dire qui puis-
se empêcher l'apparition du canal parasite Etant donné que, de cette manière, les phases opératoires deviennent communes, il est possible d'éviter un accroissement du
nombre des phases opératoires.
La région isolante est formée par les diffu-
sionsà partir des régions supérieure:et inférieure de la couche semiconductrice épitaxiale, ce qui a pour effet que la diffusion latérale est supprimée, et ce avec une
réduction de la surface isolante Ceci contribue égale-
ment à accroître la densité d'intégration.
Comme indiqué ci-après les formes de réalisa-
tion 2 et 3 indiquent des exemples dans lesquels la pré-
sente invention est appliquée à un cas o les dispositifs sont en outre perfectionnés et o les couches épitaxiales
sont amincies à une épaisseur de 1,5-3 microns.
Forme de réalisation 2:
Les figures 11 à 20 sont des coupes schémati-
ques correspondant aux phases opératoires respectives
suivantes d'un processus pour réaliser un circuit inté-
gré Bi-CMOS IC dans lequel l'épaisseur d'une couche épitaxiale est aussi faible que 1,5-3 microns, et dans lequel une partie isolante déformée est constituée par
* une pellicule d'oxyde et une couche diffusée.
( 1) Comme représenté sur la figure 11, on pré-
pare un substrat en cristal de Si, de type p 100 possé-
dant une conductivité élevée et l'on soumet à une atta-
que chimique une pellicule d'oxyde (pellicule de Si O 2) 200 formée par oxydation de la surface dudit substrat et l'on dépose et l'onfait diffuser du Sb (antimoine) ou analogue de manière à former une couche ensevelie de type n+ 300 Cette couche ensevelie de type n+ 300
est formée en tant que partie du collecteur d'un tran-
sistor n-p-n bipolaire.
( 2) On réalise à nouveau une pellicule d'oxy-
de 400 sur l'ensemble de la surface Comme représenté sur la figure 12, on effectue une attaque photochimique de manière à ouvrir des parties servant à former une
partie isolante et un puits, à la suite de quoi on dé-
pose du B (bore) (ou on l'introduit par implantation ionique) et on le fait diffuser de manière à former des
couches ensevelies de -type p+ 500 et 600.
( 3) Comme représenté sur la figure 13, on fait croître de façon épitaxiale du Si sur l'ensemble de la surface de manière à former une couche de Si de type N 700, qui possède une épaisseur approximative de 3 microns On oxyde la surface de la couche de Si de type N 700 de manière à former une pellicule d'oxyde
800.
( 4) Comme représenté sur la figure 14, on soumet à une attaque photochimique des parties de la pellicule d'oxyde 800 et onréalise des ouvertures en correspondance avec les couches ensevelies de type p 500 et 600 à la suite de quoi on dépose du B (bore) (ou on l'introduit par implantation ionique) Dans ce cas l'impureté est introduite en une quantité telle que la densité superficielle de l'impureté dans le
puits de type p devient optimale.
( 5) Dans la couche épitaxiale de Si de ty-
pe N 700, on fait diffuser le B (bore) à partir des par-
ties supérieure et inférieure de cette couche de maniè-
re à réaliser la partie isolante de type p 900 et le puits de type p 1000, comme représenté sur la figure 15 ( 6) On soumet la pellicule d'oxyde 800 à une attaque chimique et on l'élimine On dépose du nitrure
(Si 2 N 4) sur une pellicule d'oxyde 1100 nouvellement for-
mée, et on soumet l'ensemble à une attaque photochimique
de manière à former une pellicule de nitrure 1200 par-
tielle En utilisant comme masque la pellicule de ni-
trure 1200, on oxyde localement la surface de la cou-
che de Si de type N de manière à former une pellicule d'oxyde de champ épaisse ( 1300, 1300 a, 1300 b, 1300 c) comme représenté sur la figure 16 La pellicule d'oxyde de champ 1300 pénètre au-dessous de-la surface de -la
couche de Si de type N 700 jusqu'à une profondeur d'en-
viron 1 micron, et une partie de cette couche 1300 a est
en contact avec la surface supérieure de la partie iso-
lante de type p 900 de manière à former la partie iso-
lante constituée par les deux éléments 1300 a et 900 On forme une autre partie 1300 b de la pellicule d'oxyde de champ 1300 dans une position o elle est en contact avec la partie périphérique du puits de type p, cette pellicule d'oxyde de champ servant de partie isolante entre la couche de type N et le puits de type p Une autre partie 1300 c sert également de partie isolante entre le collecteur et la base dans la surface de la partie bipolaire constituéepar la couche ensevelie de +
type n.
( 7) Comme représenté sur la figure 17, on forme une pellicule de Si O 2 1400 au moyen du dépot chimique en phase vapeur (désigné ci-après sous le terme abrégé de "lépot CVD") et l'on en élimine une
partie par attaque photochimique En utilisant la pel-
licule d'oxyde CVD 1400 et la pellicule d'oxyde de champ 1300 a, 1300 c en tant que masque, on dépose du bore sur
une partie de la couche de type N 700 de la partie bipo-
laire et on l'y fait diffuser, ce qui a pour effet que la base de type p 1500 du transistor n-p-n est formée
selon un mode à auto-alignement On rend approxima-
tivement égale à 0,7 micron la profondeur de la base
dans ce cas.
( 8) Après que la pellicule d'oxyde 1400 formée par le dépôt chimique en phase vapeur et une pellicule d'oxyde mince de la surface de la couche de Ni ont été soumisesà une attaque chimique et éliminées,
on forme une pellicule d'oxyde de grille 1600 par oxy-
dation thermique et l'on dépose à sa surface du Si à partir d'une phase vapeur de manière à fornr une couche
de Si polycristallin On effectue ensuite une atta-
que photochimique de manière à laisser subsister des grilles en Si polycristallin 1700, sur le côté du transistor MOSFET, comme représenté sur la figure 18 On forme à nouveau un masque constitué par une pellicule d'oxyde 1800 En utilisant la pellicule d'oxyde de champ 1300 a, 1300 b et la grille en Si polycristallin
1700 ocomne masque, on dépose du bore (B) (ou on 1 'intro-
duit par implantation ionique) et on le fait diffuser, ce qui a pour effet que la source et le drain 1900 du transistor MOSFETà canal p sont formées selon un mode à auto-alignement On rend la profondeur de la source
de type p dans ce cas, égale à 0,4-0,5 micron.
( 9) On élimine la pellicule d'oxyde 1800.
On forme à nouveau une pellicule d'oxyde de champ 2000 en utilisant le dépôt CVD et l'on applique une attaque
photochimique aux parties ouvertures sur cette derniè-
re, comme représenté sur la figure 17 On dépose de
l'arsenic (As) (ou on l'introduit par implantation ioni-
que) et on le fait ensuite diffuser, de manière à former
la source et le drain de type N 2100 du transistor MOS-
FET à canal N dans la surface du puits de type p 1000 et.
de manière à former également l'émetteur de type n+ 2200 et le collecteur de type N (partie de contact) 2300 du transistor n-p-n La profondeur de l'émetteur dans ce cas est rendue approximativement égale à 0,4
microns Onipeut rendre le collecteur suffisamment pro-
fond pour qu'il atteigne la couche ensevelie de type n
400, en utilisant une autre phase opératoire.
( 10) On élimine la pellicule d'oxyde 200 et
on forme sur l'ensemble de la surface une pellicule iso-
lante 2400 de PSG (verre au phosphosilicate) ou analogue.
Après avoir soumis la pellicule de PSG à une attaque p tochimique de manière à former des -trous de contact, on dépose par
évaporation du Al (aluminium) et on soumet l'aluminium à une attaque photochimique De ce fait les électrodes 2500 raccordées de façon ohmique aux
régions semiconductrices respectives sont terminées com-
me représenté sur la figure 20 Bien que ceci ne soit pas représenté sur la figure, les électrodes de grille en Ai sont reliées par l'intermédiaire de trous ménagés dans la pellicule de PSG à des prolongements des grilles
en Si polycristallin.
La figure 21 représente un profil de varia-
tion de la densité de l'impureté dans la coupe d'une partie du transistor MOSFET à canal N (coupe B-B' de
la figure 19), fabriqué selon le procédé mentionné pré-
cédemment. Forme de réalisation 3
Les figures 22 à 24 sont des coupes schémati-
ques correspondant aux phases opératoires essentielles
suivantes dans le cas o la présente invention est ap-
pliquée au procédé de fabrication d'un circuit inté-
gré Bi-CMOS IC, selon lequel on aménage préalablement dans une partie isolante un renfoncement dans lequel on
forme une pellicule d'oxyde et une couche diffusée.
( 1) Au moyen d'un procédé semblable à celui
mis en oeuvre aux phases opératoires ( 1)-( 3) de la for-
me de réalisation 1, on forme une couche ensevelie de type N 400 et des couches ensevelies de type p 500, 600 dans la surface d'un substrat de type p 100,
comme représenté sur la figure 22 Une couche épitaxia-
le type N 700, qui possède une épaisseur d'environ 3 microns, est formée sur le substrat résultant On ouvre partiellement une pellicule d'oxyde 800 à la surface de la couche 700 et l'on implante du bore de manière à
former un puits.
( 2) Comme représenté sur la figure 23, on forme une pellicule de nitrure (Si 3 N 4) 1200 sur des
parties de la pellicule d'oxyde En utilisant la pel-
licule d'oxyde 1200 en tant que masque, on élimine par attaque photochimique des parties servant à former des pellicules d'isolant de champ, de manière à former des
renfoncements 1600 L'élimination sélective par atta-
que photochimique provoque la formation des renfonce-
ments profonds possédant des surfaces inclinées très pentues, par suite de l'anisotropie de la surface du cristal de Si et de l'attaque chimique alcaline avec du KOH ou analogue La profondeur de renfoncement est
rendue approximativement égale par exemple à 0,7-1 mi-
crons. ( 3) Ensuite, on met en oeuvre un traitement
thermique à 12000 C pendant une durée d'environ 1-5 heu-
res Ainsi, comme représenté sur la figure 24, les im-
puretés (Sb, B) sont diffusées dans la couche épitaxia-
le de couche N 700 à partir de la couche enterrée de type N 400 et des couches enterrées de type p 500, 600 formées dans la surface du substrat de type p, de
manière à former un puits de type p au moyen de dif-
fusions à partir des parties supérieure et inférieure dans une région de manière à former une couche de type p isolant 900 atteignant le fond du renfoncement dans une
autre région Ensuite, en utilisant la pellicule de ni-
trure en tant que masque, on effectue un traitement d'oxydation à 1000 WC pendant environ 2 heures dans une atmosphère de 02 humide, sous une pression élevée, de manière à former une pellicule d'oxyde de champ épaisse 2700 sur les surfaces du renfoncement Dans une partie
de la pellicule d'oxyde, une partie isolante est consti-
tuée par la couche diffusée de type p et la pellicule
d'oxyde (figure 24) Dans ce cas, l'épaisseur de la pel-
licule d'oxyde de champ au-dessous de la surface de la couche épitaxiale peut être sensiblement égale à celle
(environ 1 micron) de la pellicule d'oxyde de champ (fi-
gure 16) dans le cas de la forme de réalisation 1 Les parties de la pellicule d'oxyde de champ au-dessus de là surface de la couche épitaxiale sont compensées par les renfoncements formés avant l'oxydation, ce qui permet d'obtenir une surface supérieure relativement plate avec
une faible rugosité.
Ensuite, on achève la réalisation du circuit
intégré Bi-CMOS IC au moyen d'un procédé semblable à ce-
lui mis en oeuvre aux phases opératoires ( 7-10) de la forme de réalisation 2 (figures 17-20) Dans les formes de réalisation 2 et 3 décrites ci-dessus, on réalise le puits de type p avec une forme selon laquelle ce puits est directement accouplé au substrat de type p C'est pourquoi, lors des diffusions vers le haut et vers le
bas pourla formation du puits, la densité de la diffu-
sion à partir de la densité inférieure (la couche ense-
velie de type p) peut être rendue supérieure à la densi-
té de la diffusion à partir de la partie supérieure, et la vitesse de diffusion vers le bas peut être accrue
dans l'état dans lequel la couche supérieure, dans laquel-
le doit être formé le transistor MOSFET, est maintenue
à une faible densité Par conséquent, la durée du trai-
tement thermique pour la formation de la région de puits est réduite à environ 1/4 de celle utilisée dans le procédé de l'art antérieur, et "l'extension vers le haut" de la couche ensevelie de type N sur le côté bipolaire
peut être réduite à environ la moitié de celle interve-
nant selon le procédé de l'art antérieur.
Par conséquent, même dans le cas o la couche épitaxiale possède une épaisseur aussi faible que 1,5-3
microns: la couche épitaxiale de faible densité possé-
dant une épaisseur de 0,7-1,3 micron subsiste même après l'extension vers le haut de la couche ensevelie de type n+, de sorte que les caractéristiques du transistor
n-p-n ne sont pas altérées.
Etant donné que la couche ensevelie de type n n'est pas formée dans la région servant à la formation du transistor MOSFET, le traitement thermique n'est pas
accompagné par la diffusion d'une impureté dans la cou-
che épitaxiale, de sorte que la tension de claquage ou de rupture sourcedrain ne s'en trouve pas altérée Dans la forme de réalisation 2, tout comme dans le cas de la forme de réalisation 1, l'impureté est introduite dans les surfaces principales de la région désignée à former l'isolant et dans la région destinée à former le puits de type p, a une densité pour laquelle le puits de type
p prend la densité optimale de l'impureté, et le trai-
tement thermique est mis en oeuvre de manière à former le puits de type p et la région isolante Ensuite, la
pellicule d'oxyde épaisse est formée sur la région iso-
lante de manière à empêcher l'apparition d'un canal pa-
rasite imputable à l'inversion du substrat de type p Cette pellicule d'oxyde épaisse sert aussi de masque pour
la diffusion de la base du transistor n-p-n.
Les phases opératoires sont ainsi rendues com-
munes, de manière à empêcher tout accroissement du nombre
253375 '1
desdites phases opératoires La pellicule d'oxyde épais-
se présente également comme avantage le fait que la ca-
pacité de la jonction est faible, si bien que la vites-
se de fonctionnement du transistor n 'est pas réduite.
La forme de réalisation 3 est une variante de
la présente invention et permet d'obtenir des effets sem-
blables à ceux obtenus dans les formes de réalisation 1 et 2. En outre, étant donné que la diffusion du puits de type p et la diffusion de la couche isolante de type p sont réalisées simultanément à partir du bas,2 a
durée du procédé est réduite,et l'extension latérale des-
dites parties peut être supprimée.
La formation de la pellicule d'oxyde de champ
requiert un traitement thermique effectué à une tempéra-
ture d'environ 10000 C pendant environ 7 heures sous une.
pression normale Etant donné cependant que cettetempé-
rature est faible par rapport à la température de 12000 C qui est la température de diffusion du puits de type p. le traitement thermique affecte peu l'extension vers le haut de la couche ensevelie de-type n+
Comme cela a été explicité ci-dessus en liai-
son avec les formes de réalisation, selon la présente in-
vention, un transistor bipolaire à fonctionnement rapide
perfectionné, possédant une couche épitaxiale dont l'épais-
seur est de 5 microns ou moins, peut coexister avec un transistor MOSFET et la surface de l'élément peut être réduite, ce qui permet d'obtenir un circuit intégré Bi-MOS IC possédant une vitesse élevée de fonctionnement et une capacité élevée La présente invention peut être appliquée au Kprocédés généraux de fabrication de circuits intégrés Bi-CMOS IC et de circuits intégrés Bi-MOS à
canal N IC, et s'avère efficace en particulier lorsqu'el-
le est appliquée à des dispositifs pour lesquels on re-
cherche une grande vitesse de fonctionnement et une haute intensité d'intégration, par exemple un réseau de portes
comportant au moins 1 k portes.

Claims (7)

REVENDICATIONS
1 Procédé pour fabriquer un dispositif à circuits intégrés à semiconducteurs, caractérisé en
ce qu'il comprend: -
( 1) la phase opératoire consistant à intro- duire une impureté d'un premier type de conductivité dans plusieurs parties ( 3) d'une surface principale d'un substrat ( 1) comportant une impureté d'un premier
type de conductivité, de manière à former un ensemble de ré-
gions dopées par l'impureté et quipossèdent une densi-
té d'impureté supérieure à celle dudit substrat (); ( 2) la phase consistant à former une couche semiconductrice épitaxiale ( 7) contenant une impureté
possédant un second type de conductivité, sur la sur-
face principale dudit substrat ( 1);
( 3) la phase consistant à introduire une im-
:pureté possédant le premier type de conductivité simul-
tanément dans les parties d'une surface principale de
ladite couche semiconductrice épitaxiale ( 7), qui recou-
vrent ledit ensemble de régions dopées par l'impureté;
( 4) la phase consistant à introduire l'impu-
reté possédant le premier type de conductivité dudit ensemble de régiorrsdopéE par l'impureté à l'intérieur
de ladite couche semiconductrice épitaxiale ( 7) par dif-
fusion pénétrante, et à soumettre à la diffusion péné-
trante l'impureté du premier type de conductivité intro-
duite dans la surface principale de ladite couche semi-
conductrice éoitaxiale ( 7) de manière à relier les cou-
ches diffusées ( 9,12; 10,13) formées par les diffusions respectives et à former une région isolante et une
région semiconductrice pour la réalisation d'un tran-
sistor MOSFET;
( 5) la phase consistant à former une pelli-
cule d'oxyde épaisse sur une surface principale de ladi-
te région isolante;
( 6) la phase consistant à former le transis-
tor MOSFET ( 20,21,S,G,D) dans ladite région semiconduc-
trice; et
( 7) la phase consistant à former un transis-
tor bipolaire ( 16,18,19;E,B,C) dans une partie de ladi-
te couche semiconductrice épitaxiale.
2 Procédé pour fabriquer un dispositif à cir-
cuits intégrés à semiconducteurs 'selon la revendication 1, caractérisé en ce qu'il comporte la phase consistant
à introduire une impureté d'un premier type de conduc-
tivité dans une partie sélectionnée de -la surface prin-
cipale de ladite couche semiconductrice épitaxiale ( 7) en utilisant comme masque la pellicule d'oxyde épaisse formée sur ladite surface principale de ladite région
isolante, pour former une base ( 16) du transistor bipo-
laire -
3 Procédé pour fabriquer un dispositif à cir-
cuits intégrés à semiconducteurs selon la revendication 2, caractérisé en ce qu'il comprend la phase consistant à introduire une impureté possédant le second type de conductivité dans la base ( 16) dudit transistor bipolai-_ re ( 16,18,19) de manière à former un émetteur ( 18) de ce transistor et à introduire ladite impureté ayant le second type de conductivité également dans les régions
semiconductrices possédant le premier type de conducti-
vité, de manière à former unesource ( 20) et un drain
( 21) dudit transistor MOSFET.
4 Procédé pour fabriquer un dispositif à cir-
cuits intégrés à semiconducteurs caractérisé en ce qu'il comprend:
( 1) la phase consistant à introduire une im-
pureté possédant un premier type de conductivité dans plusieurs parties d'une surface principale d'un substrat ( 100) contenant une impureté possédant le premier type de conductivite,de manière à former un ensemble de régions
dopées par l'impureté et qui possèdentune densité d'impu-
reté supérieure à celle dudit substrat ( 100); ( 2) la phase consistant à former une couche
semiconductrice épitaxiale ( 700) contenant une impure-
té possédant le second type de conductivité, sur une surface principale dudit substrat ( 100);
( 3) la phase consistant à introduire une im-
pureté d'un premier type de conductivité simultanément
dans les parties d'une surface principale de ladite cou-
che semiconductrice épitaxiale ( 700), qui recouvrent le-
dit ensemble des régions dopées par l'impureté;
( 4) la phase consistant à introduire l'impu-
reté du premier type de conductivité dudit ensemble de régions dopées par l'impureté à l'intérieur de ladite couche semiconductrice épitaxiale ( 100) par diffusion pénétrante, et à soumettre à une diffusion pénétrante l'impureté possédant le premier type de conductivité
et introduite dans la surface principale de la couche -
semiconductrice épitaxiale de manière à relier des cou-
ches diffusées formées par les diffusions respectives et à former une région isolante ( 700) et une région semiconductrice pour la formation d'un transistor MOSFET;
( 5) la phase consistant à introduire une im-
pureté possédant le premier type de conductivité à l'in-
térieur d'une partie de ladite couche semiconductrice
épitaxiale ( 700) de manière à former une base d'un tran-
sistor bipolaire, et à introduire ladite impureté du pre-
mier type de conductivité également dans une surface prin-
cipale de ladite région isolante afin de former une ré-
gion de haute densité dans la surface principale de la-
dite région isolante, ladite région de haute densité pos-
sédant une densité d'impureté supérieure à celle de l'au-
tre partie de ladite région isolante.
( 6), la phase consistant à former le transis-
tor MOSFET dans ladite région semiconductrice; et
( 7) la phase consistant à former ledit tran-
sistor bipolaire dans une partie de ladite couche se
miconductrice épitaxiale.
Procédé pour fabriquer un dispositif à cir- cuits intégrés à semiconducteurs comprenant:
( 1) la phase consistant à introduire une im-
pureté possédant un premier type de conductivité dans un ensemble de parties d'une surface principale d'un substrat ( 100) contenant une impureté du premier type
de conductivité de manière à former un ensemble de ré-
gions dopées par l'impureté et qui possèdent une densit 6 d'impureté supérieure à celle dudit substrat ( 100); ( 2) la phase consistant à former des couches
semiconductrices épitaxiales ( 700) contenant une impure-
té possédant un second type de conductivité, sur la sur-
face principale dudit substrat ( 100);
( 3) la phase consistant à introduire uneimpu-
reté possédant le premier type de conductivité dans les
parties d'une surface principale de ladite couche semi-
conductrice épitaxiale,qui recouvrent l'ensemble des ré-
gions dopées par l'impureté;
( 4) la phase Consistant à former des renfon-
cements ( 2600) dans des parties de la surface principale de ladite couche semiconductrice épitaxiale ( 700);
( 5) la phase consistant à réaliser un trai-
tement thermique pour introduire l'impureté du premier type de conductivité dudit ensemble de régions dopées
par l'impureté à l'intérieur de ladite couche semicon-
ductrice épitaxiale ( 700) par diffusion pénétrantede ma-
nière à raccorder la couche diffusée à une couche diffu-
sée formée en soumettant à une diffusion pénétrantel'im-
pureté possédant le premier type de conductivité et in-
troduite dans ladite surface principale de ladite cou-
che semiconductrice épitaxiale ( 700), de manière à for-
mer ainsi une région semiconductrice possédant le pre-
mier type de conductivité dans une partie de ladite couche
semiconductrice épitaxiale et pour former une région iso-
lante diffusée atteignant un fond du renfoncement ( 2600) dans une autre partie; ( 6) la phase consistant à former une pellicule d'oxyde épaisse ( 2700) sur des surfaces principales dudit renfoncement ( 2600);
( 7) la phase consistant à former un transis-
tor MOSFET dans ladite région semiconductrice, et ( 8) la phase consistant à former un transistor
bipolaire dans une partie de ladite couche semiconductri-
ce épitaxiale -
FR8309953A 1982-09-24 1983-06-16 Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique Expired FR2533751B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57164840A JPS5955052A (ja) 1982-09-24 1982-09-24 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
FR2533751A1 true FR2533751A1 (fr) 1984-03-30
FR2533751B1 FR2533751B1 (fr) 1988-11-10

Family

ID=15800917

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8309953A Expired FR2533751B1 (fr) 1982-09-24 1983-06-16 Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique

Country Status (10)

Country Link
US (1) US4529456A (fr)
JP (1) JPS5955052A (fr)
KR (1) KR920001403B1 (fr)
DE (1) DE3334337A1 (fr)
FR (1) FR2533751B1 (fr)
GB (1) GB2128024B (fr)
HK (1) HK71087A (fr)
IT (1) IT1168294B (fr)
MY (1) MY8700610A (fr)
SG (1) SG36887G (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405045A1 (fr) * 1989-06-28 1991-01-02 STMicroelectronics S.r.l. Circuit intégré utilisant une technologie mixte comprenant des structures CMOS et des transistors bipolaires latéraux à haut rendement ayant une tension "early" accrue et sa fabrication

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
DE3402653A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial
JPS60217657A (ja) * 1984-04-12 1985-10-31 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
DE3676781D1 (de) * 1985-09-13 1991-02-14 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US6740958B2 (en) * 1985-09-25 2004-05-25 Renesas Technology Corp. Semiconductor memory device
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
EP0248988B1 (fr) * 1986-06-10 1990-10-31 Siemens Aktiengesellschaft Procédé pour fabriquer des circuits à transistors complémentaires à effet de champ du type MOS à haute intégration
JPH0797610B2 (ja) * 1986-06-18 1995-10-18 松下電子工業株式会社 Ｂｉ−ＣＭＯＳ集積回路
JPH0797609B2 (ja) * 1986-06-18 1995-10-18 松下電子工業株式会社 相補型ｍｉｓ集積回路
ATE94688T1 (de) * 1986-07-04 1993-10-15 Siemens Ag Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
JP2635961B2 (ja) * 1986-09-26 1997-07-30 株式会社日立製作所 半導体装置の製造方法
US5023690A (en) * 1986-10-24 1991-06-11 Texas Instruments Incorporated Merged bipolar and complementary metal oxide semiconductor transistor device
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6437860A (en) * 1987-08-03 1989-02-08 Fujitsu Ltd Manufacture of bi-cmos semiconductor device
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5011784A (en) * 1988-01-21 1991-04-30 Exar Corporation Method of making a complementary BiCMOS process with isolated vertical PNP transistors
US5075241A (en) * 1988-01-29 1991-12-24 Texas Instruments Incorporated Method of forming a recessed contact bipolar transistor and field effect device
US5293077A (en) * 1988-02-29 1994-03-08 Hitachi, Ltd. Power switching circuit
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US5124271A (en) * 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
US5013671A (en) * 1990-06-20 1991-05-07 Texas Instruments Incorporated Process for reduced emitter-base capacitance in bipolar transistor
GB9112783D0 (en) * 1991-06-13 1991-07-31 Cmb Foodcan Plc Can ends
US5248624A (en) * 1991-08-23 1993-09-28 Exar Corporation Method of making isolated vertical pnp transistor in a complementary bicmos process with eeprom memory
US5648281A (en) * 1992-09-21 1997-07-15 Siliconix Incorporated Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5698884A (en) * 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
US5843814A (en) * 1996-02-15 1998-12-01 Micron Technology, Inc. Method of forming BiCMOS circuitry
US6133123A (en) * 1997-08-21 2000-10-17 Micron Technology, Inc. Fabrication of semiconductor gettering structures by ion implantation
KR100350648B1 (ko) * 2000-01-17 2002-08-28 페어차일드코리아반도체 주식회사 모스 트랜지스터 및 그 제조 방법
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
JP2003017603A (ja) 2001-06-28 2003-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100456691B1 (ko) * 2002-03-05 2004-11-10 삼성전자주식회사 이중격리구조를 갖는 반도체 소자 및 그 제조방법
JP5684450B2 (ja) * 2008-08-20 2015-03-11 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP2012114401A (ja) * 2010-11-05 2012-06-14 Sharp Corp 半導体装置およびその製造方法
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2308201A1 (fr) * 1975-04-16 1976-11-12 Ibm Procede pour former des masques comprenant du nitrure de silicium et nouvelles structures semi-conductrices resultantes
JPS53149772A (en) * 1977-06-01 1978-12-27 Matsushita Electric Ind Co Ltd Semiconductor integrated-circuit device and its manufacture
US4256515A (en) * 1978-09-05 1981-03-17 Sprague Electric Company Method for making integrated circuit with C-MOS logic, bipolar driver and polysilicon resistors
EP0052450A1 (fr) * 1980-10-29 1982-05-26 Fujitsu Limited Procédé de fabrication d'un dispositif semiconducteur comprenant des électrodes en semiconducteur polycristallin et métal
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0110313A2 (fr) * 1982-11-24 1984-06-13 Hitachi, Ltd. Dispositif de circuit intégré semi-conducteur et procédé de fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1559609A (fr) * 1967-06-30 1969-03-14
NL6815286A (fr) * 1967-10-28 1969-05-01
IT947674B (it) * 1971-04-28 1973-05-30 Ibm Tecnica di diffusione epitassiale per la fabbricazione di transisto ri bipolari e transistori fet
NL160988C (nl) * 1971-06-08 1979-12-17 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting.
CA997869A (en) * 1973-04-12 1976-09-28 Intersil Floating body mosfet
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
GB2043337B (en) * 1978-12-06 1983-01-26 Toko Inc Semiconductor integrated circuit devices
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
US4346512A (en) * 1980-05-05 1982-08-31 Raytheon Company Integrated circuit manufacturing method
US4362574A (en) * 1980-07-09 1982-12-07 Raytheon Company Integrated circuit and manufacturing method
JPS5851561A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2308201A1 (fr) * 1975-04-16 1976-11-12 Ibm Procede pour former des masques comprenant du nitrure de silicium et nouvelles structures semi-conductrices resultantes
JPS53149772A (en) * 1977-06-01 1978-12-27 Matsushita Electric Ind Co Ltd Semiconductor integrated-circuit device and its manufacture
US4256515A (en) * 1978-09-05 1981-03-17 Sprague Electric Company Method for making integrated circuit with C-MOS logic, bipolar driver and polysilicon resistors
EP0052450A1 (fr) * 1980-10-29 1982-05-26 Fujitsu Limited Procédé de fabrication d'un dispositif semiconducteur comprenant des électrodes en semiconducteur polycristallin et métal
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0110313A2 (fr) * 1982-11-24 1984-06-13 Hitachi, Ltd. Dispositif de circuit intégré semi-conducteur et procédé de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 18, no. 5, octobre 1975, pages 1401-1402, New York, US; I. ANTIPOV: "Silicon gate P-channel FET fabricated simultaneously with bipolar transistors" *
PATENTS ABSTRACTS OF JAPAN, vol. 3, no. 22(E-93), 24 février 1979; & JP - A - 53 149 772 (MATSUSHITA DENKI SANGYO K.K.) 27.12.1978 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405045A1 (fr) * 1989-06-28 1991-01-02 STMicroelectronics S.r.l. Circuit intégré utilisant une technologie mixte comprenant des structures CMOS et des transistors bipolaires latéraux à haut rendement ayant une tension "early" accrue et sa fabrication

Also Published As

Publication number Publication date
IT8322983A0 (it) 1983-09-23
KR920001403B1 (ko) 1992-02-13
JPH0481337B2 (fr) 1992-12-22
GB2128024A (en) 1984-04-18
MY8700610A (en) 1987-12-31
KR840005926A (ko) 1984-11-19
DE3334337A1 (de) 1984-03-29
JPS5955052A (ja) 1984-03-29
US4529456A (en) 1985-07-16
HK71087A (en) 1987-10-09
SG36887G (en) 1987-09-18
IT1168294B (it) 1987-05-20
GB2128024B (en) 1986-01-02
GB8324163D0 (en) 1983-10-12
FR2533751B1 (fr) 1988-11-10

Similar Documents

Publication Publication Date Title
FR2533751A1 (fr) Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique
US4160991A (en) High performance bipolar device and method for making same
EP0005721B1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
US4236294A (en) High performance bipolar device and method for making same
US4843033A (en) Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source
US3943542A (en) High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US4419813A (en) Method for fabricating semiconductor device
EP0067206A1 (fr) Procede de fabrication de dispositifs semi-conducteurs complementaires.
JPH0523055B2 (fr)
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
JPH1126597A (ja) 半導体装置の製造方法
US6197647B1 (en) Method of forming ultra-thin oxides with low temperature oxidation
US5773340A (en) Method of manufacturing a BIMIS
JPH058587B2 (fr)
FR2531812A1 (fr) Dispositif a circuits integres a semiconducteurs du type " bi-cmos-ic " et son procede de fabrication
US4404737A (en) Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching
US5137839A (en) Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds
FR2803101A1 (fr) Procede de fabrication de composants de puissance verticaux
JP3058067B2 (ja) 半導体装置の製造方法
US5834368A (en) Integrated circuit with a metal silicide film uniformly formed
US4054989A (en) High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US6100186A (en) Method of selectively forming a contact in a contact hole
FR2514200A1 (fr) Dispositif possedant un circuit a transistors a effet de champs a grille isolee complementaire et un circuit logique integre a injection sur le meme substrat semi-conducteur, ainsi que son procede de fabrication
JP2518372B2 (ja) 半導体装置

Legal Events

Date Code Title Description
ST Notification of lapse