FR2577348A1 - Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium - Google Patents

Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium Download PDF

Info

Publication number
FR2577348A1
FR2577348A1 FR8601495A FR8601495A FR2577348A1 FR 2577348 A1 FR2577348 A1 FR 2577348A1 FR 8601495 A FR8601495 A FR 8601495A FR 8601495 A FR8601495 A FR 8601495A FR 2577348 A1 FR2577348 A1 FR 2577348A1
Authority
FR
France
Prior art keywords
silicon layer
regions
silicon
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8601495A
Other languages
English (en)
Other versions
FR2577348B1 (fr
Inventor
William Baerg
Chiu H Ting
Terence Tai-Li Hwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of FR2577348A1 publication Critical patent/FR2577348A1/fr
Application granted granted Critical
Publication of FR2577348B1 publication Critical patent/FR2577348B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

Procédé amélioré pour les transistors MOS et CMOS formés dans une couche de type épitaxial. On forme des régions d'oxyde de champ 14a, suivies du dépôt d'une couche de silicium polycristallin ou amorphe 20a qui entre en contact avec le substrat 10 au niveau de "fenêtres de germination" 24 formées entre les régions d'oxyde de champ. La couche de silicium est recristallisée à partir du substrat à travers les fenêtres de germination. Les transistors sont fabriqués dans la couche de silicium recristallisée. (CF DESSIN DANS BOPI)

Description

Procédé de formation de régions de silicium isolées et de dispositifs à
effet de champ sur un substrat de silicium
L'invention concerne le domaine des circuits inté-
grés MOS, en particulier la formation de régions de sili-
cium isolées sur un substrat de silicium.
Dans la fabrication des circuits intégrés en métal-
oxyde semiconducteur (MOS), on prend souvent des mesu- res pour isoler électriquement un dispozitif d'un autre afin d'éliminer ou de réduire les trajets parasites entre les dispositifs. Si, par exemple, les transistors à effet de champ sont fabriqués sur un substrat de silicium sans
isolation, les régions de source ou de drain de deux tran-
sistors différents peuvent jouer le rôle d'un troisième transistor indésirable. Des interconnexions superposées comme des lignes d'aluminium disposées entre la source d'un transistor et le drain d'un autre transistor jouent le rôle
de porte et peuvent provoquer une conduction parasite.
Les trajets parasites présentent un problème encore plus grand dans les circuits -ntégrés MOS complémentaires (CMOS). Dans ceux-ci, le substrat, les --égins n+ ou p+ des transistors complémentaires e. les putS dans lesquels
sont formés les transistors d'un type de conductivité peu-
vent former ensemble un transistor indésirable. L'effet transistor entre ces différentes régions peut conduire à un trajet parasite qui détruit un circuit intégré. Ce problème
est parfois appelé "claquage' ("latch-up").
On utilise à l'heure actuelle plusieurs techniques
de traitement pour réduire la zonduction parasite. Des re-
gions d'oxyde de champ sont cc.iramment utilisées entre des transistors adjacents pour is.er, par exemple, la source de l'un des transistors du drain d'un autre. Ces oxydes plus épais procurent un trajet moins conducteur (un plus long trajet) entre les transistors adjacents et, en outre, les lignes superposées se trousent placées à une distance plus grande du substrat, ce qui réduit leur efficacité en
tant que portes indésirables. Un oxyde de champ n+ à p+ ty-
pique a une larqeur de 6 gm dans les circuits CMOS et consomme ainsi une quantité considérable de surface de substrat par rapport à la surface nécessaire pour fabriquer le transistor à effet de champ. Dans d'autres cas, des tranchées sont formées dans le substrat et remplies d'un matériau isolant. Cette technique nécessite un traitement
plus complexe, quoiqu'elle soit efficace même pour des es-
pacements aussi faibles que 1 Nm.
On utilise aussi d'autres techniques dans les cir-
cuits CMOS pour empêcher le claquage. Par exemple, les cir-
cuits sont formés dans une couche épitaxiale, la croissance de cette couche étant effectuée sur un substrat hautement dopé. Dans d'autres circuits, une couche mince est formée sur un isolant, comme dans la technologie SOS (silicium sur saphir). La présente invention s'éloigne des techniques de
l'art antérieur décrites ci-dessus. Dans la présente inven-
tion, la structure cristalline du substrat est utilisée
comme germe pour la croissance d'une couche de type épi-
taxial formée au dessus de régions isolées.
On connait d'autres procédés de formation de cou-
ches de type épitaxial à partir de germes. En général, ces
procédés de l'art antérieur utilisent un seul germe, ne fa-
briquent pas de dispositifs sur la fenêtre de germination
ou ne présentent pas de participation électrique du subs-
trat dans le circuit final. La technique antérieure la plus récente connue de la demanderesse est (1) Electronic Week, 6 août 1984, page 31, "Britain Getting Its Act Together In SOI Technology In Bid To Get Jump On U.S. And Japanese Chip Makers"; (2) Electronic Week, 6 août 1984, pages 32-33, "Cambridge Lab Heats Wafers Top and Bottom"; (3) IEDM82, 16.4, pages 433-436, "Characterization of Laser-SOI Double
Si Active Layers By Fabricating Elementary Device Structu-
res"; (4) IEDM82 16.1, pages 420-423 "MOS Transistors in BeamRecrystallized Polysilicon"; (5) J. Electrochem. Soc. septembre 1981, pages 1981-1986 (vol. 128, n 9) "Single Crystal Silicon-On-Oxyde By A Scanninq CW Laser Induced Lateral Seeding Process"; (6) IEDM84 34.5, pages 808-811, "Device Performances of A Submicron SOI Technology"; et (7) Journal of Crystal Growth 63, 1983, pages 453-483, "Graphite-StripHeater-Zone-Melting Recrystallization of Si Films".
L'invention décrit un procédé amélioré pour la fa-
brication de dispositifs à effet de champ sur un substrat de silicium o on utilise des régions isolantes pour isoler les dispositifs les unes des autres. Les régions isolantes sont formées sur le substrat et définissent des ouvertures entre ces régions; ces régions procurent des "fenêtres de
germination" au substrat. Une couche de silicium (par exem-
ple du polysilicium ou du silicium amorphe) est formé au
dessus des régions isolantes et se prolonge dans les fené-
tres. Cette couche est soumise à un traitement qui provoque la croissance de la structure cristalline du substrat dans
la couche de silicium à travers les fenêtres de germina-
tion. La recristallisation de la couche de silicium est en-
semencée à travers les fenêtres. La couche de silicium re-
cristallisée forme une couche hôte dans laquelle et sur la-
quelle on peut fabriquer les dispositifs à effet de champ,
les régions des canaux des dispositifs étant formées direc-
tement au dessus des fenêtres de germination.
La figure 1 est une élévation en coupe droite d'une partie du substrat de silicium qui comprend un puits de type n, une couche de dioxyde de silicium et des éléments
de masquage en nitrure de silicium.
La figure 2 représente le substrat de la figure 1 après une étape d'oxydation et après que les éléments de
masquage en nitrure de silicium aient -été éliminés.
La figure 3 représente le substrat de la figure 2
après une -étape d'aplanissement.
La figure 4 représente le substrat de la figure 3
après la formation d'une couche de silicium sur le subs-
trat. La figure 5 représente le substrat de la figure 4
après que la structure cristalline du substrat se soit pro-
pagée dans la couche de silicium supérieure.
La figure 6 représente le substrat de la figure 5 pendant les étapes de dopage utilisées pour ajuster les
seuils de tension pour les dispositifs.
La figure 7 représente le substrat de la figure 6
après une étape de masquage supplémentaire.
La figure 8 représente le substrat de la figure 7 après que la couche de silicium ait été traitée pour isoler
deux régions de transistor adjacentes.
La figure 9 représente le substrat de la figure 8 après que les transistors CMOS aient été fabriqués sur et
dans la couche de silicium supérieure.
La figure 10 est une élévation en coupe droite d'un substrat représentant une variante d'un mode de réalisation
de la présente invention particulièrement utile dans la fa-
brication d'un inverseur CMOS.
L'invention décrit un procédé de formation de ré-
gions isolées et de dispositifs à effet de champ sur un
substrat de silicium. Dans la description qui suit, on
donne de nombreux détails spécifiques afin de fournir une bonne compréhension de la présente invention. I1 apparaîtra évident à l'homme de métier que le procédé peut être mis en oeuvre sans ces détails spécifiques. Dans d'autres cas, on
n'a pas décrit en détail des étapes du traitement bien con-
nues afin de ne pas nuire inutilement à la clarté de la
présente invention.
Les figures 1-9 représentent la fabrication de dis-
positifs MOS à effet de champ complémentaires (en particu-
lier de transistors à effet de champ) utilisant les ensei-
gnements de la présente invention. La fabrication commence avec un substrat 10 de silicium monocristallin de type p ordinaire représenté sur la figure 1. Un puits de type n 34 est formé, pour les dispositifs à canal p, dans le substrat au moyen d'un procédé bien connu. On peut utiliser pour ce puits de l'arsenic, du phosphore ou d'autres dopants de
type n. Une couche protectrice 12 comme une couche de di-
oxyde de silicium est disposée sur la surface supérieure du substrat 10. Des éléments 13 en nitrure de silicium sont
formés au moyen d'étapes de masquage et de gravure ordinai-
res. Ces éléments sont espacés les uns des autres comme l'illustre un élément formé dans le puits 34. La larqeur de ces éléments n'est pas critique à la présente invention;
par exemple, elle peut être de l'ordre du micron ou infé-
rieure.
Le substrat de la figure 1 est soumis à une étape
d'oxydation haute température telle qu'on emploie couram-
ment pour former les régions d'oxyde de champ 14 représen-
tées sur la figure 2. (On peut aussi utiliser cette étape
comme étape "d'attaque" pour former le puits 34.) L'épais-
seur des régions d'oxyde de champ 14 peut être, par exem-
ple, de 600 nm.
Bien que cela ne soit pas nécessaire, mais préféré, la structure de la figure 2 est aplanie. C'est-à-dire que l'on utilise des étapes pour former une surface plane 15 représentée sur la figure 3. On peut utiliser des procédés
connus pour cet aplanissement. On peut, par exemple, for-
mer par dessus la structure de la figure 2 un revêtement
plan de polyméthacrylate de méthyle ou d'une couche de ver-
re déposée par rotation pour former une couche plane. En-
suite, cette couche plane est soumise à une gravure par ions réactifs présentant une sélectivité de 1-1 entre la couche et les régions d'oxyde de champ 14. L'épaisseur des régions d'oxyde de champ 14 de la figure 12 est réduite et celles-ci sont représentées sur la figure 3 par les régions
d'oxyde de champ 14a.
On utilise maintenant une trempe dans l'acide fluorhydrique pour exposer le substrat de silicium entre les réaions d'oxyde de champ 14a, suivie du dépôt d'une couche de polysilicium ou de silicium amorphe 20 par dessus le substrat. Cette couche de silicium recouvre à la fois les régions exposées du substrat de silicium et les régions
d'oxyde de champ 14a. Comme le montre la figure 4, la cou-
che de silicium supérieure 20 est en contact avec le subs-
trat 10 au niveau des fenêtres ou ouvertures 24. C'est-à-
dire que les régions 14a définissent des ouvertures sur le
substrat 10. Une couche de dioxyde de silicium ou de compo-
site dioxyde de silicium/nitrure de silicium 22 est formée par dessus la couche de silicium supérieure 20. La couche de dioxyde de silicium supérieure 20 et la couche 22 qui la recouvre peuvent être formées en utilisant des étapes de dépôt chimique par voie gazeuse bien connues. Dans le mode de réalisation actuellement préféré, la couche 20 a une épaisseur d'environ 500 nm et la couche qui la recouvre
peut avoir une épaisseur, par exemple, d'environ 100 nm.
On recristallise maintenant la couche de silicium supérieure 20, ce qui conduit la couche 20 à prendre la structure cristalline du substrat. C'est-à-dire que, si le substrat a une orientation cristalline (100), la structure de la couche 20 de polysilicium ou de silicium amorphe
prend une orientation de cristaux (100). Cette recristalli-
sation peut être réalisée en soumettant la structure de la figure 4 à de la chaleur provenant de sources comme un laser
àbalayage (par exemple un laser argon à onde entretenue), un fais-
ceau électronique à balayage ou un ruban de chauffe en gra-
phite. La couche recristallisée 20 de la figure 4 est re-
présentée sur la figure 5 par la couche 20a. Les ouvertures 24 de la figure 4 jouent le rôle de fenêtres de germination permettant à la structure cristalline du substrat de se
propager ou de croître dans la couche 20 à travers les fe-
nêtres de germination. Le silicium de la couche 20 situé directement au dessus des fenêtres de germination indiquées par les flèches 27 sur la figure 5 possède la meilleure qualité de structure monocristalline puisqu'il se trouve directement au dessus du substrat de silicium. Cependant,
la structure cristalline du substrat se propage latérale-
ment dans la couche de silicium située au dessus des ré-
gions d'oxvde 14a vers les régions désignées par les flè-
ches 28 sur la figure 5. Cette recristallisation latérale aura lieu sur une distance, par exemple, de plusieurs m au-delà des bords des fenêtres de germination, bien
que la qualité de la structure cristalline résultante puis-
se ne pas être aussi bonne que celle rencontrée au dessus des fenêtres de germination. La couche 20a a donc la nature d'une couche de silicium épitaxiale dont la croissance cristalline se produit à partir de fenêtres de germination prédéterminées qui sont séparées par des régions d'oxyde de champ. C'est sur et dans la couche 20a que sont fabriqués
les dispositifs à effet de champ.
On peut utiliser divers autres procédés pour chauf-
fer l'arrière du substrat pendant la recristallisation. Par exemple, on peut utiliser un mandrin chaud pour maintenir la
plaquette à une température élevée pendant la recristalli-
sation, ou on peut utiliser à cet usage un four à quartz.
Une couche de masquage 30 est formée et comporte une ouverture 32 définie à travers la couche 30 au dessus de fenêtres de germination choisies. Un dopant de type n
comme du phosphore ou de l'arsenic est maintenant intro-
duit à travers la couche 20a. Ce dopant peut être diffusé dans la couche 20a à l'endroit o la couche 22 est d'abord gravée au niveau de l'ouverture 32 ou le dopant peut être implanté ioniquement à travers la couche 22. Le dopant est utilisé pour ajuster la tension de seuil des dispositifs à canal n comme il est bien connu. On utilise une autre étape de masquage pour former une ouverture (représentée en traits pointillés dans la couche 30 de la figure 6) pour pouvoir ajuster la tension de seuil des dispositifs à canal p. Les étapes de traitement suivantes-sont utilisées pour définir des régions séparées ou pour créer un dessin sur la couche de silicium recristallisé 20. La couche 22 de la figure 6 peut être utilisée pour créer ce dessin ou, si
cette couche est éliminée, on peut employer une autre cou-
che 35 de dioxyde de silicium ou de nitrure de silicium comme le montre la figure 7. (On préfère actuellement le nitrure de silicium.) On utilise des éléments de masquage
36 pour définir les ouvertures 37 à travers la couche 35.
On utilise une oxydation locale pour former les régions d'oxyde 38 de la fiqure 8. On peut utiliser une combinaison de gravure par ions réactifs et d'oxydation locale ou une gravure seule pour éliminer la couche 20a au niveau des
ouvertures 37.
La structure qui en résulte est représentée sur la figure 8, avec les régions 20b de silicium recristallisé
séparées les unes des autres par de l'oxyde 38. On remar-
quera que les régions de silicium 20b sont isolées électri-
quement les unes des autres au dessus des régions d'oxyde
14a et qu'en outre le trajet à travers le substrat de sili-
cium entre ces régions 20b (à travers les fenêtres de ger-
mination) est relativement long. On peut réaliser la crois-
sance d'un oxyde de porte de haute qualité 40 sur les ré-
gions 20b comme le montre la figure 8. Si on utilise une gravure, les régions 20b sont également isolées les unes
des autres.
Ensuite, on forme une couche de silicium polycris-
tallin par dessus la structure de la figure 8 que l'on fa-
çonne en dessins pour définir des éléments de portes 42 et 43 représentés sur la figure 9. On utilise ensuite deux étapes de dopage pour former les régions source et drain 44 et les régions source et drain 45. Comme il est bien connu, on recouvre d'abord par exemple les zones des dispositifs à canal p d'une résine photosensible tout en introduisant un dopant de type n dans l'alignement avec la porte 42 pour
former les régions source et drain 44. Ensuite, tout en re-
couvrant les dispositifs à canal n, on introduit un dopant de type p dans l'alignement avec la porte 43 pour former les régions source et drain 45. Ordinairement, des couches
de passivation bien connues (non représentées) et des cou-
ches de métallisation peuvent maintenant être formées pour
compléter les transistors de la figure 9.
Sur la figure 10, on voit une variante du mode de réalisation de la structure de la figure 9. Les régions
identiques à la figure 9 ont été représentées par les mê-
mes nombres sur la figure 10, suivis d'un 0. Par exemple,
sur la figure 10, les dispositifs à effet de champ sont re-
présentés fabriqués sur un substrat 100, le dispositif à canal n comportant une porte 420 et le dispositif à canal p une porte 430. Le traitement des dispositifs de la figure est essentiellement le même que celui décrit pour les
figures 1-9 ci-dessus, sauf que les régions de silicium re-
cristallisé 200b ne sont pas isolées en régions séparées au niveau des zones indiquées par la flèche 46 sur la figure
10. (Ceci nécessite, par exemple, l'élimination de l'ouver-
ture centrale 37 représentée à travers la couche de masqua-
ge 36 de la figure 7.) Avec la structure de la figure 10, une des régions source ou drain du dispositif à canal n est
en contact avec une des régions source ou drain du disposi-
tif à canal p. Cela fournit une jonction commune entre ces
transistors qui est particulièrement utile dans la fabrica-
tion d'un inverseur CMOS. (On remarquera qu'un shunt métal-
lique est utilisé pour connecter ces régions.) Les circuits intégrés représentés sur les figures 9
et 10 présentent plusieurs avantages par rapport aux cir-
cuits employant l'isolation de la technique antérieure. On remarquera que, par exemple, sur la figure 9, la région n+ 44 est totalement isolée de la plus proche région p+ au dessus de la région d'oxyde 14a. Ainsi, l'écartement
de ces régions peut-il être aussi rapproché que le permet-
tront les tolérances de masquage sans craindre une tension
de perçage. Le trajet entre ces régions à travers la fenê-
tre ménagée dans le substrat et sous les régions d'oxyde 14a est relativement long (par exemple 3 Nm) et est
donc trop long pour poser un problème. Comme on l'a men-
tionné, la meilleure qualité de cristallisation a lieu au niveau des fenêtres de germination 24 de la figure 9. Ce silicium de haute qualité se situe au niveau des canaux des
transistors o il est le plus nécessaire. La recristallisa-
tion la moins bonne localisée vers les bords externes des
régions source et drain est moins préoccupante dans ces ré-
gions qu'elle ne le serait si elle se produisait dans les régions des canaux. Avec les circuits des figures 9 et 10,
les dispositifs sont en contact avec le substrat sous-
jacent (tant à l'intérieur qu'à l'extérieur du puits 34 et
340). Cela permet un meilleur contrôle des courants de fui-
te du substrat à partir d'électrons chauds. En outre, il y a une faible capacité de jonction et un faible courant de fuite puisque les jonctions de la source et du drain sont principalement localisées au dessus des régions d'oxyde
14a. La fuite par contact (provenant par exemple de con-
tacts métalliques) vers le substrat est beaucoup plus faci-
le qu'avec les structures de la technique antérieure puis-
qu'on peut réaliser des contacts avec les régions source et drain au dessus des régions d'oxyde 14a ou 140a. Les fiches de diffusion souvent utilisées dans la technique antérieure pour empêcher les pointes d'impulsion ("spiking") ne sont
donc pas nécessaires.
Ainsi, on a décrit un procédé amélioré pour prépa-
rer un substrat de silicium sur lequel on doit fabriquer des transistors à effet de champ. Des régions de silicium recristallisé espacées sont formées au dessus des régions d'oxyde. La recristallisation a lieu à partir de fenêtres
de germination formées entre les régions d'oxyde. Les dis-
positifs à effet de champ sont formés au dessus des fenê-
tres de germination.

Claims (16)

R E V E N D I C A T I ON S
1.- Procédé de fabrication de dispositifs à effet de champ
sur un substrat de silicium o on utilise des régions iso-
lantes pour isoler ces dispositifs les uns des autres, caractérisé en ce qu'il comprend les étapes consis- tant à: former les régions isolantes (14a) sur le substrat (10) de manière à définir des fenêtres (24) entre ces régions isolantes; former une couche de silicium (20) par dessus ces régions isolantes et ces fenêtres; soumettre cette couche de silicium à un traitement qui provoque la recristallisation de la couche de silicium, cette recristallisation ayant lieu à travers les fenêtres; former des dispositifs à effet de champ par dessus les fenêtres dans la couche de silicium recristallisée, ce qui permet de former une couche dans laquelle ces dispositifs à effet de champ peuvent être fabriqués à
partir de cette couche de silicium.
2.- Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'étape supplémentaire consistant à définir dans cette couche de silicium recristallisée des régions isolées (44, 45), ces régions étant isolées les unes des
autres au dessus des régions isolantes.
3.- Procédé selon la revendication 2, caractérisé en ce que les canaux des dispositifs sont généralement situés au dessus des fenêtres et en ce que les régions source et drain de ces dispositifs se prolongent au dessus de ces
régions isolantes.
4.- Procédé selon la revendication 1, caractérisé en ce que le substrat de silicium est un silicium monocristallin et en ce que la couche de silicium recristallisée prend l'orientation cristalline du substrat de manière à former
une couche de silicium de type épitaxial.
5.- Procédé selon la revendication 4, caractérisé en ce que l'étape de formation de la couche de silicium comprend
l'étape de formation d'une couche de polysilicium.
6.- Procédé selon la revendication 4, caractérisé en ce que l'étape de formation de la couche de silicium comprend l'étape de formation d'une couche de silicium amorphe.
7.- Procédé selon la revendication 1, caractérisé en ce que les régions isolantes sont des régions de dioxyde de
silicium que l'on a fait croître à partir du substrat.
8.- Procédé selon la revendication 7, caractérisé en ce
qu'il comprend l'étape d'aplanissement des régions de di-
oxyde de silicium que l'on a fait croître avant l'étape de
formation de la couche de silicium.
9.- Procédé selon la revendication 1, caractérisé en ce que l'étape qui consiste à soumettre la couche de silicium
à un traitement pour former le silicium recristallisé com-
prend le chauffage de la couche de silicium.
10.- Procédé de fabrication de transistors à effet de champ sur un substrat de silicium, caractérisé en ce qu'il comprend les étapes consistant à: former des régions d'oxyde distantes les unes des autres sur le substrat;
former une couche de silicium par dessus ces ré-
gions d'oxyde, la couche de silicium étant en contact avec le substrat entre les régions d'oxyde distantes les unes des autres; soumettre la couche de silicium à un traitement qui provoque la recristallisation de la couche de silicium de
telle sorte que cette couche prenne la structure cristalli-
ne du substrat, cette recristallisation se propageant dans
la couche de silicium depuis l'endroit situé entre les ré-
gions d'oxyde distantes les unes des autres o la couche de silicium est en contact avec le substrat; former des transistors à effet de champ dans la
couche recristallisée au dessus des régions d'oxyde distan-
tes les unes des autres, ce qui permet de fabriquer des transistors à effet
de champ.
11.- Procédé selon la revendication 10, caractérisé en
ce que l'étape de formation de la couche de silicium com-
prend la formation d'une couche de polysilicium.
12.- Procédé selon la revendication 10, caractérisé en
ce que l'étape de formation de la couche de silicium com-
prend la formation d'une couche de silicium amorphe.
13.- Procédé selon la revendication 11 ou 12, caractéri-
sé en ce que l'étape de formation des régions d'oxyde dis-
tantes les unes des autres comprend l'étape de croissance
des régions d'oxyde à partir du substrat.
14.- Procédé selon la revendication 13, caractérisé en
ce que l'étape-qui consiste à soumettre la couche de sili-
cium à un traitement qui provoque la recristallisation com-
prend le chauffage de la couche de silicium.
15.- Procédé selon la revendication 14, caractérisé en ce que, avant la formation de la couche de silicium, les
régions d'oxyde sont aplanies.
16.- Procédé selon la revendication 10, caractérisé en ce qu'il comprend les étapes qui consistent à former des
régions isolées dans la couche de silicium recristallisée.
FR8601495A 1985-02-11 1986-02-04 Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium Expired FR2577348B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/700,607 US4654958A (en) 1985-02-11 1985-02-11 Process for forming isolated silicon regions and field-effect devices on a silicon substrate

Publications (2)

Publication Number Publication Date
FR2577348A1 true FR2577348A1 (fr) 1986-08-14
FR2577348B1 FR2577348B1 (fr) 1988-11-18

Family

ID=24814181

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8601495A Expired FR2577348B1 (fr) 1985-02-11 1986-02-04 Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium

Country Status (9)

Country Link
US (1) US4654958A (fr)
JP (1) JPS61187224A (fr)
KR (1) KR860006831A (fr)
CN (1) CN1006261B (fr)
DE (1) DE3603470A1 (fr)
FR (1) FR2577348B1 (fr)
GB (1) GB2170953B (fr)
HK (1) HK37989A (fr)
SG (1) SG86288G (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
US4717688A (en) * 1986-04-16 1988-01-05 Siemens Aktiengesellschaft Liquid phase epitaxy method
US5214302A (en) * 1987-05-13 1993-05-25 Hitachi, Ltd. Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
US5026665A (en) * 1990-12-24 1991-06-25 Motorola Inc. Semiconductor device electrode method
EP0748521B1 (fr) * 1994-03-03 2001-11-07 Rohm Corporation Detection de sureffacement dans une cellule memoire flash eeprom mono-transistor basse tension programmable et effa able selon le procede fowler-nordheim
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US6093936A (en) * 1995-06-07 2000-07-25 Lsi Logic Corporation Integrated circuit with isolation of field oxidation by noble gas implantation
WO1996042112A1 (fr) * 1995-06-12 1996-12-27 Hitachi, Ltd. Circuit integre a semi-conducteur, son procede de fabrication et plaquette semi-conductrice
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
US5693975A (en) * 1995-10-05 1997-12-02 Integrated Device Technology, Inc. Compact P-channel/N-channel transistor structure
EP0849804A3 (fr) * 1996-12-19 1999-08-25 Texas Instruments Incorporated Transistor à effet de champ amélioré
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
KR100240615B1 (ko) * 1997-03-13 2000-01-15 김영환 반도체장치의제조방법
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
EP1049156B1 (fr) 1999-04-30 2009-02-18 STMicroelectronics S.r.l. Procédé de fabrication de structures de circuits intégrés de type SOI
KR100319625B1 (ko) * 1999-05-28 2002-01-05 김영환 반도체소자의 제조방법
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
KR100525797B1 (ko) * 2003-06-18 2005-11-02 동부아남반도체 주식회사 소자분리막 구조 및 제조 방법
JP2008205053A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung
GB2104723A (en) * 1981-07-02 1983-03-09 Suwa Seikosha Kk Semiconductor substrate and method of manufacturing the same
US4487639A (en) * 1980-09-26 1984-12-11 Texas Instruments Incorporated Localized epitaxy for VLSI devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
DE3278799D1 (en) * 1981-08-31 1988-08-25 Toshiba Kk Method for manufacturing three-dimensional semiconductor device
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487639A (en) * 1980-09-26 1984-12-11 Texas Instruments Incorporated Localized epitaxy for VLSI devices
GB2104723A (en) * 1981-07-02 1983-03-09 Suwa Seikosha Kk Semiconductor substrate and method of manufacturing the same
DE3225398A1 (de) * 1981-07-07 1983-01-27 Nippon Electric Co., Ltd., Tokyo Halbleitervorrichtung und verfahren zu ihrer herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS OF THE INTERNATIONAL ELECTRON DEVICES MEETING, 1982, publié par I.E.E.E., pages 433-436, New York, US; T. WARABISAKO et al.: "Characterization of laser-soi double Si active layers by fabricating elementary device structures" *

Also Published As

Publication number Publication date
KR860006831A (ko) 1986-09-15
US4654958A (en) 1987-04-07
DE3603470A1 (de) 1986-08-28
FR2577348B1 (fr) 1988-11-18
GB2170953B (en) 1988-08-10
SG86288G (en) 1989-07-14
CN85104551A (zh) 1986-12-10
HK37989A (en) 1989-05-12
JPS61187224A (ja) 1986-08-20
CN1006261B (zh) 1989-12-27
GB2170953A (en) 1986-08-13
GB8601163D0 (en) 1986-02-19

Similar Documents

Publication Publication Date Title
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
US6057200A (en) Method of making a field effect transistor having an elevated source and an elevated drain
EP0164281B1 (fr) Procédé de fabrication d&#39;une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2496983A1 (fr) Procede de fabrication par auto-alignement d&#39;un dispositif semiconducteur comportant un igfet de dimension tres faible
EP0298794A1 (fr) Procédé de fabrication d&#39;une couche d&#39;isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
FR2973159A1 (fr) Procede de fabrication d&#39;un substrat de base pour un substrat de type semi-conducteur sur isolant
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d&#39;electrode de grille, et procede de fabrication de ce dispositif.
WO2001071818A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
US5943565A (en) CMOS processing employing separate spacers for independently optimized transistor performance
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d&#39;une région riche en pièges, et procédé de fabrication
FR2533749A1 (fr) Procedure de fabrication d&#39;un dispositif a semiconducteurs du type multicouches, par introduction selective d&#39;une impurete a partir d&#39;un masque
US9773921B2 (en) Combo amorphous and LTPS transistors
FR2481518A1 (fr) Procede de realisation d&#39;un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2735908A1 (fr) Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication
US5960268A (en) Semiconductor device and method of fabricating the same
EP0635880B1 (fr) Procédé de fabrication d&#39;un transistor en technologie silicium sur isolant
FR2491679A1 (fr) Methode d&#39;isolation d&#39;un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu
JPH09232445A (ja) 半導体装置およびその製造方法
JP2003264277A (ja) Ｃｍｏｓイメージセンサおよびその製造方法
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
WO1986001336A1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
FR2648622A1 (fr) Procede de fabrication d&#39;un circuit integre comportant un transistor a effet de champ a double implantation
FR2767965A1 (fr) Procede de fabrication d&#39;un dispositif a circuit integre ayant differentes epaisseurs d&#39;oxyde de grille

Legal Events

Date Code Title Description
ST Notification of lapse