DE69904105T2 - Spannungserhöhungsschaltung mit begrenzter erhöhter Spannung - Google Patents
Spannungserhöhungsschaltung mit begrenzter erhöhter SpannungInfo
- Publication number
- DE69904105T2 DE69904105T2 DE69904105T DE69904105T DE69904105T2 DE 69904105 T2 DE69904105 T2 DE 69904105T2 DE 69904105 T DE69904105 T DE 69904105T DE 69904105 T DE69904105 T DE 69904105T DE 69904105 T2 DE69904105 T2 DE 69904105T2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- booster circuit
- booster
- units
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006870 function Effects 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft eine Boosterschaltung zum Erzeugen einer erhöhten Spannung, die höher als eine Versorgungsspannung ist.
- In einer nichtflüchtigen Halbleiterspeichervorrichtung ist es notwendig, wenn eine Leseoperation durchgerührt wird, dass an eine entsprechende Wortleitung eine Treiberspannung angelegt wird, die höher als die Versorgungsspannung ist. Andererseits besteht die strenge Forderung, die Versorgungsspannung zu senken. Aus diesem Grund verwendet eine herkömmliche, nichtflüchtige Halbleiterspeichervorrichtung häufig eine Boosterschaltung, um die Wortleitungsspannung auf eine höhere Spannung als die Versorgungsspannung zu erhöhen. Auch in einem DRAM ist es notwendig, an das Gate eines Wortleitungs-Treibertransistors eine höhere Spannung als die Versorgungsspannung anzulegen, so dass die Ausgangsspannung des Wortleitungs-Treibertransistors oder die Wortleitungsspannung auf den Versorgungsspannungspegel gesetzt wird. Für diesen Zweck wird ein Steuersignal, das durch die Boosterschaltung verstärkt worden ist, verwendet.
- Als ein Beispiel einer derartigen Vorrichtung ist eine nichtflüchtige Halbleiterspeichervorrichtung in der offengelegten japanischen Patentanmeldung (JP-A-Heisei 6-28876) offenbart. Die nichtflüchtige Halbleiterspeichervorrichtung ist durch den folgenden Punkt gekennzeichnet. Das heißt, es ist ein Kondensator vorgesehen, der mit seinem einen Ende an eine bei einer Leseoperation gewählte Wortleitung elektrisch angeschlossen wird. Wenn die gewählte Wortleitung in der Leseoperation getrieben wird, wird die Spannung am anderen Ende des Kondensators von einem niedrigen Pegel auf einen hohen Pegel erhöht, um an dem einen Ende des Kondensators eine Spannung zu haben, die höher als die Versorgungsspannung ist. Dann wird die Spannung, die höher als die Versorgungsspannung ist, an die gewählte Wortleitung als Wortleitungstreibspannung angelegt. Kurz gesagt wird die Wortleitung mit einer Spannung getrieben, die auf eine höhere Spannung als die Versorgungsspannung unter Verwendung einer Boosterschaltung angehoben worden ist.
- In dem Stand der Technik sind auch andere, nichtflüchtige Halbleiterspeichervorrichtungen offenbart. Das heißt, in einer nichtflüchtigen Halbleiterspeichervorrichtung werden eine Boosterschaltung, die auf ein Chip-Freigabesignal antwortet und eine weitere Boosterschaltung beide so verwendet, dass eine Wortleitungstreibspannung bleibt, die einen zulässigen Pegel nicht überschreitet. Der nichtflüchtige Halbleiterspeicher kann auch mit einer niedrigeren Versorgungsspannung zusammenarbeiten. Auch in einer weiteren, nichtflüchtigen Halbleiterspeichervorrichtung wie in der Fig. 1 gezeigt, ist der Ausgang einer Boosterschaltung durch wenige Diodenstufen begrenzt, um zu verhindern, dass die Wortleitungstreiberspannung auf einen ungewünschten Pegel ansteigt.
- Bei dem in der Fig. 1 gezeigten, herkömmlichen Beispiel bilden ein Inverter 16 und ein Kondensator 17 eine Boosterschaltung, und eine Versorgungsspannungsleitung 8 bilden eine Spannungsschaltschaltung. Zusätzlich ist ein Begrenzungsschaltungsabschnitt 22 aus zwei Dioden 20 und 21 zusammengesetzt. Bei diesem Beispiel wird ein Knoten 18 auf die Versorgungsspannung Vcc geladen. Wenn ein ATD-Signal eingegeben wird, wird die Knotenspannung auf eine höhere Spannung als die Versorgungsspannung Vcc erhöht, und zwar basierend auf der Boosterfunktion durch den Inverter 16 und den Kondensator 17. Dieses ist ähnlich wie bei dem Fall der in der Fig. 7 gezeigten Schaltung.
- Wenn eine Wortleitung 6 basierend auf einem internen Zeilenadressignal gewählt worden ist, wird die Spannung am Knoten 18 der Wortleitung 6 über den NMOS-Transistor 11 zugeführt. Als ein Ergebnis beginnt eine Begrenzungsschaltung 22, bestehend aus in Reihe geschalteten Dioden 20 und 21, zu arbeiten, um zu verhindern, dass die Spannung am Knoten 18 oder die Spannung an der Wortleitung 6 den zulässigen Spannungspegel überschreitet, wenn die Spannung an der Wortleitung 6 auf eine Spannung erhöht wird, die höher als ein zulässiger Spannungspegel ist.
- In der offengelegten japanischen Patentanmeldung (JP-A-Heisei 10-50088) ist ebenfalls die Technik offenbart, mit welcher die Versorgungsspannung für eine Einschreiboperation oder eine Löschoperation in einer nichtflüchtigen Halbleiterspeichervorrichtung auf eine hohe Spannung angehoben wird. Die hohe Spannung wird in Antwort auf ein Freigabesignal ausgegeben und die Operationen einiger Komponenten der Boosterschaltung werden dann gestoppt, wenn die hohe Spannung eine Referenzspannung überschreitet.
- Darüberhinaus ist in der Veröffentlichung "A2.7 V only 8 Mb · 16 NOR Rash Memory" (1996 Symposion on VLSI Circuits Digest of Technical Papers, Seite 172-173) von Jonny C. Chen u. a. die Technik beschrieben worden, bei der eine Anzahl von Boosterschaltungen vorgesehen sind, um in der Lage zu sein, die Ausgänge zusammenzuschalten und wenn eine zu verwendende Versorgungsspannung erzeugt worden ist, wird die gewünschte Anzahl der Boosterschaltung, die angeschlossen werden sollen, basierend auf dem Pegel der Versorgungsspannung gewählt. Der Oberbegriff des Patentanspruches 1 basiert auf dieser Veröffentlichung.
- Die vorstehend beschriebene, herkömmliche, nichtflüchtige Halbleiterspeichervorrichtung ist jedoch nicht praktisch, weil nur die Boosterschaltung verwendet wird. Das übermäßige Ansteigen der Treiberspannung an einer Wortleitung kann nicht unterdrückt werden. Das heißt, wenn die Wortleitungsspannung zu hoch ist, steigt der Strom, welcher aus einer Speicherzelle ausgelesen wird. Wenn die Spannung zu niedrig ist, sinkt der Strom. In beiden Fällen wird ein Datum, das in dem Speicher gespeichert ist, fehler haft. Ein derartiges Problem kann vernachlässigbar sein, wenn die Versorgungsspannung für die Halbleiterspeichervorrichtung im Bereich von 3 V bis 5 V liegt. In der Vergangenheit ist jedoch gefordert worden, dass die Halbleiterspeichervorrichtung in einem breiteren Bereich von 1,8 V bis 5 V arbeiten soll. Zum Zweck des Auslesens von Daten aus der Speicherzelle ist es selbst in dem breiteren Bereich der Versorgungsspannung wichtig, dass die erhöhte Spannung innerhalb eines gewissen Spannungsbereiches bleibt.
- Die Technik zum Wählen der Anzahl von Boosterschaltungen, die in Abhängigkeit von einem gewünschten Versorgungsspannungspegel angeschlossen werden sollen, versagt auch dabei, die Änderung der angehobenen Spannung zu unterdrücken, so dass Daten irrtümlich erfaßt werden.
- Die Technik, bei der die Versorgungsspannung in Antwort auf das Freigabesignal angehoben wird, wird nicht mit einer Hochgeschwindigkeitsleseoperation fertig. Dies ist deshalb der Fall, weil das Freigabesignal zur gleichen Zeit wie das Schalten der internen Adresse geschaltet wird. Obwohl die Boosterschaltung eine Spannung erzeugen kann, die zweimal so groß wie die Versorgungsspannung ist, erfordert das Anheben einer gewünschten Spannung mehrere 10 von Taktimpulsen. Dies führt zu einem Stromverbrauch für eine beträchtliche Zeitdauer.
- Darüberhinaus wird bei der Technik, bei der der Ausgang (die angehobene Spannung) der Boosterschaltung durch Verwendung von Dioden begrenzt ist, ein überflüssiger Teil von Ladung am Ausgang der Boosterschaltung über die Dioden an einen Massepegel entladen, so dass die angehobene Spannung die Referenzspannung nicht überschreitet. Als ein Ergebnis gehen gewisse Ladungen, die in einer Boostertreiberkapazität und einer Last gespeichert sind, verloren. Aus diesem Grund fällt die angehobene Spannung auf eine Spannung, die niedriger als ihre Anfangsspannung ist, wenn der Ausgang des Inverters bei Rücksetzen des Boostervorganges auf einen niedrigen Pegel gesetzt wird. Wenn daher eine Vorladezeit von dem Rücksetzvorgang bis zu dem nächsten Booster vorgang kurz ist, kann die angehobene Spannung kaum ihre gewünschte Spannung erreichen und die Boostergeschwindigkeit wird verzögert. Demgemäß kann die nichtflüchtige Halbleiterspeichervorrichtung keinen Hochgeschwindigkeitslesebetrieb durchrühren.
- Es ist eine Aufgabe der vorliegenden Erfindung, eine Boosterschaltung zu schaffen, die eine angehobene Spannung mit geringer Abweichung schnell erzeugen kann.
- Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Boosterschaltung zu schaffen, in welcher die Rücksetz- und Vorladezeitdauer verkürzt werden kann.
- Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterspeichervorrichtung zu scharfen, die durch die vorstehende Boosterschaltung mit hoher Geschwindigkeit und hoher Zuverlässigkeit betrieben werden kann.
- Diese Aufgaben werden, wie im Patentanspruch 1 angegeben, gelöst. Die Boosterschaltung hat eine Anzahl von Boosterschaltungseinheiten, eine Spannungsbestimmungsschaltung und eine Boostersteuerschaltung. Die Vielzahl der Boosterschaltungen haben ihre Ausgänge miteinander verbunden und haben jeweils Spannungsanhebefunktionen. Die Anzahl von Boosterschaltungseinheiten erzeugen in Antwort auf ein Treibersignal eine angehobene Spannung, die höher als eine Versorgungsspannung ist. Die Spannungsdetektorschaltung delektiert, ob die angehobene Spannung höher als eine vorbestimmte Spannung ist oder nicht, um ein Spannungssteuersignal zu erzeugen, wenn sie delektiert hat, dass die angehobene Spannung höher als eine vorbestimmte Spannung ist. Die Boostersteuerschaltung begrenzt die Spannungsboosterfunktionen der bestimmen Boosterschaltungseinheiten der Anzahl von Boosterschaltungseinheiten in Antwort auf das Spannungssteuersignal. In diesem Fall setzen die übrigen Boosterschaltungseinheiten der Anzahl von Boosterschaltungseinheiten, die nicht die vorbe stimmten Boosterschaltungseinheiten sind, die Durchführung der Spannungsboosterfunktionen fort.
- Die Anzahl von Boosterschaltungseinheiten kann erste und zweite Boosterschaltungseinheiten umfassen und die zweite Boosterschaltungseinheit kann die vorbestimmte Boosterschaltungseinheit sein. In diesem Fall ist es vorzuziehen, dass die ersten und zweiten Boosterschaltungseinheiten erste und zweite Kondensatoren haben, die für die Spannungsboosterfunktionen verwendet werden, und dass die Kapazität der ersten Boosterschaltungseinheit größer als die der zweiten Boosterschaltungseinheit ist.
- Die Anzahl von Boosterschaltungseinheiten kann auch erste bis dritte Boosterschaltungseinheiten umfassen und die vorbestimmte Boosterschaltungseinheit kann die dritte Boosterschaltungseinheit sein. In diesem Fall können die ersten bis dritten Boosterschaltungseinheiten Kondensatoren haben, welche die gleiche Kapazität haben.
- Die Boostersteuerschaltung kann die Spannungsboosterfunktionen der vorbestimmten Boosterschaltungseinheiten stoppen, um die Spannungsboosterfunktionen zu begrenzen.
- Wenn die Boosterschaltung in einer Halbleiterspeichervorrichtung enthalten ist, die Wortleitungen für ein Speicherzellenarray hat, kann das Treibersignal auch in Antwort auf das Schalten einer Adresse erzeugt werden, und die angehobene Spannung kann an eine der Wortleitungen in Abhängigkeit von der Adresse angelegt werden.
- Um einen weiteren Aspekt der vorliegenden Erfindung zu erzielen, dient ein Verfahren zum Anheben einer Spannung wie durch den Patentanspruch 7 definiert. Es weist auf:
- Erzeugen einer erhöhten Spannung höher als eine Spannungsversorgung in Antwort auf ein Treibersignal durch eine Vielzahl von Boosterschaltungseinheiten, deren Ausgänge miteinander verbunden sind und die jeweils eine Spannungserhöhungsfunktion haben;
- Detektieren, ob oder ob nicht die erhöhte Spannung höher als eine vorbestimmte Spannung ist, um ein Spannungssteuersignal zu erzeugen, mit dem festgestellt wird, dass die erhöhte Spannung höher als eine vorbestimmte Spannung ist; und
- Begrenzen der Spannungserhöhungsfunktion von vorbestimmten der Vielzahl von Boosterschaltungseinheiten in Antwort auf das Spannungssteuersignal.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung hat eine Boosterschaltung:
- eine Anzahl von Boosterschaltungseinheiten, von denen jede einen Kondensator aufweist, und deren Ausgänge miteinander verbunden sind, wobei die Kondensatoren für eine Spannungserhöhungsfunktion verwendet werden, um eine erhöhte Spannung zu erzeugen, die höher als eine Versorgungsspannung ist, und zwar in Abhängigkeit von einem Treibersignal, um einen Lastkondensator zu laden;
- eine Spannungsdetektorschaltung zum Delektieren, ob die erhöhte Spannung höher als eine vorbestimmte Spannung ist oder nicht, um ein Spannungssteuersignal zu erzeugen, wenn delektiert worden ist, dass die erhöhte Spannung höher als eine vorbestimmte Spannung ist; und
- eine Boostersteuerschaltung zum Begrenzen der Spannungserhöhungsfunktionen der vorbestimmten Boosterschaltungseinheiten der Anzahl von Boosterschaltungseinheiten in Antwort auf das Spannungsteuersignal, so dass die Kondensatoren der vorbestimmten Boosterschaltungseinheiten als ein zusätzlicher Lastkondensator betrieben werden, um mit der erhöhten Spannung geladen zu werden.
- Fig. 1 ist ein Schaltbild eines Hauptteils einer herkömmliche, nichtflüchtigen Halbleitervorrichtung;
- Fig. 2 ist eine schematische Darstellung einer Boosterschaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
- Fig. 3 ist eine schematische Darstellung der Einzelheiten der in der Fig. 2 gezeigten Boosterschaltung;
- Fig. 4 ist eine schematische Darstellung der Beziehung zwischen den Boosterschaltungseinheiten und der Lastkapazität in der in der Fig. 3 gezeigten Boosterschaltung;
- Fig. 5 ist eine schematische Darstellung einer Äquivalentschaltung zu der in der Fig. 4 gezeigten;
- Fig. 6A bis 6G sind schematische Darstellungen der Signalformen an verschiedenen Teilen der Boosterschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung, wie in den Fig. 2 und 3 gezeigt;
- Fig. 7 ist ein Blockschaltbild einer nichtflüchtigen Halbleiterspeichervorrichtung, bei der die Boosterschaltung gemäß der Ausführungsform der vorliegenden Erfindung angewandt ist.
- Im folgenden werden unter Bezugnahme auf die anhängenden Figuren Einzelheiten der Boosterschaltung gemäß der vorliegenden Erfindung beschrieben.
- Fig. 2 zeigt ein Blockschaltbild der Boosterschaltung gemäß einer Ausführungsform der vorliegenden Erfindung; die Boosterschaltung gemäß der Ausführungsform der vorliegenden Erfindung besteht aus einer Boostersteuerschaltung 4, einer Anzahl von Boosterschaltungseinheiten 1 und 2 und einer Detektorschaltung 3 für die erhöhte Spannung. Die Ausgänge der Anzahl von Boosterschaltungseinheiten 1 und 2 sind miteinander verbunden. Die Anzahl der Boosterschaltungseinheiten 1 und 2 führt Spannungserhöhungsfunktionen durch, um die Spannung an einer Wortleitung auf eine Spannung zu erhöhen, die höher als die Versorgungsspannung ist, und zwar jedesmal dann, wenn ein Adressensignal geschaltet wird oder ein Takt oder ein Steuersignal, das von einer CPU zugeführt wird, in einem vorbestimmten Zustand geschaltet wird. Die Detektorschaltung 3 für die erhöhte Spannung delektiert, ob der Ausgang der Boosterschaltungseinheiten höher als eine vorbestimmte Spannung ist oder nicht. Die Boostersteuerschaltung 4 be grenzt die Spannungserhöhungsfunktionen der Boosterschaltungseinheiten, wenn der Ausgang der Boosterschaltungseinheiten 1 und 2 höher als der vorbestimmte Pegel ist.
- Eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung ist in der Fig. 7 gezeigt. Die nichtflüchtige Halbleiterspeichervorrichtung besteht aus einem Speicherzellenarray MA, einem Adressenpuffer AB, einem Zeilendekoder RD, einem Spaltendekoder CD, einem Wortleitungstreiber WD, einer ATD-Schaltung AT, einer Boosterschaltung BS, einer Ladungspumpenschaltung VU und einer Spannungsschaltschaltung SW.
- Der Adressenpuffer AB hält ein Adressensignal. Der Zeilendekoder RD empfängt von dem Adressenpuffer AB eine Zeilenadresse, um in dem Speicherzellenarry MA eine Wortleitung WL zu wählen. Der Wortleitungstreiber WD gibt basierend auf einem Ausgang des Zeilendekoders RD eine gewünschte Spannung an die gewählte Wortleitung WL aus. Der Spaltendekoder CD empfängt von dem Adressenpuffer AB eine Spaltenadresse, um in dem Speicherzellenarray MA eine Bitleitung BL zu wählen. Die ATD- Schaltung AT delektiert die Änderung des Adressensignals in dem Adressenpuffer AB während einer Leseoperation, um ein Boostertreibsignal ATDBST zu erzeugen. Die Boosterschaltung BS erzeugt in Antwort auf das Boostertreibsignal ATDBST eine erhöhte Spannung, Die Ladungspumpenschaltung VU erzeugt eine hohe Spannung wenn an dem Speicherzellenarray MA eine Einschreiboperation oder eine Löschoperation durchgeführt wird. Die Spannungsschaltung SW wählt den Ausgang der Boosterschaltung WS oder den Ausgang der Ladungspumpenschaltung VU, um den Wortleitungstreiber WD zu speisen.
- Das Speicherzellenarray MA kann ein EPROM-Speicherzellenarray sein, bei dem eine Vielzahl von Flash-Speicherzellen in einer Matrix angeordnet sind, und bei dem jede Hash-Speicherzelle neben dem Schnittpunkt von einer Wortleitung WL und einer Bitleitung BL angeordnet ist. Jede Speicherzelle MC kann durch den Zeilendekoder RD und den Spaltendekoder CD gewählt werden. Wenn die Einschreiboperation durchge führt wird, wird in das schwebende Gate der Speicherzelle MC Ladung injiziert. Wenn die Löschoperation durchgeführt wird, wird die Ladung entladen.
- Bei der Leseoperation aus einer gewünschten Speicherzelle MC erzeugt die Boosterschaltung BS eine Wortleitungsspannung VWORD, die höher als die Versorgungsspannung der Spannungsschaltschaltung SW ist und leitet diese zu der entsprechenden Wortleitung WL. Die Wortleitungsspannung VWORD wird an die Gates aller Speicherzellen MC angelegt, die mit der entsprechenden Wortleitung WL verbunden sind. Somit wird aus der gewählten Speicherzelle MC an der Bitleitung WL ein Datum "0" (in der Einschreiboperation oder "1" in der Löschoperation) ausgelesen. Anzumerken ist, dass die Wortleitungsspannung VWORD auf einen solch definierten Pegel gesetzt ist, dass "0" und "1" der Daten mit hoher Gewißheit durch einen Leseverstärker (nicht dargestellt) voneinander unterschieden werden können. Bei der Einschreiboperation oder der Löschoperation der Speicherzelle MC führt die Ladungspumpenschaltung VU ihre Funktion aus.
- Fig. 2 ist ein Blockschaltbild, das die Boosterschaltung gemäß der Ausführungsform der vorliegenden Erfindung zeigt. Die Boosterschaltung entspricht im wesentlichen der Boosterschaltung BS, die in der Fig. 7 gezeigt ist. Die Boosterschaltung besteht aus zwei Boosterschaltungseinheiten 1 und 2, einer Detektorschaltung 3 für die erhöhte Spannung und einer Boostersteuerschaltung 4. Die Boostersteuerschaltung 4 erzeugt zwei Booster-Signale BOOST 1 und BOOST 2, um die Boosterschaltungeinheiten 1 und 2 zu speisen, wenn von der in der Fig. 7 gezeigten ATD-Schaltung AT das Boostertreibsignal ATDBST empfangen wird. Die Boosterschaltungseinheiten 1 und 2 wirken so zusammen, dass sie eine erhöhte Spannung VBOOST erzeugen, die höher als die Versorgungsspannung ist. Wenn die erhöhte Spannung VBOOST auf einen vorbestimmten Pegel erhöht worden ist, aktiviert die Detektorschaltung 3 für die erhöhte Spannung ein Boosterstoppsignal BLIMT und leitet dieses zu der Boostersteuerschaltung 4. In Antwort auf das Boosterstoppsignal BLIMT deaktiviert die Boostersteuerschaltung 4 das Boostersignal BOOST 2. Auf diese Art und Weise stoppt die Boosterschaltungseinheit 2 ihre Erhöhungsfunktion. Danach arbeitet die Boosterschaltungseinheit 1, um die erhöhte Spannung VBOOST aufrechtzuerhalten. Als ein Ergebnis kann die erhöhte Spannung VBOOST gesteuert werden, um zu verhindern, dass die Wortleitungsspannung WL während der Leseoperation den vorbestimmten Pegel überschreitet. Wenn das Boostertreibsignal ATDBST deaktiviert ist, stoppt auch die Boosterschaltungseinheit 1 ihren Erhöhungsvorgang und die erhöhte Spannung kehrt zu der Versorgungsspannung zurück.
- Fig. 3 ist ein detailliertes Schaltbild der in der Fig. 2 gezeigten Boosterschaltung. Wie in der Fig. 3 gezeigt, haben die Boosterschaltungseinheiten 1 und 2 Boostertreibkondensatoren C1 und C2 und Inverter I1 und I2 zum Treiben der jeweiligen Boostertreibkondensatoren C1 bzw. C2. Zwei Ausgänge der Boosterschaltungseinheiten 1 und 2 sind kombiniert, um die erhöhte Spannung VBOOST auszugeben und sind mit einem Ladungstransistor 10 verbunden. Die Detektorschaltung 3 für die erhöhte Spannung hat einen Komparator zum Vergleichen der erhöhten Spannung VBOOST mit einer Referenzspannung REF. Wenn die erhöhte Spannung VBOOST die Referenzspannung REF übersteigt, wird das Boosterstoppsignal BLIMT aktiviert. Die Boostersteuerschaltung 4 besteht aus zwei Stufen von Invertern I3 und I4 und einem NAND-Gate NA. Die Inverter I3 und I4 in der zweistufigen Struktur übertragen das Boostertreibsignal ATDBST von der in der Fig. 7 gezeigten ATD-Schaltung AT zur Boosterschaltungseinheit 1. Das Boosterstoppsignal BLIMT und der Ausgang des Inverters I3 an der ersten Stufe werden dem NAND-Gate NA zugeführt, dessen Ausgang an die Boosterschaltungeinheit 2 angeschlossen ist.
- Die erhöhte Spannung VBOOST ist an den Ladungstransistor 10, den Wortleitungstreiber WD und die Wortleitung WL angeschlossen, wie dies in der Fig. 7 gezeigt ist. Die Wortleitung WL ist mit einer Anzahl von Speicherzellen MC verbunden. Wenn eine Lastkapazität durch Cout repräsentiert wird, ist die Verbindung der Boosterschaltungseinheiten 1 und 2 in der Fig. 3 und der Lastkapazität Cout wie in der Fig. 4 gezeigt. Unter der Annahme, dass C1 + C2 = C gilt, kann die Boosterschaltung durch die in der Fig. 5 gezeigte Äquivalentschaltung ausgedrückt werden. Die erhöhte Spannung VBOOST wird durch den Ladetransistor 10 vor dem Starten der Erhöhungsfunktion auf die Versorgungsspannung Vcc geladen. Wenn der Eingang an dem Boostertreibkondensator C von 0 auf eine Spannung V steigt, wird die erhöhte Spannung VBOOST durch die folgende Gleichung (1) durch Wirkung der Kapazitätsteilung ausgedrückt:
- Aus der vorstehenden Gleichung (1) ist zu ersehen, dass es notwendig ist, die Boostertreibkapazität zu erhöhen, um die erhöhte Spannung VBOOST ausreichend höher als die Versorgungsspannung Vcc zu machen, da die Lastkapazität Cout in dem Speicherzellenarray MA mit großer Kapazität groß wird. Für den Fall, dass ein Kondensatorelement aus einem Polysiliziummaterial besteht und die Kapazität mit einem einzigen Element erhöht wird, fällt die Taktübertragungsgeschwindigkeit der Boostertreibkapazität, wenn die Elementfläche vergrößert wird, so dass die Geschwindigkeit des Erhöhungsvorganges fällt. Um das vorstehene Problem zu eliminieren ist die Boostertreibkapazität C in eine Anzahl von Elementen unterteilt, die parallel geschaltet sind, so dass die parasitären Widerstände so wenig als möglich verringert sind.
- In der vorliegenden Erfindung wird die erhöhte Spannung VBOOST so gesteuert, dass sie einen vorbestimmten Pegel nicht überschreitet, indem die Boostertreibkapazität C geändert wird. Zu diesem Zweck ist die Boostertreibkapazität C durch zwei Kapazitäten C1 und C2 wie in der Fig. 3 gezeigt, realisiert, und der Betrieb der Boosterschaltungseinheit 2 wird auch in Antwort auf das Boosterstoppsignal BLIMT gestoppt.
- Bei der vorliegenden Erfindung wird bei der Bestimmung der erhöhten Spannung VBOOST ein Strompfad in der Begrenzungsschaltung von zwei Dioden 20 und 21, die in der Fig. 1 gezeigt sind, entfernt. Demgemäß gehen die Ladungen, welche in den Booster-Treibkapazitanzen C1 und C2 und dem Lastkondensator Cout gespeichert sind, nicht verloren. Somit besteht kein Fall, bei dem die erhöhte Spannung VBOOST auf eine Spannung abgesenkt wird, die niedriger als die Versorgungsspannung Vcc ist, nachdem der Erhöhungsvorgang rückgesetzt worden ist, so dass die erhöhte Spannung sinkt, wenn die Vorladezeit für den nächsten Erhöhungsvorgang kurz ist. Das Rücksetzen des Erhöhungsvorganges heißt, dass der Erhöhungsvorgang gestoppt wird und das Boostertreibsignal ATDBST auf den inaktiven Zustand gesetzt wird.
- Die Beziehung zwischen den zwei Boostertreibkapazitanzen C1 und C2 ist vorzugsweise eine Beziehung von C1 > C2 und es ist vorzuziehen, dass das Verhältnis der Boostertreibkapazitanz C1 zu der Boostertreibkapazitanz C2 gleich 2 : 1 ist. Dieselbe Wirkung kann in einem Modifikationsbeispiel erzielt werden, bei dem die Boostertreibkapazitanz in drei Elemente unterteilt ist und das Boosterstoppsignal BLIMT an eines der drei Elemente angelegt wird.
- Die Funktionsweise der in der Fig. 2 gezeigten Ausführungsform wird anhand der schematischen Darstellungen der Signalformen gemäß der Fig. 6A bis 6G beschrieben.
- Zur Vereinfachung der Beschreibung wird angenommen, dass der hohe Pegel jedes Signal gleich der Versorgungsspannung Vcc und der niedrige Pegel gleich der Massespannung GND ist. Wenn die nichtflüchtige Halbleiterspeichervorrichtung in der Ausführungsform in ihrem Anfangszustand ist, in welchem die Zeilenadresse nicht bestimmt ist, wird ein NMOS-Transistor T1 des Wortleitungstreibers WD eingeschaltet und ein PMOS-Transistor T2 ausgeschaltet. Daher wird die Wortleitung WL mit 0 Volt der Massespannung geladen. Die erhöhte Spannung VBOOST wird ebenfalls durch den Ladetransistor 10 wie vorstehend beschrieben auf die Versorgungsspannung Vcc geladen.
- In diesem Zustand werden, wenn die Zeilenadresse der internen Adressdaten der nichtflüchtigen Halbleiterspeichervorrichtung in dem Adressenpuffer AB geändert, der ent sprechende NMOS-Transistor T1 des Zeilendekoders RD ausgeschaltet und der entsprechende PMOS-Transistor T2 eingeschaltet. Als ein Ergebnis wird die Wortleitungsspannung VWORD vom Ladetransistor 10 an die Wortleitung WL angelegt. In diesem Fall ist die Wortleitungsspannung VWORD Vcc.
- Anzumerken ist, dass die zwei Boosterschaltungseinheiten 1 und 2 in dieser Ausführungsform verwendet werden. Die vorliegende Erfindung ist jedoch nicht hierauf begrenzt. Die Anzahl der Boosterschaltungseinheiten kann drei oder mehr sein. Beispielsweise sind drei Boosterschaltungseinheiten, die die gleiche Boostertreiberkapazität haben, vorgesehen und die Erhöhungsfunktion von einer der drei Boosterschaltungseinheiten kann in Antwort auf das Boosterstoppsignal BLIMT gestoppt werden.
- Nachdem der NMOS-Transistor T1 und der PMOS-Transistor T2 invertiert worden sind, aktiviert die ATD-Schaltung AT das Boostertreibsignal ATDST mit einer kleinen Verzögerung, wie dies in der Fig. 6B gezeigt ist. Dies basiert auf dem im folgenden beschriebenen Grund. Das heißt, die erhöhte Spannung VBOOST wird in Antwort auf die Aktivierung des Boostertreibsignals ATDBST durch einen im folgenden beschriebenen Vorgang auf eine Spannung erhöht, die höher als die Versorgungsspannung Vcc ist. Wenn irgendeine Zeistpanne für das Schalten von dem eingeschalteten Zustand in den ausgeschalteten Zustand des NMOS-Transistors T1 nicht gegeben ist, gibt es eine Zeitspanne, während welcher die Transistoren T1 und T2 in dem leitfähigen Zustand sind, so dass von der Spannungsschaltschaltung SW zur Masse über den PMOS-Transistor T2 und den NMOS-Transistor T1 ein Durchgangsstrom fließt. Somit ist eine kleine Verzögerung gegeben, um zu verhindern, dass Ladung, die an der Erzeugung der erhöhten Spannung VBOOST Anteil hat, verloren geht.
- Das Boostertreibsignal ATDBST ist ein negativer Impuls. Daher ist das Boostersignal BOOST 1, welches die zwei Inverter 13 und 14 passiert, ebenfalls ein negativer Impuls, wie dies in der Fig. 6C gezeigt ist. Da das Boosterstoppsignal BLIMT am Anfang, wie in der Fig. 6F gezeigt, auf die Versorgungsspannung Vcc gesetzt worden ist, ist das Boostersignal BOOST 2 ein negativer Impuls wie ein Ausgang des NAND-Gates NA, das das Booster-Stoppsignal BLIMT eingibt und der Ausgang des Inverters 13, wie dies in der Fig. 6D gezeigt ist.
- Basierend auf den Funktionen der Boostertreiberkapazitäten C1 und C2 wird die erhöhte Spannung VBOOST auf die folgende Spannung erhöht, die aus der vorstehenden Gleichung wie in der Fig. 6E gezeigt, bestimmt worden ist.
- Wenn die erhöhte Spannung VBOOST die Referenzspannung REF überschreitet, aktiviert die Spannungsdetektorschaltung 3 das Boosterstoppsignal BLIMT, so dass dieses einen negativen Impuls hat, wie dies in der Fig. 6F gezeigt ist. Aus diesem Grund verschiebt das NAND-Gate NA das Boostersignal BOOST 2 zurück auf die Versorgungsspannung Vcc und der Inverter I2 stoppt den Ladevorgang des Boostertreiberkondensators C2. Als ein Ergebnis ist nur die Boosterschaltungseinheit 1 an der Erzeugung der erhöhten Spannung VBOOST beteiligt. Daher wird die Anstiegskurve der erhöhten Spannung VBOOST sanft. In diesem Fall kann die Kapazität C2 als zusätzliche Lastkapazität zu der Lastkapazität Cout wirken. Somit kann die Anstiegskurve der erhöhten Spannung VBOOT noch sanfter gemacht werden.
- Auf diese Art und Weise kann ohne Verlust an Ladung für die erhöhte Spannung VBOOST verhindert werden, dass die Wortspannung VWORD auf eine unerwünschte Spannung erhöht wird. Dies ist, deshalb der Fall, weil die erhöhte Spannung VBOOST auf den Versorgungsspannungspegel Vcc zurückgesenkt wird, wenn die ATD-Schaltung AT das Boostertreibsignal ATDBST deaktiviert. Daher kann anders als bei dem herkömmlichen Beispiel, bei dem Ladung verloren wird, es keinen Fall geben, bei dem die erhöhte Spannung VBOOST auf eine niedrigere Spannung als die Versorgungsspannung Vcc gesenkt wird.
- Die vorliegende Erfindung hat eine Anordnung, bei der die Ausgänge der Anzahl von Boosterschaltungseinheiten verbunden sind, um die erhöhte Spannung zu erzeugen. Auch wenn die erhöhte Spannung eine vorbestimmte Spannung überschreitet, wird die Funktion eines Teils der Boosterschaltungseinheiten so gesteuert, dass sie begrenzt ist. Daher kann eine erhöhte Spannung mit geringerer Spannungsänderung erhalten werden. Da die vorliegende Erfindung so gestaltet ist, dass sie keinen Strompfad beim Halten der erhöhten Spannung im Zustand der geringeren Spannungsänderung bildet, wird auch die Ladung, welche für das Erzeugen der erhöhten Spannung verwendet wird, nicht verloren. Daher wird die erhöhte Spannung bei der Erhöhungsrücksetzung leicht in ihre Anfangsspannung zurückverschoben. Aus diesem Grund kann die Zeit, welche für den Rücksetzvorgang und den Vorladevorgang benötigt wird, verkürzt werden. Daher kann eine Halbleiterspeichervorrichtung realisiert werden, die mit hoher Geschwindigkeit betrieben werden kann und eine hohe Zuverlässigkeit hat.
Claims (11)
1. Booster-Schaltung mit:
einer Vielzahl von Booster-Schalteinheiten (1, 2), deren Ausgänge miteinander
verbunden sind und jeweils eine Spannungsboosterfunktion haben, zum Erzeugen einer
angehobenen Spannung (VBOOST), die höher ist als die Versorgungsspannung in
Antwort auf ein Treibersignal;
einer Spannungsbestimmungsschaltung (3) zum Bestimmen ob oder ob nicht die
erhöhte Spannung höher als eine vorbestimmte Spannung ist, um ein
Spannungssteuersignal zu erzeugen, wenn festgestellt wird, dass die erhöhte Spannung höher als eine
vorbestimmte Spannung ist, und
einer Boostersteuerschaltung (4) zum Begrenzen der
Spannungserhöhungsfunktion für Spezielle der Vielzahl der Boosterschaltereinheiten (1, 2) in Antwort auf das
Spannungssteuersignal,
wobei die Vielzahl von Boosterschaltungseinheiten eine erste und zweite
Boosterschaltungseinheit sind und die zweite Boosterschaltungseinheit die vorbestimmte
Boosterschaltungseinheit ist,
wobei die erste und zweite Boosterschaltungseinheit (1, 2) erste und zweite
Kondensatoren (C&sub1;, C&sub2;) aufweisen, die für die Spannungserhöhungsfunktion benutzt werden,
dadurch gekennzeichnet, dass die Kapazitanz (C&sub1;) der ersten
Boosterschaltungseinheit (1) größer als die der zweiten Boosterschaltungseinheit (2) ist.
2. Boosterschaltung nach Anspruch 1, wobei verbleibende der Vielzahl der
Boosterschaltereinheiten außer der vorbestimmten Boostereinheit fortfahren, die
Spannungserhöhungsfunktion durchzuführen.
3. Boosterschaltung nach Anspruch 1 oder 2, wobei die Vielzahl der
Boosterschaltungseinheiten erste bis dritte Boosterschaltungseinheiten sind und die vorbestimmte
Boosterschaltungseinheit die dritte Boosterschaltungseinheit ist.
4. Boosterschaltung nach Anspruch 3, wobei die erste bis dritte
Boosterschaltungseinheit Kodensatoren mit der gleichen Kapazitanz aufweisen.
5. Boosterschaltung nach einem der Ansprüche 1 bis 4, wobei die
Booster-Steuerschaltung die Spannungserhöhungsfunktion der vorbestimmten
Boosterschaltungseinheit anhält, um die Spannungsanhebungsfunktionen zu begrenzen.
6. Boosterschaltung nach einem der Ansprüche 1 bis 4, wobei die Boosterschaltung
in einer Halbleiterspeichervorrichtung mit Wortleitungen für ein Speicherzellenarray
enthalten ist, und
das Treibersignal in Antwort auf das Einschalten einer Adresse generiert wird und
die erhöhte Spannung zu einer der Adresse entsprechenden Wortleitung zugeführt
wird.
7. Verfahren zum Erhöhen einer Spannung mit:
Erzeugen einer erhöhten Spannung höher als eine Spannungsversorgung, in
Antwort auf ein Treibersignal, durch eine Vielzahl von Boosterschaltungseinheiten, deren
Ausgänge miteinander verbunden sind und die jeweils eine
Spannungserhöhungsfunktion haben;
Delektieren, ob oder ob nicht die erhöhte Spannung höher als eine vorbestimmte
Spannung ist, um ein Spannungssteuersignal zu erzeugen, mit dem festgestellt wird,
dass die erhöhte Spannung höher als eine vorbestimmte Spannung ist, und
Begrenzen der Spannungserhöhungsfunktionen von vorbestimmten der Vielzahl
von Boosterschaltungseinheiten in Antwort auf das Spannungssteuersignal,
wobei die Vielzahl der Boosterschaltungseinheiten erste und zweite
Boosterschaltungseinheiten sind und die zweite Boosterschaltungseinheit die vorbestimmte
Boosterschaltungseinheit ist und
wobei die erste und zweite Boosterschaltungseinheit erste und zweite
Kondensatoren aufweisen, die zur Spannungserhöhungsfunktion verwendet werden,
dadurch gekennzeichnet, dass der Kondensator der ersten
Boosterschaltungseinheit größer als der der zweiten Boosterschaltungseinheit ist.
8. Verfahren zum Erhöhen einer Spannung nach Anspruch 7, wobei der
Begrenzungsschritt ein Fortführen in der Durchführung der Spannungserhöhungsfunktion in
den verbleibenden der Vielzahl von Boosterschaltungseinheiten außer der
vorbestimmten Boosterschaltungseinheit beinhaltet.
9. Verfahren nach Anspruch 7 oder 8, wobei die Vielzahl von
Boosterschaltungseinheiten eine erste bis dritte Boosterschaltungseinheit sind und die vorbestimmte
Boosterschaltungseinheit die dritte Boosterschaltungseinheit ist und
wobei die erste bis dritte Boosterschaltungseinheit Kondensatoren mit der
gleichen Kapazität haben.
10. Verfahren zum Erhöhen einer Spannung nach einem der Ansprüche 7 bis 9, wobei
der Begrenzungsschritt ein Anhalten der Spannungserhöhungsfunktionen der
vorbestimmten Boosterschaltungseinheiten beinhaltet.
11. Verfahren zum Erhöhen einer Spannung nach einem der Ansprüche 9 bis 10,
wobei die Boosterschaltung in einer Halbleiterspeichervorrichtung mit Wortleitungen für
ein Speicherzellenarray enthalten ist, und
das Verfahren ferner aufweist:
Erzeugen des Treibersignals in Antwort auf das Schalten einer Adresse und
Zuführen der erhöhten Spannung zu einer der Wortleitungen, die der Adresse
entspricht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11515698A JP3346273B2 (ja) | 1998-04-24 | 1998-04-24 | ブースト回路および半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69904105D1 DE69904105D1 (de) | 2003-01-09 |
DE69904105T2 true DE69904105T2 (de) | 2003-10-02 |
Family
ID=14655723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69904105T Expired - Fee Related DE69904105T2 (de) | 1998-04-24 | 1999-04-22 | Spannungserhöhungsschaltung mit begrenzter erhöhter Spannung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6141262A (de) |
EP (1) | EP0952588B1 (de) |
JP (1) | JP3346273B2 (de) |
KR (1) | KR100320888B1 (de) |
CN (1) | CN100392763C (de) |
DE (1) | DE69904105T2 (de) |
TW (1) | TW422985B (de) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253731B2 (en) | 2001-01-23 | 2007-08-07 | Raymond Anthony Joao | Apparatus and method for providing shipment information |
US10011247B2 (en) | 1996-03-27 | 2018-07-03 | Gtj Ventures, Llc | Control, monitoring and/or security apparatus and method |
US10152876B2 (en) | 1996-03-27 | 2018-12-11 | Gtj Ventures, Llc | Control, monitoring, and/or security apparatus and method |
US9075136B1 (en) | 1998-03-04 | 2015-07-07 | Gtj Ventures, Llc | Vehicle operator and/or occupant information apparatus and method |
US6356485B1 (en) | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
US6373753B1 (en) * | 1999-02-13 | 2002-04-16 | Robert J. Proebsting | Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD |
JP2000276893A (ja) * | 1999-03-23 | 2000-10-06 | Nec Corp | ブースト回路 |
US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
JP4011248B2 (ja) * | 1999-12-22 | 2007-11-21 | 沖電気工業株式会社 | 半導体記憶装置 |
JP2001357686A (ja) * | 2000-06-13 | 2001-12-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6292406B1 (en) * | 2000-07-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method and low-power circuits used to generate accurate boosted wordline voltage for flash memory core cells in read mode |
US6335900B1 (en) * | 2000-12-12 | 2002-01-01 | International Business Machines Corporation | Method and apparatus for selectable wordline boosting in a memory device |
KR100386085B1 (ko) * | 2001-05-25 | 2003-06-09 | 주식회사 하이닉스반도체 | 고전압 발생회로 |
US6515902B1 (en) * | 2001-06-04 | 2003-02-04 | Advanced Micro Devices, Inc. | Method and apparatus for boosting bitlines for low VCC read |
US6424570B1 (en) * | 2001-06-26 | 2002-07-23 | Advanced Micro Devices, Inc. | Modulated charge pump with uses an analog to digital converter to compensate for supply voltage variations |
KR100401521B1 (ko) * | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 고전압 동작용 승압 회로 |
JP2003233996A (ja) * | 2002-02-08 | 2003-08-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3772756B2 (ja) * | 2002-02-13 | 2006-05-10 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
US10562492B2 (en) | 2002-05-01 | 2020-02-18 | Gtj Ventures, Llc | Control, monitoring and/or security apparatus and method |
JP4386619B2 (ja) | 2002-05-20 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100495854B1 (ko) * | 2002-07-11 | 2005-06-16 | 주식회사 하이닉스반도체 | 부스팅 회로 |
KR100469153B1 (ko) * | 2002-08-30 | 2005-02-02 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 |
JP2004164811A (ja) * | 2002-09-26 | 2004-06-10 | Sharp Corp | 半導体記憶装置および携帯電子機器 |
WO2004109711A1 (ja) * | 2003-06-05 | 2004-12-16 | Fujitsu Limited | 冗長メモリのブースタ回路を有する半導体メモリ |
KR100560769B1 (ko) * | 2004-01-06 | 2006-03-13 | 주식회사 테라반도체 | 고전압 펌핑 회로 |
JP4664392B2 (ja) * | 2004-03-08 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体メモリ |
KR100689828B1 (ko) * | 2005-01-24 | 2007-03-08 | 삼성전자주식회사 | 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 |
US7199645B2 (en) * | 2005-05-20 | 2007-04-03 | Sitronix Technology Corp. | Circuit of voltage multiplier with programmable output |
US7626865B2 (en) * | 2006-06-13 | 2009-12-01 | Micron Technology, Inc. | Charge pump operation in a non-volatile memory device |
US7697349B2 (en) * | 2007-08-30 | 2010-04-13 | Macronix International Co., Ltd. | Word line boost circuit and method |
JP5398520B2 (ja) | 2009-12-25 | 2014-01-29 | 株式会社東芝 | ワード線駆動回路 |
US8331132B2 (en) * | 2010-08-03 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive write bit line and word line adjusting mechanism for memory |
JP5808937B2 (ja) * | 2011-04-20 | 2015-11-10 | ラピスセミコンダクタ株式会社 | 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法 |
JP6035824B2 (ja) * | 2012-04-05 | 2016-11-30 | ミツミ電機株式会社 | 昇圧回路 |
US10546441B2 (en) | 2013-06-04 | 2020-01-28 | Raymond Anthony Joao | Control, monitoring, and/or security, apparatus and method for premises, vehicles, and/or articles |
US9478297B2 (en) * | 2014-01-31 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company Limited | Multiple-time programmable memory |
US9270259B2 (en) * | 2014-05-19 | 2016-02-23 | Ememory Technology Inc. | Trimming circuit and method applied to voltage generator |
JP6337635B2 (ja) * | 2014-06-17 | 2018-06-06 | 富士通セミコンダクター株式会社 | 昇圧回路及びメモリデバイス |
JP6569234B2 (ja) * | 2015-02-17 | 2019-09-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
KR20160149845A (ko) * | 2015-06-19 | 2016-12-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR101725161B1 (ko) | 2016-08-11 | 2017-04-12 | 강원도 원주시 | 돈분뇨를 이용한 액비 생산 시스템 |
CN107947577B (zh) * | 2017-11-28 | 2019-12-10 | 浙江水利水电学院 | 一种升压电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583157A (en) * | 1985-02-08 | 1986-04-15 | At&T Bell Laboratories | Integrated circuit having a variably boosted node |
JP3161052B2 (ja) * | 1992-07-10 | 2001-04-25 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JPH06309868A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置 |
JP3128425B2 (ja) * | 1994-04-08 | 2001-01-29 | 株式会社東芝 | 半導体記憶装置 |
JPH07322606A (ja) * | 1994-05-27 | 1995-12-08 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
EP0800260B1 (de) * | 1996-03-29 | 2001-10-17 | STMicroelectronics S.r.l. | Spannungserhöhungsschaltung für Speichervorrichtung |
JPH1050088A (ja) * | 1996-08-05 | 1998-02-20 | Ricoh Co Ltd | 半導体装置 |
US5940333A (en) * | 1998-07-08 | 1999-08-17 | Advanced Micro Devices, Inc. | Recursive voltage boosting technique |
-
1998
- 1998-04-24 JP JP11515698A patent/JP3346273B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-07 US US09/287,285 patent/US6141262A/en not_active Expired - Lifetime
- 1999-04-22 DE DE69904105T patent/DE69904105T2/de not_active Expired - Fee Related
- 1999-04-22 CN CNB991056833A patent/CN100392763C/zh not_active Expired - Fee Related
- 1999-04-22 EP EP99107994A patent/EP0952588B1/de not_active Expired - Lifetime
- 1999-04-23 TW TW088106614A patent/TW422985B/zh not_active IP Right Cessation
- 1999-04-23 KR KR1019990014559A patent/KR100320888B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0952588A3 (de) | 2000-12-20 |
DE69904105D1 (de) | 2003-01-09 |
CN100392763C (zh) | 2008-06-04 |
KR19990083421A (ko) | 1999-11-25 |
JPH11306783A (ja) | 1999-11-05 |
EP0952588B1 (de) | 2002-11-27 |
CN1233838A (zh) | 1999-11-03 |
EP0952588A2 (de) | 1999-10-27 |
US6141262A (en) | 2000-10-31 |
KR100320888B1 (ko) | 2002-02-04 |
TW422985B (en) | 2001-02-21 |
JP3346273B2 (ja) | 2002-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69904105T2 (de) | Spannungserhöhungsschaltung mit begrenzter erhöhter Spannung | |
DE3688222T2 (de) | Halbleitereinrichtung mit bipolarem transistor und isolierschicht-feldeffekttransistor. | |
DE69024773T2 (de) | Halbleiterspeicherschaltungsanordnung | |
DE69604688T2 (de) | Schnelle spannungserhöhungschaltung mit drei zuständen | |
DE69425930T2 (de) | Integrierte Halbleiterschaltung | |
DE3688696T2 (de) | Leseverstaerker fuer einen nichtfluechtigen speicher. | |
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE69511661T2 (de) | Referenzschaltung | |
DE19600695C2 (de) | Halbleiterspeichervorrichtung mit Spannungserzeugung | |
DE3689450T2 (de) | Halbleiterspeicher mit einem Leseverfahren in einem grossen Speisespannungsbereich. | |
DE2659248A1 (de) | Dynamisches speichersystem mit wahlfreiem zugriff | |
DE69118049T2 (de) | Halbleiterspeicheranordnung mit einer Leistungserhöhungsschaltung | |
EP0104442A2 (de) | Monolithisch integrierte digitale Halbleiterschaltung | |
DE3742492A1 (de) | Inverter und diesen verwendender wortleitungstreiber fuer einen halbleiterspeicher | |
DE69423329T2 (de) | Halbleiterspeicher mit sehr schnellem Leseverstärker | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE69823427T2 (de) | Halbleiterspeicheranordnung | |
DE69626607T2 (de) | Halbleiterspeicheranordnung mit Spannungsgeneratorschaltung | |
DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
DE102013202646A1 (de) | Boosten des Speicherauslesens | |
DE4010103C2 (de) | ||
DE60003451T2 (de) | Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE3329096C2 (de) | ||
DE69016829T2 (de) | Leseverstärkerschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8327 | Change in the person/name/address of the patent owner |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |