-
Hintergrund
der Erfindung
-
Die
vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleitervorrichtungen
und im Besonderen auf bipolare Transistoren und Verfahren zu deren
Herstellung.
-
Viele
bipolare Hochspannungstransistoren sind vertikale Vorrichtungen,
bei denen sich eine Kollektorelektrode auf einer Oberfläche eines
Halbleitersubstrats befindet und bei denen sich eine Emitter- und
eine Basiselektrode auf einer gegenüberliegenden Oberfläche des
Halbleitersubstrats befinden. Das Halbleitersubstrat hat typischerweise
eine Dicke, die größer als
ungefähr
10 Mikrometer ist, um eine ausreichende physikalische Trennung zwischen
dem Kollektor und dem Emitter zur Verfügung zu stellen. Die große physikalische
Trennung erhöht
die Kollektor-Emitter-Durchbruchspannung
und ermöglicht, dass
der bipolare Vertikaltransistor in Hochspannungsanwendungen verwendet
werden kann. Die große
physikalische Trennung erhöht
jedoch auch den Kollektorwiderstand, was die Treiberfähigkeit und
die Geschwindigkeit des bipolaren Vertikaltransistors herabsetzt.
-
Andere
bipolare Hochspannungstransistoren sind laterale Vorrichtungen,
bei denen der Kollektor, der Emitter und die Basiskontakte auf der
selben Seite eines Halbleitersubstrats angeordnet sind. Bipolare
Lateraltransistoren haben jedoch typischerweise lange Basislängen und
hohe Fremdkapazitäten
zwischen einem Basisbereich und dem darunter liegenden Halbleitersubstrat.
Als ein Ergebnis dieses Nachteils sind die Geschwindigkeit und die
Verstärkung des
bipolaren Lateraltransistors vermindert.
-
Dementsprechend
gibt es einen Bedarf an einem bipolaren Transistor, der über kleine
Fremdwiderstände
und Kapazitäten
verfügt,
die für
Hochgeschwindigkeitsanwendungen geeignet sind und die in Hochspannungs-
und Hochleistungstechnologien integriert werden können.
-
Die
US-A-4,966,858 offenbart ein Verfahren zum Herstellen einer lateralen
Halbleiterstruktur einschließlich
der Schritte des Bildens einer Epitaxialschicht auf einem Substrat
und daraufhin des Bildens von P-artigen Bohrungen in der Epitaxialschicht,
des Bildens von Polysiliziumplatten, des Bildens eines Basisbereichs
in der Epitaxialschicht, die zu den Feldplatten selbst ausgerichtet
ist und des Bildens eines Emitterbereichs in dem Basisbereich.
-
Die
WO-A-94 27324 offenbart einen bipolaren Lateraltransistor mit einem
Emitterbereich, einem Kollektorbereich und einem Basisbereich, wobei
sich der Basisbereich über
eine Basis-Kollektor-Verbindung mit dem Kollektorbereich verbindet
und eine Gate-Elektrode über
einem Teil dieses Basisbereichs angeordnet ist, der zwischen dem
Emitterbereich und der Basis-Kollektor-Verbindung und über einem
Teil des Kollektorbereichs, der an der Basis-Kollektor-Verbindung angrenzt,
liegt.
-
Die
US 4,916,083 offenbart einen
bipolaren Vertikaltransistor. Um einen Emitter zu bilden, wird zuerst
ein Seitenwandabstandsstück
gebildet, wobei eine Seitenwand als ein Emitterkontakt und eine
Dotierungsstoffquelle für
die Emitterherstellung funktioniert. Um den Emitter zu bilden, ist
ein thermischer Oxidationsschritt erforderlich, damit ein Dotierungsstoff
von der Seitenwand in das darunter liegende Epitaxialsilizium diffundieren
kann, um den Emitter
38 zu bilden. Daraufhin muss eine
gerichtete Ätzung RIE
durchgeführt
werden, um eine extrinische Basis zu erzeugen. Nachfolgend wird
das Oxid selektiv entfernt, um eine Bildung von Silicid auf der
Seitenwand zu verhindern. Später wird
ein Metall aufgebracht, um Kontakte zu bilden, wobei darauf geachtet
wird, dass kein Polysilizium verbraucht wird. Die
US 4,916,083 offenbart kein Zweiwegdiffusionsverfahren.
-
Zusammenfassung
der Erfindung
-
Gemäß der vorliegenden
Erfindung wird ein Verfahren zum Herstellen eines bipolaren Lateraltransistors,
wie in dem angehängten
Anspruch 1 beansprucht, zur Verfügung
gestellt.
-
1, 2 und 3 stellen
partielle Querschnittsansichten eines bipolaren Transistors während der
Herstellung dar, die zum Verstehen der Erfindung wichtig sind; und
-
4 stellt
eine partielle Querschnittsansicht eines bipolaren Transistors dar,
der gemäß einem
Verfahren entsprechend der vorliegenden Erfindung hergestellt wird.
-
Beschreibung einer bevorzugten
Ausführungsform
-
Für eine ausführlichere
Beschreibung wenden wir uns nun den Abbildungen zu, darin stellt 1 eine
partielle Querschnittsansicht eines bipolaren Transistors 10 dar.
Der Transistor 10 wird in einer Oberfläche 22 einer Halbleiterschicht 12 hergestellt, wobei
die Schicht 12 über
einem Substrat 11 liegt. Der Transistor 10 ist
ein Teil einer integrierten Schaltung 30, die optional
einen Metalloxid-Halbleiter-Feldeffekttransistor
(MOSFET) 31 umfassen kann. Der MOSFET 31 kann
in einem anderen Teil 35 der Schicht 12 hergestellt
werden. Daher kann die Schaltung 30 eine Bi-CMOS-Schaltung sein.
-
Ein
Teil der Schicht 12 dient als, oder bildet einen, Kollektorbereich 13 für den Transistor 10.
Der Kollektorbereich 13 hat einen ersten Leitfähigkeitstyp und
einen ge eigneten Dotierungspegel, um den Fremdwiderstand des Kollektorbereichs 13 zu
minimieren. Um die Zahl der Verarbeitungsschritte zu verringern,
die nötig
sind, um den Transistor 10 herzustellen, wird die Schicht 12 während der
Aufbringung oder des Wachstums der Schicht 12 über dem
Substrat 11 dotiert. Somit haben die Schicht 12 und
der Kollektorbereich 13 im Wesentlichen gleiche Dotierungspegel,
um zusätzliche
Verarbeitungsschritte für eine
Dotierung des Kollektorbereichs 13 zu eliminieren. Zum
Beispiel können
die Schicht 12 und der Kollektorbereich 13 eine
leicht dotierte n-leitende Siliziumhomoepitaxialschicht mit einer
Dicke sein, die größer als
ungefähr
3 Mikrometer ist. In diesem Beispiel kann die Schicht 12 auf
dem Substrat 11 durch Verwenden von Epitaxialwachstumsverfahren
gezüchtet werden,
die dem Fachmann bekannt sind.
-
Ein
dotierter Bereich 36 kann in dem Teil 35 der Schicht 12 durch
Verwenden von Implantations- oder Diffusionsverfahren gebildet werden,
die dem Fachmann auf dem Gebiet bekannt sind. Der Bereich 36 kann
eine Bohrungsstruktur des MOSFET 31 definieren. Wenn die
Schicht 12 den ersten Leitfähigkeitstyp hat, kann der Bereich 36 einen
zweiten Leitfähigkeitstyp
haben, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
Wenn z. B. die Schicht 12 n-leitend ist, dann kann der Bereich 36 p-leitend
sein.
-
Es
wird nun mit 2 fortgefahren, darin wird eine
partielle Querschnittsansicht des Transistors 10 und der
Schaltung 30 nach einer nachfolgenden Verarbeitung dargestellt.
Es ist klar, dass in den Abbildungen die selben Bezugszeichen verwendet werden,
um die selben Elemente zu bezeichnen.
-
In 2 wird
ein elektrischer Isolator 15 über der Oberfläche 22 der
Schicht 12 zur Verfügung
gestellt oder gebildet und ein elektrischer Leiter 16 über der
Oberfläche 22 und
dem Isolator 15 zur Verfügung gestellt oder gebil det.
Dann werden der Leiter 16 und der Isolator 15 durch
Verwenden von Ätzverfahren, die
dem Fachmann auf dem Gebiet bekannt sind, in die Teile 18 und 32 strukturiert.
Der Teil 18 des Leiters 16 und des Isolators 15 liegt über einem
Teil des Kollektorbereichs 13 und der Teil 32 des
Leiters 16 und des Isolators 15 liegt über einem
Teil des dotierten Bereichs 36.
-
Nach
der Bildung der Teile 18 und 32 wird der Basisbereich 14 in
dem Kollektorbereich 13 der Schicht 12 gebildet
und angeordnet. Der Basisbereich 14 hat den zweiten Leitfähigkeitstyp
und wird zu dem Teil 18 selbst ausgerichtet. Der Basisbereich 14 wird
in die Schicht 12 diffundiert, so dass ein Teil des Basisbereichs 14,
aus Gründen,
die nachstehend erklärt
werden, unter dem Teil 18 liegt. Zum Beispiel kann der
Bereich 14 so gebildet werden, dass er einen spezifischen
Schichtwiderstand von weniger als ungefähr 300 Ohm pro Quadrat hat
und außerdem eine
Tiefe von weniger als 2 Mikrometer in die Schicht 12 hat.
-
In
dem Transistor 10 begrenzen die Tiefe des Basisbereichs 14 und
die Dicke der Schicht 12 den Kollektorwiderstand nicht,
weil der Transistor 10 kein bipolarer Vertikaltransistor
ist. Stattdessen ist der Transistor 10 ein bipolarer Lateraltransistor,
wobei sich die Basis-, Kollektor- und Emitterelektroden (nicht gezeigt)
alle auf der selben Oberfläche
der Schicht 12 befinden. Somit kann die Tiefe des Basisbereichs 14 flacher
sein als die eines konventionellen bipolaren Transistors, so dass
der Dotierungspegel des Basisbereichs 14 höher als
der eines konventionellen bipolaren Transistors sein kann. Mit einem
höheren
Dotierungspegel in dem Basisbereich 14 kann der Basiswiderstand
des Transistors 10 verringert werden, ohne dabei den Kollektorwiderstand
abträglich
zu beeinflussen. Weiterhin ist der Transistor 10 mit einem
kleineren Basiswiderstand für
Hochgeschwindigkeitsanwendungen, verglichen mit dem Stand der Technik,
besser geeignet.
-
Der
Teil 18 des Leiters 16 ist an den Basisbereich 14 und
dem Kollektorbereich 13 elektrisch gekoppelt, um den Betrieb
des Transistors 10, wie nachstehend beschrieben, zu verbessern.
Für einen richtigen
Betrieb des Transistors 10 jedoch, sollte der Leiter 16 keinen
direkten Kontakt mit der Schicht 12 haben, um den elektrischen
Kurzschluss zwischen dem Basisbereich 14 und dem Kollektorbereich 13 zu verhindern.
Daher wird der Isolator 15 zwischen der Schicht 12 und
dem Leiter 16 angeordnet, um den zuvor erwähnten elektrischen
Kurzschluss zu verhindern.
-
Vorzugsweise
werden der Isolator 15 und der Leiter 16 außerdem jeweils
als ein Gate-Isolator und eine Gate-Elektrode für die Schaltung 30 verwendet. In
dieser bevorzugten Ausführungsform
bilden der Teil 32 des Leiters 16 und des Isolators 15 jeweils eine
Polysilizium-Gate-Elektrode
bzw. einen Siliziumdioxid-Gate-Isolator für den MOSFET 31. Somit
wird die Zahl von Herstellungsschritten, die erforderlich sind,
um die Schaltung 30 zu bilden, weiter verringert, da der
Leiter 16 und der Isolator 15 sowohl für den MOSFET 31 als
auch für
den Transistor 10 verwendet werden können. Zum Beispiel kann der
Isolator 15 eine thermisch gezüchtete Siliziumdioxidschicht mit
einer Dicke von weniger als ungefähr 50 nm (500 Angström (A)) und
der Leiter 16 eine chemisch bedampfte Polysiliziumschicht
mit einer Dicke von mehr als ungefähr 100 nm (1.000 Angström) sein.
-
Es
wird nun auf 3 Bezug genommen, darin wird
eine partielle Querschnittsansicht des Transistors 10 und
der Schaltung 30 nach einer zusätzlichen Verarbeitung dargestellt.
Ein Basiskontaktbereich 19, ein Emitterbereich 20 und
ein Kollektorkontaktbereich 21 sind in der Schicht 12 angeordnet.
Zum Beispiel kann der Basiskontaktbereich 19 durch Verwenden
von Implantationsverfahren und Ausglühverfahren oder Diffusionsverfahren
gebildet werden.
-
Eine
erste Maskierschicht (nicht gezeigt) wird über der Oberfläche 22 der
Schicht 12 zur Verfügung
gestellt, um in dem Basisbereich 14 der Schicht 12 selektiv
den Emitterbereich 20 zu bilden und um in dem Kollektorbereich 13 der
Schicht 12 selektiv den Kollektorkontaktbereich 21 zu
bilden. Der Emitterbereich 20 und der Kollektorkontaktbereich 21 haben
den ersten Leitfähigkeitstyp
und eine höhere Dotierungskonzentration
als der Kollektorbereich 13. Der Emitterbereich 20 und
der Kollektorkontaktbereich 21 werden gleichzeitig durch
Verwenden einer einzelnen Maskierungsschicht gebildet, um die Zahl von
Herstellungsschritten zu verringern, die erforderlich sind, um den
Transistor 10 zu fertigen.
-
Weiterhin
sind der Emitterbereich 20 und der Kollektorkontaktbereich 21 zu
dem Teil 18 des Leiters 16 und des Isolators 15 selbst
ausgerichtet, um die Herstellung des Transistors 10 zu
vereinfachen. Durch ein Selbstausrichten sowohl des Emitterbereichs 20 als
auch des Kollektorkontaktbereichs 21 zu dem Teil 18 wird
der Abstand zwischen dem Emitterbereich 20 und dem Kollektorkontaktbereich 21 nicht
durch die Auflösung
von Lithographieverfahren begrenzt. Zum Beispiel kann, obwohl Lithographiebegrenzungen
die minimale Merkmalsgröße für eine Ätzmaske
(nicht gezeigt), die verwendet wird, um den Teil 18 zu
bilden, begrenzen, die Ätzmaske
unterschnitten werden, so dass der Teil 18 überätzt wird und
kleiner ist als die darüber
liegende Ätzmaske. Nun
werden, dadurch, dass der Teil 18 kleiner ist als die Lithographieauflösung, der
Emitterbereich 20 und der Kollektorkontaktbereich 21 zu
dem Teil 18 selbst ausgerichtet, um einen kleinen Abstand
zwischen dem Emitterbereich 20 und dem Kollektorkontaktbereich 21 zu
haben. Somit kann, im Vergleich zum Stand der Technik, der Abstand zwischen
dem Emitterbereich 20 und dem Kollektorkontaktbereich 21 verringert
werden und durch ein Verringern des Emitter-Kollektor-Abstandes
kann der Kollektorfremdwiderstand im Vergleich zum Stand der Technik
verringert werden. Weiterhin kann die Geschwindigkeit des Transistors 10 über die
nach dem Stand der Technik erhöht
werden. Zum Beispiel kann der Abstand zwischen dem Emitterbereich 20 und
dem Kollektorkontaktbereich 21 geringer sein als 2 Mikrometer.
-
Es
ist außerdem
klar, dass die erste Maskierschicht ebenso verwendet werden kann,
um gleichzeitig einen Sourcenbereich 33 und einen Drainbereich 34 des
MOSFET 31 mit dem Emitterbereich 20 und dem Kollektorkontaktbereich 21 zu
bilden, um die Zahl von Verarbeitungsschritten zu verringern, die
erforderlich sind, um die Schaltung 30 herzustellen.
-
Nach
der Entfernung der ersten Maskierschicht kann dann eine zweite Maskierschicht
(nicht gezeigt) über
der Oberfläche 22 zur
Verfügung
gestellt werden, um selektiv den Basiskontaktbereich 19 in
dem Basisbereich 14 der Schicht 12 zu bilden, wobei
der Basiskontaktbereich 19 den zweiten Leitfähigkeitstyp
und eine höhere
Dotierungskonzentration hat als der Basisbereich 14. Die
Verfahren, die verwendet werden, um den Emitterbereich 20 und
den Kollektorkontaktbereich 21 zu bilden, können auch verwendet
werden, um den Basiskontaktbereich 19 zu bilden. Dem Fachmann
auf dem Gebiet ist klar, dass der Basiskontaktbereich 19 vor
der Bildung des Emitterbereichs 20 und des Kollektorkontaktbereichs 21 gebildet
werden kann.
-
Der
Transistor 10 hat eine Basisbreite 23, die in
einem ersten Teil des Basisbereichs 14 gebildet und angeordnet
wird, der zwischen dem Emitterbereich 20 und dem Kollektorbereich 13 und
unterhalb des Teils 18 angeordnet ist. Die Basisbreite 23 erstreckt
sich entlang einer Richtung, die im Wesentlichen parallel zu der
Oberfläche 22 der Schicht 12 verläuft. Eine
kleinere Basisbreite 23 kann die Hochgeschwindigkeitsleistung
des Transistors 10 verbessern. Daher werden, um die Basisbreite 23 zu
minimieren, der Basisbereich 14 und der Emitterbereich 20 durch
Verwenden eines Zweifachdiffusionsverfahrens gebildet, weil durch
Diffundieren des Emitterbereichs 20 in dem Basisbereich 14 im
Vergleich zum einfachen Verwenden eines Implantations- oder Ausglühverfahrens
eine kleinere Basisbreite 23 erreicht werden kann.
-
Durch
Diffundieren des Emitterbereichs 20 erstreckt sich die
Kante des Emitterbereichs 20 unterhalb des Teils 18 des
Isolators 15 in Richtung des Kollektorbereichs 13.
Die Kante des Basisbereichs 14 ist aufgrund eines früheren Diffusionsschrittes
bereits unterhalb des Teils 18 angeordnet. Die Kante des
Basisbereichs 14 diffundiert jedoch während des Diffusionsprozesses
für den
Emitterbereich 20 auch weiter unter den Teil 18.
Daher wird der Basisbereich 23 durch die Differenz der
Diffusionslängen
zwischen dem Basisbereich 14 und dem Emitterbereich 20 definiert,
weil sowohl der Basisbereich 14 als auch der Emitterbereich 20 zu
dem Teil 18 selbst ausgerichtet sind. Die Verwendung von
zwei getrennten Diffusionsprozessen erleichtert die Herstellung
einer kleineren Basisbreite 23, ohne einen Anstieg der
Lithographieausrichtungsgenauigkeit zu benötigen. In dieser Art und Weise
wird die Größe der Basisbreite 23 nicht,
wie nach dem Stand der Technik, durch lithographische Ausrichtungstoleranzen
begrenzt. Zum Beispiel kann die Basisbreite 23 kleiner
sein als ungefähr
1,5 Mikrometer.
-
Weiterhin
ist, wenn ein erster Diffusionsprozess verwendet wird, um den Basisbereich 14 herzustellen,
und ein zweiter Diffusionsprozess verwendet wird, um den Emitterbereich 20 und
den Kollektorkontaktbereich 21 herzustellen, der Zweifachdiffusionsprozess
des Transistors 10 kompatibler mit einem Zweifachdiffusionsprozess,
der verwendet wer den kann, um den MOSFET 31 herzustellen.
MOSFETs, die durch Verwenden eines Zweifachdiffusionsprozesses hergestellt
werden, sind dem Fachmann als zweifach diffundierte MOSFETs oder
DMOS bekannt.
-
Der
Teil 18 des Leiters 16 liegt über einem Teil des Basisbereichs 14,
der als die Basisbreite 23 identifiziert wird, und ist
mit diesem elektrisch gekoppelt, ohne ihn jedoch direkt zu kontaktieren.
Während des
Betriebs des Transistors 10 kann der Teil 18 des Leiters 16 ohne
Vorspannung sein oder eine Leerlaufgleichspannung aufweisen. Der
Teil 18 des Leiters 16 ist jedoch vorzugsweise
bei einem im Wesentlichen konstanten Spannungspotential vorgespannt,
um die Leistung des Transistors 10 dadurch zu verbessern,
dass der Teil des Basisbereichs 14, der unterhalb des Teils 18 angeordnet
ist, nicht verarmt oder umgekehrt wird. Dadurch, dass der Teil des Basisbereichs 14 nicht
verarmt oder umgekehrt wird, wird eine parasitische MOSFET-Aktion
unterdrückt, während die
bipolare Aktion des Transistors 10 verbessert wird. Zum
Beispiel kann der Teil 18 des Leiters 16 an eine
Emitterelektrode (nicht gezeigt) elektrisch gekoppelt oder kurzgeschlossen
werden, die an den Emitterbereich 20 gekoppelt ist.
-
Es
ist klar, dass eine kleine Basisbreite 23 auch durch Verwenden
eines Diffusionsschrittes für den
Basisbereich 14 und durch Entfernen des Diffusionsschrittes
für den
Emitterbereich 20 erreicht werden kann. Wenn der Emitterbereichdiffusionsschritt eliminiert
wird, kann es jedoch sein, dass der Teil 18 die Breite 23 nicht
hinreichend überlappt,
um die oben erwähnte
parasitische MOSFET-Aktion in der Basisbreite 23 zu verhindern.
Daher wird, durch Verwenden des zweiten Diffusionsschrittes, der
den Emitterbereich 20 unter den Teil 18 treibt
und der den Basisbereich 14 weiter unter den Teil 18 treibt,
die Basisbreite 23 zuverlässiger unterhalb des Teils 18 angeordnet,
um die para sitische MOSFET-Aktion in der Basisbreite 23 zu
eliminieren.
-
4 stellt
eine partielle Querschnittsansicht eines bipolaren Transistors 40 dar.
Unter normalen Betriebsbedingungen des Transistors 10 von 3 kann
die Kollektor-Emitter-Durchbruchspannung
durch den elektrischen Zusammenbruch des zwischen dem Kollektorkontaktbereich 21 und
dem Teil 18 des Leiters 16 angeordneten Isolators 15 begrenzt
werden. Ein dünnerer
Isolator 15 verringert die Kollektor-Emitter-Durchbruchspannung und ein dickerer
Isolator 15 erhöht
die Kollektor-Emitter-Durchbruchspannung. Somit kann die Dicke des
Leiters 16 erhöht
werden, um die Hochspannungsleistung des Transistors 10 zu
verbessern. Der Isolator 15 sollte jedoch nicht zu dick
sein, weil der Isolator 15 auch vorzugsweise als ein Gate-Isolator
für den
MOSFET 31 verwendet wird, um die Herstellung der Schaltung 30 zu
vereinfachen.
-
Daher
wird in 4 ein Feldoxidbereich 41 über dem
Kollektorbereich 13 gebildet, um die Kollektor-Emitter-Durchbruchspannung
des Transistors 40 zu erhöhen, während die Einfachheit des Herstellungsprozesses
für die
Schaltung 30 erhalten bleibt. Der Oxidbereich 41 wird über dem
Kollektorbereich 13 und unter dem Teil 18 des
Leiters 16 aufgebracht. Der Oxidbereich 41 kann
während
eines Vorrichtungsisolationsschrittes, der dem Fachmann bekannt ist,
thermisch gezüchtet
werden.
-
Der
Teil 43 des Transistors 40 ähnelt dem Teil 18 von 3.
Der Teil 43 umfasst einen Teil des Leiters 16,
einen Teil des Isolators 15 und den Feldoxidbereich 41,
der benachbart zu dem Isolator 15 angeordnet ist und der
zwischen der Schicht 12 und dem Leiter 16 angeordnet
ist. Die Basisbreite 23 ist unterhalb eines Teils des Teils 43 angeordnet.
-
Der
Transistor 40 umfasst außerdem eine Emitterelektrode 42,
die über
dem Emitterbereich 20 liegt und an diesen elektrisch gekoppelt
ist. Die Emitterelektrode 42 ist an den Teil 43 des
Leiters 16 elektrisch gekoppelt. Der Emitterbereich 20 und
der Kollektorkontaktbereich 21 sind zu dem Teil 43 selbst ausgerichtet.
Im Besonderen ist der Kollektorkontaktbereich 21 zu dem
Feldoxidbereich 41 des Teils 43 selbst ausgerichtet
und der Emitterbereich 20 ist zu dem Leiter 16 und
dem Isolator 15 des Teils 43 selbst ausgerichtet.
Der Feldoxidbereich 41 verbessert die Hochspannungsleistung
des Transistors 40 über
die des Transistors 10, weil der Feldoxidbereich 41 dicker
ist als der Isolator 15 von 3. Die Hochspannungsleistung
des Transistors 40 kann durch Erhöhen des Abstandes zwischen
dem Kollektorkontaktbereich 21 und dem Teil 43 des
Leiters 16, wie in 4 dargestellt,
weiter verbessert werden.
-
Daher
ist gemäß der vorliegenden
Erfindung klar, dass ein Verfahren zum Herstellen eines verbesserten
bipolaren Transistors zur Verfügung
gestellt worden ist, der die Nachteile nach dem Stand der Technik überwindet.
Viele der Fremdwiderstände
des bipolaren Transistors werden verringert ohne dass die Verwendung
einer hochdotierten versenkten Schicht erforderlich ist. Folglich
hat der bipolare Transistor eine verbesserte Hochgeschwindigkeitsleistung,
die mit Hochspannungsanwendungen kompatibel ist. Weiterhin wird
die Schaltgeschwindigkeit des bipolaren Transistors nicht durch
die Dicke der Halbleiterschicht oder der Epitaxialschicht, in der
der bipolare Transistor hergestellt wird, begrenzt, da der bipolare
Transistor keine konventionelle vertikale Vorrichtung ist. Außerdem ist
das Verfahren zum Herstellen des bipolaren Transistors mit dem Herstellen
von zweifach diffundierten und anderen MOSFETs in der selben Halbleiterschicht
kompatibel. Darüber
hinaus wird die Basisbreite des bipolaren Transistors nicht durch
lithographische Ausrichtungs- und Auflösungsfähigkeiten begrenzt.
-
Obwohl
die Erfindung im Besonderen mit Bezug auf bevorzugte Ausführungsformen
gezeigt und beschrieben worden ist, ist dem Fachmann auf dem Gebiet
klar, dass Veränderungen
in der Form und den Einzelheiten vorgenommen werden können, ohne
dass dabei von dem Umfang der Ansprüche abgewichen wird. Zum Beispiel
können
die Schicht 12 und das Substrat 11 ein Silizium
auf Isolator (SOI)-Substrat umfassen. Zusätzlich können in der Schaltung 30 Vorrichtungsisolationsmerkmale,
wie z. B. "lokalisierte
Oxidation von Silizium" (LOCOS)-Strukturen
enthalten sein, um eine elektrische Isolation zwischen dem Transistor 10 und
dem MOSFET 31 zur Verfügung
zu stellen.