DE69622270T2 - Silizium auf isolator-bipolartransistor mit erhöhter durchbruchspannung - Google Patents

Silizium auf isolator-bipolartransistor mit erhöhter durchbruchspannung

Info

Publication number
DE69622270T2
DE69622270T2 DE69622270T DE69622270T DE69622270T2 DE 69622270 T2 DE69622270 T2 DE 69622270T2 DE 69622270 T DE69622270 T DE 69622270T DE 69622270 T DE69622270 T DE 69622270T DE 69622270 T2 DE69622270 T2 DE 69622270T2
Authority
DE
Germany
Prior art keywords
zone
extends
base
silicon
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69622270T
Other languages
English (en)
Other versions
DE69622270D1 (de
Inventor
Torkel Arnborg
Andrej Litwin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE69622270D1 publication Critical patent/DE69622270D1/de
Application granted granted Critical
Publication of DE69622270T2 publication Critical patent/DE69622270T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7317Bipolar thin film transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

    Technisches Gebiet
  • Die Erfindung bezieht sich auf einen Silizium auf Isolator- Bipolartransistor, der umfasst ein Substrat mit einer Hauptoberfläche, eine Oxidschicht auf der Hauptoberfläche, eine Siliziumschicht eines ersten Leitfähigkeittyps auf der Oxidschicht, eine Basiszone eines zweiten Leitfähigkeittyps, die sich in die Siliziumschicht erstreckt, eine Emitterzone des ersten Leitfähigkeittyps, die sich in die Basiszone erstreckt, und eine Kollektorzone des ersten Leitfähigkeittyps, die sich in die Siliziumschicht auf einem seitlichen Abstand von der Basiszone erstreckt.
  • Hintergrund der Erfindung
  • Ein derartiger Transistor ist z. B. aus der Veröffentlichung "Analysis of New High-Voltage Bipolar Silicon-on-Insulator Transistor with Fully Depleted Collector" von Torkel Arnborg und Andrej Litwin in IEEE Transactions on Electron Devices, Vol. 42, Nr. 1, 1. Januar 1995 ebenso wie aus US-A-4 843 448, US-A-4 766 482 und EP-A-0 311 419 bekannt.
  • In dem bekannten Transistor fällt die Durchbruchspannung sehr stark, während sich die Substratspannung im Vergleich zu der Emitterspannung erhöht für NPN-Transistoren und das Gegenteil für PNP-Transistoren. Das ist wegen der Tatsache, dass eine Akkumulationsschicht unter dem Emitter des Transistors geschaffen wird, wobei es die Akkumulationsschicht für einen bestimmten Wert der Substratspannung unmöglich macht, den Kollektor unter dem Emitter vollständig zu leeren und das Potenzial zu verriegeln. Die Durchbruchspannung ist somit die gleiche wie sie für einen vertikalen Transistor mit einer vergrabenen Schicht und einer Epitaxialschicht darüber sein würde mit ähnlicher Dicke der Epitaxialschicht und Dotieren wie die Silizium auf Isolator-Schicht, deren Durchbruch recht niedrig ist.
  • Mit den gleichen Anforderungen für die Durchbruchspannung für sowohl NPN- als auch PNP-Transistoren wird impliziert, dass die Substratspannung dicht bei der Mitte des Bereichs der angelegten Betriebsspannung sein muss. Dies setzt die höchstmögliche Durchbruchspannung für den Transistor weiter herab. Auch kann in manchen Fällen ein weicher Kollektordurchbruch oder ein Durchgriff beginnen, gerade bevor die Potenzialverriegelung für eine steigende Kollektorvorspannung auftritt.
  • Kurze Beschreibung der Erfindung
  • Das Ziel dieser Erfindung ist es, diesen Typ von Durchbruch durch Ändern des elektrischen Feldes zu verhindern, um die Schaffung der Akkumulationsschicht an der Kollektor-Oxid- Schnittstelle unter dem Emitter zu reduzieren oder zu verhindern.
  • Dies wird in dem Transistor gemäß der Erfindung dadurch erreicht, dass sich eine Kontaktzone des zweiten Leitfähigkeittyps in die Siliziumschicht bis zu der Oxidschicht auf der entgegenliegenden Seite der Emitterzone bezüglich der Kollektorzone erstreckt, dass sich ein Teil der Kontaktzone seitlich entlang der Oberfläche der Oxidschicht unter mindestens einem Teil der Emitterzone in Richtung auf die Kollektorzone auf einem Abstand von der Basiszone erstreckt und dass die Kontaktzone elektrisch mit der Basiszone verbunden ist.
  • Hiermit wird der Spannungsbetriebsbereich wachsen bevor für den Transistor mit vollständig geleertem Kollektor ein Durchbruch auftritt.
  • Kurze Beschreibung der Zeichnung
  • Diese Erfindung wird nachstehend detaillierter in Bezug auf die hinzugefügte Zeichnung beschrieben, in der:
  • Fig. 1 eine schematische Querschnittsansicht eines Bipolartransistors mit einem Kontakt ist,
  • Fig. 2 eine schematische Querschnittsansicht einer Ausführungsform des Transistors gemäß der Erfindung ist, und
  • Fig. 3 eine schematische Querschnittsansicht eines weiteren Bipolartransistors mit einem Kontakt ist.
  • Detaillierte Beschreibung der Erfindung
  • Fig. 1 zeigt einen Silizium auf Isolator-(silicon-oninsulator, SOI)-Bipolar-NPN-Transistor mit einem Kontakt. Mit umgekehrten Dotierungspolaritäten trifft die Struktur ebenso auf PNP-Transistoren zu.
  • Der Transistor umfasst ein Siliziumsubstrat 1, auf einer Hauptoberfläche dessen eine Isolierschicht 2 aus Siliziumdioxid vorgesehen ist.
  • Eine Siliziumschicht 3, die mit Verunreinigungen des Leitfähigkeittyps N schwach dotiert ist, ist auf der isolierenden Oxidschicht 2 vorgesehen.
  • Eine Basiszone 4, die mit Verunreinigungen des Leitfähigkeittyps P dotiert ist, erstreckt sich in die Siliziumschicht 3 von ihrer freien Oberfläche.
  • Eine Emitterzone 5, die mit Verunreinigungen des Leitfähigkeittyps N stark dotiert ist, erstreckt sich in die Basiszone 4 von derer freien Oberfläche.
  • Auf einem seitlichen Abstand von der Basiszone 4 erstreckt sich eine Kollektorzone 6, die mit Verunreinigungen des Leitfähigkeittyps N stark dotiert ist, in die Siliziumschicht 3 von ihrer freien Oberfläche.
  • Um die Schaffung einer Akkumulationsschicht an der Schnittstelle zwischen der Siliziumschicht 3 und der Oxidschicht 2 unter der Emitterzone 5 zu reduzieren oder zu verhindern, erstreckt sich eine Kontaktzone 7, die mit Verunreinigungen des Leitfähigkeittyps P, d. h. des gleichen Leitfähigkeittyps wie die Basiszone, dotiert ist, in die Siliziumschicht 3 herunter bis zu der Oxidschicht 2 an der entgegenliegenden Seite der Emitterzone 5 bezogen auf die Kollektorzone 6.
  • In der Vorrichtung, die in Fig. 1 gezeigt wird, erstreckt sich die Kontaktzone 7 vollständig durch die Basiszone 4 und ist in elektrischer Verbindung mit dieser Basiszone 4.
  • Fig. 2 zeigt eine Ausführungsform des SOI-Bipolartransistors gemäß der Erfindung.
  • Der allgemeine Entwurf des Transistors gemäß Fig. 2 ist der gleiche wie der des Transistors gemäß Fig. 1 und es sind identische Elemente mit identischen Bezugszeichen vorgesehen.
  • Der Entwurf der Kontaktzone 8 des Transistors gemäß Fig. 2 unterscheidet sich jedoch von dem des Transistors gemäß Fig. 1 darin, dass er einen Teil 8 umfasst, der sich seitlich entlang der Oberfläche der Oxidschicht 2 in Richtung auf die Kollektorzone 6 auf einem Abstand von der unteren Oberfläche der Basiszone 4 erstreckt.
  • Gemäß der Erfindung erstreckt sich der Teil 8' der Kontaktzone seitlich entlang der Oberfläche der Oxidschicht 2 unter zumindest einem Teil der Emitterzone 5. Der seitliche Teil 8' der Kontaktzone 8 sollte sich höchstens seitlich bis zu der Kante der Basiszone 5, die der Kollektorzone 6 gegenüberliegt, erstrecken.
  • Fig. 3 zeigt einen weiteren SOI-Bipolartransistor mit einem Kontakt.
  • Der allgemeine Entwurf des Transistors gemäß Fig. 3 unterscheidet sich nicht von dem des Transistors gemäß Fig. 1 und 2 und folglich sind identische Elemente mit den gleichen Bezugszeichen wie die Elemente der Transistoren gemäß Fig. 1 und 2 vorgesehen.
  • Der Transistor gemäß Fig. 3 umfasst eine Kontaktzone 9, die sich herab bis zu der Oxidschicht 2 auf einem seitlichen Abstand von der Basiszone 4 erstreckt.
  • Die Kontaktzone 9 und die Basiszone 4 sind jedoch elektrisch durch einen externen Leiter 10 miteinander verbunden.
  • Die Kontaktzone 9 gemäß Fig. 3 kann auch mit einem seitlichen Teil (nicht gezeigt) ähnlich dem seitlichen Teil 8' der Kontaktzone 8 in Fig. 2 versehen werden.
  • Gemäß einer weiteren Ausführungsform (nicht gezeigt) kann sich die Kontaktzone teilweise durch die Basiszone 4 und teilweise außerhalb der Basiszone 4 erstrecken.
  • Wenn in den Vorrichtungen gemäß Fig. 1, 2 und 3 eine Spannung zwischen dem Kollektor 6 und der Basis 4 angelegt wird, beginnt eine seitliche Leerung der Kollektorzone dicht zu der Kontaktzone, wodurch die Akkumulationsschicht an der Schnittstelle zwischen dem Kollektor und der Oxidschicht reduziert wird.
  • Wenn ein Durchbruch durch einen Basisdurchgriff bewirkt wird, wird das seitliche Feld von der Basiszone die Raumladeschicht zwischen der Basis und dem Kollektor vergrößern und somit den Durchgriff verzögern.
  • Auch wenn der Durchbruch durch eine Stoßionisation verursacht wird, wird die Feldumverteilung von der Basiszone zu einer geringeren Feldstärke und einer Verzögerung des Lawinendurchbruchs führen.
  • Die Verzögerung im Durchbruch bei steigender Kollektorspannung wird ausreichend sein für die später auftretende Potenzialverriegelung, um den Transistor zu schützen.
  • Die Kontaktzone 8, 8' gemäß Fig. 2 ist schwieriger herzustellen als die Kontaktzonen 7 und 9 gemäß Fig. 1 bzw. 3, aber alle Ausführungsformen der Kontaktzone tragen zum Erhöhen des Spannungsbetriebsbereichs vor einem Durchbruch für Transistoren mit vollständig geleertem Kollektor bei.

Claims (6)

1. Silizium auf Isolator-Bipolartransistor, der umfasst:
- ein Substrat (1) mit einer Hauptoberfläche,
- eine Oxidschicht (2) auf der Hauptoberfläche,
- eine Siliziumschicht (3) eines ersten Leitfähigkeittyps auf der Oxidschicht (2),
- eine Basiszone (4) eines zweiten Leitfähigkeittyps, die sich in die Siliziumschicht (3) erstreckt,
- eine Emitterzone (5) des ersten Leitfähigkeittyps, die sich in die Basiszone (4) erstreckt, und
- eine Kollektorzone (6) des ersten Leitfähigkeittyps, die sich in die Siliziumschicht (3) auf einem seitlichen Abstand von der Basiszone (4) erstreckt, gekennzeichnet dadurch,
dass sich eine Kontaktzone (8) des zweiten Leitfähigkeittyps in die Siliziumschicht (3) bis zu der Oxidschicht (2) auf der entgegenliegenden Seite der Emitterzone (5) bezogen auf die Kollektorzone (6) erstreckt, dass sich ein Teil (8') der Kontaktzone (8) seitlich entlang der Oberfläche der Oxidschicht (2) unter zumindest einem Teil der Emitterzone (5) in Richtung der Kollektorzone (6) auf einem Abstand von der Basiszone (4) erstreckt und dass die Kontaktzone elektrisch mit der Basiszone (4) verbunden ist.
2. Transistor nach Anspruch 1, gekennzeichnet dadurch, dass sich die Kontaktzone (8) zumindest teilweise durch die Basiszone (4) erstreckt.
3. Transistor nach Anspruch 2, gekennzeichnet dadurch, dass sich die Kontaktzone (8) vollständig durch die Basiszone (4) erstreckt.
4. Transistor nach Anspruch 1, gekennzeichnet dadurch, dass sich die Kontaktzone auf einem seitlichen Abstand von der Basiszone (4) erstreckt.
5. Transistor nach Anspruch 4, gekennzeichnet dadurch, dass die Kontaktzone äußerlich mit der Basiszone (4) verbunden ist.
6. Transistor nach einem beliebigen der Ansprüche 1 bis 6, gekennzeichnet dadurch, dass sich der Teil (8') der Kontaktzone (8) seitlich bis zu der Kante der Basiszone (4) erstreckt.
DE69622270T 1995-04-13 1996-04-09 Silizium auf isolator-bipolartransistor mit erhöhter durchbruchspannung Expired - Lifetime DE69622270T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9501385A SE515867C2 (sv) 1995-04-13 1995-04-13 Bipolär SOI-transistor
PCT/SE1996/000458 WO1996032798A1 (en) 1995-04-13 1996-04-09 Bipolar silicon-on-insulator transistor with increased breakdown voltage

Publications (2)

Publication Number Publication Date
DE69622270D1 DE69622270D1 (de) 2002-08-14
DE69622270T2 true DE69622270T2 (de) 2003-02-06

Family

ID=20397959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69622270T Expired - Lifetime DE69622270T2 (de) 1995-04-13 1996-04-09 Silizium auf isolator-bipolartransistor mit erhöhter durchbruchspannung

Country Status (11)

Country Link
EP (1) EP0820645B1 (de)
JP (1) JP4102434B2 (de)
KR (1) KR100372035B1 (de)
CN (1) CN1083162C (de)
AU (1) AU5351696A (de)
CA (1) CA2217049A1 (de)
DE (1) DE69622270T2 (de)
ES (1) ES2179941T3 (de)
HK (1) HK1010606A1 (de)
SE (1) SE515867C2 (de)
WO (1) WO1996032798A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022506B2 (en) 2004-12-28 2011-09-20 Nxp B.V. SOI device with more immunity from substrate voltage
FR2978614B1 (fr) * 2011-07-25 2014-09-05 Altis Semiconductor Snc Substrat semi-conducteur comprenant des zones dopees formant une jonction p-n
JP6125866B2 (ja) * 2013-03-26 2017-05-10 新日本無線株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
US4766482A (en) * 1986-12-09 1988-08-23 General Electric Company Semiconductor device and method of making the same
JPH02327A (ja) * 1987-10-09 1990-01-05 Fujitsu Ltd 半導体装置
US4843448A (en) * 1988-04-18 1989-06-27 The United States Of America As Represented By The Secretary Of The Navy Thin-film integrated injection logic
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US5262345A (en) * 1990-01-25 1993-11-16 Analog Devices, Inc. Complimentary bipolar/CMOS fabrication method
JPH0479364A (ja) * 1990-07-23 1992-03-12 Sony Corp 半導体装置の製造方法
JPH04213219A (ja) * 1990-12-07 1992-08-04 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法

Also Published As

Publication number Publication date
CA2217049A1 (en) 1996-10-17
SE9501385L (sv) 1996-10-14
SE9501385D0 (sv) 1995-04-13
SE515867C2 (sv) 2001-10-22
WO1996032798A1 (en) 1996-10-17
EP0820645B1 (de) 2002-07-10
DE69622270D1 (de) 2002-08-14
HK1010606A1 (en) 1999-06-25
CN1083162C (zh) 2002-04-17
EP0820645A1 (de) 1998-01-28
AU5351696A (en) 1996-10-30
ES2179941T3 (es) 2003-02-01
KR19980703869A (ko) 1998-12-05
JP4102434B2 (ja) 2008-06-18
JPH11503573A (ja) 1999-03-26
CN1181842A (zh) 1998-05-13
KR100372035B1 (ko) 2003-06-19

Similar Documents

Publication Publication Date Title
EP1142025B1 (de) Leistungshalbleiterbauelement
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE69316256T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE69418028T2 (de) Laterale halbleiter-auf-isolator-halbleiteranordnung mit einer vergrabenen diode
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE10160118A1 (de) Halbleiterelement
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
CH638928A5 (de) Halbleiteranordnung.
DE2939193C2 (de)
DE19918028A1 (de) Halbleiter-Bauelement
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE2903534A1 (de) Feldeffekttransistor
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69510484T2 (de) Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur
DE69317004T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
EP0077481A2 (de) Planares Halbleiterbauelement
DE3224642A1 (de) Igfet mit injektorzone
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE