JPH11503573A - 降伏電圧強化バイポーラｓｏｉトランジスタ - Google Patents

Abstract

(57)【要約】 主面を有する基板（１）、前記主面上の酸化物層（２）、前記酸化物層（２）上の第１の伝導形のシリコン層（３）、前記シリコン層（３）中へ延びる第２の伝導形のベース領域（４）、前記ベース領域（４）中へ延びる前記第１の伝導形のエミッタ領域（５）、および前記ベース領域（４）から横方向に離れたところにおいて、前記シリコン層（３）中へ延びる前記第１の伝導形のコレクタ領域（６）を含むバイポーラＳＯＩトランジスタにおいて、前記第２の伝導形のプラグ領域（８）が前記コレクタ領域（６）とは反対側の前記エミッタ領域（５）において、前記シリコン層（３）中を前記酸化物層（２）まで延びており、前記プラグ領域（８）の一部分（８’）が前記ベース領域（４）から離れたところにおいて、エミッタ領域（５）の少なくとも一部分の下を前記酸化物層（２）の表面に沿ってコレクタ領域（６）の方へ横方向に延びており、前記プラグ領域が前記ベース領域（４）へ電気的に接続されている。

Description

【発明の詳細な説明】 降伏電圧強化バイポーラＳＯＩトランジスタ 技術分野 本発明は、バイポーラＳＯＩトランジスタであって、主面を有する基板、前記 主面上の酸化物層、前記酸化物層上の第１の伝導形のシリコン層、前記シリコン 層中へ延びる第２の伝導形のベース領域、前記ベース領域中へ延びる前記第１の 伝導形のエミッタ領域、および前記ベース領域から横方向に離れたところにおい て、前記シリコン層中へ延びる前記第１の伝導形のコレクタ領域、を含むバイポ ーラＳＯＩトランジスタに関する。 発明の背景 そのようなトランジスタについては、例えば、米国電子通信学会電子デバイス 会報（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ ｉｃｅｓ）の１９９５年１月号、第４２巻、第１号に掲載された、Ｔ．アルンボ ルグ（Ｔｏｒｋｅｌ Ａｒｎｂｏｒｇ）およびＡ．リットウイン（Ａｎｄｒｅｊ Ｌｉｔｗｉｎ）共著の論文”完全空乏化コレクタを備えた新しい高電圧バイポ ーラＳＯＩトランジスタの解析（Ａｎａｌｙｓｉｓ ｏｆ Ｎｅｗ Ｈｉｇｈ− Ｖｏｌｔａｇｅ Ｂｉｐｏｌａｒ Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ Ｃｏｌｌ ｅｃｔｏｒ）”から知ることができる。 既知のトランジスタにおいて、ｎｐｎトランジスタでは、エミッタ電圧に対し て基板電圧を上昇させると降伏電圧が急激に低下するし、ｐｎｐトランジスタで はその逆のことが起こる。これは、トランジスタのエミッタの下側にアキュミュ レーション層が形成されて、このアキュミュレーション層が特定の基板電圧値の 時に、エミッタ下のコレクタを完全に空乏化してその電位をロックすることを不 可能にするという事実による。従って降伏電圧は、埋め込み層とそれを覆うエピ タキシャル層とを有し、そのエピタキシャル層がＳＯＩ層と同程度のドーピング および厚さを有して、低い降伏電圧しか持たない縦形トランジスタのそれと同じ になってしまう。 ｎｐｎおよびｐｎｐの両トランジスタに対して同じ降伏電圧を要求するという ことは、基板電圧が、供給される動作電圧スパンの中央付近にある必要があると いうことを意味する。このことが更に、トランジスタに可能な最大降伏電圧を引 き下げることになる。また、コレクタバイアスを増大させた場合、電位ロックが 始まる直前に、弱いコレクタ降伏あるいはパンチスルーが始まることも起こり得 る。 発明の簡単な説明 本発明の目的は、エミッタ下のコレクタ−酸化物境界上に生成されるアキュミ ュレーション層を抑制もしくは阻止するように電界を変化させることによって、 この種の降伏を防止することである。 このことは本発明に従うトランジスタにおいて達成される。本トランジスタで は、前記コレクタ領域とは反対側の前記エミッタ領域において、前記第２の伝導 形のプラグ領域が前記シリコン層中を前記酸化物層まで延びており、前記プラグ 領域の一部分が、前記ベース領域から離れたところにおいて、エミッタ領域の少 なくとも一部分の下を前記酸化物層の表面に沿ってコレクタ領域の方へ横方向に 延びており、更に、前記プラグ領域が前記ベース領域へ電気的に接続されている 。 ここにおいて、完全に空乏化したコレクタを備えたトランジスタでは、降伏が 発生する前に電圧動作領域が増大することになろう。 図面の簡単な説明 本発明は以下に添付図面を参照しながらより詳細に説明されよう。 図１は本発明に従うトランジスタの第１実施例の模式的断面図である。 図２は本発明に従うトランジスタの第２実施例の模式的断面図である。 図３は本発明に従うトランジスタの第３実施例の模式的断面図である。 発明の詳細な説明 図１は本発明に従うバイポーラＳＯＩ（シリコン・オン・インシュレータ）ｎ ｐｎトランジスタの第１実施例を示す。ドーピング極性を逆にすることによって 、本発明はｐｎｐトランジスタに対しても同様に適用できる。 本トランジスタはシリコン基板１を含み、その主面上には二酸化シリコンの絶 縁層２が設けられている。 Ｎ伝導形の不純物を少量ドープされたシリコン層３が絶縁性酸化物層２の上に 設けられている。 Ｐ伝導形の不純物をドープされたベース領域４が、シリコン層３の中へそのフ リーな表面から拡がっている。 Ｎ伝導形の不純物を高濃度にドープされたエミッタ層５が、ベース領域４の中 へそのフリーな表面から拡がっている。 ベース領域４から離れたところにおいて、Ｎ伝導形の不純物を高濃度にドープ されたコレクタ領域６が、シリコン層３の中へそのフリーな表面から拡がってい る。 エミッタ領域５の下のシリコン層３と酸化物層２との間の境界上にアキュミュ レーション層が形成されるのを抑制ないし阻止するために、Ｐ伝導形、すなわち ベース領域と同じ伝導形の不純物をドープされたプラグ領域７が、コレクタ領域 ６とは反対側のエミッタ領域５においてシリコン層３の中へ酸化物層２まで延び ている。 図１に示された実施例においては、プラグ領域７はベース領域４を完全に通り 抜けており、更にベース領域４と電気的に接触している。 図２は、本発明に従うバイポーラＳＯＩトランジスタの第２実施例を示してい る。 図２に従うトランジスタの一般的な設計は、図１に従うトランジスタのそれと 同じであり、同一の要素に対しては同じ参照符号が用いられている。 しかし、図２に従うトランジスタのプラグ８の設計は、図１に従うトランジス タのそれとは異なっており、図２のものは、ベース領域４の底面から離れたとこ ろにおいて、酸化物層２の表面に沿ってコレクタ領域６の方へ横方向に延びる部 分８’を含んでいる。 本発明に従えば、プラグ領域の部分８’はエミッタ領域５の少なくとも一部分 の下を酸化物層２の表面に沿って横方向に延びている。プラグ領域８の横部分８ ’は、せいぜいベース領域５のコレクタ領域６に面する端部まで横方向に延びる だけである。 図３は本発明に従うバイポーラＳＯＩトランジスタの第３実施例を示している 。 図３に従うトランジスタの一般的な設計は、図１および図２に従うトランジス タのそれと違わないので、同一の要素には図１および図２に従うトランジスタの 要素と同じ参照符号が用いられている。 図３に従うトランジスタは、ベース領域４から横方向に離れたところにおいて 酸化物層２まで下方に延びるプラグ領域９を含んでいる。 しかし、本発明に従って、プラグ領域９とベース領域４とは外部導体１０によ って電気的に相互接続される。 図３に従うプラグ領域９はまた、図２のプラグ領域８の横部分８’に類似した 横部分（図示されていない）を備えることができる。 更に別の実施例（図示されていない）に従えば、プラグ領域は一部分がベース 領域４中にあり、一部分がベース領域４の外側にあってもよい。 図１、図２、および図３に従う実施例において、コレクタ６とベース４との間 に電圧が印加されると、プラグ領域に近いコレクタ領域において、横方向の空乏 化が始まり、それによってコレクタと酸化物層との間の境界におけるアキュミュ レーション層は減退する。 ベースのパンチスルーによって降伏が引き起こされる場合は、ベース領域から の横方向への電界がベースとコレクタとの間で空間電荷層を増大させて、パンチ スルーを遅らせる。 更に、衝突電離によって降伏が引き起こされる時は、ベース領域からの電界再 分布が電界強度を弱め、雪崩降伏を遅延させる。 コレクタ電圧を高めることによる降伏の遅延は、後に発生するトランジスタ保 護のための電位ロックのために十分なものとなろう。 図２に従うプラグ領域８、８’は、それぞれ図１および図３に従うプラグ領域 ７および９よりも製造が困難であるが、これらすべてのプラグ領域実施例は、完 全空乏化コレクタを備えたトランジスタの降伏前に電圧動作領域を広げることに 寄与する。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．バイポーラＳＯＩトランジスタであって、 −主面を有する基板（１）、 −前記主面上の酸化物層（２）、 −前記酸化物層（２）上の第１の伝導形のシリコン層（３）、 −前記シリコン層（３）中へ延びる第２の伝導形のベース領域（４）、 −前記ベース領域（４）中へ延びる前記第１の伝導形のエミッタ領域（５）、お よび −前記ベース領域（４）から横方向に離れたところにおいて、前記シリコン層（ ３）中へ延びる前記第１の伝導形のコレクタ領域（６）、 を有し、前記第２の伝導形のプラグ領域（８）が、前記コレクタ領域（６）とは 反対側の前記エミッタ領域（５）において、前記シリコン層（３）の中を前記酸 化物層（２）まで延びていること、前記プラグ領域（８）の一部分（８’）が、 前記ベース領域（４）から離れたところにおいて、エミッタ領域（５）の少なく とも一部分の下を前記酸化物層（２）の表面に沿ってコレクタ領域（６）の方へ 横方向に延びていること、および前記プラグ領域が前記ベース領域（４）と電気 的に接続されていることを特徴とするトランジスタ。 ２．請求項第１項記載のトランジスタであって、前記プラグ領域（８）が少な くとも部分的に前記ベース領域（４）中を通って延びていることを特徴とするト ランジスタ。 ３．請求項第２項記載のトランジスタであって、前記プラグ領域（８）が前記 ベース領域（４）中を完全に貫通して延びていることを特徴とするトランジスタ 。 ４．請求項第１項記載のトランジスタであって、前記プラグ領域が前記ベース 領域（４）から横方向に離れたところにおいて延びていることを特徴とするトラ ンジスタ。 ５．請求項第４項記載のトランジスタであって、前記プラグ領域が前記ベース 領域（４）へ外部的に接続されていることを特徴とするトランジスタ。 ６．請求項第１項ないし第６項のうちの任意の項記載のトランジスタであって 、 プラグ領域（８）の前記部分（８’）が前記ベース領域（４）の端部まで横方向 に延びていることを特徴とするトランジスタ。