DE10334780B3

DE10334780B3 - Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben

Info

Publication number: DE10334780B3
Application number: DE10334780A
Authority: DE
Inventors: Jenö Dr.-Ing. Tihanyi
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2005-04-21
Anticipated expiration: 2023-07-31
Also published as: US7199403B2; US20050056886A1

Abstract

Die Erfindung betrifft eine Halbleiteranordnung mit einer MOSFET-Struktur und einer Aktiv-Zener-Funktion, bei der am Boden eines Trenches (3, 4) zur Bildung von Zener-Dioden (Z1, Z2) eine n·+·-dotierte Zone (15) und eine p·+·-dotierte Zone (16) vorgesehen sind, wobei die n·+·-dotierte Zone mit der Gateelektrode (7, 8) in direkter Verbindung steht.

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung, die zwischen Gate und Drain der MOSFET-Struktur vorgesehen ist. Unter MOSFET-Struktur soll dabei in erster Linie ein MOSFET verstanden werden. Jedoch wird auch beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate) als eine solche MOSFET-Struktur angesehen. Generell weist aber jedes Halbleiterbauelement, bei dem ein Stromfluss über eine isolierte Steuerelektrode gesteuert wird, eine solche MOSFET-Struktur auf.
Bekanntlich kann zur Erhöhung der Robustheit von Power- bzw. Leistungs-MOSFET's das so genannte "Aktiv-Zenering" (Aktiv-Zener-Funktion) verwendet werden, bei dem, wie in 6 gezeigt ist, zwischen einer Steuerelektrode G und einer Drainelektrode D eine Zenerdiode Z1 liegt. Antiseriell zu dieser Zener-Diode Z1 kann noch eine Diode D1 vorgesehen werden, wobei die Dioden Z1 und D1 durch entsprechende pn-Übergänge gebildet sind. Ein Beispiel für ein solches Aktiv-Zenering stellt der so genannte PROFET dar, bei dem eine Schutzdiode zwischen Gateelektrode und Drainelektrode vorgesehen ist.
Die Wirkung des Aktiv-Zenerings liegt darin, dass bei erhöhter, an der Drainelektrode D liegender Spannung, welche die Zenerspannung der Zener-Diode Z1 überschreitet, der MOSFET wieder eingeschaltet wird und ein Stromfluss zwischen Sourceelektrode S und Drainelektrode D auftritt.
Bisher wird ein Aktiv-Zenering in MOSFETs durch eine gesonderte Zener-Diode oder auch in integrierter Form realisiert. Der Aufwand hierfür ist aber nicht unbeträchtlich, da für die Ausbildung der Zener-Diode zusätzliche Fläche auf der integrierten Schaltung neben weiteren Dotierungsschritten benötigt wird.

Aus der DE 101 23 818 A1 ist eine Anordnung mit Schutzfunktion für ein Halbleiterbauelement bekannt. Dabei wird eine gesonderte Zener-Diode bei Trench-MOSFET-Schaltungen in integrierter Form verwendet.

Es ist somit Aufgabe der vorliegenden Erfindung, eine auf einfache Weise herstellbare Halbleiteranordnung mit einer MOSFET-Struktur und einem Aktiv-Zenering zu schaffen, welche sich insbesondere durch einen minimalen Flächenbedarf auszeichnet; außerdem soll ein Verfahren zum Herstellen einer solchen Halbleiteranordnung angegeben werden.

Diese Aufgabe wird erfindungsgemäß durch eine Halbleiteranordnung mit den Merkmalen des Patentanspruchs 1 gelöst.

Die erfindungsgemäße Halbleiteranordnung zeichnet sich also dadurch aus, dass

– die MOSFET-Struktur aus einem Trench-MOSFET mit einem Kanal des einen Leitungstyps und einer in einem Trench vorgesehenen Gateelektrode besteht und
– die Zenereinrichtung aus einer ersten hochdotierten Zone des einen Leitungstyps und einer zweiten hochdotierten Zone des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps besteht, wobei die beiden Zonen in dieser Reihenfolge zwischen der Gateelektrode und einem Drainbereich vorzugsweise am Boden des Trenches vorgesehen sind.

Weitere zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Ein vorteilhaftes Verfahren zum Herstellen einer derartigen Halbleiteranordnung ist im Patentanspruch 11 angegeben.

Bei der erfindungsgemäßen Halbleiteranordnung schließt sich an die Gateelektrode, die vorzugsweise aus beispielsweise n⁺-dotiertem polykristallinem Silizium besteht, am Boden des Trenches eine n⁺-leitende Zone an. Diese n⁺-leitende Zone wird durch Diffusion aus dem polykristallinen Silizium gebildet. Anschließend an diese n⁺-leitende Zone folgt eine p⁺-leitende Zone, die ihrerseits beispielsweise durch Ionenimplantation im Trench erzeugt ist. Die beiden Zonen, also die n⁺-leitende Zone und die diese im Wesentlichen umgebende p⁺-leitende Zone, sind inselförmig gestaltet und befinden sich vorzugsweise im unteren Bereich des Trenches. Der pn-Übergang zwischen der n⁺-leitenden Zone und der p⁺-leitenden Zone bildet eine erste Zener-Diode. Weiterhin bildet der pn-Übergang zwischen der p⁺-leitenden Zone und dem in diesem Fall n-leitenden Draingebiet eine zweite Zener-Diode. Die beiden Zener-Dioden liegen so antiseriell zueinander.

Die Zener-Dioden können auch an anderen Stellen im Trench, beispielsweise an Seitenwänden, vorgesehen werden.

Es sei betont, dass die angegebenen Leitungstypen auch jeweils umgekehrt sein können. Das heißt, der n-Leitungstyp kann durch den p-Leitungstyp ersetzt werden, wenn anstelle des p-Leitungstyps wiederum der n-Leitungstyp verwendet wird.

Als Halbleitermaterial für die Halbleiteranordnung wird in bevorzugter Weise Silizium eingesetzt. Es ist jedoch auch möglich, andere Halbleitermaterialien, wie beispielsweise Siliziumcarbid, A_IIIB_V-Halbleiter usw. zu verwenden.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
1 eine Schnittdarstellung durch ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung,
2 ein Ersatzschaltbild zur Halbleiteranordnung von 1, σ
3 – 5 Schnittdarstellungen zur Erläuterung des erfindungsgemäßen Verfahrens und
6 ein Schaltbild einer PROFET-Anordnung.
Die 6 ist bereits eingangs erläutert worden. In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung. Bei diesem Ausführungsbeispiel sind zwei Trench-MOSFETs gezeigt. Die Anzahl der Trench-MOSFETs ist jedoch nicht auf zwei begrenzt. Vielmehr kann diese Anzahl auch höher liegen. Selbstverständlich kann aber auch nur ein Trench-MOSFET anstelle linearen Strukturen vorliegen. Weiterhin kann für den Trench-MOSFET auch eine Ringstruktur gewählt werden. In diesem Fall umgibt der Trench ein innen liegendes Bodygebiet, so dass die in 1 dargestellte schematische Verbindung zwischen den beiden Gateelektroden entfallen kann. Das heißt, die Gateelektrode hat dann eine ringförmige Gestalt. Es sind aber auch andere geometrische Formen für den Trench-MOSFET möglich.
Im Einzelnen zeigt 1 ein n⁺-leitendes Halbleitersubstrat 1, auf dem eine n-leitende Halbleiterschicht 2 vorgesehen ist. In die Halbleiterschicht 2 sind Trenches 3, 4 eingebracht, die mit einer Isolierschicht 5, 6 aus beispielsweise Siliziumdioxid als Gateoxid ausgekleidet sind. Im Übrigen ist das Innere der Trenches 3, 4 mit n⁺-dotiertem polykristallinem Silizium (Polysilizium) 7, 8 gefüllt. Im Bereich zwischen den Trenches 3, 4 und gegebenenfalls beidseitig von diesen befindet sich ein p-dotiertes Bodygebiet 9. In dieses Bodygebiet 9 sind n⁺-dotierte Sourcezonen 10 eingebracht. Die Sourcezonen 10 können gegebenenfalls die Trenches 3, 4 ringförmig umgeben. Auf der Oberfläche der so gestalteten Halbleiteranordnung ist eine Isolierschicht 11 aus beispielsweise Silizi umdioxid vorgesehen, welche ein Fenster 12 aufweist, durch das eine Metallisierung 13 die Sourcezonen 10 und das Bodygebiet 9 kontaktiert. Diese Metallisierung 13 kann beispielsweise aus Aluminium bestehen und auf Bezugspotential liegen. Das Halbleitersubstrat 1, das zusammen mit der Halbleiterschicht 2 die Drainzone bildet, ist ebenfalls mit einer Metallisierung 14 versehen und liegt auf einer Spannung +U_D, also einer positiven Drainspannung.
Erfindungsgemäß sind im Boden der Trenches 3, 4 eine n⁺-leitende Zone 15 und eine diese umgebende p⁺-leitende Zone 16 vorgesehen. Die Zonen 15 stehen dabei in Berührung mit dem polykristallinen Silizium 7 des Trenches 3 bzw. mit dem polykristallinen Silizium 8 des Trenches 4.
2 zeigt ein Ersatzschaltbild für die Halbleiteranordnung von 1. Die Zener-Diode Z1 wird durch den pn-Übergang zwischen den Zonen 15 und 16 gebildet, während die Zener-Diode Z2 dem pn-Übergang zwischen der Zone 16 und der Schicht 2 entspricht. Der n-Kanal-MOSFET T1 besteht aus der Sourcezone 10, dem Bodygebiet 9 und der Drainzone aus dem Substrat und der Halbleiterschicht 2, während der p-Kanal-MOSFET T2 durch das Bodygebiet 9, die Halbleiterschicht 2 und die Zone 16 gebildet wird. Weiterhin entspricht der Bipolartransistor T3 der Schichtfolge aus der Zone 15 als Emitter, der Zone 16 als Basis und der Schicht 2 sowie dem Substrat 1 als Kollektor.
Der parasitäre npn-Bipolartransistor T3 sollte eine niedrige Stromverstärkung β haben. Dies gilt für solche Transistoren gewöhnlich. Daher reduziert seine Kollektor-Emitter-Spannung U_CE0 die Spannungsfestigkeit der Halbleiteranordnung nur sehr gering. Das heißt, parasitäre Bipolareffekte wirken sich kaum aus.
Wird die an der Gateelektrode G liegende Gatespannung höher als die Zenerspannung der Diode Z2, dann werden Löcher in die Zone 15 unter den Trenches 3, 4 injiziert, wodurch die Leitfähigkeit der Halbleiteranordnung weiter verbessert wird. Dieser Effekt kann insbesondere bei einem IGBT von Vorteil sein, um bei diesem den EIN-Spannungsabfall, also den Spannungsabfall im eingeschalteten Zustand, zu reduzieren. Ein solcher IGBT liegt vor, wenn anstelle des n⁺-leitenden Halbleitersubstrats 1 ein p⁺-dotiertes Halbleitersubstrat verwendet wird.
Im Folgenden wird anhand der 3 bis 5 noch ein vorteilhaftes Verfahren zum Herstellen der erfindungsgemäßen Halbleiteranordnung erläutert.
In die Halbleiterschicht 2 wird durch Ätzen der Trench 3 bzw. 4 eingebracht. Sodann wird durch Ionenimplantation am Boden des Trenches 3 bzw. 4 die p⁺-leitende Zone 16 gebildet. Damit liegt die in 3 gezeigte Struktur vor.
Das Innere des Trenches 3 bzw. 4 wird sodann mit der Isolierschicht 5 bzw. 6 durch Oxidation ausgekleidet. Anschließend wird eine polykristalline Siliziumschicht 17 (Polyl) aufgetragen. Es liegt so die in 4 dargestellte Struktur vor.
Sodann wird am Boden des verbleibenden Trenches 3 bzw. 4 durch die Schichten 17 und 5 bzw. 6 ein Loch eingebracht, und das Innere des Trenches wird mit polykristallinem Silizium 18 (Poly2) gefüllt. Aus diesem Poly2 wird sodann die Zone 15 ausdiffundiert. Polyl und Poly2, das heißt die Schicht 17 und das polykristalline Silizium 18 bilden zusammen das polykristalline Silizium 7 bzw. 8. Es liegt dann so die in 5 dargestellte Struktur vor.

1: Halbleitersubstrat
2: Halbleiterschicht
3: Trench
4: Trench
5: Isolierschicht
6: Isolierschicht
7: polykristallines Silizium
8: polykristallines Silizium
9: Bodygebiet
10: Sourcezone
11: Isolierschicht
12: Fenster
13: Metallisierung
14: Metallisierung
15: n⁺-leitende Zone
16: p-leitende Zone
17: polykristalline Siliziumschicht
18: polykristallines Silizium
19: Loch

Claims

Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung, die zwischen Gate und Drain der MOSFET-Struktur vorgesehen ist, wobei: – die MOSFET-Struktur aus einem Trench-MOSFET mit einem Kanal des einen Leitungstyps und einer in einem Trench vorgesehenen Gateelektrode (7, 8) besteht und – die Zenereinrichtung aus einer ersten hochdotierten Zone (15) des einen Leitungstyps und einer zweiten hochdotierten Zone (16) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps besteht und die beiden Zonen (15, 16) in dieser Reihenfolge zwischen der Gateelektrode (7, 8) und einem Drainbereich (1, 2) des MOSFETs liegen.
Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die beiden Zonen (15, 16) am Boden des Trenches (3, 4) vorgesehen sind.
Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die MOSFET-Struktur durch eine Zone (1) des anderen Leitungstyps zu einem IGBT erweitert ist.
Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mehrere Trenches vorgesehen sind.
Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Trench eine Ringstruktur hat.
Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zone (15) des einen Leitungstyps durch ein Loch in einer Trench-Isolierschicht (5, 6) mit der Gateelektrode (7, 8) in Verbindung steht.
Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Gateelektrode (7, 8) aus mit dem einen Leitungstyp dotierten polykristallinen Silizium besteht.
Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der eine Leitungstyp der n-Leitungstyp ist.
Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Zone (16) des anderen Leitungstyps die Zone (15) des einen Leitungstyps vollständig umschließt.
Halbleiteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Zone (15) des einen Leitungstyps und die Zone (16) des anderen Leitungstyps jeweils inselförmig gestaltet sind.
Verfahren zum Herstellen der Halbleiteranordnung nach einem der Ansprüche 1 bis 10, umfassend die folgenden Verfahrensschritte: – zunächst wird die Zone (16) des anderen Leitungstyps durch Implantation aus dem Trench (3, 4) in den Drainbereich (1, 2) eingebracht, – sodann wird der Trench mit einer Isolierschicht (5, 6) und einer mit Dotierstoff vom ersten Leitungstyp dotierten polykristallinen Siliziumschicht (17) ausgekleidet, – im Bereich des Bodens des Trenches (5, 6) wird anschließend durch die polykristalline Siliziumschicht (17) und die Isolierschicht (5, 6) ein Loch (19) eingebracht, und der verbleibende Trench (5, 6) wird mit dotiertem polykristallinem Silizium des einen Leitungstyps (18) gefüllt, und – aus dem dotierten polykristallinen Silizium (18) wird Dotierstoff des einen Leitungstyps zur Bildung der Zone des einen Leitungstyps (15) in die Zone des anderen Leitungstyps (16) eindiffundiert.