DE69534968T2 - Halbleiteranordnungen vom Druckkontakttyp - Google Patents

Halbleiteranordnungen vom Druckkontakttyp Download PDF

Info

Publication number
DE69534968T2
DE69534968T2 DE69534968T DE69534968T DE69534968T2 DE 69534968 T2 DE69534968 T2 DE 69534968T2 DE 69534968 T DE69534968 T DE 69534968T DE 69534968 T DE69534968 T DE 69534968T DE 69534968 T2 DE69534968 T2 DE 69534968T2
Authority
DE
Germany
Prior art keywords
chip
chips
electrode
electrode plate
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534968T
Other languages
English (en)
Other versions
DE69534968D1 (de
Inventor
c/o Intellectual Property Div. Michiaki Minato-ku Hiyoshi
c/o Intellectual Property D. Hisayoshi Minato-ku Muramatsu
c/o Intellectual Property Div. Takashi Minato-ku Fujiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69534968D1 publication Critical patent/DE69534968D1/de
Application granted granted Critical
Publication of DE69534968T2 publication Critical patent/DE69534968T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung vom Druckkontakttyp, insbesondere bezieht sie sich auf MOS-Gattertreibschaltvorrichtungen wie einen IGBT (Insulated Gate Bipolar Transistor) mit einer Mehrzahl von Halbleitersubstraten.
  • Konventionellerweise ist die Struktur der Druckkontakttyp-Halbleitervorrichtung nur eine gewesen, die ein einzelnes Halbleitersubstrat druckkontaktiert (hiernach bezeichnet als „Chip"). In der Druckkontakttypvorrichtung des Anodenkurztyp-GTO-(Gate Turn Off)-Thyristors schließt beispielsweise der Scheibentypchip, eine N-Typ-Emitterschicht, eine P-Typ-Basisschicht, eine N-Typ-Basisschicht und eine P-Typ-Emitterschicht von der Chipoberfläche, die die Katode ist, in Richtung der Rückseite des Chips, der die Anode ist, ein.
  • Ein N-Typ-Emitterbereich auf der Chipoberfläche wird als eine Mehrzahl von Mesas auf der P-Typ-Basisschicht gebildet. Diese N-Typ-Emitterbereiche weisen eine Aluminiumkatodenelektrode auf dem oberen Teil der Mesas auf und eine Mehrzahl von Gatterelektroden, die aus Aluminium bestehen, werden in der P-Typ-Basisschicht bereitgestellt, die durch die Mesa-Verarbeitung freigelegt werden. Auf der Rückseite des Chips werden eine Mehrzahl von P-Typ-Emitterbereiche mit einer planaren Struktur innerhalb der Oberfläche einer flachen N-Typ-Basisschicht gebildet, und der Anodenkurztyp-GTO-Thyristor wird gebildet durch Bereitstellen der Anodenelektrode, die aus Aluminium besteht, auf der gesamten Fläche davon, die sich über die N-Typbasisschicht und P-Typ-Emitterbereiche erstreckt. Die Seitenfläche des Chips ist zum Beispiel mit Siliconharz für den Isolationsschutz beschichtet.
  • Auf der Katodenelektrode auf dem oberen Teil der Mesas ist die äußere Katodenelektrode druckkontaktiert, und auf der Anodenelektrode ist die äußere Anodenelektrode presskontaktiert. Die oben erwähnte Druckkontakttypvorrichtung des Anodenkurztyp-GTO-Thyrisors ist offenbart in KOUKAI „Press-contact type semiconductor device" HEI, 4-137561 (12. Mai 1992).
  • In der letzten Zeit ist ein IGBT in Erscheinung getreten als eine MOS-Gattertreibtyp-Schaltvorrichtung. Diese Vorrichtung ist durch einen Vorteil gekennzeichnet, dass sie einen Hochspannungs- und Hochstrombetrieb leicht macht, den der Bipolartransistor aufweist, und einen Vorteil, dass das Treiben leicht ist. Als die Schaltvorrichtung, die diesen IGBT verwendet, ist eine RC-(Reverse Conduction)-Typ-Schaltvorrichtung bekannt, die eine FRD (Free Wheel Diode) beinhaltet. Diese Vorrichtung ist eine, die eine FRD mit einem IGBT inversparallel verbindet und in einer Modulstruktur verwendet wird. Dieses Modul ist zusammengesetzt durch Bilden eines Elektrodenmusters, das als gegebene Kollektorelektrode, Emitterelektrode, Emittersteuerungselektrode und Gatterelektrode auf dem Isolationssubstrat verwendet wird, und durch eine Lötbefestigung einer Mehrzahl von IGBT-Rückseitenkollektoren bzw. FRD-Chips auf dem Kollektorelektrodenmuster. Der Emitter auf der oberen Seite des Chips, eine Emittersteuerung und entsprechende Elektroden des Gatters und die zugehörigen Elektrodenmuster auf dem Isolationssubstrat sind durch einen Bondingdraht entsprechend verbunden.
  • Die Oberfläche eines IGBT-Chips, die auf der Schaltvorrichtung dieser Modulstruktur befestigt ist, ist mit einem Passivierungsfilm wie einem Polyimid beschichtet, außer an dem Bondingfeld des Gatters und Emitters. Der quadratisch geformte Siliziumchip eines IGBT bildet die Kollektorelektrode des Metallmehrschichtfilms über die gesamte Oberfläche der Rückseite des Chips, um eine Lötung zu vereinfachen.
  • Da zum Beispiel die Druckkontakttyp-Halbleitervorrichtung, die aus dem konventionellen GTO-Thyristor besteht, nur eine Struktur aufweist zum Druckkontaktieren eines Chips, bestehen Defekte, wie unten beschrieben:
    • (1) Ein Hochstrombetrieb des Elementes ist schwierig. Um nämlich die Strombemessung des Elementes zu erhöhen ist es notwendig geworden, die Chipgröße groß zu machen. Wenn jedoch die Chipgröße erhöht wird, werden derartige Probleme bewirkt, dass bei dem Hochgeschwindigkeitselement wie MOS-Gattertyp-Schaltungsvorrichtungen vom IGBT, die Möglichkeit erhöht wird, nicht wiederherstellbare Effekte zu enthalten, die eine Feinverarbeitung schwierig machen, um die Fehlerrate zu erhöhen.
    • (2) Eine hohe Funktionalisierung und hohe Werthinzufügungen sind schwierig. Wenn zum Beispiel die RC-Typ IGBT-Vorrichtung hergestellt wird, müssen zwei unterschiedliche Arten von Vorrichtungsstrukturen, IGBT und FRD auf einem Wafer hergestellt werden, wodurch der Herstellungsprozess kompliziert und die Produktion schwierig wird.
  • Wenn ferner die konventionelle Modultyp-Halbleitervorrichtung verwendet wird, um in einem Fahrzeug befestigt zu werden (für Traktionsanwendungen), werden Probleme wie unten beschrieben bewirkt:
    • (1) Eine Zuverlässigkeit des Leistungszyklus vom Bonding Es wird gefordert, dass Halbleitervorrichtungen für Traktionsanwendungen haltbar sein müssen für die Leistungszyklen von 6 Millionen Zyklen bei einer Temperaturveränderung von 25°C, aber die derzeitige Technologie kann nur eine Haltbarkeit von 3 Millionen Zyklen.
    • (2) Zuverlässigkeit für das thermische Schicksal der Lötschicht Es wird gefordert, dass die Lötschicht haltbar sein muss, wie in dem Bonding, auf den Leistungszyklus von 75.000 Zyklen bei einer Temperaturveränderung von 70°C, aber die derzeitige Technologie kann nur eine Haltbarkeit von ungefähr 25.000 Zyklen.
    • (3) Eine Zuverlässigkeit zum Kühlen des Elementes Konventionelle Modultyphalbleitervorrichtungen werden nur auf einer Seite der Kollektorseite gekühlt, und eine Kühlung von der Emitterelektrodenseite ist beinahe unmöglich. Daher muss der äußere Durchmesser des Elementes erhöht werden, um die Hitzeabfuhr zu erweitern. Zum Beispiel wird in dem RC-Typ-IGBT-Modul von 1200 A–2500 V Klasse der äußere Durchmesser 130 × 260 × 40 mm.
    • (4) Zuverlässigkeit für einen Hochtemperaturbetrieb In Halbleitervorrichtungen für Traktionsanwendungen muss die Betriebstemperatur im Betrieb im Bereich vom –40°C–150°C sichergestellt werden, aber das Harz des Gehäusematerials ist bei derartige Temperaturen nicht haltbar.
    • (5) Zuverlässigkeit für einen Hochspannungsbetrieb Da das Gehäusematerial ein Harz ist und leicht eine Kriechspur bewirkt, ist es nicht haltbar gegen einen Hochspannungsbetrieb.
    • (6) Zuverlässigkeit für ein Verdrahten Da ein Verdrahten innerhalb des Moduls fein und kompliziert ist, bestehen derartige Probleme bezüglich einer Rauscherzeugung in dem Gatterschaltkreis infolge der Verdrahtungsinduktivität und eine Erzeugung von Spannungsspitzen zur Zeit einer Diodenwiederherstellung.
  • Relevanter Hintergrundstand der Technik ist beschrieben in EP-A-0 476 661 und US-A-5 267 687.
  • EP-A-0 476 661 des vorliegenden Anmelders beschreibt eine Druckkontakt-Halbleitervorrichtung mit einem monolithischen Halbleitersubstrat mit Halbleiterschichten, die aus einem Anodenkurzverschaltungstyp-GTO-Thyristor bestehen, mit Katoden und Gatterelektroden, die auf der oberen Oberfläche dessen gebildet sind, und einer Elektrode, die auf der unteren Oberfläche dessen gebildet ist. Das Substrat ist zwischen einem Paar von Elektrodenplatten gesandwiched, die wiederum zwischen einem Paar von äußeren Elektroden gesandwiched sind. Zusätzlich ist eine Weichmetallplatte zwischen der oberen Elektrodenplatte und der unteren Oberfläche des Halbleitersubstrates zwischen angeordnet. Die Seitenoberflächen des Substrates sind durch einen Passivierungsfilm beschichtet, der aus einem Silikonharz beispielsweise gefertigt ist.
  • US-A-5 267 867 beschreibt eine Packung für mehrfach entfernbare integrierte Schaltkreise, wobei mehrfach integrierte Schaltkreischips auf einer oberen Oberfläche eines flexiblen Schaltkreisblattes angeordnet sind. Das flexible Schaltkreisblatt und die mehrfachen Halbleiterchips sind zwischen einem thermisch leitfähigen Deckel und einer festen Platte gesandwiched. Die Umgebung derartiger Chips ist umgeben von einem erhöhten Anpassungstemplate, das durch Ätzen eines Photoresists auf dem flexiblen Schaltkreisblatt gebildet wird. Die mehrfachen Chips sind dadurch fest an der Stelle gehalten. Elastische Felder, die zwischen dem flexiblen Schaltkreisblatt und der festen Platte angeordnet sind, übertragen einen Druck von der festen Platte auf das flexible Schaltkreisblatt, das dadurch in einen Presskontakt mit dem Chip gebracht wird, das auf der oberen Oberfläche dessen angeordnet sind. Da die erhöhten Anpassungstemplates integral mit dem flexiblen Schaltkreisblatt gebildet sind, sind die mehrfachen Chips nicht frei sich in einer Ebene parallel zu der Oberfläche des flexiblen Schaltkreisblattes zu bewegen und sind anstelle dessen in einem Array bzw. Feld angeordnet, mit Abständen zwischen den erhöhten Anpassungstemplates, die benachbarte Chips enthalten.
  • Die vorliegende Erfindung ist vor diesem Hintergrund erstellt worden. Es ist daher die Aufgabe der vorliegenden Erfindung planare Schaltungsvorrichtungen vom MOF-Gattertreib-Typ bereitzustellen, die eine hohe Zuverlässigkeit aufweisen und geeignet sind für Traktions- und industrielle Anwendungen, durch Angeben einer Druckkontaktstruktur auf der Mehrfachchiptypvorrichtung.
  • Die vorliegende Erfindung ist dadurch gekennzeichnet, dass ein Chiprahmen, der aus einem synthetischen Harz gefertigt ist, auf jeder Umgebung der mehrfachen Halbleiterchips befestigt wird, die MOS-Gattertreibtypchips enthalten, wobei jeder Chip in der gleichen Ebene angeordnet ist, um so gegen den Chiprahmen dessen zu grenzen, und diese presskontaktiert sind und gesichert sind durch die erste Elektrodenplatte und die zweite Elektrodenplatte. Ferner wird durch Regulieren der äußeren Umgebung der angeordneten Mehrfachhableiterchips unter Verwenden des äußeren Rahmens, der zwischen der ersten Elektrodenplatte und der zweiten Elektrodenplatte eingefügt wird, jeder Chip positioniert.
  • Gemäß der Erfindung wird eine Druckkontakttyp-Halbleitervorrichtung bereitgestellt gemäß Anspruch 1.
  • Ferner kann so dargestellt werden, dass zwischen der ersten Elektrodenplatte und der zweiten Elektrodenplatte ein äußerer Rahmen isolierenden Harzes befestigt ist, derart, dass dieser äußere Rahmen einen kreisförmigen Körper aufweist, der die Seitenflächen der ersten und zweiten Elektrodenplatten einschließt, und einen Vorsprung, der sich von der inneren Wand zu der Innenseite dieses kreisförmigen Körpers erstreckt (zum Beispiel siehe 47 in 1 und 2), wobei die Mehrfachhalbleitersubstrate auf der gleichen Ebene angeordnet sind, die durch diesen Vorsprung eingeschlossen wird, um die Chiprahmen aneinander angrenzend zu machen, nachfolgend druckkontaktiert durch die erste und zweite Elektrodenplatte.
  • Zwischen der ersten Elektrodenplatte oder zweiten Elektrodenplatte, oder der ersten und zweiten Elektrodenplatte und dem Halbleitersubstrat, kann eine thermische Pufferplatte zwischengelegt sein. Oder eine dickeneinstellende Platte bestehend aus einem Weichmetallblatt kann zwischengelegt werden, um gegen die Druckkontaktebene der ersten Elektrodenplatte oder zweiten Elektrodenplatte oder der ersten und zweiten Elektrodenplatte anzugrenzen. Auf der Druckkontaktebene der ersten Elektrodenplatte oder zweiten Elektrodenplatte oder der ersten und zweiten Elektrodenplatte kann in der Umgebung des vorbestimmten Teils ein Graben gebildet sein, gegenüber dem Halbleitersubstrat, um die Beanspruchung zur Zeit einer Druckkontaktierung gleichmäßig auf den Chip anzuwenden. So wird ein Gatterelektrodenkontaktbereich in dem Teil der Emitteroberfläche des Halbleitersubstrates gebildet, wobei der Chiprahmen einen Erstreckungsteil aufweist, der sich von der oberen Kantenecke des Rahmens zu ihrem Inneren erstreckt, wobei der Erstreckungsteil den Gatterelektrodenkontaktbereich abdeckt, wo Tastköpfe, die mit der Gatterelektrode verbunden sind, bereitgestellt werden können.
  • Der Chiprahmen eines synthetischen Harzes, der auf der Umgebung der entsprechenden Chips befestigt ist, spielt eine Rolle als Positionierungsführung ebenso wie ein Schützen der Isolierung der Umgebung, um es möglich zu machen die Chips und die Druckkontaktplatte auf einer minimalen Größe zu fixieren. Der äußere Rahmen, der die äußere Umgebung des Chiprahmens einschließt, ordnet die Chiprahmen genau an und ermöglicht die Positionsbeziehung der Gatterelektrode genau zu bestimmen, und die Chips in einer hohen Dichte anzuordnen. Ferner besteht die Dickeneinstellplatte aus einem Weichmetallblatt, mit einer Duktilität wie Silber, das zwischen dem Chip und der Elektrodenplatte eingefügt wird, was ermöglicht Chips mit unterschiedlichen Dicken gleichförmig mit Druck zu kontaktieren. Die thermische Pufferplatte gibt die thermische Beanspruchung der Halbleitervorrichtung frei und der auf der Druckkontaktebene gebildete Graben der Elektrodenplatte gibt die Beanspruchungskonzentrierung an die Chipumgebung frei. Der Erstreckungsbereich des Chiprahmens, der den Kontaktbereich der Gatterelektrode abdeckt, erleichtert die Verbindung mit dem Kontaktbereich der Gatterleitung, während der Kontaktbereich geschützt wird.
  • Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie zusammen mit den beigefügten Zeichnungen genommen wird, in denen
  • 1 eine Aufsicht der Halbleitervorrichtung in der ersten Ausführungsform der vorliegenden Erfindung ist;
  • 2 eine Schnittansicht eines Bereiches entlang der Linie II-II von 1 ist;
  • 3 eine Schnittansicht des äußeren Bereiches des Halbleitersubstrates ist;
  • 4 eine Schnittansicht des zentralen Bereiches des Halbleitersubstrates ist;
  • 5A eine erste Aufsicht des Halbleitersubstrates ist;
  • 5B eine Schnittansicht entlang der Linie VB-VB des Halbleitersubstrates ist;
  • 5C eine erste vergrößerte Schnittansicht des Bereiches VC von 5B ist;
  • 6 eine zweite vergrößerte Schnittansicht des Bereiches VC von 5B ist;
  • 7 eine zweite vergrößerte Schnittansicht des Bereiches VC von 5B ist;
  • 8A eine zweite Aufsicht des Halbleitersubstrates ist;
  • 8B eine dritte Aufsicht des Halbleitersubstrates ist;
  • 8C eine vierte Aufsicht des Halbleitersubstrates ist;
  • 9 eine Aufsicht einer modifizierten Ausführungsform der Halbleitervorrichtung ist, die in 1 gezeigt ist;
  • 10 eine Aufsicht der Halbleitervorrichtung in der zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 11 eine Schnittansicht eines Bereiches entlang der Linie XI-XI von 10 ist;
  • 12 eine Schnittansicht eines Bereiches in der dritten Ausführungsform ist;
  • 13 eine Schnittansicht eines Bereiches in der vierten Ausführungsform ist;
  • 14 eine erste Aufsicht einer Emitterelektrodenplatte ist;
  • 15 eine zweite Aufsicht einer Emitterelektrodenplatte ist;
  • 16 eine dritte Aufsicht einer Emitterelektrodenplatte ist;
  • 17 eine Schnittansicht der Halbleitervorrichtung in der fünften Ausführungsform ist;
  • 18 eine Aufsicht der Basis der Halbleitervorrichtung ist, die in 17 gezeigt ist;
  • 19 eine Aufsicht der Chipanordnung der in 17 gezeigten Halbleitervorrichtung ist;
  • 20 eine Aufsicht der keramischen Kappe der in 17 gezeigten Halbleitervorrichtung ist;
  • 21 eine Schnittansicht der Plattenfeder der in 17 gezeigten Halbleitervorrichtung ist;
  • 22A eine fünfte Aufsicht des Halbleitersubstrates ist;
  • 22B eine Schnittansicht eines Bereiches entlang XXIIB-XXIIB von 22A ist;
  • 23A eine sechste Aufsicht des Halbleitersubstrates ist;
  • 23B eine Schnittansicht eines Bereiches entlang XXIIIB-XXIIIB von 23A ist;
  • 24A eine siebte Aufsicht des Halbleitersubstrates ist;
  • 24B eine Schnittansicht eines Bereiches entlang XXIVB-XXIVB von 24A ist;
  • 25 eine Ansicht verschiedener Gatterleitungen ist, die mit der Gatterklemme der Halbleitervorrichtung der vorliegenden Erfindung verbunden sind;
  • 26A eine Aufsicht der Pufferplatte ist, die für die Halbleitervorrichtung der vorliegenden Erfindung verwendet wird;
  • 26B eine Schnittansicht eines Bereiches entlang XXVIB-XXVIB von 26A ist;
  • 27 eine Schnittansicht ist, die eine Art darstellt, den Chiprahmen der Halbleitervorrichtung der vorliegenden Erfindung zu befestigen;
  • 28 eine Aufsicht eines quadratisch geformten äußeren Rahmens der Halbleitervorrichtung der vorliegenden Erfindung ist;
  • 29A eine erste Schnittansicht eines Thermistors ist, der auf dem Graben der Elektrodenplatte der vorliegenden Erfindung befestigt ist;
  • 29B eine zweite Schnittansicht eines Thermistors ist, der auf Graben der Elektrodenplatte der vorliegenden Erfindung befestigt ist; und
  • 29C ein Beispiel zum Befestigen des Thermistors auf der Gatterleitung ist.
  • Ausführungsformen der vorliegenden Erfindung werden nun mit Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die erste Ausführungsform wird mit Bezugnahme auf 1 bis 9 beschrieben. 1 ist eine schematische Aufsicht der umgekehrten Leitungs-IGBT-Vorrichtung vom Druckkontakttyp, 2 ist eine Schnittansicht des Bereiches entlang ihrer Linie II-II, 5A, 5B und 5C sind Aufsichten und Schnittansichten des mit einem Chiprahmen befestigten IGBT-Chips, und 6 bis 9 sind modifizierte Ausführungsformen der entsprechenden Bereiche der vorliegenden Ausführungsform. Wie in 1 gezeigt, besteht diese Vorrichtung aus neun IGBT-Chips 25 in dem zentralen Bereich und zwölf FRD-Chips 27 in dem Umgebungsbereich. Entsprechende Chips sind quadratische, aber der Sammelkörper, der sie sammelt, ist in die Kreisform presskontaktiert. Diese Chipsammelkörper sind durch den äußeren Rahmen 29 eingeschlossen, der die äußere Umgebung dessen schützt und sie positioniert. Da die Ebenenform der Vorrichtung dieser Ausführungsform kreisförmig ist, wird der äußere Rahmen 29, der den Chipsammelkörper einschließt, auch kreisförmig. Dieser äußere Rahmen wird als ein Ringrahmen bezeichnet. Wie in 2 gezeigt, ist der Chipsammelkörper durch die Kollektorelektrodenplatte 33 presskontaktiert, die die erste Elektrodenplatte ist, und die Emitterelektrodenplatter 35, die die zweite Elektrodenplatte ist, aber zwischen der Elektrodenplatte und dem Chip sind thermische Pufferplatten 37 und 39 eingefügt, die zum Beispiel aus Molybdän bestehen.
  • Die thermische Kollektorpufferplatte 37 ist nämlich zwischen den IGBT-Chip 25 und FRD-Chip 27 eingefügt und die Kollektorelektrodenplatte 33 und eine thermische Emitterpufferplatte 39 ist zwischen diesen Chips 25 und 27 und die Emitterelektrodenplatte 35 eingefügt. Chips 25 und 27 sind auf der thermischen Kollektorpufferplatte 37 angeordnet und fixiert. Diese Chips sind auf der thermischen Kollektorpuffermolybdänplatte auf einer Linie angeordnet und lassen keinen Platz dazwischen und sind durch den Ringrahmen 29 befestigt, der derart führt, zum Einschließen von außen. Aus Siliconharz bestehende Chiprahmen 41 werden an die äußere Umgebung entsprechender Chips 25 und 27 angefügt. Ferner wird zwischen der thermischen Emitterpufferplatte 39 und den Chips 25, 27 ein zum Beispiel aus Kupfer bestehender Weichmetallfilm 43 eingefügt, um den Kontaktzustand zu verbessern.
  • Der Ringrahmen 29 hat einen Vorsprung 47, der von der inneren Wand in das Innere ragt und Chips positioniert, um die äußere Umgebung des angeordneten Chipsammelkörpers einzuschließen. Die Spitze des Vorsprungs 47 des Ringrahmens 49 grenzt gegen den Chiprahmen 41 der Chipumgebung und ist auf der thermischen Kollektorpufferplatte 37 platziert. Der Chiprahmen 41 hat eine Funktion zum Erleichtern der Positionierung, wenn der Chipsammelkörper gebildet wird, ebenso wie zum Verstärken einer Isolation des äußeren Bereiches.
  • In dieser Ausführungsform wird das Beispiel der umgekehrten Leitungs-IGBT-Vorrichtung vom Druckkontakttyp gezeigt, die mit einem IGBT-Element mit 9 Chips und einem FRD-Element mit 12 Chips bereitgestellt wird, aber durch Verwenden der gleichen Chips und Verändern der Anzahl und des Zuweisungsverhältnisses können Vorrichtungen mit verschiedenen Einordnungen bereitgestellt werden. Wie in dieser Ausführungsform kann durch Quadratischmachen des FRD-Elementes mit der gleichen Größe hinsichtlich des IGBT-Elementes die Produktivität durch Standardisierung der Chipauslegung verbessert werden, und der Freiheitsgrad der Zusammenfügungstechnik des Chiprahmens kann verbessert werden. Ferner wird dadurch, dass die innere Wand des Chiprahmens 41 zu einer Führung gemacht wird, die thermische Emitterpufferplatte 39 auf die Chips 25 und 27 gesetzt, wodurch das ganze kontaktiert wird.
  • Als nächstes wird mit Bezugnahme auf 3 und 4 der IGBT-Chip beschrieben. Beide Figuren sind Schnittansichten des IGBT-Chips. Die Emitteroberfläche, die auf der oberen Oberfläche des IGBT-Chips gebildet wird, ist mit einem Passivierungsfilm 23 abgedeckt, zum Beispiel Polyimid, außer für den Leistungsversorgungsbereich des Gatters, der die Steuerungselektrode und der Bereich ist, der gegen die thermische Emitterpufferplatte der Emitterelektrode trennt. Dieser Passivierungsfilm 23 ist auf der Chipumgebung gebildet, was bedeutet, dass er unter dem Chiprahmen 41 gebildet ist, der auf der Chipumgebung befestigt ist. 3 zeigt die Struktur der Chipumgebung, und 4 zeigt einen gegebenen Schnitt innerhalb des Chips.
  • Der quadratisch geformte Chip 1 schließt einen P-Typ-Kollektorbereich 13, einen N- Basisbereich 11, einen P+ Basisbereich 15, einen P-Typ-Basisbereich 17 und einen N-Typ-Emitterbereich 9 ein. Ein P-Typ-Kollektorbereich 13 ist auf der Rückseite des Chips 1 gebildet, und auf dieser Rückseite ist eine Kollektorelektrode 22 aus zum Beispiel Aluminium auf der gesamten Oberfläche dessen gebildet. Ein P+ Basisbereich 15 und ein P-Typ-Basisbereich 17 sind in dem N- Basisbereich 11 gebildet, gegenüberliegend der oberen Oberfläche (hiernach bezeichnet als „Emitteroberfläche") des Chips 1. Der N-Typ-Emitterbereich 9 ist in dem P-Typ-Basisbereich 17 gebildet, gegenüberliegend der Emitteroberfläche des Chips 1. Emitterelektrode 1 bestehend aus Aluminium wird auf dem N-Typ-Emitterbereich 9 gebildet, kurzgeschlossen mit dem P-Typ-Basisbereich 17. Auf dem P-Typ-Basisbereich 17 und dem N-Basisbereich 11, gesandwiched zwischen diesem P-Typ-Basisbereichen 17, ist ein Polysiliziumgatter 5 über dem Gatteroxidfilm 19 gebildet. Polysiliziumgatter 5 ist mit einem Zwischenschichtisolierfilm 3 beschichtet, wie einem Siliziumdioxidfilm, und die Emitterelektrode 21 ist darauf angeordnet. Die mit dem Polysiliziumgatter 5 verbundene Gatterelektrode 31 besteht aus Aluminium und dergleichen und ist mit diesem Polysiliziumgatter 5 über eine Öffnung des zwischenlaminaren Films 3 (siehe 4) verbunden. Die Emitteroberfläche des Chips 1 ist mit einem Passivierungsfilm 23 wie Polyimid beschichtet, außer für den Kontaktierungsbereich G (nicht gezeigt) der Gatterelektrode 31 und dem Kontaktbereich der Emitterelektrode 21. Daher ist der Bereich außer für den Kontaktbereich G der Gatterelektrode 31 mit einem Passivierungsfilm 23 beschichtet. Die Gatterelektrode 31 ist mit einem Siliziumdioxidfilm 53 beschichtet und geschützt, und der Passivierungsfilm 23 ist darauf gebildet.
  • Als nächstes wird der Weg zum Befestigen des Chiprahmens auf einem IGBT-Chip 25 mit Bezugnahme auf 5 bis 8 beschrieben. 5A bis 5C zeigen die Aufsicht und die Schnittansicht und die teilweise vergrößerte Ansicht dessen des Chips mit einem darauf befestigten Chiprahmen. Der Chip 1 weist eine planare Hochspannungsstruktur auf, und die Form ist zum Beispiel quadratisch. Die Umgebung dessen ist mit einem Passivierungsfilm 23 aus Polyimidharz beschichtet. Auf dem Passivierungsfilm 23 aus Polyimid der Umgebung ist ein Chiprahmen 41, der aus Silicon oder einem durch einen separaten Vorgang im Voraus gebildeten technischen Kunststoff besteht, mit einem Kleber 49 befestigt, wie einem Silicon oder Polyimid (siehe 5C). Dieser Chiprahmen 41 und der Kleber 49 decken die obere Oberfläche und Seitenflächen der Chipumgebung ab, aber erreichen nicht den rückseitigen Kollektor auf dem Chip. Ferner ist die Größe des Chiprahmens 41 derart, dass ein Abstand zum Verändern von Oberflächendurchschlägen gemäß der Bemessungsspannung von Chip 1 auftritt. Ein Standard ist ein Standard von 1 mm oder länger pro 1 KV. Er hat eine derartige Form zum Führen auf der Seitenfläche des Chips 1, wie in 5C gezeigt, zum Positionieren zur Zeit der Anbringung des Chiprahmens 41 und des Chips 1.
  • 6 und 7 zeigen die modifizierte Ausführungsform des Befestigungsverfahrens des Chiprahmens. In 6 wird ein Graben 59 auf der Kontaktebene des Chiprahmens 41 mit dem Kleber 49 bereitgestellt, um eine Kürzung des Klebers zu verhindern. Somit gelangt der Kleber in den Graben 59 zum Verbessern der Klebestärke. In 7 ist der Chiprahmen 41 integral mit dem Chip durch Verwenden einer Gusstechnik von Siliconharz und dergleichen integral gebildet. Ferner wird in 6 und 7 ein leicht spitz zulaufender Winkel in dem oberen Bereich des Chiprahmens bereitgestellt und jeder Eckteil ist gerundet. Durch eine derartige Endbearbeitung kann der oben beschriebene Betrieb zum Anordnen des Chiprahmens durch Verwendung des Ringrahmes und zum Positionieren des Chipsammelkörpers sehr glatt durchgeführt werden.
  • In 5A ist die Gatterelektrode, die Bereich G kontaktiert, der auf der Emitteroberfläche auf Chip 1 bereitgestellt wird, als 7 auf dem Chip gezeigt, aber in dieser Ausführungsform ist 7 in jeder Ecke von vier Ecken auf dem Chip gebildet. Aber die Position dieses Kontaktbereiches muss nicht auf die Ecken beschränkt sein und kann in einem zentralen Bereich des Chips gebildet werden, wie in 8A gezeigt, oder kann mehr als ein oder zwei (mal) gebildet werden, wie in 8B gezeigt. Der Bereich, der verschieden ist von dem Gatterelektrodenkontaktbereich und dem Bereich, der mit dem Chiprahmen 41 in dem äußeren Bereich abgedeckt ist, wird der Kontaktbereich der Emitterelektrode, das bedeutet der Presskontaktbereich.
  • 8C ist eine Aufsicht des IGBT-Chips, der in einem anderen Beispiel verwendet wird. Auf der Emitteroberfläche ist die Emittersteuerungselektrode 97 an dem Eckbereich des Chips gebildet, ebenso der Kontaktbereich 7 der Gatterelektrode. Die Emittersteuerungselektrode 97 ist zu der Hauptemitterelektrode 99 auf dem Chip isoliert. Die Emittersteuerungselektrode 97 wird zum Erfassen des Überstroms bereitgestellt und in einem derartigen Bereichsverhältnis ausgelegt, dass ein Schwachstrom (in der Größenordnung von 10 mA bis 1 A) hinsichtlich der Hauptemitterelektrode 99 gegeben ist.
  • 9 ist eine Modifizierung des Ringrahmens in dieser Ausführungsform. In der in 1 gezeigten Ausführungsform besteht der äußere Rahmen 29 (der Ringrahmen in der Ausführungsform) aus dem Ringteil, der aus dem äußeren Bereich und dem Vorsprung 47 besteht, der aus der inneren Wand des Ringteils in Richtung der Innenseite heraussteht, aber ein Gitter 57 kann innerhalb des Ringrahmens gebildet werden, das integral mit dem Vorsprung 47 verbunden ist. Wenn die Anzahl von Chips groß wird und die Summe jeder Dimensionstoleranz die Positionsgenauigkeit überschreitet, kann eine geeignete Einfügung eines derartigen Gitters beim Positionierungsbetrieb des Chipsammelkörpers zum Erhalten des besten Effektes helfen.
  • Als nächstes wird die zweite Ausführungsform mit Bezugnahme auf 10 und 11 beschrieben.
  • 10 ist eine Aufsicht der zweiten Ausführungsform der umgekehrten Leitungs-IGBT-Vorrichtung vom Druckkontakttyp, und 11 ist eine Schnittansicht des Bereiches entlang der Linie XI-XI von 10. In dieser Ausführungsform wird ein Chip mit einer schrägen Struktur in der Hybridzusammensetzung gebildet. Wie in 10 gezeigt, ist ein runder FRD-Chip 27 in der Schrägstruktur und 8 quadratische IGBT-Chips 25 in der Umgebung dessen angeordnet. Dieser Chipsammelkörper positioniert jeden Chip des Sammelkörpers, um die äußere Umgebung dessen einzuschließen und ist in einem Kreisringrahmen 29 eingeschlossen, der die äußere Umgebung dessen schützt. Der Chipsammelkörper ist durch die Kollektorelektrodenplatte 33, welches die erste Elektrodenplatte ist, und die Emitterelektrodenplatte 35, welche die zweite Elektrodenplatte ist, presskontaktiert, wie in 11 gezeigt ist. Zwischen der Elektrodenplatte und den Chips werden thermische Pufferplatten 37 und 39 eingefügt, die zum Beispiel aus Molybdän bestehen. Es wird nämlich eine thermische Kollektorpufferplatte 37 zwischen den IGBT-Chips 25 und dem FRD-Chip 27 und der Kollektorelektrodenplatte 33 eingefügt, und zwischen diesen Chips 25 und 27 und der Emitterelektrodenplatte werden thermische Emitterpufferplatten 39 eingefügt. Chips 25 und 27 sind auf der thermischen Kollektorpufferplatte 37 angeordnet und fixiert. Somit sind in der ersten Ausführungsform diese Chips auf der thermischen Kollektorpufferplatte in einer Linie angeordnet und lassen keinen Platz dazwischen, wobei in dieser Ausführungsform die thermische Kollektorpufferplatte 37 aus einem kreisförmigen Teil besteht, der den FRD-Chip 27 hält, und einem ringförmigen Teil, der die acht Chips hält, und die Emitterpufferplatte 39 besteht aus einer kreisförmigen Platte, die den FRD-Chip 27 abdeckt, und acht quadratischen Platten, die jeden IGBT-Chip 25 abdecken.
  • Der Ringrahmen 29 fixiert den Chipsammelkörper, um den Chipsammelkörper von außerhalb durch den Vorsprung 47 dessen einzuschließen. Chiprahmen 41 besteht aus einem Siliconharz und dergleichen und ist auf dem äußeren Bereich der entsprechenden Chips 25 und 27 befestigt. Ferner ist zwischen der thermischen Emitterpufferplatte 39 und Chips 25, 27 ein Weichmetallfilm 23 wie Kupfer und dergleichen eingefügt, um den Kontaktzustand zu verbessern. Der Vorsprung 27 des Ringrahmens 29 ist auf der thermischen Kollektorpufferplatte 37 platziert, mit der Spitze dessen gegen den Chiprahmen in der Chipumgebung angrenzend. Der Chiprahmen 41 hat Funktionen zum Verstärken der Isolation der Chipumgebung und zum Erleichtern der Anordnung, wie Positionieren der Zeit zum Bilden des Chipsammelkörpers.
  • Ferner wird in dieser Ausführungsform so gesteuert, dass die Chips einheitlich durch Verwenden einer Dicken-Einstellplatte einheitlich bzw gleichförmig presskontaktiert werden, die zum Beispiel aus einem Silberblatt besteht. Es wird nämlich ein Silberblatt 63 zwischen die Emitterelektrodenplatte 35 und die thermische Emitterpufferplatte 39 auf der Emitterseite eingefügt, und ein Silberblatt 65 wird zwischen die Kollektorelektrodenplatte 33 und die thermische Kollektorpufferplatte 37 auf der Kollektorseite eingefügt. Somit werden Weichmetallblätter an der Außenseite der thermischen Pufferplatten als eine Dicken-Einstellplatte eingefügt, zum Einstellen der leichten Unterschiede der Dicke des Chips, der Weichmetallblätter und der thermischen Pufferplatten, und zum Durchführen einer gleichförmigen Druckkontaktierung.
  • Als nächstes wird die dritte Ausführungsform mit Bezugnahme auf 12 beschrieben.
  • 12 ist eine Schnittansicht der dritten Ausführungsform der umgekehrten Leitungs-IGBT-Vorrichtung vom Druckkontakttyp.
  • Eine Mehrzahl von quadratisch geformten IGBT-Chips 25 und FRD-Chips 27 sind entsprechend durch Chiprahmen 41 geschützt. Der Chipsammelkörper wird durch die Kollektorelektrodenplatte 33, die die erste Elektrodenplatte ist, und die Emitterelektrodenplatte 35, die die zweite Elektrodenplatte ist, presskontaktiert. Zwischen die Elektrodenplatte und die Chips werden thermische Pufferplatten 37 und 39 eingefügt, die zum Beispiel aus Molybdän bestehen. ES wird nämlich eine thermische Kollektorpufferplatte 37 zwischen die IGBT-Chips 25 und den FRD-Chips 27 und die Kollektorelektrodenplatte 33 eingefügt, und zwischen diesen Chips 25 und 27 und die Emitterelektrodenplatte werden thermische Emitterpufferplatten 39 eingefügt. Chips 25 und 27 sind auf der thermischen Kollektorpufferplatte 37 angeordnet und fixiert. Diese Chips sind auf der thermischen Kollektorpufferplatte in einer Linie angeordnet und lassen keinen Platz dazwischen, und die thermische Emitterpufferplatte 39 besteht aus einer quadratisch geformten Platte, die jeden Chip entsprechend presskontaktiert. Der Ringrahmen 29 fixiert den Chipsammelkörper, um den Chipsammelkörper von außerhalb durch den Vorsprung 47 dessen einzuschließen. Zwischen der thermischen Emitterpufferplatte 39 und Chips 25, 27 werden dünne Weichmetallfilme 43 wie Kupfer und dergleichen eingefügt, zum Verbessern des Kontaktzustandes. Der Vorsprung 27 des Ringrahmens 29 wird auf der thermischen Kollektorpufferplatte 37 platziert mit der Spitze dessen angrenzend gegen den Chiprahmen 41 in der Chipumgebung. Der Chiprahmen 41 hat Funktionen zum Verstärken der Isolation auf der Chipumgebung und zum Erleichtern der Anordnung wie Positionierung zur Zeit des Bildens des Chipsammelkörpers.
  • Ferner wird in dieser Ausführungsform so gesteuert, dass die Chips gleichförmig durch Verwenden der Dickeeinstellplatte presskontaktiert werden, die zum Beispiel aus einem Silberblatt besteht. Es wird nämlich ein Silberblatt 63 zwischen die Emitterelektrodenplatte 35 und die thermische Emitterpufferplatte 39 auf der Emitterseite eingefügt, und ein Silberblatt wird zwischen die Kollektorelektrodenplatte 33 und die thermische Kollektorpufferplatte 37 auf der Kollektorseite eingefügt. Somit werden Weichmetallblätter an der Außenseite der thermischen Pufferplatten als eine Dicken-Einstellplatte eingefügt zum Einstellen der leichten Unterschiede in der Dicke des Chips, der Weichmetallblätter und der thermischen Pufferplatten, und zum Durchführen einer gleichförmigen Druckkontaktierung. Diese Pufferplatte hat auch eine Funktion zum Einstellen des Unterschiedes in der Dicke zwischen Chips in einem gewissen Ausmaß. Ferner sind in dieser Ausführungsform Gräben 67 und 69 auf der inneren Oberfläche gebildet, die den Chips der Kollektorelektrodenplatte und der Emitterelektrodenplatte 35 gegenüberliegen. Die Gräben sind so gebildet, dass sie zwischen den Chips angeordnet sind, unter Berücksichtigung der Größe der Chips. Der Bereich, der dem Chip der Emitterelektrodenplatte gegenüberliegt, die mit dem Rahmen eingeschlossen ist, weist eine Charakteristik auf, dass sie kleiner ist als der Bereich der thermischen Pufferplatte 39, die zwischen den Chips liegt. Somit kann die Belastungskonzentration der IGBT-Chips 25 und der FRD-Chips 27 auf die Chipumgebung verhindert werden, zu der Zeit einer Presskontaktierung, wodurch die Konzentration der Belastung auf den Chipumgebungsbereich freigegeben werden kann.
  • Die (nicht gezeigte) Gatterelektrode, ein Gatterleiter 45, wird durch eine Feder presskontaktiert. Ein Ende der Gatterleitung 45 wird nach außerhalb der äußeren Vorrichtung 51 durch den Metallgraben 55 geleitet, der mit der Seitenwand der zylindrischen äußeren Umgebungsvorrichtung 51 Silberverlötet ist. An dem Metallgraben 45 wird eine Dichtung bereitgestellt zum Abdichten der Chips 25 und 27 innerhalb der äußeren Umgebungsvorrichtung 51.
  • Als nächstes wird die vierte Ausführungsform mit Bezugnahme auf 13 bis 16 beschrieben.
  • So werden in der dritten Ausführungsform durch die Gräben 67 und 69 in der Kollektorelektrodenplatte 33 und der Emitterelektrode eine Platte 35 bereitgestellt, wobei in dieser Ausführungsform, wie in der in 13 gezeigten Ausführungsform, nur ein Graben 69 der Emitterelektrodenplatte bereitgestellt ist, und die Dicke der thermischen Kollektorpufferplatte 37 stark vergrößert wird. Wie oben beschrieben, werden, da die thermische Pufferplatte auch die Funktion hat zum Einstellen der Unterschiede in einer Dicke zwischen Chips durch Dickermachen der dünne Kupferfilm 43 zum Verbessern des Kontaktzustandes der thermischen Emitterpufferplatte und des Chips, was in der dritten Ausführungsform erforderlich ist, und die Silberblätter 63 und 65, die die Dicke zwischen der Emitter- und Kollektorelektrodenplatte und der thermischen Pufferplatte einstellen, entfernt, um die Struktur der Vorrichtung zu vereinfachen. In dieser Ausführungsform wird ein Gattertastkopf, der mit dem Gatterelektrodenbereich 101 des Grabens verbunden ist, mit dem Gatterelektrodenkontaktbereich 7 (siehe 8A) verbunden, der in dem zentralen Bereich des IGBT-Chips 25 bereitgestellt wird, der nach außerhalb durch den Graben 69 durch den Gatterleiter 45 geleitet wird, der mit dem Tastkopf verbunden ist.
  • 14–16 sind Modifizierungen der Emitterelektrodenplatte 35, die Gräben 69 aufweist. In 14 sind Gräben 69 längs und quer auf der inneren Oberfläche der Emitterelektrodenplatte gebildet und die Gatterleitung 45 kann in diese Gräben eingesetzt werden. Gemäß einer Notwendigkeit kann auch leicht eine hohe Funktionalität der Vorrichtung erhalten werden durch Einbetten anderer Leiter wie dem Emittersteuerungsleiter und dergleichen (siehe 8C) und dem Temperaturerfassungsthermistor und dergleichen. Somit werden in der Ausführungsform von 14 ausreichende Gräben vorläufig gebildet und nur notwendige werden zum Verdrahten der Leitung verwendet. In den Gräben 69 sind Gatterelektrodenbereiche 101 zugehörig zu den Gatterelektrodenkontaktbereichen 7 auf den IGBT-Chips gebildet. Die Gatterelektrodenbereiche 101 werden nicht bezüglich der FRD-Chips verwendet. Die quadratisch geformten flachen Bereiche, die in diesen Gräben eingeschlossen sind, werden als die Presskontaktebene verwendet.
  • 15 zeigt die Ausführungsform, in der die Gräben gebildet werden, im Gegensatz zu der Emitterelektrodenplatte nur in den Teilen, die zum Verdrahten der Leitung und dergleichen notwendig sind. Wenn eine Notwendigkeit zum Anordnen anderer Leiter und eines Thermistors bestehen, werden ferner Gräben für diese gebildet. 8 ist gegenüberliegend zum dem Gatterelektrodenkontaktbereich 7 auf dem Chip. In dieser Ausführungsform, wie in 5A gezeigt, ist ein Fall bereitgestellt, wo 7 an der Ecke des IGBT-Chips bereitgestellt wird.
  • 16 ist eine andere Modifikation der Emitterelektrodenplatte. Wie in 14 sind Gräben 69 längs und quer auf der inneren Oberfläche der Emitterelektrodenplatte gebildet, aber der Gatterelektrodenbereich des Grabens wird an der Ecke der Druckkontaktebene des IGBT-Chips bereitgestellt, und IGBT-Chips sind in dem äußeren Bereich der Elektrodenebene angeordnet und FRD-Chips sind in dem zentralen Bereich dessen angeordnet.
  • Wie oben beschrieben, sind, selbst wenn Gräben in der Emitterelektrodenplatte bereitgestellt werden, die zu der Hitzefreigabe des Chips beitragen, die Grabenteile gegenüberliegend zu dem Chiprahmen-bildenden Teil der Chipumgebung, und es trägt nicht dazu bei Hitze freizugeben, daher gibt es kaum den Einfluss auf die Hitzefreigabecharakteristik der gesamten Druckkontaktvorrichtung.
  • Die in 14 bis 16 gezeigte Emitterelektrodenplatte kann auf die dritte Ausführungsform angewendet werden, die von dieser Ausführungsform verschieden ist.
  • Als nächstes wird die fünfte Ausführungsform mit Bezugnahme auf 17 bis 21 beschrieben.
  • 17 ist eine Schnittansicht einer umgekehrten Leitungs-IGBT-Halbleitervorrichtung vom Bolzentyp mit einer Nenngröße von 600 V–800 A, 18 ist eine Aufsicht der Basis, die in der Halbleitvorrichtung verwendet wird, 9 ist eine Aufsicht der Halbleitervorrichtung, die die Anordnung der Chips zeigt, 20 ist eine Aufsicht, die die Innenseite der für die Halbleitervorrichtung verwendeten Keramikkappe zeigt, und 21 ist eine Schnittansicht, die Verwendungszustand der Plattenfeder innerhalb der Vorrichtung zeigt.
  • In der Halbleitervorrichtung der vorliegenden Ausführungsform, die in 17 gezeigt ist, ist ein isolierendes Substrat 105 aus Aluminiumnitrit und dergleichen an der Basis 103 befestigt, und eine Kollektorelektrodenplatte 33 bestehend aus Kupfer mit einer Dicke von ungefähr von 0,5 mm, die die erste Elektrodenplatte ist, ist mit 105 verbunden, und IGBT-Chip 25 und FRD-Chip 27 sind darauf platziert. Die Umgebung jedes Chips ist durch den Chiprahmen 41 aus Siliconharz und dergleichen geschützt, wie in 18 gezeigt ist. Pufferplatten 39 aus Molybdän sind auf dem Chips platziert, und eine gemeinsame Emitterelektrodenplatte 35 mit einer Dicke von ungefähr 0,5 mm darauf presst alle Pufferplatten 39 der Chips. Eine zylindrische äußere Umgebungsvorrichtung 51, die auf der Basis 103 platziert ist, schließt diese Chips ein und ist durch eine Keramikkappe 75 abgedichtet. Die äußere Emitterelektrode E, äußere Kollektorelektrode C und äußere Gatterelektrode G und äußere Emittersteuerungselektrode S dieser Halbleitervorrichtung werden durch die Keramikkappe 75 gehalten. Die äußere Emitterelektrode E ist mit der Emitterelektrodenplatte 35 über den Emitterelektrodenanschlag 77, der auf einem Chip unter den IGBT-Chips 25 und FRD-Chips 27 befestigt ist, und dem Litzendraht 79 verbunden.
  • Sowohl Seitenabtastköpfe als auch Federn, die in der Isolatorröhre 81 auf dem Chip platziert sind, vermindern die äußere Gatterelektrode G und die Gatterelektrode, die auf der Oberfläche von IGBT-Chips 25 gebildet ist. Eine Verbindung zwischen Gatterelektroden von IGBT-Chips 25 wird durch Verwenden des auf der inneren Oberfläche der Keramikkappe 75 gebildeten metallisierten Musters durchgeführt. Die Emitterelektrodenplatte 35 verbindet die Emitter entsprechender Chips in einem. Die äußere Kollektorelektrode C ist elektrisch mit der gemeinsamen Kollektorelektrodenplatte 33 verbunden. Wie in der Aufsicht von 19 gezeigt, wird in der vorliegenden Ausführungsform, da der zentrale Chip in 17 ein FRD-Chip 27 ist, ein Tastkopf nicht in die in 17 gezeigte Isolationsröhre eingefügt, und die Isolationsröhre wird hohl. Der Druckkontakt auf die Chips durch die Emitterelektrodenplatte 35 wird durch die Plattenfeder 83, die auf jedem Chip über eine Unterlegscheibe befestigt ist, mit Energie versorgt. Die äußere Emittersteuerungselektrode S ist direkt verbunden mit der Emittersteuerungselektrode auf dem Chip, über einen Emittersteuerungsleiter 95 eines Tastkopfes und dergleichen, wodurch der parasitäre Widerstand vermindert werden kann. In dieser Figur sind die äußere Kollektorelektrode C und die äußere Emitterelektrode E verbunden durch Dichtungsschweißen oder Verlöten der entsprechenden äußeren Auslöseklemme. Diese äußeren Auslöseklemmen sind vertikal befestigt, aber sie können auch horizontal befestigt sein.
  • 18 ist eine Aufsicht der Basis 103. Die Basis 103 weist ein Befestigungsloch auf und besteht aus Halteteilen 71 aus Kupfer, die mit entsprechenden Chips beladen sind, und einem Gitterteil 73 aus Eisen, das diese Halteteile 71 hält. Da Kupfer leicht verformbar ist und sich infolge der inneren Druckkontaktkraft nach außen ausdehnt und dadurch die Druckkontaktkraft nicht angewendet wird oder die Einheitlichkeit beeinträchtigt wird, wird das Gitter 73 aus Eisen hinzugefügt, um es zu umgeben, wie in dieser Ausführungsform, um die Festigkeit der Basis zu erhöhen. Der Halteteil 71 aus Kupfer wird nur unter dem Chip angeordnet. Eine äußere Umgebungsvorrichtung 51 wird in der Umgebung der Basis 103 gebildet.
  • 19 ist eine Aufsicht, die die Innenseite der äußeren Umgebungsvorrichtung 51 zeigt. 17 ist eine Schnittansicht des Bereiches entlang der Linie XVII-XVII. Die darin angeordneten Chips bestehen aus vier IGBT-Chips 25 und zwei FRD-Chips 27 in dem zentralen Bereich. Plattenfedern 83 zum Druckkontaktieren des Chips sind auf den entsprechenden Chips gebildet. Die äußere Emitterelektrode E ist auf einem der RFD-Chips 27 gebildet. Und die äußere Kollektorelektrode C ist in einem gegebenen Raum gebildet.
  • 20 ist eine Aufsicht, die die Oberfläche zeigt, die der Innenseite der äußeren Umgebungsvorrichtung 51 der Keramikkappe 75 gegenüberliegt, gezeigt in 17. Ein metallisiertes Muster 87 der Gatterelektrode ist auf dieser Oberfläche gebildet. Freie Teile F und H werden gebildet, um einen Widerstand, einen Kondensator, eine Zener-Diode oder dergleichen durch Weichlöten oder Silberlöten an einigen Teilen in dem metallisierten Muster 87 zu verbinden. Wenn keine Notwendigkeit besteht diese Teile anzufügen, können diese freien Teile metallisiert werden. Dieses metallisierten Muster 87 verbinden Gattern von IGBT-Chips 25. Mit dem freien Teil F ist zum Beispiel ein Kondensator und eine Zener-Diode verbunden. Mit dem freien Teil H ist zum Beispiel ein Widerstand verbunden. Somit kann durch Verwenden der inneren Fläche der Keramikkappe eine hohe Funktionalität der Vorrichtung leicht erhalten werden.
  • 21 ist eine vergrößerte Ansicht, die die Struktur der Plattenfeder zeigt. Plattenfedern sind an jeden Chip angefügt, wodurch der Unterschied in dem Grad der Dicke für jeden Chip leicht durch ihren Hub eingestellte werden kann.
  • Als nächstes wird jeder strukturelle Teil oder seine Modifikation, der für die Ausführungsformen der Halbleitervorrichtung der vorliegenden Erfindung verwendet, im Detail mit Bezugnahme auf 22 bis 29 beschrieben.
  • 22 bis 24 sind Aufsichten und Schnittansichten von Modifikationen des Chiprahmens, der auf dem Chip befestigt ist. In diesen Figuren bestehen IGBT-Chips 25 aus einem Siliziumchip 1 und einem Chiprahmen 41, der den Umgebungsbereich des Chips abdeckt und schützt. Die Oberfläche des Chips 1 weist einen Kontaktbereich 1 der Gatterelektrode und einen Druckkontaktbereich der Emitterelektrode auf, der von dem Chiprahmen freigelegt ist. In dieser Ausführungsform ist gekennzeichnet, dass der Chiprahmen 41 einen Erstreckungsteil 89 aufweist, und dieser Erstreckungsbereich 89 deckt den Kontaktbereich 7 der Gatterelektrode auf der Oberfläche des Chips ab. Durch die Existenz dieses Erstreckungsteils 89 weist der Chiprahmen 41 eine Funktion zum Halten der Gatterleitung 45 auf. 22A ist eine Aufsicht, bei der der kontaktierende Bereich der Spitze des Gatterleiters einen Stecker und einen Tastkopf umfasst, und 22B ist eine Schnittansicht entlang der Linie XXIIB–XXIIB dessen. Die Spitze des Tastkopfes ist mit dem Kontaktierungsbereich 7 der Gatterelektrode des Chips 1 durch einen kreisförmigen Durchbruch in dem Erstreckungsteil 89 verbunden. In 23B umfasst der Kontaktierungsbereich der Spitze der Gatterleitung 45 einen Federpin, und der Gatterleiter 45 ist in der Kerbe des Erstreckungsteils 89 angepasst, und die Spitze des Federpins ist mit dem Kontaktierungsbereich 7 der Gatterelektrode verbunden. In 24B umfasst der Kontaktierungsbereich der Spitze des Gatterleiters 45 einen Stecker und einen eingebetteten Federpin, und dieser Federpin ist mit dem Kontaktierungsbereich 7 der Gatterelektrode auf der Oberfläche des Chips 1 verbunden durch den Durchbruch mit einem rechteckigen Abschnitt in dem Erstreckungsteil 89, der in 24A gezeigt ist.
  • In 25 ist kollektiv eine Struktur von verschiedenen Gatterleitern 45 gezeigt, die die Gatterklemme G nach außerhalb der Halbleitervorrichtung und der Gatterelektrode jedes IGBT-Chips leiten. Die Gatterklemme wird durch Kombinieren einer Mehrzahl von Gatterleitern 45 gebildet, die von einer Mehrzahl von Chips verbunden sind. Wie in 25 gezeigt, kann ein Schwingungsverhinderungswiderstand mit dem Gatterleiter 45 verdrahtet sein. Der Widerstand wird vorzugsweise so nahe wie möglich in der Nähe des Chips angeordnet, um die L-Komponente zu vermindern. Ferner wird der Widerstand mit einer isolationsbeschichteten Röhre abgedeckt. Das Verbindungsverfahren des Gatterleiters 45 und der Gatterelektrode 7 des Chips schließen Verfahren ein, die in 22–24 gezeigt sind. Ferner ist der Stecker an den Tastkopf, einen Federpin oder dergleichen der Gatterelektrode angepasst. Gemäß einer Notwendigkeit kann eine Zener-Diode mit einer Durchbruchspannung von ungefähr 30 V zum Verhindern einer Überspannung des Gatters zwischen dem Gatter und dem Emitter eingefügt werden. Oder ein Kondensator kann zwischen dem Gatter und dem Emitter eingefügt sein.
  • 26A ist eine Aufsicht der thermischen Emitterpufferplatte 39 und eine Schnittansicht entlang der Linie XXVIB-XXVIB dessen. Wie in diesen Figuren gezeigt, weist die für die thermische Emitterpufferplatte 39 verwendete Molybdänplatte eine Dicke von ungefähr 1–2 mm auf, und die vier Ecken sind mit einem Radius einer Krümmung R von ungefähr 0,2–1 mm verarbeitet. Diese Verarbeitung wird durch Lochen gefolgt durch Barrel Finishing durchgeführt, und die Belastungskonzentration auf die Eckenteile wird freigegeben. Da diese Pufferplatte 39 einen Gatterleiterdurchbruch 93 aufweist, der in dem zentralen Bereich dessen gebildet ist, wird es für den IGBT-Chip verwendet, in dem der Kontaktierungsbereich der Gatterelektrode in dem zentralen Bereich gebildet wird. Der Radius einer Krümmung R wird auf den Durchbruch 93 angewendet. Diese Verarbeitung hat den gleichen Effekt auf den dünnen weichen Metallfilm aus Kupfer und dergleichen.
  • Als nächstes wird die Befestigung des Chiprahmens auf dem Chip mit Bezugnahme auf 27 beschrieben. Der Chiprahmen 41 ist an die Seitenfläche und die Oberfläche der Emitterseite von Chip 1 angefügt, und zu dieser Zeit wird die Ecke des niedrigeren Teils der inneren Seitenwand des anzufügenden Rahmes um ungefähr 0,2 mm abgesenkt. Ein Kleber 49 wird auf die Kontaktebene des Chiprahmens 41 danach angewendet und beide werden angefügt. Durch eine derartige Verarbeitung kann ein Ausfressen des Klebers 49 auf das Muster auf der Chipoberfläche verhindert werden.
  • Der äußere Rahmen, der integral den Sammelkörper des Chips schützt, weist eine scheibenartige Form auf und wird als Ringrahmen bezeichnet, aber die vorliegende Erfindung ist nicht auf diese Form beschränkt. Wie in 28 gezeigt, besteht eine Halbleitervorrichtung mit einer quadratischen Form und in diesem Fall wird auch der äußere Rahmen 29 quadratisch. Da der Chipsammelkörper beinahe quadratisch ist, wird er kompakter als der mit einer kreisförmigen Form.
  • 29A, 29B und 29C zeigen das Verfahren zum Anfügen eines Thermistors an den Graben der Elektrodenplatte zum Verdrahten der Gatterleitung. Der Thermistor wird für ein Erfassen der Temperatur auf dem Chip verwendet. Wenn die Elektrodenplatte in 15 verwendet wird, wird ein ausschließlicher Rahmen 91 (nicht in 15 gezeigt) vorbereitet, und wenn die Elektrodenplatte von 14 und 16 verwendet wird, wird der notwendige Graben ausgewählt. In 29A und 29B wird ein Graben 91 zum Bilden eines Schaltkreises für das Temperaturerfassungselement (Thermistor) in der Elektrodenplatte 35 gebildet, zum Beispiel in 15 gezeigt, und wird durch einen Silikongummi durch Einbetten eines Thermistors befestigt.
  • Wie oben beschrieben, weist die Hochgeschwindigkeitsvorrichtung vom Multichip-Druckkontakttyp, in der verschiedene Arten von Mehrfachchips der vorliegenden Erfindung in einer hohen Dichte angeordnet sind, Charakteristiken auf, wie unten beschrieben:
    • (1) Es wird erleichtert eine hohe Stromtragfähigkeit der Vorrichtung zu erhalten. Die hohe Stromtragfähigkeit der Vorrichtung wird durch die gleichen Chips erhalten.
    • (2) Es wird erleichtert eine hohe Funktionalität und eine hohe Wertsteigerung der Vorrichtung zu erhalten. Eine Kombination von verschiedenen Chips wird möglich.
  • Ferner wird durch Erstellen der Halbleitervorrichtung vom Druckkontakttyp eine hohe Zuverlässigkeit möglich gemacht, die in einer Hochgeschwindigkeitsleistungsvorrichtung vom konventionellen Modultyp unmöglich gewesen ist, wie unten beschrieben:
    • (1) Eine Zuverlässigkeit für den Leistungszyklus und eine thermisches Ermüdung durch Bondingfreiheit und eine Freiheit weicher Lötungen wird verbessert. Zum Beispiel wird es in der Halbleitervorrichtung für Traktionsanwendungen möglich, für Leistungszyklen von 6 Millionen Zyklen haltbar zu sein, und einen Temperaturzyklus gegen die thermische Ermüdung von 75.000 Zyklen.
    • (2) Ein Kühlen beider Oberflächen wird möglich. Die Kühlmöglichkeit wird zweimal so hoch wie die der konventionellen Oberflächenkühlung, und der äußere Durchmesser des Chips kann auf ungefähr die Hälfte dessen vermindert werden. Umgekehrt wird der äußere Durchmesser des Chips des umgekehrten Leitungstyp-IGBT einer 1200 A–2500 V Klasse 120 mm oder kleiner, was ungefähr die Hälfte dessen des Modultyp-IGBT ist.
    • (3) Eine Zuverlässigkeit für hohe Temperaturen und hohe Spannungsbetriebe wird verbessert. Eine keramische Packung, die die tatsächliche Leistung in dem Druckkontakttyphalbleiter für Traktionsanwendungen aufweist, kann verwendet werden.
    • (4) Eine Verdrahtungsinduktivität wird vermindert. Die Induktivität zwischen Chips kann auf ein Minimum durch eine Druckkontaktierung unterdrückt werden.
  • Die Hochgeschwindigkeitsleistungsvorrichtung mit einer planaren Hochspannungsstruktur, wird möglich gemacht durch Befestigung eines Chiprahmens von synthetischem Harz an der Chipaußenseite bzw. -umgebung, die bei einem Druckkontakt in einer konventionellen Druckkontaktstruktur unmöglich gewesen ist. Ferner können durch Befestigen des Sammelkörpers des Chips durch einen äußeren Rahmen verschiedene Arten von Chips wie IGBT-Chips, FRD-Chips und dergleichen gesammelt druckkontaktiert werden. Weiterhin können Unterschiede zur Zeit eines gesammelten Druckkontaktes infolge des Unterschiedes der Chips und der Dicke von Teile unterdrückt werden, und ein gleichförmiger Druckkontakt wird durch Einfügen einer Dickeneinstellplatte möglich gemacht und durch ausreichend dickes Ausgestalten der Dicke der thermischen Pufferplatte. Weiterhin kann durch Bilden von Gräben auf der inneren Fläche der Emitter- oder Kollektorelektrodenplatte, die druckkontaktiert werden soll, zugehörig zu der äußeren Größe der Chips, verhindert werden, dass eine Biegekraft auf den Chip ausgeübt wird. Ferner wird durch Bereitstellen des Chiprahmens an einem Erstreckungsteil, der den Kontaktbereich der Gatterelektrode abdeckt, erleichtert, den Kontaktbereich zu schützen und den Gatterleiter mit dem Kontaktbereich zu verbinden.

Claims (8)

  1. Druckkontakttyp-Halbleitervorrichtung umfassend: mehrere Halbleiterchips (1, 25, 27) eine erste Elektrodenplatte (33) und eine zweite Elektrodenplatte (35), wobei jeder der Halbleiterchips (1, 25, 27) von der oberen und unteren Seite von der ersten Elektrodenplatte (33) und der zweiten Elektrodenplatte (35) druckkontaktiert wird, dadurch gekennzeichnet, dass jeder der Halbleiterchips (1, 25, 27) eine Halbleiter-Leistungsvorrichtung enthält, wobei die jeweiligen Peripherien des Halbleiterchips (1, 25, 27) jeweils in einem jeweiligen Chiprahmen (41) aus Isolierharz eingeschlossen sind, wobei die Chiprahmen (41) an den jeweiligen Halbleiterchips (1, 25, 27) befestigt sind, so dass jeder der Halbleiterchips (1, 25, 27) gemeinsam mit dem jeweiligen Chiprahmen (41) daran befestigt eine Einheit bildet, wobei die Halbleiterchips (1, 25, 27) auf der gleichen Ebene angeordnet sind, so dass die Chiprahmen (41) aneinander stoßen, und die Halbleiterchips (1, 25, 27) gemeinsam von der oberen und der unteren Seite durch die erste Elektrodenplatte (33) und die zweite Elektrodenplatte (35) jeweils druckkontaktiert werden, so dass Hitze freigegeben wird, die von den Halbleiterchips (1, 25, 27) erzeugt wird.
  2. Druckkontakttyp-Halbleitervorrichtung nach Anspruch 1, wobei eine Rinne (67, 69) in Regionen auf mindestens einer der ersten und zweiten Elektrodenplatten (33, 35) ausgebildet ist, die den jeweiligen Peripherien jedes der mehreren Halbleiterchips (1, 25, 27) entgegengesetzt sind.
  3. Druckkontakttyp-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei zwischen der ersten Elektrodenplatte (33) und der zweiten Elektrodenplatte (35) ein äußerer Rahmen (29) aus Isolierharz installiert ist, wobei der äußere Rahmen (29) eine periphere Region hat, die die Seitenflächen der ersten und zweiten Elektrodenplatte einschließt, und einen Vorsprung (47), der zwischen die erste und die zweite Elektrodenplatte (33, 35) eingefügt ist, um von einer Innenwand der peripheren Region vorzuragen und die Halbleiterchips (1, 25, 27) einzuschließen, die auf der gleichen Ebene angeordnet sind, so dass die Chiprahmen (41) gegeneinander stoßen.
  4. Druckkontakttyp-Halbleitervorrichtung nach Anspruch 2 oder 3, wobei jeder der Halbleiterchips (1, 25 oder 27) eine Kontaktzone (7) einer Elektrode auf der Oberfläche des Halbleiterchips (1, 25, 27) hat, und wobei die entsprechenden Chiprahmen (41) der Halbleiterchips (1, 25, 27) jeweils einen Erweiterungsabschnitt (89) haben, der sich über die Fläche des jeweiligen Halbleiterchips (1, 25, 27) nach innen erstreckt, wobei dieser Erweiterungsabschnitt die Kontaktzone (7) der Elektrode bedeckt.
  5. Druckkontakttyp-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine Wärmepufferplatte (37 oder 39) zwischen mindestens eine der ersten und der zweiten Halbleiterplatten (33, 35) und den jeweils einen oder alle Halbleiterchips (1, 25 oder 27) eingefügt ist.
  6. Druckkontakttyp-Halbleitervorrichtung nach Anspruch 1 oder 5, wobei eine Stärkenjustierplatte (63 oder 65), die ein weiches Metallblech aufweist, eingefügt ist, um gegen die Druckkontaktebene mindestens einer der ersten und zweiten Elektrodenplatten (33, 35) zu stoßen.
  7. Druckkontakttyp-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die jeweiligen Chiprahmen (41) an den jeweiligen Halbleiterchips (1, 25, 27) haften, um die Nennspannung jedes der Halbleiterchips (1, 25, 27) zu erhöhen.
  8. Druckkontakttyp-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Halbleiterleistungsvorrichtung eine Freilaufdiode oder ein Isolierschicht-Bipolartransistor ist.
DE69534968T 1994-09-15 1995-09-15 Halbleiteranordnungen vom Druckkontakttyp Expired - Lifetime DE69534968T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24692794A JP3256636B2 (ja) 1994-09-15 1994-09-15 圧接型半導体装置
JP24692794 1994-09-15

Publications (2)

Publication Number Publication Date
DE69534968D1 DE69534968D1 (de) 2006-06-08
DE69534968T2 true DE69534968T2 (de) 2007-02-08

Family

ID=17155834

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534968T Expired - Lifetime DE69534968T2 (de) 1994-09-15 1995-09-15 Halbleiteranordnungen vom Druckkontakttyp

Country Status (7)

Country Link
US (1) US5610439A (de)
EP (1) EP0702406B1 (de)
JP (1) JP3256636B2 (de)
KR (1) KR100219345B1 (de)
DE (1) DE69534968T2 (de)
MY (1) MY131127A (de)
TW (1) TW281796B (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0660396B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5726466A (en) * 1995-09-11 1998-03-10 Kabushiki Kaisha Toshiba Press pack power semiconductor device incorporating a plurality of semiconductor elements
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
US6125529A (en) * 1996-06-17 2000-10-03 Thermometrics, Inc. Method of making wafer based sensors and wafer chip sensors
JP3426101B2 (ja) * 1997-02-25 2003-07-14 三菱電機株式会社 整流装置
US6452261B1 (en) * 1997-03-26 2002-09-17 Hitachi, Ltd. Flat semiconductor device and power converter employing the same
JP3480811B2 (ja) * 1997-07-15 2003-12-22 株式会社東芝 電圧駆動型電力用半導体装置
JP3533317B2 (ja) * 1997-08-28 2004-05-31 株式会社東芝 圧接型半導体装置
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
GB9725960D0 (en) * 1997-12-08 1998-02-04 Westinghouse Brake & Signal Encapsulating semiconductor chips
CN1236982A (zh) 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
DE19843309A1 (de) * 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
JP3612226B2 (ja) * 1998-12-21 2005-01-19 株式会社東芝 半導体装置及び半導体モジュール
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
US20020145188A1 (en) * 1999-09-07 2002-10-10 Hironori Kodama Flat semiconductor device and power converter employing the same
DE10048859B4 (de) * 2000-10-02 2005-12-15 Infineon Technologies Ag Druckkontaktanordnung sowie deren Verwendung
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP4230681B2 (ja) 2001-07-06 2009-02-25 株式会社東芝 高耐圧半導体装置
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP2004023083A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 圧接型半導体装置
CN100414690C (zh) * 2003-08-21 2008-08-27 株洲时代集团公司 一种大功率器件及其散热器件的压装方法
JP4157001B2 (ja) * 2003-08-28 2008-09-24 株式会社東芝 マルチチップ圧接型半導体装置
JP4764979B2 (ja) * 2004-06-08 2011-09-07 富士電機株式会社 半導体装置
US9299628B2 (en) * 2011-07-11 2016-03-29 Mitsubishi Electric Corporation Power semiconductor module
JP5662565B2 (ja) 2012-01-11 2015-02-04 パナソニックＩｐマネジメント株式会社 圧接型半導体装置及びその製造方法
CN103390642B (zh) 2013-08-01 2016-06-22 株洲南车时代电气股份有限公司 一种igbt器件及整晶圆igbt芯片的封装方法
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
CN104733518B (zh) * 2013-12-24 2019-03-19 南京励盛半导体科技有限公司 一种半导体功率器件的结构
DE102014102493A1 (de) * 2014-02-26 2015-08-27 Infineon Technologies Bipolar Gmbh & Co. Kg Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente
DE102014104718B3 (de) * 2014-04-03 2015-08-20 Infineon Technologies Ag Halbleiterbaugruppe mit Chiparrays
EP2966681A1 (de) * 2014-07-09 2016-01-13 GE Energy Power Conversion Technology Ltd Leistungshalbleiterbauelemente
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
WO2016189953A1 (ja) 2015-05-26 2016-12-01 三菱電機株式会社 圧接型半導体装置
CN107305886B (zh) * 2016-04-25 2024-04-05 华北电力大学 一种便于串联使用的大功率igbt模块
US11302592B2 (en) 2017-03-08 2022-04-12 Mediatek Inc. Semiconductor package having a stiffener ring
CN109801899B (zh) * 2018-12-27 2021-04-23 全球能源互联网研究院有限公司 一种功率半导体模块
WO2021154957A1 (en) * 2020-01-28 2021-08-05 Littelfuse, Inc. Semiconductor chip package and method of assembly
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN112687676B (zh) * 2020-12-14 2023-06-27 株洲中车时代半导体有限公司 压接式igbt子模组及压接式igbt模块
WO2022259503A1 (ja) 2021-06-11 2022-12-15 三菱電機株式会社 圧接型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064383A3 (de) * 1981-05-06 1984-06-27 LUCAS INDUSTRIES public limited company Ein Halbleitergehäuse
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
JP3117215B2 (ja) * 1990-09-28 2000-12-11 株式会社東芝 圧接型半導体装置
EP0514615B1 (de) * 1991-05-23 1995-05-03 STMicroelectronics S.r.l. Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren
US5267867A (en) * 1992-09-11 1993-12-07 Digital Equipment Corporation Package for multiple removable integrated circuits
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法

Also Published As

Publication number Publication date
MY131127A (en) 2007-07-31
KR100219345B1 (ko) 1999-09-01
EP0702406B1 (de) 2006-05-03
DE69534968D1 (de) 2006-06-08
EP0702406A3 (de) 1996-07-31
TW281796B (de) 1996-07-21
KR960012561A (ko) 1996-04-20
US5610439A (en) 1997-03-11
JPH0888240A (ja) 1996-04-02
JP3256636B2 (ja) 2002-02-12
EP0702406A2 (de) 1996-03-20

Similar Documents

Publication Publication Date Title
DE69534968T2 (de) Halbleiteranordnungen vom Druckkontakttyp
DE69413160T2 (de) Halbleiterbauelement mit Druckkontakt
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE3410427C2 (de)
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3537004A1 (de) Vdmos-baustein
DE10343509A1 (de) Halbleiteranordnung
DE112017002530T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112014007221T5 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102007015295B4 (de) Leistungshalbleiterbauelement mit Temperatursensor und Verfahren zur Herstellung eines Leistungshalbleiterbauelements mit einem integrierten Temperatursensor
DE10033610A1 (de) Halbleitervorrichtung
DE3855533T2 (de) Halbleiteranordnung mit isoliertem Gate
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE2406807A1 (de) Integrierte halbleiterschaltung
DE102019135373B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69321966T2 (de) Leistungs-Halbleiterbauelement
EP0260471A1 (de) Leistungs-Halbleiterbauelement
DE2601131A1 (de) Halbleitereinrichtungen vom druckkontakt-typ
DE69032084T2 (de) Halbleiteranordnung mit zusammengesetzter Bipolar-MOS-Elementpille, geeignet für eine Druckkontaktstruktur
DE3924930C2 (de) MOS Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition