DE69705118T2

DE69705118T2 - Speichervorrichtungsfolgeschaltung

Info

Publication number: DE69705118T2
Application number: DE69705118T
Authority: DE
Inventors: M. Shirley
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1996-04-23
Filing date: 1997-04-23
Publication date: 2002-02-07
Anticipated expiration: 2017-04-24
Also published as: US5657277A; EP0895639B1; JPH11508392A; DE69705118D1; KR20000010592A; EP0895639A1; KR100323173B1; US5936895A; US5831909A; WO1997040498A1; AU2736497A

Description

Fachgebiet der Erfindung

Die Erfindung bezieht sich allgemein auf Speichervorrichtungen und betrifft insbesondere eine für Speichervorrichtungen vorgesehene Nachlaufschaltung.

Hintergrund der Erfindung

Speichervorrichtungen, wie zum Beispiel dynamische Speicher mit direktem Zugriff (DRAM) führen nacheinander ablaufende Operationen typischerweise so durch, daß bestimmte Operationen nicht ausgelöst werden können, bis ein vorhergehender Vorgang abgeschlossen worden ist. Um sicherzustellen, daß ein vorhergehendes Ereignis ausgeführt worden ist, könnte zur Verzögerung der Auslösung eines nachfolgenden Ereignisses eine "time out"-Schaltung (Zeitüberwachungsschaltung) angewendet werden. Während des Betriebes aktiviert der Beginn eines ersten Ereignisses eine "time out"-Schaltung, nach einer vorher bestimmten Zeit ermöglicht die "time-out"-Schaltung, daß ein zweites Ereignis starten kann. Während diese Art der Schaltung bestimmten Anforderungen an eine Speichervorrichtung gerecht wird, muß aber eine den ungünstigsten Fall berücksichtigende Zeitüberwachung angewendet werden, um sicherzustellen, daß alle Variationen in bezug auf die Spannung, die Temperatur und die Herstellung berücksichtigt worden sind. Daher wurde oftmals eine unerwünschte Wartezeit zwischen dem Ende des ersten Ereignisses und dem Beginn des nachfolgenden zweiten Ereignisses festgestellt.
In die Speichervorrichtungen kann eine Nachlaufschaltung (Folgeschaltung, Tracking-Schaltung) integriert werden, so daß die Speichervorrichtung durch Reduzierung der Wartezeit, die als Folge der Zeitüberwachungsschaltung auftritt, viel effizienter betrieben werden kann. Die Tracking-Schaltung erfaßt innere Signale, um festzustellen, ob ein Ereignis aufgetreten ist. Zum Beispiel sind die DRAM-Speicherzellen üblicherweise in einem Matrixfeld angeordnet, das aus Zeilen und Spalten besteht. Die Daten 1 werden von dem Speicher durch Aktivierung einer Zeile gelesen, und zwar bezogen auf eine Wortleitung, die die Speicherzellen entsprechend dieser Zeile zu Codeelement- Leitungen (Ziffernleitungen, Digitlines) koppelt, die die Spalten des Matrixfeldes definieren. Eine interne Schaltung, wie zum Beispiel ein Leseverstärker, wird zum Detektieren von Spannungsänderungen auf den Codeelement- Leitungen benutzt. Es versteht sich, daß die Leseverstärker-Schaltung nicht in Betrieb gesetzt werden soll, bis eine Speicherzelle vollständig an eine Codeelement- Leitung (Ziffernleitung, Digitline) angeschlossen worden ist. Um sicherzustellen, daß eine Speicherzelle vollständig an eine Codeelement-Leitung gekoppelt ist, wird das Wortleitungssignal durch eine Nachlaufschaltung (Nachverfol-gungsschaltung) überwacht.
Fig. 1a zeigt eine Wortleitungs-Nachlaufschaltung 5, die einen Wechselrichter 6 mit einem Eingang (Vin), der zum Empfang eines Wortleitungs-Steuersignals angeschlossen ist, verwendet. Der Ausgang des Wechselrichters 6 ist mit einem Schaltkreis 7 verbunden, und zwar über eine Verbindungsleitung, die zur Simulation der Widerstands- und Kapazitätsmerkmale einer Wortleitung ausgebildet ist. Die Nachlaufschaltung 8 gemäß Fig. 1b schließt einen Wechselrichter und einen Schaltkreis ein, der schaltet, wenn die 5 Eingabe etwa ¹/&sub2; Vcc ist. Die Ausgaben der Schaltkreise in den Fig. 1a und 1b werden zum Auslösen einer Operation verwendet, die während des Lesens des Speichers durchgeführt wird. Die Nachlaufschaltungen der Fig. 1a und 1b verfolgen nicht exakt die Veränderungen in der Spannung, der Temperatur oder den Verfahrensbedingungen, die während der Herstellung und dem Betrieb der Speichervorrichtungen auftreten.
Aus der US-A-5424985 ist es weiterhin bekannt, eine Verzögerungsschaltung anzuwenden, die ein Zeilen- Auswahlsignal verzögert, wobei die Verzögerungsschaltung Komponenten entsprechend den Elementen in einem aktiven Teil der Speicherzelle aufweist.
Aus den oben erwähnten Gründen und aus anderen, weiter unten erläuterten Gründen, die dem Fachmann nach dem Lesen und Verstehen der vorliegenden Beschreibung klarer werden dürften, besteht die Notwendigkeit zur Entwicklung einer verbesserten Nachlaufschaltung.
Gemäß der vorliegenden Erfindung wird eine Nachlaufschaltung (Folgeschaltung) zur Anwendung in einer Speichervorrichtung angegeben, wobei die Nachlaufschaltung durch Simulation zur Erzeugung eines Ausgabesignals betreibbar ist, das bei Erreichen eines vorbestimmten Pegels eines Wortleitungssignals der Speichervorrichtung eine Anzeige liefert, und die Nachlaufschaltung gekennzeichnet ist durch:
eine erste Vergleichsschaltung, die einen ersten Eingang und einen zweiten Eingang aufweist;
eine an den ersten Eingang gekoppelte Wortleitungssimulationsschaltung, wobei die Wortleitungssimulationsschaltung zur Simulation einer konkreten Wortleitung der Speichervorrichtung und zur Erzeugung eines simulierten Wortleitungssignals betrieben werden kann; und
eine an den zweiten Eingang gekoppelte Vorspannungsschaltung zur Bereitstellung einer Vorspannung für die erste Vergleichsschaltung, die auf Änderungen in einer externen Spannungsquelle nachstellt, wobei die erste Vergleichsschaltung zur Erzeugung des Ausgabesignals betreibbar ist, um anzuzeigen, wenn das simulierte Wortleitungssignal eine vorbestimmte Spannung erreicht, und das Ausgabesignal dadurch eine Anzeige liefert, wenn ein von der konkreten (tatsächlichen) Wortleitung erzeugten Wortleitungssignal den vorbestimmten Pegel erreichen würde.
Weitere Merkmale der Erfindung werden in Übereinstimmung mit den zugehörigen Ansprüchen offenbart.
Insbesondere beschreibt eine bevorzugte Ausführungsform eine Nachlaufschaltung für eine Speichervorrichtung, die eine Vergleichsschaltung mit einem ersten Eingang und einem zweiten Eingang aufweist. Die Vergleichsschaltung erzeugt ein Ausgabesignal, das anzeigt, wenn ein Wortleitungssignal eine bestimmte Spannung erreicht. Die Nachlaufschaltung umfaßt des weiteren eine Wortleitungssimulationsschaltung, die an einen ersten Eingang gekoppelt ist, und eine Vorspannungsschaltung, die an einen zweiten Eingang gekoppelt ist, und zwar zur Lieferung einer Vorspannung für die Vergleichsschaltung, die auf Änderungen in einer externen Spannungsquelle nachstellt.
Die Vorspannungsschaltung kann eine Codeelement- Simulationsschaltung umfassen, wobei die Codeelement- Simulationsschaltung ein Paar Leer-Codeelement-Leitungen sowie Speicherzellenzugangsvorrichtungen umfaßt. Wahlweise kann die Vorspannungsschaltung einen ersten linearen Widerstand umfassen, der einen ersten Knotenpunkt hat, der mit dem zweiten Eingang verbunden ist, sowie einen zweiten Knotenpunkt aufweist, der an einen unteren Spannungspegel angeschlossen ist, und einen zweiten linearen Widerstand, der einen ersten Knotenpunkt hat, der mit dem zweiten Eingang verbunden ist, und einen zweiten Knotenpunkt aufweist, der an ein oberes Spannungsniveau angeschlossen ist.
In einer alternativen Ausführungsvariante kann die Nachlaufschaltung eine zweite Vergleichsschaltung einschließen, die einen an die Wortleitungssimulationsschaltung gekoppelten ersten Eingang und einen an eine vorbestimmte innere Spannung angeschlossenen zweiten Eingang aufweist, sowie ein Logiktor (Logikgatter, Verknüpfungsglied), das einen mit der ersten und der zweiten Vergleichsschaltung verbundenen ersten Eingang aufweist, und zwar zur Erzeugung eines Ausgangssignals, das anzeigt, wenn ein Wortleitungssignal eine vorbestimmte Spannung erreicht.
In einer weiteren Ausführungsform wird eine Speichervorrichtung beschrieben, die Spannungszuführungseingänge zum Empfangen einer externen Spannungszufuhr mit einem oberen Spannungspegel, eine Mehrzahl von in Zeilen und Spalten angeordneten Speicherzellen und eine Mehrzahl von Zugangsvorrichtungen, die zwischen die Mehrzahl von Speicherzellen und eine Codeelementleitung gekoppelt sind, umfaßt. An die Mehrzahl von Zugangsvorrichtungen ist eine Mehrzahl von Wortleitungen angeschlossen. Eine Mehrzahl von Wortleitungen überträgt Wortleitungssignale, um die Mehrzahl der Zugangsvorrichtungen selektiv zu aktivieren. Der Speicher umfaßt des weiteren eine Nachlaufschaltung zum Verfolgen der Wortleitungssignale und zum Erzeugen einer Ausgabe, die anzeigt, wenn das Wortleitungssignal einen bestimmten Spannungspegel erreicht. Die Nachlaufschaltung umfaßt eine erste Vergleichsschaltung mit einem ersten Eingang und einem zweiten Eingang, eine an den ersten Eingang gekoppelte Wortleitungs-Simulationsschaltung und eine an den zweiten Eingang angeschlossene Vorspannungsschaltung zur Bereitstellung einer Vorspannung für die erste Vergleichsschaltung.
In einer noch anderen Ausführungsvariante wird ein Verfahren zum Lesen der Daten aus einer Speichervorrichtung beschrieben. Das Verfahren umfaßt die Schritte zur Erzeugung einer Vorspannung unter Verwendung einer Vorspannungsschaltung, wobei die Vorspannung ungefähr einer Codeelementleitung-Ausgleichsspannung gegenüber Temperatur- und Spannungszufuhrveränderungen entspricht, um ein Wortleitungssignal mit der Vorspannung zu vergleichen und ein Ausgangssignal zu erzeugen, wenn das Wortleitungssignal einen vorbestimmten Spannungsunterschied gegenüber der Vorspannung erreicht.

Kurzbeschreibung der Zeichnungen

Fig. 1a ist eine schematische Darstellung einer Nachlaufschaltung gemäß dem Stand der Technik;
Fig. 1b ist eine schematische Darstellung einer anderen zum Stand der Technik gehörenden Nachlaufschaltung;
Fig. 2 ist ein Blockdiagramm eines dynamischen Speichers unter Einbeziehung der vorliegenden Erfindung;
Fig. 3 ist eine schematische Darstellung eines Codeelementleitungspaares des Speichers nach Fig. 2;
Fig. 4 ist ein Zeitdiagramm des Betriebes eines in den Fig. 2 und 3 dargestellten Speichers;
Fig. 5 ist eine Ausführungsform einer Nachlaufschaltung gemäß der vorliegenden Erfindung;
Fig. 6 ist eine graphische Darstellung der Funktion der Nachlaufschaltung gemäß Fig. 5;
Fig. 7 ist eine weitere Ausführungsform einer Nachlaufschaltung gemäß der vorliegenden Erfindung;
Fig. 8 ist eine schematische Darstellung der Vergleichsschaltung nach Fig. 7; und
Fig. 9 ist noch eine weitere Ausführungsform einer Nachfolgeschaltung gemäß der vorliegenden Erfindung.

Detaillierte Beschreibung der Erfindung

In der nachfolgenden detaillierten Beschreibung der bevorzugten Ausführungsvarianten wird auf die zugehörigen Zeichnungen, die Bestandteil dieser Beschreibung sind und in denen lediglich zur Veranschaulichung spezifische, bevorzugte Ausführungsformen beschrieben werden, in denen die Erfindung angewendet werden kann, Bezug genommen. Diese Ausführungsbeispiele werden ausreichend detailliert beschrieben, so daß der Fachmann in der Lage ist, die Erfindung anzuwenden, und es versteht sich von selbst, daß andere Ausführungsformen angewendet werden können und daß logische, mechanische oder elektrische Änderungen vorgenommen werden können, ohne sich von der vorliegenden Erfindung zu entfernen. Die nachfolgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne zu betrachten, und der Schutzbereich der vorliegenden Erfindung ist nur durch die zugehörigen Ansprüche definiert.
Fig. 2 gibt ein vereinfachtes Blockdiagramm eines DRAM10, der die Merkmale der vorliegenden Erfindung einschließt, wieder. Die Speichervorrichtung kann an einen Prozessor (Zentraleinheit) 12 angeschlossen sein, wie zum Beispiel einen Mikroprozessor oder einen Personalcomputer. Die Speichervorrichtung 10 umfaßt ein Speicherfeld 14, das Reihen und Spalten aus Speicherzellen aufweist. Es sind Spaltendecoder 16 und Zeilendecoder 18 vorgesehen, um auf das Speicherfeld zuzugreifen, und zwar als Antwort auf Adreßsignale, die durch den Prozessor 12 auf Adreßübertragungsleitungen 28 bereitgestellt werden. Die Datenübertragung wird über Eingabe-Ausgabe-Puffer 22 und Datenübertragungsleitungen 26 (DQ) geleitet. Interne Steuerschaltkreise 20 haben auf das Speicherfeld Zugriff, und zwar als Antwort auf Befehle, die durch den Prozessor 12 auf Steuerleitungen 24 bereitgestellt werden. Die Steuerleitungen können Zeilenadreß-Strobes (RAS*), Spaltenadreß-Strobes (CAS*), Schreibfreigaben (WE*) und Ausgabefreigaben (OE*) beinhalten. Die interne Steuerschaltung schließt auch die unten im einzelnen beschriebene Nachlaufschaltung (Folgeschaltung, Tracking-Schaltung) ein. Eine externe Energiequelle stellt die Energie für den Speicher zur Verfügung und hat eine obere Spannung, die als Vcc bezeichnet wird.
Fig. 3 ist eine schematische Wiedergabe eines Teils des Speicherfeldes 14 des Speichers 10. Dem Fachmann bekannte Codeelementleitungen (Ziffernleitungen) 30 und 31 werden benutzt, um für die Datenübertragung mit dem externen Prozessor die Speicherzellen 38 mit der Eingabe-Ausgabe- Pufferschaltung 22 zu verbinden. Jede Speicherzelle 38 ist an einen Zugangstransistor 36 angeschlossen. Das Tor des Zugangstransistors ist mit einer Wortleitung 34 verbunden. Die Codeelementleitungen 30 und 31 sind über Isoliertransistoren 42 an einen P-Leseverstärker 40 und an einen gemeinsamen N-Leseverstärker 44 angeschlossen. Die Leseverstärkerschaltungen 40 und 44 umfassen Kreuzkopplungs-Transisoren, die jeweils ein Aktivierungssignal P-Verriegelung (P-Latch) und N-Verriegelung (N-Latch) aufweisen. Der Speicher gemäß den Fig. 2 und 3 ist dazu vorgesehen, zum Zwecke des Verständnisses der vorliegenden Erfindung eine allgemeine Beschreibung eines DRAM anzugeben, so daß eine detaillierte Abhandlung aller Merkmale des DRAM nicht vorgenommen wurde.
Mit Bezug auf das Zeitdiagramm gemäß Fig. 4 wird eine Methode zum Lesen der Daten von den Speicherzellen 38 erläutert. Zum Zeitpunkt T1 werden die Codeelementleitungen 30 und 31 auf einen vorbestimmten Spannungspegel, vorzugsweise Vcc, ausgeglichen. Das zum Ausgleichen der Codeelementleitungen benutzte Verfahren kann das Kurzschließen von zwei Codeelementleitungen, die zuvor auf gegenüberliegende Stromschienen angetrieben wurden, umfassen. Die daraus resultierende Ausgleichsspannung wird ungefähr ¹/&sub2;Vcc betragen. Als Alternative dazu kann eine Ausgleichsschaltung eingesetzt werden, die die Codeelementleitungen an eine innere Spannung anschließt. Eine derartige innere Spannung wird als DVC2 bezeichnet, die auch ungefähr Vcc ist, sich aber von der Ausgleichsspannung unterscheiden kann, die man aus dem Kurzschließen der Codeelementleitungen herleitet. In einigen Speichervorrichtungen werden die beiden Ausgleichsverfahren in einer Kombination angewendet.
Zum Zeitpunkt T2 beginnt das Wortleitungssignal auf eine Wortleitung 34 anzusteigen. Das Wortleitungssignal hat vorzugsweise einen oberen Spannungspegel, der größer als Vcc ist und der als Pumpspannung oder Vccp bekannt ist. Es versteht sich, daß die Wortleitungen sowohl einen hohen Widerstand als auch eine hohe Kapazität haben. Die Anstiegszeit der Wortleitung ist daher von deren elektrischen Eigenschaften abhängig. Des weiteren resultieren die Verarbeitungsvariablen, die man bei integrierten Schaltungen auf einem einzelnen Siliconwafer und zwischen den Herstellungsposten ausmacht, in einem Bereich von potentiellen Betriebseigenschaften der Wortleitungen.
Die Zugangstransistoren 36 beginnen mit dem Anschließen der Speicherzellen an die Codeelementleitungen, wenn sich die Wortleitungsspannung erhöht. Das heißt, wenn das Wortleitungssignal eine n-Kanal-Schwellenspannung (Vt) über Null Volt (Masse) ist, beginnt eine Codeelementleitung sich in der Spannung zu verringern, wenn die Speicherzelle 38 entladen wird. Falls die Speicherzelle eine Spannung speichert, die größer als die Ausgleichsspannung (¹/&sub2; Vac) der Codelementleitung ist, koppelt der Zugangstransistor die Codeelementleitung an die Speicherzelle, wenn die Wortleitung ein Vt über der Ausgleichsspannung (ungefähr Vcc + Vt) ist, wie das zum Zeitpunkt T3 dargestellt ist. Diese beiden Fälle sind in Fig. 4 wiedergegeben, jedoch nur eine Codeelementleitung wird während eines Speicherlesevorgangs die Spannung ändern. Zum Zeitpunkt T4 geht das N-LATCH-Signal auf einen niedrigen Wert über, um die Codeelementleitung anzusteuern, ctie die niedrigste Spannung zu der unteren Stromschiene (Masse) hat. Zum Zeitpunkt T5 geht das P-LATCH-Signal nach oben, um die Komplementär-Codeelementleitung zur oberen Stromschiene (Vcc) anzusteuern.
Zur Minimierung der zum Lesen der Daten von den Speicherzellen benötigten Zeit sollte das N-Latch-Signal des n- Leseverstärkers 44 gestrobt werden, sobald die Speicherzelle vollständig an die Codeelementleitung angeschlossen ist. Das heißt, der Zeitunterschied zwischen T3 und T4 sollte auf Null verringert werden. Der Zeitpunkt T3 entspricht dem Moment, in dem das Wortleitungssignal eine Schwellenspannung über dem Ausgleichspegel der Codeelementleitung ist. Wie jedoch bereits oben dargelegt, ist eine Voraussage, wann die Wortleitung diese Spannung erreicht, aufgrund der Unterschiede in der zugeführten Spannung, der Temperatur und der Herstellung für alle Speicherschaltungen nicht möglich. Daher ist in die Steuerschaltung 20 des Speichers 10 eine Nachlautschaltung (Folgeschaltung, Tracking-Schaltung) integriert, die ein aktives (aktuelles) Ausgabesignal bereitstellt, wenn die Wortleitungsspannung ein vorbestimmtes Spannungsniveau, vorzugsweise ¹/&sub2;Vcc + Vt, erreicht.

Nachlaufschaltung

Fig. 5 zeigt eine Nachlaufschaltung 50, die eine Simulatorschaltung 51, einen Vergleicher 52 und eine Vorspannungschaltung 54 einschließt. Die Vorspannungsschaltung wird als eine Spalte des Speicherfeldes 14 hergestellt, das ein Paar Codeelementleitungen, Zugangstransistoren und Leseverstärker, und zwar ähnlich jenen, die oben mit Bezug auf die Fig. 3 beschrieben wurden, umfaßt. Der Spaltenschaltkreis kann auch einen Isolierschaltkreis 42 und Speicherzellen 38 einschließen. Eine der Codeelementleitungen der Speicherschaltung 54 ist mit einem der Eingänge des Vergleichers 52 verbunden. Die Vorspannung ist daher gleich der Ausgleichsspannung der Codeelementleitungen des Speicherfeldes und folgt exakt dieser Ausgleichsspannung. Es versteht sich von selbst, das die Vorspannungsschaltung 54 eine nicht betriebsfähige Spalte ist, die als eine Leerschaltung (Dummy-Schaltung) vorgesehen ist.
Der zweite Eingang des Vergleichers ist mit dem Transistor 58 verbunden, der ein Tor aufweist, das an den Eingang 55 angeschlossen ist. Der Eingang ist außerdem mit den Wechselrichter (Inverter) 56 verbunden. Der Ausgang des Wechselrichters 56 ist über eine Verbindungsleitung 62 an das Tor des Transistors 60 gekoppelt. Die Verbindungsleitung 62 wird zur Simulation der Eigenschaften einer Wortleitung an der Speichervorrichtung hergestellt und ist in Fig. 5 als ein Netzwerk aus Widerstand und Kondensator dargestellt.
Im Betrieb stellt die Nachlaufschaltung gemäß Fig. 5 ein Ausgabesignal 64 bereit, das auf einen hohen Zustand übergeht, wenn ein Wortleitungssignal an einer n-Kanal- Schwellenspannung oberhalb der Ausgleichsspannung der Codeelementleitung ist. Die SimuTatorschaltung 51 hält am Eingang A des Vergleichers ein Signal aufrecht, das eine 1 Schwellenspannung unter dem Tor des Transistors 60 ist (simuliertes Wortleitungssignal). Das Eingangssignal 55 ist ein internes Signal, das erzeugt wird, wenn eine Wortleitung aktiviert wird, und das durch eine Zeilendecodierschaltung bereitgestellt werden kann. Weil das am Eingang 55 anstehende Eingangssignal normalerweise hoch ist, wird der Eingang A des Vergleichers durch den Transistor 58 tief gehalten. Wenn das Eingangssignal nach unten übergeht, um anzuzeigen, daß ein Wortleitungssignal aktiviert worden ist, beginnt die Wechselrichterschaltung 56 die Leitung 62 auf Vccp anzusteuern. Das Signal an dem Tor des Transistors 60 hat eine Anstiegszeit, die von den elektrischen Eigenschaften der Leitung 62 abhängig ist, wie in Fig. 6 dargestellt und mit dem Bezugszeichen 61 gekennzeichnet. Wenn die Spannung der Eingabe A des Vergleichers die Vorspannung der Eingabe B überschreitet, geht die Ausgabe 64 des Vergleichers nach oben, um einen Lesevorgang auszulösen, wie zum Beispiel das Strobing (Austasten) des N-Latch-Signals. Es versteht sich von selbst, daß das am Eingang 55 bereitgestellte Eingangssignal unter Verwendung eines Zeilendecodierers erzeugt werden kann. Des weiteren kann an die Stelle des Wechselrichters 56 eine Zeilenansteuerungsschaltung treten.
Die Nachlaufschaltung gemäß Fig. 5 erfordert zur Implementierung aufgrund der Konfiguration der Vorspannungsschaltung 54 eine ziemlich große Halbleiterfläche. Eine in Fig. 7 dargestellte alternative Ausführungsform, die eine geringere Fläche benötigt, weist eine Vorspannungsschaltung 54 auf, die ein Paar einander angepaßter linearer Widerstände 66 umfaßt, die als Spannungsteiler angeordnet sind. Der Wert der Widerstände wird so ausgewählt, um die Vorspannung am Eingang B des Vergleichers gegenüber der Ausgleichsspannung der Codeelementleitung (etwa ¹/&sub2; Vcc) einzustellen. Da die Widerstände aufeinander abgestimmt sind, sind sie irgendwelchen Prozeßveränderungen nicht zugänglich. Darüber hinaus sind die Widerstände, da sie linear sind, auch nicht Änderungen in bezug auf die Spannung und die Temperatur zugänglich. Die Funktion der Schaltung ist der in Fig. 5 gezeigten Schaltung und der in Fig. 6 erläuterten Funktion ähnlich. Fig. 8 zeigt eine mit Gleichstrom vorgespannte Differentialpaarschaltung, die für den Vergleicher 52 verwendet werden kann. Die Ausgabe wird normalerweise durch dem Transistor 63 nach unten gezogen. Wenn die Eingabe A die Eingabe B überschreitet, wird jedoch der Transistor 65 aktiviert und die Ausgabe wird nach oben gezogen.
Aus Fig. 9 ist ersichtlich, daß der Nachlaufschaltung gemäß Fig. 8 eine zusätzliche Vergleicherschaltung 68 hinzugefügt werden kann. Für den Vergleicher 68 wird als Vorspannung eine interne Spannung (DVC2) verwendet, die ungefähr gleich ¹/&sub2;Vcc ist. Die Ausgaben von beiden Vergleichern werden über das NAND-Gatter 70 gesendet, um eine Ausgabe zur Verfügung zu stellen, die sicherstellt, daß ein Auslösepunkt für den ungünstigsten Fall bereit steht. Diese Ausführungsform ermöglicht die Anwendung der beiden oben beschriebenen Ausgleichsverfahren in Kombination. Das heißt, manche Speichervorrichtungen schließen die Codeelement-Leitungspaare miteinander kurz und koppeln anschließend die Codeelementleitungen an eine interne Spannungsquelle, wie zum Beispiel DVC2. Falls in der Spannungsversorgung Veränderungen auftreten, können die nach diesen beiden Methoden erzeugten Ausgleichsspannungen geringfügig unterschiedlich sein. Durch die Verwendung der beiden Vergleicherschaltungen gemäß Fig. 9 werden irgendwelche Unterschiede zwischen den Ausgleichspegeln kompensiert. Die Ausgabe dieser Schaltung würde entgegengesetzt zu den Ausgaben der Nachlaufschaltungen gemäß den Fig. 5 und 7 sein. Der Vergleicher 68 kann die gleiche Differentialpaarschaltung sein, die in der einen Ausführung des Vergleichers 52 benutzt wurde. DVC2 ist eine repräsentative innere Spannung, die angewendet wird und die gegen andere innere Spannungen, die für das Ausgleichen verwendet werden, ausgetauscht werden kann.

Schlußfolgerungen

Es wurde eine Nachlaufschaltung (Folgeschaltung, Tracking-Schaltung) beschrieben, die anzeigt, wenn ein Wortleitungssignal ein vorbestimmtes Spannungsniveau erreicht hat. Die Nachlaufschaltung steuert das Wortleitungssignal nach, und zwar gegenüber Veränderlichen der Temperatur, der Spannung und der Herstellung. Die Nachlautschaltung schließt eine Vergleicherschaltung ein, die ein simuliertes Wortleitungssignal mit einer Ausgleichsvorspannung einer Codeelementleitung (Ziffernleitung, digit line) vergleicht. Die Ausgleichsvorspannung kann entweder unter Verwendung einer Speicherspaltenschaltung oder eines Linearwiderstand-Spannungsteilers erzeugt werden. Es werden zusätzliche Schaltungen beschrieben, die ermöglichen, daß für Mehrfachvergleiche interne Spannungen, wie zum Beispiel DVC2, in die Vorspannungsschaltung integriert werden.
Obgleich hier spezielle Ausführungsformen dargestellt und beschrieben worden sind, ist es für den Fachmann dennoch selbstverständlich, daß die gezeigten Ausführungsbeispiele durch andere Anordnungen, die zur Erfüllung des gleichen Zwecks dienen, eingesetzt werden können. Durch diese Feststellung sollen irgendwelche Anpassungsmaßnahmen oder Veränderungen der vorliegenden Erfindung mit abgedeckt sein. Es wird damit eindeutig zum Ausdruck gebracht, daß diese Erfindung nur im Rahmen der Ansprüche und deren Äquivalenten eingeschränkt ist.

Claims

1. Nachlaufschaltung (Folgeschaltung) (50) für eine Speichervorrichtung (10), in der die Nachlaufschaltung durch Simulation zur Erzeugung eines Ausgabesignals (64) in der Lage ist, das bei Erreichen eines vorbestimmten Pegels eines Wortleitungssignals der Speichereinrichtung eine Anzeige liefert, gekennzeichnet durch

eine erste Vergleichsschaltung (52), die Einen ersten Eingang (A) und einen zweiten Eingang (B) aufweist;

eine an den ersten Eingang gekoppelte Wortleitungssimulationsschaltung (51), die zur Simulation einer konkreten Wortleitung (34) der Speichervorrichtung und zur Erzeugung eines simulierten Wortleitungssignals (61) betrieben werden kann; und

eine an den zweiten Eingang gekoppelte Vorspannungsschaltung (54) zur Bereitstellung einer Vorspannung (BIAS) für die erste Vergleichsschaltung, die auf Änderungen in einer externen Spannungsquelle nachstellt, wobei die erste Vergleichsschaltung zur Erzeugung des Ausgabesignals (64) betreibbar ist, um anzuzeigen, wenn das simulierte Wortleitungssignal eine vorbestimmte Spannung (BIAS + VT) erreicht, und das Ausgabesignal dadurch eine Anzeige liefert, wenn ein von der konkreten (tatsächlichen) Wortleitung geliefertes Wortleitungssignal den vorbestimmten Pegel erreichen würde.

2. Nachlaufschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungsschaltung eine Ziffernleitung-Simulationsschaltung umfaßt, die ein Paar Digitlines (Ziffernleitungen) (30, 31) und Speicherzellenzugangsvorrichtungen (36) einschließt.

3. Nachlaufschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungsschaltung

einen ersten linearen Widerstand (66) mit einem (ersten) Knoten, der mit dem zweiten Eingang verbunden ist und mit einem zweiten Knoten, der mit einem unteren Spannungspegel verbunden ist, aufweist; und

einen zweiten linearen Widerstand (66) mit einem (ersten) Knoten, der mit dem zweiten Eingang verbunden ist und mit einem zweiten Knoten, der mit einem oberen Spannungspegel verbunden ist, umfaßt.

4. Nachlaufschaltung nach Anspruch 1, dadurch gekennzeichnet, daß diese des weiteren

eine zweite Vergleichsschaltung (68) mit einem ersten Eingang, der an die Wortleitungssimulationsschaltung angeschlossen ist, und mit einem zweiten Eingang, der an eine vorbestimmte innere Spannung gekoppelt ist, aufweist; sowie

eine Logik-Torschaltung (70) mit einem ersten Eingang, der mit der ersten Vergleichsschaltung verbunden ist, und mit einem zweiten Eingang, der mit der zweiten Vergleichsschaltung verbunden ist, aufweist, und zwar zur Erzeugung des Ausgabesignals, das eine Anzeige liefert, wenn das Wortleitungssignal eine vorbestimmte Spannung erreicht.

5. Nachlaufschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wortleitungssimulationsschaltung

eine Antriebsschaltung (56) zum Empfangen eines aktiven Wortleitungssignals und zum Ausgeben eines Ausgabesignals als Anwort auf das aktive Wortleitungssignal;

einen Transistor (60), der an den ersten Eingang der ersten Vergleichsschaltung angeschlossen ist; und

eine Kommunikationsleitung (Übertragungsleitung) (62) mit elektrischen Kennwerten, die im wesentlichen gleich denen einer Wortleitung sind, wobei die Kommunikationsleitung zwischen ein Tor des Transistors und die Antriebsschaltung geschaltet ist;

umfaßt.

6. Nachlaufschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Wortleitungssimulationsschaltung des weiteren einen Schalter (58) umfaßt, der an den ersten Eingang des ersten Vergleichers gekoppelt ist, um den ersten Eingang mit einem Spannungspotential zu verbinden, das kleiner als die Vorspannung ist, und zwar als Antwort auf das tatsächliche Wortleitungssignal.

7. Nachlaufschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Erste Vergleicher eine gleichstromvorgespannte Differentialpaarschaltung aufweist.

8. Speichervorrichtung, die eine Nachlaufschaltung gemäß einem der vorhergehenden Ansprüche einschließt, wobei die Speichervorrichtung des weiteren umfaßt:

Spannungsversorgungseingänge zum Empfangen einer externen Spannungszufuhr mit einem oberen Spannungspegel;

eine Mehrzahl von Speicherzellen (14), die in Zeilen und Spalten angeordnet sind;

eine Mehrzahl von Zugangsvorrichtungen (36), die zwischen die Mehrzahl von Speicherzellen (38) und eine Ziffernleitung (38) geschaltet sind; und

eine Mehrzahl von Wortleitungen, die an die Mehrzahl von Zugangsvorrichtungen angeschlossen sind, wobei die Mehrzahl von Wortleitungen für die Übermittlung der Wortleitungssignale vorgesehen sind, um die Mehrzahl von Zugangsvorrichtungen selektiv zu aktivieren.

9. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das Wortleitungssignal einen oberen Spannungspegel (Vccp) hat, der größer als der obere Spannungspegel der externen Spannungsversorgung (Vcc) ist.

10. Speichervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der vorbestimmte Spannungspegel gleich einer Ziffernleitung-Gleichgewichtsspannung plus einer n-Kanal-Transistor-Schwellenspannung (VT) ist.

11. Speichervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Ziffernleitung-Gleichgewichtsspannung gleich der Hälfte des oberen Spannungspegels der externen Spannungsversorgung ist.

12. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß diese ein dynamischer Speicher mit direktem Zugriff (DRAM) ist.

13. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Vorspannungsschaltung eine Ziffernleitung-Simulationsschaltung, wobei die Ziffernleitung-Simulationsschaltung ein Paar Ziffernleitungen aufweist, sowie Speicherzellen-Zugangsvorrichtungen umfaßt.

14. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Vorspannungsschaltung einen ersten linearen Widerstand (66) mit einem (ersten) Knoten, der mit dem zweiten Eingang verbunden ist, und mit

einem zweiten Knoten, der mit einem unteren Spannungspegel verbunden ist, sowie

einen zweiten linearen Widerstand (66) mit einem (ersten) Knoten, der mit dem zweiten Eingang verbunden ist, und mit einem zweiten Knoten, der mit einem oberen Spannungspegel verbunden ist;

umfaßt.

15. Speichervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß diese des weiteren

eine zweite Vergleichsschaltung mit einem ersten Eingang, der an die Wortleitungs-Simulationsschaltung angeschlossen ist, und mit einem zweiten Eingang, der an eine vorbestimmte innere Spannung gekoppelt ist; und

eine Logiktorschaltung (70) mit einem ersten Eingang, der mit der ersten Vergleichsschaltung verbunden ist, und mit einem zweiten Eingang, der an die zweite Vergleichsschaltung angeschlossen ist, um ein Ausgabesignal zu erzeugen, das anzeigt, wenn ein Wortleitungssignal eine vorbestimmte Spannung erreicht;

umfaßt.

16. Verfahren zum Lesen von Daten aus einer Speichervorrichtung, gekennzeichnet durch

das Erzeugen einer Vorspannung unter Verwendung einer Vorspannungsschaltung (54), wobei die Vorspannung an eine Ziffernleitung-Gleichgewichtsspannung angenähert ist, und zwar bei Schwankungen der Temperatur und der Spannungsversorgung;

das Vergleichen eines simulierten Wortleitungssignals mit der Vorspannung;

das Erzeugen eines Ausgabesignals, wenn das simulierte Wortleitungssignal ein vorbestimmtes Spannungsdifferential gegenüber der Vorspannung erreicht; und

das Verwenden des Ausgabesignals, um eine Lesefunktion des Speichers zu triggern.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Vorspannungsschaltung eine Ziffernleitung- Simulationsschaltung umfaßt, die ein Paar Ziffernleitungen (30, 31) sowie Speicherzellen-Zugangsvorrichtungen (36) einschließt.

18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Vorspannungsschaltung

einen ersten linearen Widerstand (66), bei dem der eine Knoten mit einem unteren externen Spannungspegel verbunden ist, und

einen zweiten linearen Widerstand (66), bei dem der eine Knoten mit dem zweiten Knoten des ersten linearen Widerstands verbunden ist, umfaßt,

und ein zweiter Knoten an einen oberen externen Spannungspegel angeschlossen ist.

19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das vorbestimmte Spannungsdifferential eine Transistorschwellenspannung über der Vorspannung ist.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Speichervorrichtung eine externe Spannungszufuhr mit einer oberen Spannung empfängt, und daß die Vorspannung etwa die Hälfte der oberen Spannung ist.