DE69126057T2 - Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung - Google Patents

Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung

Info

Publication number
DE69126057T2
DE69126057T2 DE69126057T DE69126057T DE69126057T2 DE 69126057 T2 DE69126057 T2 DE 69126057T2 DE 69126057 T DE69126057 T DE 69126057T DE 69126057 T DE69126057 T DE 69126057T DE 69126057 T2 DE69126057 T2 DE 69126057T2
Authority
DE
Germany
Prior art keywords
data
address
eeprom
error
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69126057T
Other languages
English (en)
Other versions
DE69126057D1 (de
Inventor
Toshihide Tsuboi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69126057D1 publication Critical patent/DE69126057D1/de
Publication of DE69126057T2 publication Critical patent/DE69126057T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Memory System (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung betrifft eine Informations-Verarbeitungsvorrichtung, insbesondere eine Informations-Verarbeitungsvorrichtung, mit einem elektrisch löschbaren programmierbaren Nur-Lese-Speicher (im Folgenden mit der Abkürzung "EEPROM" bezeichnet), mit einer Fehlerprüf- und Korrekturschaltung (im Folgenden als "ECC-Schaltung" bezeichnet).
  • Der in einer Informations-Verarbeitungsvorrichtung eingebaute EEPROM hat üblicherweise den Nachteil, daß beim Wiederholen von Löschen und Schreiben von Daten eine Speicherzelle in dem EEPROM zerstört wird und Daten verlorengehen. Um diesem Problem zu begegnen, wurde ein EEPROM entwickelt, der eine ECC-Schaltung hat. Die ECC-Schaltung verarbeitet einen "Hamming-Code", der z.B. Daten mit 8 Bit und redundante Daten mit 4 Bit enthält, die diesen hinzugefügt sind. Bei diesem Beispiel wird, auch wenn eine Zerstörung einer Speicherzelle entsprechend einem der zwölf Bits, nämlich der Summe aus den Daten mit 8 Bit und den redundanten vier Datenbits, auftritt, es möglich, die ursprünglichen Daten wiederherzustellen oder zu rekonstruieren. Somit erfreut sich eine Informations-Verarbeitungsvorrichtung mit einer solchen ECC-Schaltung einer hohen Zuverlässigkeit.
  • Jedoch ist es auch bei einer Informations-Verarbeitungsvorrichtung, die den EEPROM mit der ECC-Schaltung, wie vorangehend erwähnt wurde, enthält, unmöglich, die ursprünglichen Daten wiederherzustellen, wenn mehr Bits vorhanden sind, als durch die ECC-Schaltung korrigiert werden können. In dem Fall eines "Hamming-Code", der z.B. acht Datenbits und zusätzliche vier redundante Datenbits enthält, ist es unmöglich, die Daten wiederherzustellen, wenn Speicherzellen entsprechend zwei Bits aus der Summe der zwölf Bits zerstört wurden.
  • Die Zerstörung der Speicherbits schreitet allmählich fort mit der Wiederholung des Löschens und Schreibens von Daten.
  • Bei einer herkömmlichen Informations-Verarbeitungsvorrichtung, die den EEPROM mit der ECC-Schaltung enthält, ist es unter der Annahme, daß ein Bit der Speicherzellen zerstört wurde, aber die korrigierten Daten von der ECC-Schaltung erhalten werden, unmöglich, eine Zerstörung eines Teils der Speicherzellen zu detektieren, so daß die Gefahr besteht, daß die Zerstörung der Speicherzellen weiter fortschreitet. Somit bleibt die Anormalität des EEPROM unbekannt, bis keine korrigierten Daten mehr erhalten werden können. Dies führt zu einem Problem dahingehend, daß die Anormalität eine Fehlfunktion der gesamten Informationsverarbeitungsvorrichtung verursacht. Dieses Problem wird schwerwiegend, wenn eine große Zahl von Wiederholungen des Löschens und Schreibens von Daten auftritt.
    • Zusammenfassung der Erfindung
  • Es ist deshalb eine Aufgabe der Erfindung, das bei der bekannten Anordnung vorhandene Problem zu überwinden und eine verbesserte Informations-Verarbeitungsvorrichtung zu schaffen.
  • Es ist eine weitere Aufgabe der Erfindung, eine Informations-Verarbeitungsvorrichtung zu schaffen, bei der, auch wenn korrigierte Daten von einer ECC-Schaltung erhalten werden, es bekannt wird, ob eine Datenzerstörung in den Speicherzellen eines EEPROMs aufgetreten ist.
  • Es ist desweiteren eine Aufgabe der Erfindung, eine Informations-Verarbeitungsvorrichtung zu schaffen, bei der es möglich ist, eine Adresse einer Speicherzelle zu ändern, die ein falsches Bit in dem EEPROM enthält, oder das EEPROM selber auszutauschen, bevor eine Fehlfunktion aufgrund des Zusammenbruchs der EEPROM-Zellen in der in dem EEPROM enthaltenen Informations-Verarbeitungsschaltungsvorrichtung auftritt.
  • Zur Ausführung der obigen und weiteren Aufgaben der Erfindung schafft die Erfindung in einer Form eine verbesserte Informations-Verarbeitungsvorrichtung in Übereinstimmung mit den beiliegenden Ansprüchen.
    • Kurze Beschreibung der Zeichnungen
  • Die obigen und weiteren Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der bevorzugten erfindungsgemäßen Ausführungsformen deutlich, die unter Bezug auf die beiliegenden Zeichnungen erläutert sind, in den Figuren zeigt:
  • Fig. 1 ein Blockdiagramm einer Informations-Verarbeitungsvorrichtung einer ersten erfindungsgemäßen Ausführungsform;
  • Fig. 2 bis 4 Flußdiagramme, die eine für die Informations- Verarbeitungsvorrichtung der ersten erfindungsgemäßen Ausführungsform verwendeten Software erläutern;
  • Fig. 5 und 6 ein Beispiel einer Speicheraufteilung durch die in den Figuren 2 bis 4 gezeigten Flußdiagrammen erläuterte Software; und
  • Fig. 7 ein Blockdiagramm einer Informations-Verarbeitungsvorrichtung einer zweiten erfindungsgemäßen Ausführungsform.
    • Bevorzugte erfindungsgemäße Ausführungsformen
  • Erfindungsgemäße Ausführungsformen werden nun detailliert unter Bezug auf die beiliegenden Zeichnungen beschrieben.
  • Fig. 1 zeigt ein Blockdiagramm einer Informations-Verarbeitungsvorrichtung gemäß einer ersten erfindungsgemäßen Ausführungsform.
  • In dieser Figur ist eine logische Summen- oder OR-Schaltung 1, die für die Erfindung wesentlich ist, ein EEPROM-Zellenarray 2, eine Auswahlvorrichtung 3, eine Syndrom-Erzeugungsschaltung 5, eine Fehler-Vektor-Erzeugungsschaltung 7 und eine Fehler-Korrekturschaltung 9 gezeigt.
  • Der Betrieb der ersten erfindungsgemäßen Ausführungsform wird im Anschluß erläutert. Um Daten aus dem EEPROM 2 auszulesen, werden zunächst durch die Auswahlvorrichtung 3 die Zellen entsprechend einer Adresse, aus denen in dem EEPROM Zellenarray 2 ausgelesen werden soll, ausgewählt, und dann werden Hauptdaten 14, die dieselbe Anzahl von Bits wie die ursprünglichen Daten haben, und redundante Daten 4 ausgegeben. Die ausgegebenen Daten werden der Syndrom-Erzeugungsschaltung 5 eingegeben. Die Syndrom-Erzeugungsschaltung 5 erzeugt Syndromsignale S6 beruhend auf den eingegebenen Hauptdaten 14 und den redundanten Daten 4. Wenn alle ausgewählten Zellen in Ordnung sind und sowohl die Hauptdaten 14 als auch die redundanten Daten 4 keinen Schaden aufweisen, werden alle Syndromsignale S6 gleich "0". Die Syndromsignale S6 werden der Fehlervektor-Erzeugungsschaltung 7 eingegeben, die die Syndromsignale S6 dekodiert und ein Fehlervektorsignal S8 erzeugt. Das Fehlervektorsignal S8 zeigt an, welches Bit in den Hauptdaten 14 und den redundanten Daten 4 einen Fehler aufweist. Wenn ein Fehler in den Hauptdaten 14 vorliegt, so korrigiert die Korrekturschaltung 9 den Fehler und gibt korrigierte Daten 10 aus. Gleichzeitig werden die Syndrom-Signale S6 der Logiksummenschaltung 1 eingegeben. Wenn irgendein Fehler in den Hauptdaten 14 oder den redundanten Daten 4 existiert, wird zumindest ein Bit der Syndromsignale S6 gleich "1", so daß ein Ausgabesignal der Logiksummenschaltung 1, nämlich ein Fehlerkorrektursignal S11 (Signal zur Anzeige der Ausführung einer Fehlerkorrektur) gleich "1" wird.
  • Bei der Informations-Verarbeitungsvorrichtung mit dem EEPROM 2 der ersten erfindungsgemäßen Ausführungsform ist es möglich, auch wenn sehr oft ein Löschen und Schreiben von Daten wiederholt wird, eine hohe Zuverlässigkeit in der folgenden Art aufrechtzuerhalten. Die Figuren 2 bis 4 zeigen Flußdiagramme einer Software, die in der Informations- Verarbeitungsvorrichtung der ersten Ausführungsform verwendet wird. Die Figuren 5 und 6 zeigen ein Beispiel einer Speicheraufteilung durch die in den Flußtafeln erläuterte Software.
  • Nun wird der Betrieb zu Beginn der Benutzung der Vorrichtung unter Bezug auf die beiliegenden Zeichnungen unter der Voraussetzung beschrieben, daß zu diesem Zeitpunkt der EEPROM 2 keinen Fehler aufweist und Daten A und B mit hoher Zuverlässigkeit hat. Zunächst werden Speicherbereiche, die Hilfsbereiche enthalten, für die Daten A und B in dem EEPROM 2 gesichert, wie es in Fig. 5 erläutert ist. In dem in Fig. 5 gezeigten Beispiel ist die Adresse 100 in dem EEPROM 2 die ursprüngliche Adresse der Daten A, die Adressen 101-103 sind Hilfsadressen der Daten A, während die Adresse 104 eine ursprüngliche Adresse der Daten B und die Adressen 105-107 Hilfsadressen der Daten B sind. Die Tabelle, welche die Adressen der Daten A und B in EEPROM 2 speichert, ist auch in dem EEPROM 2 gesichert. In der in Fig. 5 gezeigten Tabelle wird die Adresse 100 für die Daten A an einer Adresse 200 und die Adresse 104 für die Daten B an einer Adresse 201 gespeichert.
  • Die Prozedur für den Start der Verwendung der Informations- Verarbeitungsvorrichtung der ersten Ausführungsform ist in Fig. 2 gezeigt. Zunächst wird die ursprüngliche Adresse 100 der Daten A in die Adresse 200 der Tabelle geschrieben, und dann wird der Wert der Daten A in die Adresse 100 des EEPROM 2 eingeschrieben. Das gleiche Verfahren wird für die Daten B ausgeführt.
  • Als nächstes wird die Prozedur für die Ausführung des Schreibens von Daten unter Bezug auf Fig. 3 erläutert.
  • Fig. 3 zeigt ein Flußdiagramm der Prozedur zur Ausführung des Datenschreibens. Um die Daten A zu schreiben, wird auf die Adresse, an der die Daten A gespeichert werden, unter Bezug auf die Adresse 200 der Tabelle im EEPROM 2 zugegriffen, und die gespeicherten Daten A werden aus der Adresse 100 im EEPROM ausgelesen. Dann wird geprüft, ob eine Fehlerkorrektur beim Lesen der Daten A ausgeführt wurde. Wenn eine Fehlerkorrektur detektiert wird, was heißt, daß ein Fehlerbit in der Adresse 100 vorliegt, wird die Adresse, die an der Adresse 200 der Tabelle gespeichert ist, um +1 addiert. Anschließend werden die korrigierten Daten A in der neuen Adresse 101 geschrieben, die nun in der Adresse 200 der Tabelle gespeichert ist.
  • Mit der gegenwärtigen Technik ist es möglich, die Daten einige Hunderttausendmal in derselben Adresse zu überschreiben. Unter der Annahme, daß der Adressenwert 100 für die Daten A in der Adresse 200 der Tabelle gespeichert ist, wird das Überschreiben der Adresse 100 in dem EEPROM 2 einige Hunderttausendmale ausgeführt, und dann, wenn ein Bit fehlerhaft ist, wird die obige Prozedur zum Datenschreiben in der folgenden Art ausgeführt.
  • Zunächst wird die Adresse 200 der Tabelle in dem EEPROM 2 gelesen, und dann der Adressenwert 100 für die Daten A gelesen. Dann wird der Wert der in der Adresse 100 gespeicherten Daten A ausgelesen. In diesem Fall, wenn ein Bit der Adressen 100 fehlerhaft ist, wird ein Korrektursignal S11 zur Anzeige der Ausführung der Fehlerkorrektur ausgegeben, so daß der in der Adresse 200 der Tabelle gespeicherte Adressenwert um +1 addiert wird, und dementsprechend aus dem Adressenwert 100 der neue Wert 101 wird. Dann werden die korrigierten Daten A in die Adresse 101 geschrieben. Die Aufteilung des Speicherbereichs in dem EEPROM 2 ist in Fig. 6 gezeigt. Zum Zeitpunkt, in dem die Adresse von 100 auf 101 geändert wurde, wurde die Adresse 101 noch nicht dem Überschreiben von Daten ausgesetzt, so daß die Daten A einige Hunderttausendmal in diese Adresse geschrieben werden können.
  • Das Verfahren zur Ausführung des Lesens von Daten wird nun unter Bezug auf das Flußdiagramm, das in Fig. 4 gezeigt ist, erläutert. Hier wird ein Beispiel beschrieben, bei dem Daten aus den EEPROM 2 ausgelesen und auf einer Anzeigeeinheit gezeigt werden.
  • Fig. 4 zeigt ein Flußdiagramm, das die Prozedur zur Ausführung des Datenlesens erläutert. Um die Daten A auszulesen, wird die Adresse, in der die Daten A gespeichert sind, unter Bezug auf die Adresse 200 der Tabelle in dem EERPOM 2 ausgelesen, und dann die Daten A aus der Adresse 100 in dem EEPROM ausgelesen. Dann wird geprüft, ob eine Fehlerkorrektur beim Lesen der Daten A ausgeführt wurde. Wenn eine Fehlerkorrektur ausgeführt wurde, wird die Adresse, die in der Adresse 200 der Tabelle gespeichert ist, um +1 addiert. Dann werden die Daten A, die nun ausgelesen und korrigiert wurden, in die neue Adresse 101 geschrieben, die um +1 gegenüber der vorangehenden Adresse 100 erhöht wurde. In der in Fig. 3 und 4 gezeigten Prozedur wird, wenn eines der Bits in einer Adresse fehlerhaft ist, die Verwendung dieser Adresse gestoppt. Die Wahrscheinlichkeit daß zwei oder mehr Bits gleichzeitig in derselben Adresse als fehlerhaft ausfallen, ist extrem gering und vernachlässigbar. Deshalb sind, auch wenn die ausgelesenen Daten korrigiert wurden, die Daten selbst korrigiert und die Daten, die in die um +1 erhöhte Adresse eingeschrieben werden, sind aktiv.
  • Unter der Annahme, daß der Adressenwert 100 der Daten A in der Adresse 200 der Tabelle gespeichert sind, und ein Bit in der Adresse 100 als fehlerhaft auftritt, ist die Prozedur zur Ausführung des Datenlesens die folgende.
  • Unter Bezug auf die Adresse 200 der Tabelle in dem EEPROM 2 wird der Adressenwert 100 für die Daten A ausgelesen. Dann wird der Wert der Daten A aus der Adresse 100 in dem EEPROM ausgelesen. Da ein Bit der Adresse 100 fehlerhaft ist, wird ein Fehlerkorrektursignal S11 ausgegeben, so daß der in der Adresse 200 der Tabelle gespeicherte Adressenwert um +1 addiert wird, und der neue Wert entsprechend zu 101 wird. Dann werden die Daten, die nun ausgelesen und korrigiert wurden, in die Adresse 101 geschrieben. Der Wert der ausgelesenen Daten A wird an eine Anzeigeeinheit übertragen und angezeigt.
  • Wenn einer der Speicherbits in der Adresse 101 fehlerhaft ist, wird eine Adresse 102 in der gleichen Art verwendet, wie es vorangehend erwähnt wurde. Die Hilfsadressen 105-107 für die Daten B werden in der gleichen Art verwendet wie jene für die Daten A.
  • Nun wird eine zweite erfindungsgemäße Ausführungsform unter Bezug auf die beiliegenden Zeichnungen erläutert.
  • Fig. 7 zeigt ein Blockdiagramm einer Informations-Verarbeitungsvorrichtung einer zweiten Ausführungsform, die die in den Figuren 3 und 4 gezeigten Prozedur mittels Hardware ausführt. In dieser Figur ist ein EEPROM 21 als Datenspeicher und ein EEPROM 22 als Tabellenspeicher gezeigt, welcher die Adresse der in dem EEPROM 21 gespeicherten Daten speichert.
  • Der Betrieb zum Zeitpunkt des Lesens und Schreibens von Daten A wird im Anschluß unter der Voraussetzung beschrieben, daß der EERPOM 21 als Datenspeicher, und der EEPROM 22 als Tabellenspeicher aufgeteilt wurden, wie es in Fig. 5 gezeigt ist.
  • Die Prozedur zur Ausführung des Datenschreibens ist wie folgt.
  • Um die Daten A zu schreiben, wird die Tabellenadresse 200, welche die Adresse speichert, in der die Daten A gespeichert sind, an die Adressenhaltevorrichtung 23 ausgegeben, wobei ein neuer Wert der zu schreibenden Daten an die Datenhaltevorrichtung 28 gegeben wird, und ein Befehl zum Datenschreiben wird in einer Steuerschaltung 27 gesetzt. Die Steuerschaltung 27 löscht die Haltevorrichtung 28, veranlaßt ein Tabellenlesesignal S31 aktiv zu werden, und macht ein Schreib-/Lese-Signal S35 als Schreibsignal aktiv. Wenn das Tabellenlesesignal S31 aktiv wird, wird die Adresse 100, welche die Daten A speichert, aus dem EEPROM 22, dem Tabellenspeicher, ausgegeben, und der Adressenhaltevorrichtung 24 eingegeben. Da die Haltevorrichtung 28 bereits gelöscht wurde, wird die Adresse 100, die der Adressenhaltevorrichtung 24 eingegeben wurde, nicht der Addition unterworfen, und an den EEPROM 21, dem Datenspeicher, als eine Adresse für die Daten A ausgegeben. Anschließend aktiviert die Steuerschaltung 27 ein Datenlese-Signal 36, so daß die Daten A aus der Adresse 100 in dem EEPROM 21 als Datenspeicher ausgelesen werden. Hier wird, wenn eine Fehlerkorrektur ausgeführt wurde, ein Fehlerkorrektursignal S30 zur Anzeige der Ausführung einer Fehlerkorrektur aktiv, so daß das Signal S30 in der Halteschaltung 28 gesetzt wird. Wenn eine Fehlerkorrektur nicht ausgeführt wurde, ist das Fehlerkorrektursignal S30 nicht aktiv, und die Haltevorrichtung 28 wird nicht gesetzt. Dann aktiviert die Steuerschaltung 27 ein Zeitsteuerungssignal S34 zum Schreiben der Daten. Der Inhalt der Datenhaltevorrichtung 28 wird an den EEPROM 21 als Daten A ausgegeben, die einzuschreiben sind, und die Ausgabe eines Addierers 25 wird an den EEPROM 22, dem Tabellenspeicher, als Adressendaten ausgegeben, die in diesen einzuschreiben sind.
  • Der Addierer 25 in dieser Stufe arbeitet unterschiedlich in Abhängigkeit davon, ob eine Fehlerkorrektur in Zusammenhang mit den Daten ausgeführt wurde, welche aus der Adresse 100 in dem EEPROM 21, dem Datenspeicher, ausgelesen wurden. In dem Fall, in dem eine Fehlerkorrektur bei den Daten durchgeführt wurde, wurde die Haltevorrichtung 28 bereits gesetzt, wobei der Addierer 25 einen Adressenwert ausgibt, der um +1 gegenüber dem Adressenwert erhöht ist, der aus der Haltevorrichtung 24 genommen wurde. Und die Schreibsignale S32 und S33 werden aktiv. Die aus der Datenhaltevorrichtung 28 entnommenen Daten werden deshalb in die Adresse 101 des EEPRCM 21, dem Datenspeicher, geschrieben, wobei diese Adresse um +1 gegenüber der Adresse 100 erhöht wurde, und die neue Adresse 101 für die Daten A wird in die Tabellenadresse 200 des EEPROM 22, dem Tabellenspeicher, geschrieben. Im Gegensatz dazu wird in dem Fall, in dem keine Fehlerkorrektur in den Daten ausgeführt wurde, die Haltevorrichtung 28 nicht gesetzt, so daß der Addierer 25 die gleiche Adresse ausgibt, die aus der Adressenhaltevorrichtung 24 entnommen wurde. Das Schreibsignal S33 wird aktiv, da das Schreib-/Lese-Signal S35 aktiv ist, aber das Schreibsignal S32 wird nicht aktiv. Die aus der Datenhaltevorrichtung 26 entnommenen Daten werden deshalb in die Adresse 100 des EEPROM 21, des Datenspeichers, geschrieben. In dem EEPROM 22, dem Tabellenspeicher, wird kein Überschreiben der Adresse auftreten, an der die Daten A gespeichert sind.
  • Wie das Auslesen der Daten A ausgeführt wird, wird nun erläutert. Die Erläuterung wird anhand eines Beispiels durchgeführt, bei dem die Daten aus dem EEPROM ausgelesen und an einer Anzeigeeinheit gezeigt werden.
  • Um die Daten A auszulesen, wird zunächst die Tabellenadresse 200, welche die Adresse speichert, an der die Daten A gespeichert sind, an die Adressenhaltevorrichtung 23 gegeben, und der Lesebefehl wird an die Steuerschaltung 27 gegeben. Dann löscht die Steuerschaltung 27 die Haltevorrichtung 28, und aktiviert das Tabellenlesesignal S31. Die Steuerschaltung 27 aktiviert auch das Schreib-/Lesesignal S35 für den Lesezustand. Wenn das Tabellenlesesignal S31 aktiv wird, wird die Adresse 100, an der die Daten gespeichert sind, von dem EEPROM, dem Tabellenspeicher, ausgegeben, und in die Adressenhaltevorrichtung 24 übernommen. Da die Haltevorrichtung 28 gelöscht wurde, wird die Adresse 100, die in der Adressenhaltevorrichtung 24 gespeichert ist, an den EEPROM 21, dem Datenspeicher, an die Adresse gegeben, an der die Daten A gespeichert sind, ohne jegliche Addition. Als nächste aktiviert die Steuerschaltung 27 das Datenlese-Signal S28, so daß die Daten aus der Adresse 100 des EEPROM 21, dem Datenspeicher, ausgelesen werden, und in die Datenhaltevorrichtung 26 übernommen werden. Wenn hier eine Fehlerkorrektur ausgeführt wurde, ist das Fehlerkorrektursignal S30 aktiv, so daß die Haltevorrichtung 28 gesetzt wird. Wenn keine Fehlerkorrektur ausgeführt wurde, ist das Fehlerkorrektursignal S30 zur Ausführung der Fehlerkorrektur nicht aktiv, so daß die Haltevorrichtung nicht gesetzt wird. Anschließend aktiviert die Steuerschaltung 27 das Zeitsteuerungssignal S34 zum Schreiben von Daten. Der Inhalt der Datenhaltevorrichtung 26 wird dem EEPROM 21, dem Datenspeicher, als die Daten A gegeben, die zu schreiben sind, und die Ausgabe des Addierers 25 wird an den EEPROM 22, dem Datenspeicher, als Adressendaten gegeben, in die geschrieben wird.
  • Der Betrieb des Addierers 25 in dieser Stufe unterscheidet sich in Abhängigkeit davon, ob eine Fehlerkorrektur bei den Daten, die aus der Adresse 100 in dem EEPROM 21, dem Datenspeicher, ausgelesen wurden, durchgeführt wurde oder nicht. Wenn eine Fehlerkorrektur an den Daten durchgeführt wurde, wurde die Haltevorrichtung 28 gesetzt, so daß der Addierer 25 den Wert ausgibt, der um +1 gegenüber dem Adressenwert erhöht ist, der aus der Adressenhaltevorrichtung 24 entnommen wurde. Und die Schreibsignale S32, S33 werden aktiv. Die in die Datenhaltevorrichtung 26 übernommenen Daten werden deshalb in die Adresse 101 in dem EEPROM 21, dem Datenspeicher, geschrieben, wobei diese Adresse um +1 gegenüber der Adresse 101 erhöht wurde, und die neue Adresse 101 für die Daten A wird in die Adressetabelle 200 des EEPROM 22, dem Datenspeicher, geschrieben. Die in die Datenhaltevorrichtung 26 übernommenen Daten sind richtig, da sie korrigiert wurden.
  • Wenn keine Fehlerkorrektur bei den Daten durchgeführt wurde, wurde die Haltevorrichtung 28 nicht gesetzt, so daß die Schreibsignale S32 und S33 nicht aktiv werden. In dem EEPROM 22, dem Tabellenspeicher, wird deshalb kein Überschreiben der Adresse auftreten, an der die Daten A gespeichert sind, und das Überschreiben der Daten in dem EEPROM 21 als Datenspeicher wird ebenfalls nicht ausgeführt.
  • Der Wert der Daten A, die so ausgelesen wurden&sub1; wird an die Anzeigeeinheit übertragen.
  • Bei der zweiten erfindungsgemäßen Ausführungsform wird wie bei der ersten Ausführungsform die Adresse 102 in der gleichen Art benutzt, wie es vorangehend beschrieben wurde, wenn eines der Speicherbits in der Adresse 101 fehlerhaft ist. Die Hilfsadressen 105-107 für die Daten B werden in der gleichen Art wie jene für die Daten A verwendet.
  • Wie vorangehend erläutert wurde, enthält die erfindungsgemäße Informations-Verarbeitungsvorrichtung die Logikschaltung, welche das Signal zur Anzeige einer Fehlerkorrektur ausgibt, wenn die Fehlerprüf- und Korrekturschaltung die Fehler der Daten zum Zeitpunkt des Datenlesens detektiert und korrigiert hat. Deshalb kann erfindungsgemäß erkannt werden, während der EEPROM die richtigen Daten mittels der ECC-Schaltung ausgibt, ob ein Fehler in einem Teil der Zellen in dem EEPROM aufgetreten ist, so daß es möglich ist, die in dem EEPROM verwendete Adresse zu ändern, oder den EEPROM selbst auszutauschen, bevor eine Fehlfunktion aufgrund eines Zusammenbruchs der EEPROM-Zellen in der Informations-Verarbeitungsvorrichtung auftaucht, welche das EEPROM enthält.

Claims (3)

1. Informations-Verarbeitungsvorrichtung mit einem Array aus BEPROM-Zellen (2; 21, 22) und einer Fehlerprüf- und Korrekturschaltung (9; 21), die mit dem Array aus EEPROM- Zellen zum Überprüfen eines Fehlers der Bits, die die Daten bilden, welche aus dem Array aus EEPROM-Zellen ausgelesen werden, und zur Durchführung einer Fehlerkorrektur bezüglich dieses Fehlers der Bits verbunden ist, so daß korrigierte Daten von der Fehlerprüf- und Korrekturschaltung ausgegeben werden, dadurch gekennzeichnet, daß sie enthält: eine Logikschaltung (5, 1), die mit dem Array aus EEPROM- Zellen zur Ausgabe eines Fehlerkorrektionssignals (S11, S30) zur Anzeige einer Ausführung der Fehlerkorrektur verbunden ist, wenn die Fehlerprüf- und Korrekturschaltung den Fehler in den Bits detektiert und korrigiert; und ein Adressenänderungsmittel (25, 28), das mit dem Array aus EEPROM-Zellen zur Änderung einer laufenden Adresse unter einer Mehrzahl aufeinanderfolgenden Adressen für jede der in dem Array aus EEPROM-Zellen zu speichernden Daten verbunden ist, wobei die Daten gegenwärtig in dem Array aus EEPROM-Zellen beruhend auf dem Fehlerkorrektursignal gespeichert sind, das von der Logikschaltung ausgegeben wird, die korrigierten Daten, die von der Fehlerprüf- und Korrekturschaltung korrigiert wurden, in dem Array aus EEPROM- Zellen an einer neuen Adresse gespeichert werden, die jene Adresse ist, die von der laufenden Adresse geändert wurde, wobei die laufende Adresse automatisch von der niedrigsten oder obersten Adresse unter der Mehrzahl aufeinanderfolgender Adressen erhöht oder abgesenkt wird.
2. Informations-Verarbeitungsvorrichtung nach Anspruch 1, bei der das Adressenänderungsmittel enthält:
eine Haltevorrichtung (28), die auf der Basis des Fehlerkorrektursignals zur Anzeige der Ausführung der Fehlerkorrektur gesetzt wird; und
einen Addierer (25), der in Abhängigkeit von der Haltevorrichtung gesetzt wird, um einen vorgegebenen Wert zu einem Wert der laufenden Adresse zu addieren, um einen neuen Wert als neue Adresse auszugeben, in der die korrigierten Daten, die durch die Fehlerprüf- und Korrekturschaltung korrigiert wurden, gespeichert werden.
3. Informations-Verarbeitungsvorrichtung nach Anspruch 1, bei der das Array aus EEPROM-Zellen ein erstes EEPROM (21) zum Speichern von Daten und ein zweites EEPROM (22) zum Speichern der Mehrzahl aufeinanderfolgender Adressen enthält, wobei das erste und zweite EEPROM zueinander identisch sind.
DE69126057T 1990-02-26 1991-02-26 Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung Expired - Fee Related DE69126057T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2046084A JP2830308B2 (ja) 1990-02-26 1990-02-26 情報処理装置

Publications (2)

Publication Number Publication Date
DE69126057D1 DE69126057D1 (de) 1997-06-19
DE69126057T2 true DE69126057T2 (de) 1997-12-11

Family

ID=12737123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69126057T Expired - Fee Related DE69126057T2 (de) 1990-02-26 1991-02-26 Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung

Country Status (4)

Country Link
US (1) US5432802A (de)
EP (1) EP0448970B1 (de)
JP (1) JP2830308B2 (de)
DE (1) DE69126057T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2710445B1 (fr) * 1993-09-20 1995-11-03 Sgs Thomson Microelectronics Circuit de redondance dynamique pour mémoire en circuit intégré.
US5488691A (en) * 1993-11-17 1996-01-30 International Business Machines Corporation Memory card, computer system and method of operation for differentiating the use of read-modify-write cycles in operating and initializaiton modes
EP0797147B1 (de) * 1996-03-21 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Wiederherstellung fehlerhafter Speichereinrichtungen
US6449735B1 (en) * 1996-07-01 2002-09-10 Intel Corporation Method and apparatus for providing improved diagnostic functions in a computer system
US6088261A (en) * 1997-08-12 2000-07-11 Nippon Steel Corporation Semiconductor storage device
JP2002544622A (ja) * 1999-05-18 2002-12-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 記憶装置のための誤り訂正回路および方法
US6360347B1 (en) 1999-05-18 2002-03-19 Advanced Micro Devices, Inc. Error correction method for a memory device
JP2003529998A (ja) * 2000-03-31 2003-10-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エラー訂正集積回路および方法
FR2810152A1 (fr) * 2000-06-13 2001-12-14 St Microelectronics Sa Memoire eeprom securisee comprenant un circuit de correction d'erreur
US7496822B2 (en) * 2003-05-15 2009-02-24 Texas Instruments Incorporated Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques
US7089447B2 (en) * 2003-08-13 2006-08-08 Texas Instruments Incorporated Apparatus and method for compression based error correction procedure in a data processing system
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
DE102005040916A1 (de) * 2005-08-30 2007-03-08 Robert Bosch Gmbh Speicheranordnung und Betriebsverfahren dafür
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US9733870B2 (en) * 2015-05-06 2017-08-15 International Business Machines Corporation Error vector readout from a memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244019A (en) * 1978-06-29 1981-01-06 Amdahl Corporation Data processing system including a program-executing secondary system controlling a program-executing primary system
JPS5671897A (en) * 1979-11-13 1981-06-15 Sanyo Electric Co Ltd Nonvolatile storage device
JPS609799B2 (ja) * 1981-10-21 1985-03-13 株式会社理工化学研究所 アミラ−ゼ活性の新規な測定法
US4612640A (en) * 1984-02-21 1986-09-16 Seeq Technology, Inc. Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array
JPS60239999A (ja) * 1984-05-11 1985-11-28 Seiko Epson Corp 半導体記憶装置
JPS6150293A (ja) * 1984-08-17 1986-03-12 Fujitsu Ltd 半導体記憶装置
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
JPS6180342A (ja) * 1984-09-26 1986-04-23 Nec Corp メモリ制御装置
US4654847A (en) * 1984-12-28 1987-03-31 International Business Machines Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置
JP2605271B2 (ja) * 1987-02-10 1997-04-30 ソニー株式会社 エラー訂正及びチエツク装置
US4817095A (en) * 1987-05-15 1989-03-28 Digital Equipment Corporation Byte write error code method and apparatus
JPH0194599A (ja) * 1987-10-05 1989-04-13 Mitsubishi Electric Corp 半導体記憶装置
DE3734137A1 (de) * 1987-10-09 1989-04-20 Pfaff Ind Masch Luftfuehrungsvorrichtung fuer eine schweissmaschine zum verarbeiten von kunststoffolien
JPH0642301B2 (ja) * 1987-12-15 1994-06-01 シャープ株式会社 記憶媒体の欠陥管理方式
JPH01201736A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp マイクロコンピュータ
US4926426A (en) * 1988-08-30 1990-05-15 Unisys Corporation Error correction check during write cycles
JPH02166700A (ja) * 1988-12-15 1990-06-27 Samsung Electron Co Ltd エラー検査及び訂正装置を内蔵した不揮発性半導体メモリ装置
JP2664236B2 (ja) * 1989-02-01 1997-10-15 富士通株式会社 半導体記憶装置
US5233614A (en) * 1991-01-07 1993-08-03 International Business Machines Corporation Fault mapping apparatus for memory

Also Published As

Publication number Publication date
JP2830308B2 (ja) 1998-12-02
US5432802A (en) 1995-07-11
EP0448970A3 (en) 1992-09-30
EP0448970A2 (de) 1991-10-02
EP0448970B1 (de) 1997-05-14
DE69126057D1 (de) 1997-06-19
JPH03248251A (ja) 1991-11-06

Similar Documents

Publication Publication Date Title
DE69126057T2 (de) Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung
DE69220818T2 (de) Verfahren und Einrichtung zur Fehlererkennung in Recherspeichern versehen mit Mehrfach-bit-Ausgängen
DE69804209T2 (de) Verfahren um die speicherkapazität von level fünf raid plattenanordnung zu vergrössern und expandierte matrize hergestellt durch solch ein verfahren
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE2942998C2 (de) Fehler-Korrektur- und Erkennungs-Anordnung
DE69221045T2 (de) Verfahren und Gerät zur programmierbaren Speicherssteuerung mit Fehlerregelung und Prüffunktionen
DE3111447C2 (de)
DE3876459T2 (de) Speicher und deren pruefung.
DE69230211T2 (de) Integrierter Speicher, Verwaltungsverfahren und resultierendes Informationssystem
DE2030760A1 (de) Speicherschaltung
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
DE2456709C2 (de) Schaltungsanordnung zur Fehlererkennung und -korrektur
DE69715993T2 (de) Cache-Speicher mit Verwendung fehlerhaften Ettikettenspeichers
EP0990236B1 (de) Anordnung mit speicherzellen und verfahren zur funktionsüberprüfung von speicherzellen
EP1222545B1 (de) Verfahren und schaltungsanordnung zum speichern von datenworten in einem ram modul
DE2549392C3 (de) Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung
EP1444700B1 (de) Speichertest
DE102006019426B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur
DE69710230T2 (de) Nichtflüchtige Halbleiterspeichereinheit mit Korrektur-Kodierungsschaltung
DE69619373T2 (de) Verfahren und gerät um fehlercodes wirksam zu speichern
DE19963611A1 (de) Speicherprüfvorrichtung
DE2655653A1 (de) Verfahren und anordnung zur erkennung der richtigen zuordnung von adresse und speicherwort in einem datenspeicher
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
EP1149384A1 (de) Verfahren zur funktionsüberprüfung von speicherzellen eines integrierten halbleiterspeichers
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee