DE69105530T2 - Halbleiterscheibe. - Google Patents

Halbleiterscheibe.

Info

Publication number
DE69105530T2
DE69105530T2 DE69105530T DE69105530T DE69105530T2 DE 69105530 T2 DE69105530 T2 DE 69105530T2 DE 69105530 T DE69105530 T DE 69105530T DE 69105530 T DE69105530 T DE 69105530T DE 69105530 T2 DE69105530 T2 DE 69105530T2
Authority
DE
Germany
Prior art keywords
pads
chip
output
semiconductor wafer
line region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69105530T
Other languages
English (en)
Other versions
DE69105530D1 (de
Inventor
Michihiro Kawakami
Aiichiro Sakumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Publication of DE69105530D1 publication Critical patent/DE69105530D1/de
Application granted granted Critical
Publication of DE69105530T2 publication Critical patent/DE69105530T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterwafer, und insbesondere einen Halbleiterwafer mit einem darauf ausgebildeten Muster eines IC (einer integrierten Schaltung)
  • Fig. 1 zeigt einen Teil eines herkömmlichen Halbleiterwafers mit einem darauf ausgebildeten IC-Muster. In Fig. 1 zeigt das Bezugszeichen 31 einen Schneidlinien-Bereich; das Bezugs Zeichen 32 zeigt eine Vielzahl von Chipbereichen, in die ein Wafer durch den Schneidlinien-Bereich 31 aufgeteilt ist, und das Bezugszeichen 33 zeigt eine Vielzahl von Anschlußstellen, die über dem jeweiligen Chipbereich 32 ausgebildet sind.
  • Während der Herstellung einer integrierten Halbleiterschaltung ist ein Testen der Chipart mit den Meßanschlüssen (Meßfühlernadeln) einer Meßfühlerkarte einer Chipart-Maschine, die nicht gezeigt ist, durchgeführt worden, die in Kontakt mit entsprechenden Anschlußflecken 33 auf den Chipbereichen 32 angeordnet ist, um die Gesamtfunktion der IC-Chips auf dem Halbleiterwafer zu untersuchen.
  • Wenn die Chipbereiche 32 jeweils eine größere Anzahl von Ausgangs-Anschlußflecken 33 darauf ausgebildet haben, ist dieselbe Anzahl von Meßanschlüssen auf der Meßfühlerkarte der Chipart-Maschine zur Verwendung bei dem Chipart-Test erforderlich, d.h. in diesem Fall sind viele Meßanschlüsse notwendig. Aus diesem Grund wird es sehr schwierig, eine entsprechende Meßfühlerkarte herzustellen. Weiterhin ist die Anzahl von beispielsweise Relaisschaltern in der Chipart- Maschine merklich erhöht, was eine sehr komplexe teure Chipart-Maschine erforderlich macht.
  • Beim technologischen Fortschritt in letzter Zeit sind ein IC- Muster mit höherer Packungsdichte und eine kleinere IC- Chipgröße als Trend in letzter Zeit angesehen worden. Für einen Halbleiterschaltungschip mit einer größeren Anzahl von Anschlußflecken werden die Anschlußflecken-Größe und der -Abstand kleiner und kleiner. Aus diesem Grund werden die Meßfühlernadeln auf der Meßfühlerkarte der Chipart-Maschine entsprechend verkleinert, und man trifft auf eine Schwierigkeit beim Anordnen der Meßfühlernadeln in Kontakt mit den entsprechenden Anschlußflecken. Es dauert eine längere Zeit, eine derartige Operation durchzuführen, und somit ein Chipart-Testen durchzuführen.
  • Die US-A-3 847 842 offenbart ein Testsystem zum selektiven Zugreifen auf Anschlüsse in einem IC-Chip auf einem Halbleiterwafer, auf die mechanisch schwierig zuzugreifen ist.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Halbleiterwafer zu schaffen, der zuläßt, daß ein leichteres Chipart-Testen auch für Halbleiterschaltungschips mit einer größeren Anzahl von Anschlußflecken durchgeführt wird, und der weniger komplizierte Chipart-Maschinen bei geringeren Ausstattungskosten erreichen kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterwafer zu schaffen, der einen Spielraum für die Anschlußfleckengröße und den Anschlußfleckenabstand eines Halbleiterschaltungschips zuläßt.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterwafer zu schaffen, der eine Bereitschaft dafür sicherstellt, die Meßanschlüsse an einer Meßfühlerkarte einer Chipart-Maschine in Kontakt mit den entsprechenden Anschlußflecken zum Chipart-Testen anzuordnen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterwafer zu schaffen, der eine Zeit verkürzen kann, die für ein Chipart-Testen erforderlich ist.
  • Diese Aufgaben und Vorteile der vorliegenden Erfindung können durch den Halbleiterwafer erreicht werden, der nachfolgend vorgestellt wird.
  • Gemäß der vorliegenden Erfindung ist ein Halbleiterwafer geschaffen, wie es in Anspruch 1 angegeben ist.
  • Diese Erfindung kann vollständiger aus der folgenden detailierten Beschreibung verstanden werden, wenn sie in Verbindung mit den beigefügten Zeichnungen angesehen wird, wobei:
  • Fig. 1 ein Musterdiagramm ist, das einen Teil eines herkömmlichen Halbleiterwafers zeigt;
  • Fig. 2 ein Musterdiagramm ist, das einen Teil eines Halbleiterwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
  • Fig. 3 ein Musterdiagramm ist, das einen Zustand zeigt, in dem der in Fig. 2 gezeigte Halbleiterwafer durch einen Schneidlinien-Bereich in einzelne integrierte Schaltungschip-Bereiche aufgeteilt ist.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen erklärt.
  • Fig. 2 zeigt einen Teil eines Halbleiterwafers mit einem darauf ausgebildeten integrierten Schaltungsmuster. Bei dem Halbleiterwafer zeigt das Bezugszeichen 11 einen schneidlinien-Bereich; das Bezugszeichen 12 zeigt Chipbereiche, in die der Halbleiterwafer durch den Schneidlinien-Bereich 11 aufgeteilt ist; und das Bezugszeichen 13 zeigt Anschlußflecken (beispielsweise Ausgangs-Anschlußflecken), die auf dem jeweiligen Chipbereich 12 ausgebildet sind. Hier ist auf wenigstens einem der Chipbereiche 12 ein vorbestimmtes IC-Muster ausgebildet, das einen Ausgangs-Umschalt-Steuerschaltkreis zum selektiven Zuführen von Ausgangssignalen zu entsprechenden Ausgangs-Anschlußflecken hat. Jene Ausgangs-Anschlußflecken, denen selektiv Ausgangssignale zugeführt werden, sind durch das Verbindungsmuster 14 gemeinsam verbunden. Das Verbindungsmuster 14 ist primär auf dem Schneidlinien-Bereich 11 ausgebildet und erstreckt sich von dem Schneidlinien- Bereich 11 auf den jeweiligen Ausgangs-Anschlußflecken 13. Ein Test-Anschlußfleck 15 ist vorgesehen, der elektrisch mit dem Verbindungsmuster 14 auf dem Schneidlinien-Bereich 11 elektrisch verbunden ist.
  • Für ein vorbestimmtes IC-Muster, das auf dem Chipbereich 12 auf dem Halbleiterwafer ausgebildet ist, mißt ein Chipart- Testen den Chip durch Anordnen der Meßfühlernadelspitze der Meßfühlerkarte der Chipart-Maschine in Kontakt mit dem Test- Anschlußflecken 15. Das bedeutet, daß mit der Meßfühlernadel, die mit dem Test-Anschlußflecken 15 verbunden ist, eine Ausgangssignal sequentiell und selektiv durch den Umschalt- Schaltkreis zu den jeweiligen Ausgangs-Anschlußflecken in dem jeweiligen Satz geführt wird, und ein Ausgangssignal wird von dem Test-Anschlußflecken 15 zu der Meßfühlernadel über das Verbindungsmuster 14 übertragen. Da ein Test-Anschlußflecken 15 mit der Vielzahl von Anschlußflecken 13 verbunden ist, kann er als gemeinsamer Test-Anschlußflecken verwendet werden, und kann bezüglich der Größe größer als der Anschlußflecken 13 in dem Chipbereich 12 gemacht werden. Weiterhin können, wenn die Verbindungsmuster und Test- Anschlußflecken auf dem Schneidlinien-Bereich ausgebildet sind, die Anschlußfleckengröße und der Anschlußfleckenabstand der Test-Anschlußflecken 15 auf dem Schneidlinien-Bereich 11 so groß wie möglich und so lang wie die Breite des Schneidlinien-Bereichs es erlaubt, eingestellt werden.
  • Es ist daher möglich, die Leichtigkeit bzw. die Bereitschaft zu erreichen, mit der der Meßanschluß der Meßfühlerkarte der Chipart-Maschine in Kontakt mit dem Test-Anschlußflecken angeordnet ist, und eine Ergiebigkeit bei dem Chipart-Test zu erhöhen. Weiterhin ist es nicht notwendig, Testkontakte durch Relaisschalter zu schalten, was kein mechanisches Stören an den Kontakten verursacht. Da einem Testprogramm keine Verzögerungszeit aufgrund einer Störung zugeteilt wird, kann eine erforderliche Zeit verkürzt werden. Bei dem gezeigten Ausführungsbeispiel ist ein Test-Anschlußflecken 15 für einen Satz von vier Anschlußflecken vorgesehen, und der Test wird durchgeführt, während der Meßanschluß der Meßfühlerkarte mit dem Test-Anschlußflecken in Kontakt ist. Es ist lediglich notwendig, dieselbe Anzahl von Meßanschlüssen vorzusehen, wie jene von Test-Anschlußflecken 15, d.h. die Anzahl von Meßanschlüssen bereitzustellen, die ein Viertel jener der Anschlußflecken ist. Es ist somit möglich, die Anzahl von Meßanschlüssen auf der Meßfühlerkarte zu erhöhen und eine Meßfühlerkarte leicht herzustellen. Weiterhin kann, auch in dem Fall, in dem die Anschlußflecken 13 auf dem Chipbereich in größerer Anzahl und/oder in hoher Dichte vorgesehen sind, eine herkömmliche Chipart-Maschine wie sie ist, verwendet werden, was das Verwenden einer weniger komplexen Chipart- Maschine mit geringeren Ausstattungskosten erlaubt.
  • Fig. 3 ist ein Musterdiagramrn, das individuelle Chipbereiche teilweise zeigt, die durch einen Schneidlinien-Bereich aufgeteilt sind, nachdem er einem Chipart-Testen unterzogen ist. Da ein Verbindungsmuster 14 und ein Test-Anschlußflecken 15 auf dem Schneidlinien-Bereich insgesamt entfernt sind, trifft man auf keinen Nachteil, wenn die einzelnen IC-Chips als Produkte erzeugt werden.
  • Obwohl bei dem vorgenannten Ausführungsbeispiel erklärt worden ist, daß ein Test-Anschlußflecken für vier Anschlußflecken verwendet wird, kann er für weniger als oder mehr als die vier Anschlußflecken verwendet werden.

Claims (1)

1. Halbleiterwafer, der in einer Vielzahl von Chipbereichen (12) aufgeteilt ist durch Schneidlinien-Bereiche (11), wobei jeder der Chipbereiche ein vorbestimmtes Muster einer integrierten Schaltung aufweist, und wenigstens einer der Vielzahl von Chipbereichen (12) eine Vielzahl von Sätzen von Ausgangs-Anschlußflecken (13) hat, wobei der wenigstens eine der Chipbereiche zusätzlich einen Ausgangs-Umschalt-Steuerschaltkreis zum selektiven und sequentiellen Zuführen von Ausgangssignalen zu Ausgangs- Anschlußflecken innerhalb eines jeweiligen Satzes von Ausgangs-Anschlußflecken hat, wobei jeder Satz von Ausgangs-Anschlußflecken weiterhin verbunden ist mit:
- einem Verbindungsmuster (14), das auf dem Schneidlinien-Bereich (11) ausgebildet ist und die Anschlußflecken (13) in dem Satz von Ausgangs-Anschlußflecken miteinander gemeinsam verbindet, wobei sich das Verbindungsmuster (14) von den Ausgangs-Anschlußflecken auf den Schneidlinien-Bereich (11) erstreckt; und
- einem Test-Anschlußflecken (15), der auf dem Schneidlinien-Bereich (11) ausgebildet ist und mit dem Verbindungsmuster (14) verbunden ist.
DE69105530T 1990-01-19 1991-01-16 Halbleiterscheibe. Expired - Fee Related DE69105530T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP958290A JPH0758725B2 (ja) 1990-01-19 1990-01-19 半導体ウェハ

Publications (2)

Publication Number Publication Date
DE69105530D1 DE69105530D1 (de) 1995-01-19
DE69105530T2 true DE69105530T2 (de) 1995-05-04

Family

ID=11724307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69105530T Expired - Fee Related DE69105530T2 (de) 1990-01-19 1991-01-16 Halbleiterscheibe.

Country Status (4)

Country Link
EP (1) EP0438127B1 (de)
JP (1) JPH0758725B2 (de)
KR (1) KR940010641B1 (de)
DE (1) DE69105530T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0678904A1 (de) * 1994-04-12 1995-10-25 Lsi Logic Corporation Wafer-Schneidverfahren durch Mehrfachschnitte
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
EP0767492A3 (de) * 1995-10-02 1998-09-09 Altera Corporation Testsystem integrierter Schaltungen
US6020758A (en) * 1996-03-11 2000-02-01 Altera Corporation Partially reconfigurable programmable logic device
JPH09252034A (ja) * 1996-03-18 1997-09-22 Mitsubishi Electric Corp 半導体ウエハ,半導体装置及び半導体装置の製造方法
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
JP2004505442A (ja) * 2000-07-21 2004-02-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善されたいわゆるソーボーを有する集積回路を製造する方法
JP4631572B2 (ja) * 2005-07-14 2011-02-16 セイコーエプソン株式会社 液滴吐出ヘッド
JP2013187402A (ja) 2012-03-08 2013-09-19 Mitsubishi Electric Corp 半導体ウェハ及びその検査方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf
JPH0530361Y2 (de) * 1988-02-23 1993-08-03
JPH01276735A (ja) * 1988-04-28 1989-11-07 Fuji Electric Co Ltd 集積回路素子ウエハ

Also Published As

Publication number Publication date
JPH03214638A (ja) 1991-09-19
EP0438127A3 (en) 1992-03-04
EP0438127B1 (de) 1994-12-07
EP0438127A2 (de) 1991-07-24
DE69105530D1 (de) 1995-01-19
KR940010641B1 (ko) 1994-10-24
JPH0758725B2 (ja) 1995-06-21
KR910015039A (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
DE3709032C2 (de)
DE69128189T2 (de) Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung
DE3130714C2 (de)
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
DE10060438A1 (de) Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
DE69105530T2 (de) Halbleiterscheibe.
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE69221516T2 (de) Automatische Schaltungsprüfeinrichtung mit getrennten Instrumenten- und Abtasterbussen
DE3340179C1 (de) Anordnung an einem Leiterplattenpruefgeraet zur Anpassung der Abstaende von Kontakten
DE102006008454A1 (de) Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
DE68914005T2 (de) Leitende Muster für den elektrischen Test von Halbleiterbausteinen.
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE2823554C2 (de) Hochintegrierte Schaltungsanordnung
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE102014019448A1 (de) Universelles Design für Sondenkarten-Leiterplatte
DE19819570C2 (de) Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
DE19831563C2 (de) Anordnungen zum Testen von Chips
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile
DE2938567C2 (de) Gehäuse für hochintegrierte Schaltkreise
EP0175995A1 (de) Einrichtung für die Funktionsprüfung integrierter Schaltkreise
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee