DE2938567C2 - Gehäuse für hochintegrierte Schaltkreise - Google Patents

Gehäuse für hochintegrierte Schaltkreise

Info

Publication number
DE2938567C2
DE2938567C2 DE19792938567 DE2938567A DE2938567C2 DE 2938567 C2 DE2938567 C2 DE 2938567C2 DE 19792938567 DE19792938567 DE 19792938567 DE 2938567 A DE2938567 A DE 2938567A DE 2938567 C2 DE2938567 C2 DE 2938567C2
Authority
DE
Germany
Prior art keywords
housing
highly integrated
contact points
conductor tracks
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19792938567
Other languages
English (en)
Other versions
DE2938567A1 (de
Inventor
Peter Dipl.-Ing. 8000 München Fuchs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792938567 priority Critical patent/DE2938567C2/de
Publication of DE2938567A1 publication Critical patent/DE2938567A1/de
Application granted granted Critical
Publication of DE2938567C2 publication Critical patent/DE2938567C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft ein Gehäuse, insbesondere Dual-in-line-Gehäuse, für hochintegrierte Schaltkreise mit einem in einem Anschlußstifte tragenden Gehäuseunterteil angeordneten Halbleiterplättchen und einem Gehäuseoberteil zu dessen Abdeckung.
Komplexe Bausteine und Systeme, welche aus vielen LSI- (Large Scale Integration) und VLSI (Very Large Scale Integration) Schaltungen aufgebaut sind, lassen sich durch ihre Komplexität schwer testen. Mit der Entwicklung immer umfangreicherer Schaltungen auf einer Flachbaugruppe wächst das Testproblem überproportional. Es kann bis jetzt nur durch teure und komplizierte Testeinrichtungen, welchen nur die Benutzerschnittstellen der Bauteile zugänglich sind, gelöst werden.
Aus der US-Patentschrift 32 92 241 ist ein Dual-inline-Gehäuse nach dem Oberbegriff des Hauptanspruchs bekannt.
In der OS 23 60 801 ist außerdem eine Prüfeinrichtung zum Prüfen, von Halbleiterchips beschrieben, wobei mit der Prüfeinrichtung in elektrischer Verbindung stehende, in einem Träger eingelassene Prüfspitzen mit dem jeweiligen Prüfling in Kontakt versetzbar sind. Aus der DE-OS 23 59 152 ist außerdem eine integrierte Schaltung mit unkonventioneller Anordnung von Anschlüssen zu entnehmen.
Aufgabe der vorliegenden Erfindung ist es, die Funktionsprüfung von komplexen integrierten Schallbausteinen zu vereinfachen.
Zur Lösung dieser Aufgabe wird dabei das Gehäuse für hochintegrierte Schaltkreise derart ausgebildet, daß auf der Leiterbahnen zu den Anschlußstiften führenden Oberseite des Unterteils zusätzliche Kontnktpunkte vorgesehen sind, die über weitere Leiterbahnen unmittelbar mit ausgesuchten Anschlüssen des Halbleiterplättchens verbunden sind und daß im Gehäuseoberteil Durchbrüche über den Kontaktpunkten vorgesehen sind, durch die Prüfspitzen zu Meßzwecken einführbar sind.
Durch die Schaffung von zusätzlichen Meßpunkten welche in Betrieb nicht zugänglich sind und welche keine Einschränkungen hinsichtlich der Schaltungsauflösung mit sich bringen, ist eine wesentliche Vereinfachung der Anzahl der Meßausgänge und von gleichzeitig zu überwachenden Signalen erreichbar.
Anhand der Figur wird die Erfindung näher erläutert.
(Die Figur zeigt einen Baustein mit z. B. einem |Halbleiterplättchen hoher Integration. Auf dem Unterseil 3, das die Anschlußstifte 2 trägt, ist eine Mulde vorgesehen, in der das Halbleiterplättchen 7 liegt. Das Plättchen ist mit den rund um die Mulde liegenden Anschlüssen durch dünne Drähte mit den Halbleiterplättchenanschlüssen verbunden. Die Anschlußstifte 2 wiederum sind dann mit Leiterbahnen mit den sich um die Mulde herum befindlichen Anschlüssen verbunden. Zusätzlich zu diesen Leiterbahnen 1 sind weitere Leiterbahnen 5 vorgesehen, die in sogenannten Kontaktpunkten 4 enden. Diese Kontaktpunkte stellen Meßpunkte für bestimmte ausgesuchte Schaltungspunkte des hochintegrierten Halbleiterplättchens 7 dar.
Die Meßpunkte werden bei der Gehäuseherstellung gleichzeitig mit der »Verdrahtung« für die Anschlußstifte gestanzt. Nach dem Bonden und Verschließen bleiben nur mehr die Endpunkte 4 dieser Leiterbahnen 5 durch Durchbrüche 9 im Gehäuseoberteil 8 zugänglich und ermöglichen damit ein Abtasten von Meßpunkten, welche bei Layout bzw. Schaltungsentwurf vorgesehen worden sind. Es können je nach Gehäusegröße eine unterschiedliche Anzahl von Meßpunkten vorgesehen werden, wobei im Sinne einer Standardisierung möglichst viele Meßpunkte vorgesehen werden sollten.
Es müssen im Einzelfall nicht immer alle benutzt werden. Bei einer Normung ist es möglich, Mehrfachiprüfspitzen zu verwenden, welche es auf einfache Art und Weise ermöglichen, alle in Frage kommenden Signale ohne umständliche Anschlußarbeiten an einem Prüfautomaten o. ä. weiterzuleiten.
Hierzu 1 Blatt/Zeichnungen

Claims (2)

Patentansprüche:
1. Gehäuse, insbesondere Dual-in-line-Gehäuse, für hochintegrierte Schallkreise mit einem in einem Anschlußstifte tragenden Gehäuseunterteil angeordneten Halbleiterplättchen und einem Gehäuseoberteil zu dessen Abdeckung, dadurch gekennzeichnet, daß auf der Leiterbahnen (J) zu den Anschlußstiften (2) führenden Oberseite des Unterteils (3) zusätzliche Kontaktpunkte (4) vorgesehen sind, die über weitere Leiterbahnen unmittelbar mit ausgesuchten Anschlüssen (6) des Halbleiterplättchens (7) verbunden sind und daß im Gehäuseoberteil (8) Durchbrüche (9) über den Kontaktpunkten (4) vorgesehen sind, durch die Prüfspitzen zu Meßzwecken einführbar sind.
2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktpunkte (4) so angeordnet sind, daß Mehrfachprüfspitzen verwendbar sind.
DE19792938567 1979-09-24 1979-09-24 Gehäuse für hochintegrierte Schaltkreise Expired DE2938567C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792938567 DE2938567C2 (de) 1979-09-24 1979-09-24 Gehäuse für hochintegrierte Schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792938567 DE2938567C2 (de) 1979-09-24 1979-09-24 Gehäuse für hochintegrierte Schaltkreise

Publications (2)

Publication Number Publication Date
DE2938567A1 DE2938567A1 (de) 1981-04-02
DE2938567C2 true DE2938567C2 (de) 1982-04-29

Family

ID=6081681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792938567 Expired DE2938567C2 (de) 1979-09-24 1979-09-24 Gehäuse für hochintegrierte Schaltkreise

Country Status (1)

Country Link
DE (1) DE2938567C2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
EP0346061A3 (de) * 1988-06-08 1991-04-03 Fujitsu Limited Integrierte Schaltungsanordnung mit einer verbesserten Packungsstruktur
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292241A (en) * 1964-05-20 1966-12-20 Motorola Inc Method for connecting semiconductor devices
US3795845A (en) * 1972-12-26 1974-03-05 Ibm Semiconductor chip having connecting pads arranged in a non-orthogonal array
US3806800A (en) * 1972-12-26 1974-04-23 Ibm Method and apparatus for determining the location of electrically conductive members on a structure

Also Published As

Publication number Publication date
DE2938567A1 (de) 1981-04-02

Similar Documents

Publication Publication Date Title
DE69133311T2 (de) Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
DE3709032C2 (de)
DE69219165T2 (de) Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
DE68916077T2 (de) Mehrschichtige gedruckte Schaltungen mit oberflächenmontierten Speichern.
DE3812654C2 (de)
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
DE10060438A1 (de) Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
DE19529489A1 (de) Kalibrierungsplatine für eine Testeinrichtung für elektronische Schaltungen
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE2938567C2 (de) Gehäuse für hochintegrierte Schaltkreise
DE19961791C2 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE2918956C2 (de)
DE4315082C2 (de) Verbinderanordnung zum Testen eines integrierten Schaltungsbausteins
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE68914005T2 (de) Leitende Muster für den elektrischen Test von Halbleiterbausteinen.
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE69731713T2 (de) Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE69105530T2 (de) Halbleiterscheibe.
DE69030359T2 (de) Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE4032370A1 (de) Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen
DE2753236C2 (de) Einbaurahmen für eine gehäuselose integrierte Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee