DE69029453T2 - Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung - Google Patents
Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser AnordnungInfo
- Publication number
- DE69029453T2 DE69029453T2 DE69029453T DE69029453T DE69029453T2 DE 69029453 T2 DE69029453 T2 DE 69029453T2 DE 69029453 T DE69029453 T DE 69029453T DE 69029453 T DE69029453 T DE 69029453T DE 69029453 T2 DE69029453 T2 DE 69029453T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- semiconductor
- semiconductor substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 97
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 37
- 239000000203 mixture Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 18
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004943 liquid phase epitaxy Methods 0.000 claims description 9
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 156
- 230000003287 optical effect Effects 0.000 description 30
- 238000005253 cladding Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02477—Selenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/925—Fluid growth doping control, e.g. delta doping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Optical Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben, und insbesondere auf eine Halbleitervorrichtung, welche eine oder mehrere Halbleiterschichten enthält, die als eine oder mehrere funktionelle Schichten auf einem Halbleitersubstrat gebildet und aus einem Verbundhalbleiter bestehen, und ein Verfahren zur Herstellung derselben. Die vorliegende Erfindung wird ausgiebig eingesetzt als eine funktionale Vorrichtung, einschließlich einer elektronischen Vorrichtung, wie eine Diode und ein Transistor, einer optischen Vorrichtung, wie eine LED, LD und ein optischer Wellenleiter, und eines Sensors.
- Im allgemeinen sind die Techniken zur Herstellung einer Halbleiterschicht bzw. von Halbleiterschichten auf einem Halbleitersubstrat klassifiziert in planare Techniken, welche prinzipiell Diffusion, Tonenimplantation, Oxidation, usw. verwenden, und in epitaktische Wachstumstechniken, welche prinzipiell eine Flüssigphasenepitaxie (LPE = liquid phase epitaxy) und eine Dampfphasen-Epitaxie (VPE = vapor phase epitaxy, und CVD) verwenden. Bei der Bildung eines Verbundhalbleiters wird insbesondere die epitaktische Wachstumstechnik als Technik zur Bildung eines Halbleiterkristalls oder gemischter Kristallschichten unterschiedlicher zusammensetzung auf einem Halbleitersubstrat verwendet. Diese Technik ist ausgiebig verwendet worden zur Herstellung von elektronischen Vorrichtungen wie Hetero-Bipolartransistoren (HBT) und von Hochelektronbeweglichkeits-Transistoren (HEMT = high electron mobility transistor), und von optischen Vorrichtungen, wie Licht aussendenden Dioden (LED = light emitting diode), Laserdioden (LD), Photodioden (FD) und optischen Wellenleitern, wobei all diese Vorrichtungen eine Heteroübergangsstruktur unterschiedlicher Zusammensetzung erfordern.
- Zusätzlich zu dem Flüssigkeitsphasen-Epitaxiverfahren (LPE) und dem Dampfphasen-Epitaxiverfahren (VPE) unter Verwendung eines Halogentransports, umfaßt die epitaktische Wachstumstechnik ein metallorganisches Dampfphasenepitaxieverfahren (MOVPE = metal-organic vapor phase epitaxy) und ein Molekülstrahl-Epitaxieverfahren (MBE = molecular beam epitaxy) (einschließlich eines MOMBE-Verfahrens), welche zu einer größeren Materialselektivität und zur direkten Herstellung feiner Strukturen in der Lage sind, ein Atomschicht-Epitaxieverfahren (ALE = atomic layer epitaxy), ein photochemisches VPE-Verfahren unter Verwendung von Licht anstelle von Wärme als Aufspaltungsenergie für ein Material, usw.
- Die konventionelle Halbleiterprozeßtechnik kann leicht Schichten unterschiedlicher Zusammensetzung auf einem Halbleitersubstrat in eine zur Substratoberfläche vertikalen Richtung abscheiden, aber es ist schwierig, Schichten unterschiedlichen Zusammensetzungsbereichs in eine Richtung parallel zur Substratoberfläche abzuscheiden.
- Die Bildung eines einfachen optischen Wellenleiters auf einem Halbleiter wird im folgenden als Beispiel beschrieben.
- Um auf einem Halbleitersubstrat einen optischen Wellenleiter zu schaffen, wird eine Halbleiterfläche, welche als optischer Wellenleiter dient, so gebildet, daß sie von einem Hüllgebiet mit niedrigerem Brechungsindex als jenem der Halbleiterfläche umgeben wird. Die Fig. 1A - 1C sind perspektivische Ansichten, welche verschiedene Formen eines auf einem Halbleitersubstrat gebildeten Wellenleiters zeigen. Fig. 1A ist ein Beispiel, bei welchem eine optisch leitfähige Schicht 2 auf einem Substrat 1 so gebildet ist, daß sie von Hüllschichten 3 in einer Richtung parallel zur Oberfläche des Substrats umgeben ist. Fig. 1B ist ein Beispiel, bei welchem eine optisch leitfähige Schicht 2 auf einem Substrat 1 so gebildet ist, daß sie von oberen und unteren Hüllschichten 3 stapelartig in einer Richtung vertikal zur Oberfläche des Substrats 1 umgeben ist. Fig. 1C ist ein Beispiel, bei welchem eine optisch leitfähige Schicht 2 und Hüllschichten 3' als eine Einheit auf der Oberfläche eines Substrats 1 in einer Richtung parallel zur Oberfläche des Substrats gebildet sind, wobei die Einheit sandwichartig eingefaßt ist zwischen Hüllschichten 3 in der vertikalen Richtung, außer für entgegengesetzte Endflächen der optisch leitfähigen Schicht 2. Die in Fig. 1C gezeigte Struktur erlaubt, daß Licht in die innere Region der optisch leitfähigen Schicht 2 geleitet wird. Es ist leicht verständlich, daß die Struktur der Fig. 1C aus einer Kombination der Strukturen der Fig. 1A und 1B zusammengesetzt ist.
- In dem Fall, in welchem ein optischer Wellenleiter auf dem Substrat unter Verwendung eines Halbleiterkristalls vorgesehen ist, müssen gewöhnlich die folgenden Bedingungen erfüllt sein:
- (a) Der Brechungsindex der optisch leitfähigen Schicht muß im Vergleich mit dem der Hüllschicht groß genug sein, um das Licht darin einzuschließen.
- (b) Sowohl die optisch leitfähige Schicht als auch die Hüllschicht können als ein Einkristall auf dem Halbleitersubstrat gebildet sein.
- Um diese Bedingungen (a) und (b) zu erfüllen, wurde gewöhnlich ein Mischkristall verwendet, beispielsweise III-V oder II-VI Verbundhalbleiter. Dies liegt daran, daß die Gitterkonstante und die Bandlückenenergie (Eg) gesteuert werden können durch Variation der Zusammensetzung der konstituierenden Elemente, aus welchem der Mischkristall gebildet wird, und weil der Brechungsindex seiner Natur nach mit der Bandlückenenergie korreliert ist, d.h. eine Erhöhung der Bandlückenenergie (Eg) führt zu einer Verminderung des Brechungs index.
- Das Verfahren zur Herstellung einer in den Fig. 1A und 1B gezeigten Struktur wird im folgenden ausführlich beschrieben.
- Die Struktur der Fig. 1B kann leicht durch eine epitaktische Wachstumstechnik der Halbleiter gemacht werden, d.h. eine Hüllschicht 3, eine optisch leitfähige Schicht 2 und eine Hüllschicht 3 werden sequentiell auf ein Halbleitersubstrat 1 durch ein epitaktisches Wachstumsverfahren gewachsen, wie Flüssigphasen-Epitaxie (LPE) oder Dampfphasen-Epitaxie (VPE). Wenn zu diesem Zeitpunkt die Dicke dieser Schichten genau in der Größenordnung einiger µm oder darunter gesteuert werden soll, ist es vorteilhaft, ein Molekülstrahl-Epitaxieverfahren (MBE) oder ein metallorganisches Dampfphasen- Epitaxieverfahren (MOVBE) zu verwenden.
- Andererseits wird die Struktur der Fig. 1A wie in Fig. 2 gezeigt hergestellt. Das bedeutet, daß eine optisch leitfähige Schicht 2 als Kristall auf einem Halbleitersubstrat 1 durch die epitaktische Wachstumstechnik gewachsen wird, wie in Fig. 2A gezeigt. Dann wird eine Maskenschicht, wie eine SiO&sub2;-Schicht durch einen Photoätzprozeß (PEP = photoetching process) gepatterned (mit einem Muster versehen), auf der optisch leitfähigen Schicht 2, wie in Fig. 2B gezeigt, und die optisch leitfähige Schicht 2 wird durch den Ätzprozeß in einem Bereich entfernt, welcher nicht von der Maske 4 bedeckt ist, wie in Fig. 2c gezeigt. Hüllschichten 3 werden durch die epitaktische Wachstumstechnik auf der sich ergebenden, freiliegenden Fläche des Halbleitersubstrats 1 selektiv gewachsen, wie in Fig. 2D gezeigt, und schließlich wird die Maske 4 auf der optisch leitfähigen Schicht 2 entfernt, um letztere freizulegen, wie in Fig. 2E gezeigt.
- Wie jedoch im folgenden dargelegt wird, ergeben sich Probleme bei der Herstellung des in Fig. 2A gezeigten optischen Wellenleiters. Als erstes werden die freiliegenden Seitenflächen der optisch leitfähigen Schicht 2 während des in Fig. 2C gezeigten Herstellungsschritts durch den Ätzprozeß verletzt oder "Seitengeätzt" (side etched), oder die freiliegende Oberflächen der optisch leitfähigen Schicht werden in Abhängigkeit von dem bei diesem Prozeß verwendeten Material oxidiert. Es ist daher schwierig, eine reine, freiliegende Kristallfläche zu erhalten. Als zweites ist es gewöhnlicherweise schwer, flache Grenzen relativ zu den Seitenoberflächen der optisch leitfähigen Schicht 2 während der Bildung der Hüllschichten relativ zur optisch leitfähigen Schicht 2 durch das in Fig. 2D gezeigte selektive epitaktische Wachstum zu erhalten, d.h. vergrabene Hüllschichten 3 mit einer flachen Grenze relativ zur Schicht 2 zu erhalten. Anders ausgedrückt ist es wahrscheinlich, daß diskontinuierliche Oberflächen zwischen der optisch leitfähigen Schicht und der Hülischicht erzeugt werden.
- Aus den oben erläuterten Gründen treten solche diskontinuierlichen Oberflächen und Defekte an den Grenzen zwischen der optisch leitfähigen Schicht und der Hüllschichten 3 auf, was somit die Absorbtion oder Streuung von Licht an den Grenzen des optischen Wellenleiters bewirkt. Als drittes ist es gewöhnlicherweise schwierig, eine epitaktische Schicht durch ein selektives epitaktisches Wachstumsverfahren auf der Oberfläche der Maske und der verbleibenden Oberfläche der resultierenden Struktur zu bilden, wie in Fig. 2D gezeigt, und es ist nur unter den spezifischen Bedingungen möglich, solch ein epitaktisches Wachstum durchzuführen.
- Obwohl bislang in Verbindung mit dem optischen Wellenleiter als einem typischen Beispiel (Fig. 1A) die Bildung einer Halbleiterschicht einer unterschiedlichen Kristallzusammensetzung in der Richtung parallel zur Oberfläche des Substrats beschrieben wurde, ist es sehr schwierig, einen konventionellen Prozeß bei der Bildung einer solchen Halbleiterschicht einzusetzen.
- Man beachte, daß die Struktur des in Fig. 1C gezeigten optischen Wellenleiters durch eine Kombination der in den Fig. 1A und 1B gezeigten Prozeßverfahren erhalten wird.
- Für eine Halbleitervorrichtung, in welcher Halbleiterschichten als funktionale Schichten auf einem Halbleitersubstrat gebildet werden, ist es im allgemeinen leichter, Schichten unterschiedlicher Komposition sequentiell auf dem Halbleitersubstrat auf gestapelte Art zu bilden, wie in Fig. 1B gezeigt, aber es wird sehr schwer, solche Schichten unterschiedlicher Kristallzusammensetzung in einer Lateralrichtung zu bilden, d.h. in einer Richtung parallel zur Substratoberfläche, wie in Fig. 1a gezeigt. Der zuvor erwähnte Waferprozeß enthält oft beispielsweise ein selektives Ätzen und einen selektiven epitaktischen Wachstumsprozeß. Ferner enthalten die Halbleiterschichten, welche in einem komplexen Prozeß auf dem Halbleitersubstrat gestapelt werden, diskontinuierliche Oberflächen oder Kristalldefekte, welche dazu neigen, an den Grenzen zwischen diesen Schichten unterschiedlicher Kristallzusammensetzung aufzutreten. Dies ist der Grund, warum eine verschlechterte Charakteristik einer Halbleitervorrichtung erhalten wird.
- EP-A-0 231 075 offenbart einen Halbleiterlaser, welcher auf einem GaAs-Substrat eine GaAs-Pufferschicht, eine GaAlAs Hüllschicht, einen Halbleiterbereich, eine weitere GaAlAs Hüllschicht und eine GaAs-Abdeckschicht umfaßt.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiterschicht bzw. von Halbleiterschichten zu schaffen, welche weniger Kristalldefekte haben, wobei das Verfahren leicht aneinandergrenzende Schichtgebiete unterschiedlicher Kristallzusammensetzung in einer Richtung parallel zu einer Substratoberfläche abscheiden kann.
- Ferner ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, welche durch ein solches Verfahren hergestellt werden kann.
- Diese Aufgaben werden durch ein Verfahren nach Anspruch 1 und durch eine Halbleitervorrichtung nach Anspruch 19 jeweils gelöst.
- Diese Erfindung kann besser aus der folgenden, detaillierten Beschreibung verstanden werden, zusammengenommen mit den begleitenden Zeichnungen, in welchen:
- Fig. 1A bis 1C perspektivische Ansichten sind, welche einen konventionellen optischen Wellenleiter zeigen;
- Fig. 2A bis 2E Querschnittsansichten sind, welche die Schritte zur Herstellung eines konventionellen optischen Wellenleiters zeigen;
- Fig. 3 eine Querschnittsansicht ist, welche einen optischen Wellenleiter gemäß einer ersten Ausführung der vorliegenden Erfindung zeigt;
- Fig. 4A bis 4C Querschnittsansichten sind, welche die Schritte zur Herstellung eines in Fig. 3 gezeigten optischen Wellenleiters zeigen;
- Fig. 5 eine Querschnittsansicht ist, welche einen optischen Wellenleiter gemäß einer zweiten Ausführung der vorliegenden Erfindung zeigt;
- Fig. 6A bis 6E Querschnittsansichten sind, welche die Schritte zur Herstellung des in Fig. 5 gezeigten optischen Wellenleiters zeigen;
- Fig. 7 eine Querschnittsansicht ist, welche einen optischen Wellenleiter zeigt;
- Fig. 8A bis 8D Querschnittsansichten sind, welche die Schritte zur Herstellung des in Fig. 7 gezeigten optischen Wellenleiters zeigen;
- Fig. 9 eine perspektivische Ansicht ist, welche eine Laserdiode gemäß einer dritten Ausführung der vorliegenden Erfindung zeigt;
- Fig. 10 eine perspektivische Ansicht ist, welche eine Laserdiode gemäß einer vierten Ausführung der vorliegenden Erfindung zeigt; und
- Fig. 11 und 12 jeweils eine charakteristische Kurve darstellen, welche eine Bandlückenenergie gegenüber einer Wachstumstemperatur-Abhängigkeitsrelation von InGaP zeigen.
- Es ist bekannt, daß wenn bei Verbundhalbleitermaterialien eine III-V ternäre Verbindung wie InGaP oder eine III-V quaternäre Verbindung wie InGaAlP durch ein Dampfphasen- Wachstumsverfahren, wie MOVPE auf einem Halbleitersubstrat wie GaAs gewachsen wird, eine unterschiedliche Kristallstruktur oder unterschiedliche Kristallzusammensetzungsschicht gebildet wird, abhängig von Wachstumsbedingungen, wie der Wachstumstemperatur, dem Wachstumsdruck, der Dotierung usw.
- Fig. 11 zeigt eine Wachstumstemperaturabhängigkeit der Bandlückenenergie (Eg) von In0,5Ga0,5P, welches als eine Kristallschicht auf einem (100) GaAs-Substrat durch ein MOVPE-Verfahren gewachsen wurde.
- Aus dem Schaubild der Fig. 11 erkennt man, daß die Bandlückenenergie (Eg) von In0,5Ga0,5P in einem Bereich von ungefähr 0,05 eV bei einer Wachstumstemperatur von 650 ºC bis 750 ºC variiert. Ferner, sogar wenn eine Speisungszuführrate bei dem Kristallwachstum von InGaP fest ist, variiert ein resultierender Mischkristall in seiner Zusammensetzung in Abhängigkeit von der Wachstumstemperatur, d.h. je höher die Wachstumstemperatur, desto größer der Wert von In1-xGaxP und folglich die Bandlückenenergie (Eg). Fig. 11 zeigt eine Variation der Bandlückenenergie (Eg) für die gleiche Zusammensetzung, d.h. In0,5Ga0,5P, aber eine Variation von Eg gegenüber der Wachstumstemperatur wird weiter vergrößert, zusammen betrachtet mit einem Effekt einer Variation der Zusammensetzung des Mischkristalls durch die Wachstumstemperatur. Fig. 12 ist ein Schaubild, welches die Temperaturabhängigkeit von Eg für In0,5GA0,5P zeigt, welches tatsächlich durch ein Niederdruck-MOVPE-Verfahren prepariert wurde, wobei der Effekt einen Gitterfehlanpassungseffekt enthält, welcher sich aus der Wachstumstemperatur ergibt. Man beachte, daß die Bandlückenenergie Eg ein Wert ist, welcher durch eine Photoluminiszenz-Messung bestimmt wurde.
- Andererseits wurde gefunden, daß wenn ein Halbleitersubstrat wie GaAs, während eines Dampfphasen-Wachstumsprozesses wie MOVPE erhitzt wird, die Temperatur der Substratoberfläche in Abhängigkeit sowohl von der elektrischen Leitfähigkeit als auch von dem Material, aus welchem das Halbleitersubstrat gebildet ist, variiert. In der Praxis, wenn eine epitaktische Schicht durch das Vakuum-MOVPE-Verfahren auf ein (100) GaAs- Substrat von 350 µm Dicke gewachsen wird, dann wird sie so gebildet, daß sie ein Gebiet unterschiedlicher Kristallzusammensetzung und unterschiedlicher Bandlückenenergie (Eg) in Übereinstimmung mit einer Differenz der Temperatur der Substratoberfläche zu diesem Zeitpunkt hat.
- Gemäß der vorliegenden Erfindung ist es möglich, diese Gebiete unterschiedlicher Kristallzusammensetzung und unterschiedlicher Bandlückenenergie zu bilden, dadurch, daß der Substratoberfläche in unterschiedlichen Gebieten eine Temperaturdifferenz verliehen wird.
- Eine Halbleitervorrichtung gemäß einer ersten Ausführung der vorliegenden Erfindung wird im folgenden im Zusammenhang mit einem optischen Wellenleiter als Beispiel beschrieben.
- Fig. 3 ist eine Querschnittsansicht, welche einen modellierten optischen Wellenleiter in der Ausführung der vorliegenden Erfindung zeigt. In Fig. 3 besteht ein Halbleitersubstrat 11 aus einem n-Typ Gaks-Substrat 11a und einer Kristallwachstumsschicht 14, welche auf dem Substrat 11a in einem gegebenen Gebiet gebildet ist.
- Eine optisch leitfähige Schicht 12 wird als eine erste epitaktische Schicht aus InGaP auf der freiliegenden Oberfläche eines n-Typ GaAs-Substrats in einem Bereich (erstes Gebiet) gebildet, welcher nicht von der Kristallwachstumsschicht 14 bedeckt ist. Hüllschichten 13 werden als zweite epitaktische Schicht aus InGaP auf der freiliegenden Oberfläche der Kristallwachstumsschicht (zweiter Bereich) 14 gebildet. Eine Deckschicht 15, welche über der optisch leitfähigen Schicht 12 und den Hüllschichten 13 gebildet ist, ist aus einem Material wie GaAlAs, GaAs, gebildet, welches ohne Abhängigkeit von der Oberflächentemperatur gewachsen werden kann. Die Kristallwachstumsschicht 14 ist beispielsweise aus GaAlAs, InGaAlP oder ZnSe gebildet, welches an GaAs und In0,5Ga0,5P gitter angepaßt ist, und als eine dünne Isolierschicht gebildet werden kann, wenn eine Gitteranpassung erzielt wird.
- Fig. 4 ist eine Querschnittsansicht, welche die Herstellungsschritte eines optischen Wellenleiters gemäß der ersten Ausführung der vorliegenden Erfindung zeigt. Wie in Fig. 4A gezeigt, wird eine dünne InGaAlP-Kristallwachstumsschicht 14 von mehr als 0,1 µm durch ein MOVPE-Verfahren auf einem n-Typ GaAs-Substrat ha gebildet. Dann wird die Wachstumsschicht 14 teilweise durch eine PEP-Technik entfernt, um das GaAs- Substrat ha an ausgewählten Bereichen freizulegen, wie in Fig. 48 gezeigt. Wie in Fig. 4C gezeigt, werden InGaP- Schichten 12 und 13 als eine Kristallschicht von 0,5 bis einige wenige µm dick auf dem Substrat mittels des MOVPE- Verfahrens gewachsen, unter der gleichen Bedingung unter Verwendung eines Reaktionsgases bei einer Speisungszuführrate In0,5/Ga0,5/P. Zu diesem Zeitpunkt erreicht die Oberflächentemperatur der Kristallwachstumsschicht 14 ein höheres Niveau als das des n-Typ GaAs-Substrats 11a, aufgrund einer Differenz in der Zusammensetzung zwischen dem n-Typ GaAs- Substrat 11a und der InGaAlP Kristallwachstumsschicht 14. Die Oberflächentemperaturdifferenz wird aufrechterhalten während des Schichtwachstums, weil eine obere Schicht, welche gewachsen wird, relativ dünn ist. Trotzt der Tatsache, daß die Schichten 12 und 13 auf dem Halbleitersubstrat unter den gleichen Wachstumsbedingungen gewachsen werden, werden sie als Wachstumsschichten unterschiedlicher Eg und unterschiedlicher Kristallzusammensetzung gebildet, als Resultat ihrer Oberflächentemperaturdifferenz, d.h. die InGaP-Schicht 12, welche auf dem n-Typ GaAs-Substrat 11a gewachsen wird, ist in ihrem Eg kleiner, und in ihrem Brechungsindex größer als die Schichten 13, welche auf der Kristallwachstumsschicht 14 gewachsen werden. Nach der Bildung der InGaP-Schicht 12 und 13 mit vorbestimmter Dicke auf dem Substrat, wird eine epitaktische GaAlAs-Schicht 15 als eine Abdeckschicht von einigen wenigen µm bis mehrere zehn µm auf der resultierenden Struktur mittels eines MOVPE- Verfahrens gebildet, um einen in Fig. 3 gezeigten optischen Wellenleiter zu schaffen.
- Die vorliegende Erfindung ist auf die selektive Bildung einer Halbleiterschicht auf einem Substrat gerichtet, wobei deren Zusammensetzung voneinander verschieden ist, und dem Bilden oberer Halbleiterschichten unterschiedlicher Eg und Zusammensetzung, unter Verwendung einer Oberflächentemperaturdifferenz zwischen einem von der Halbleiterschicht bedeckten Bereich und einem nicht von der Halbleiterschicht bedeckten Bereich.
- Fig. 5 ist eine Querschnittsansicht, welche ein Modell eines optischen Wellenleiters gemäß einer zweiten Ausführung der vorliegenden Erfindung zeigt. In Fig. 5 hat ein n-Typ GaAs- Substrat 31a einen mesa-artigen Vorsprung und GaAs-Kristallwachstumsschichten 34 mit hohem Widerstand sind in der mesaartigen Aussparung des Substrats vergraben. Die Kristallwachstumsschicht 34 kann von einer solchen Art sein, daß sie eine Hochwiderstands-Schicht oder eine andere elektrische Leitfähigkeit als das Substrat 31a hat, wie ein p-Typ GaAs, oder aus einem Material ist, welches verschieden von dem des Substrats 31a gebildet ist, wie GaAlAs, InGaAlP oder ZnSe. In der vorliegenden Erfindung wird ein Flüssigphasen-Epitaxiverfahren (LPE) verwendet, um eine planarisierte Substratoberfläche zu erhalten, in welchem Fall es wünschenswert ist, ein Material für LPE zu verwenden. Erste und zweite epitaktische Schichten 32 und 33 aus InGaP sind auf der freiliegenden Oberfläche des Substrats 31a und der Kristallwachstumsschicht 34 gebildet. Eine Abdecksschicht 35 aus GaAlAs (oder GaAs) ist auf den epitaktischen Schichten 32 und 33 gebildet.
- Fig. 6 ist eine Querschnittsansicht, welche die Herstellungsschritte eines optischen Wellenleiters gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Wie in Fig. 6A gezeigt, wird eine Maske 30, beispielsweise eine SiO&sub2;- Schicht, auf dem Abschnitt eines n-Typ GaAs-Substrats 31a gebildet, und wie in Fig. 6B gezeigt, wird das GaAs-Substrat 31a durch eine PEP-Technik in einem von der Maske 30 nicht abgedeckten Bereich entfernt, bis zu einer Ausdehnung von ungefähr 0,5 bis 1 µm, um mesa-artige Aussparungen 36 zu schaffen. Dann werden Hochwiderstands-GaAs-Schichten 34 in der mesa-artigen Aussparung durch ein selektives Flüssigphasen-Epitaxiverfahren vergraben, wie in Fig. 6C gezeigt. Die Schichten 34 könne aus GaAlAs, InGaAlP oder ZnSe gebildet sein. Dann wird die Maske 30 weggeätzt, wie in Fig. 6D gezeigt, und InGaP-Schichten 32 und 33 werden durch ein MOVPE-Verfahren auf der resultierenden Struktur gewachsen, wie in Fig. 6E gezeigt, unter den gleichen Wachstumsbedingungen, unter Verwendung eines Reaktionsgases mit einem molaren Verhältnis In0,5/Ga0,5/P.
- Es wurde beobachtet, daß wenn ein n-Typ Si-dotiertes Gaks- Substrat mit einer Ladungsträgerkonzentration von 2 x 10¹&sup8; bis 4 x 10 ¹&sup8;cm&supmin;³ und einem spezifischen Widerstand von 2 x 10&supmin;³Ωcm und ein semi-isolierendes, Cr-dotiertes GaAs-Substrat mit einem spezifischen Widerstand von 4 x 10¹&sup8; - 7 x 10&sup8;Ωcm auf einem auf ungefähr 720 ºC erwärmten Suszeptor in einer Trägergas-H&sub2;-Atmosphäre plaziert wird, die Oberflächentemperatur des semi-isolierenden Substrats ungefähr 20º bis 30 ºC höher ist als jene des n-Typ GaAs-Substrats. Es wurde auch gefunden, daß beim Vergleichen des zuvor erwähnten, mit einer 50 nm In0,5Ga0,5P-Schicht bedeckten GaAs-Substrat, mit jenem nicht mit letzterer Schicht bedeckten Substrat, das bedeckte unter den gleichen Bedingungen in seiner Oberflächentemperatur um ungefähr 100 bis 15 ºC höher ist als das nicht mit der In0,5Ga0,5P-Schicht bedeckte. Somit ist die freiliegende Oberfläche (erstes Gebiet) des mesa-artigen Substrats 31a in ihrer Oberflächentemperatur niedriger als die gewachsenen Kristallschichten (zweite Gebiete) 34. Daher hat die auf der freiliegenden Oberfläche des Substrats 31a abgeschiedene epitaktische Schicht 32 ein niedrigeres Eg und einen höheren Lichtbrechungsindex als die epitaktischen Schichten 33, welche auf der freiliegenden Oberfläche der Kristallwachstumsschicht 34 abgeschieden wurden.
- Dann wird die Abdeckschicht 35 aus GaAlAs auf den Schichten 32 und 33 gebildet, um eine in Fig. 5 gezeigte Vorrichtung zu schaffen.
- Diese Ausführung ist auf ein Beispiel gerichtet, in welchem epitaktische Wachstumsschichten mit unterschiedlichem Eg erhalten werden, aufgrund einer Oberflächentemperaturdifferenz bezüglich des Substrats, durch Bilden einer mesaartigen Aussparung auf dem Abschnitt des Halbleitersubstrats, dem Vergraben der mesa-artigen Aussparung mit einem Material, welches in seiner Zusammensetzung oder in seiner elektrischen Leitfähigkeit anders ist als das Halbleitersubstrat, und dem Bilden der InGaP - oder InGaAlP-Schichten auf der entsprechenden freiliegenden Oberfläche unter den gleichen Bedingungen wie unten beschrieben.
- Fig. 7 ist eine Querschnittsansicht, welche ein Modell eines optischen Wellenleiters zeigt, welches nicht zur vorliegenden Erfindung gehört, und Fig. 8 ist eine Querschnittsansicht, welche ein Herstellungsverfahren des in Fig. 7 gezeigten optischen Wellenleiters zeigt. Wie in Fig. 8A gezeigt, wird eine Maske 50, beispielsweise eine SiO&sub2;-Schicht, auf einem entsprechenden Abschnitt eines n-Typ (100) GaAs-Substrats 51a gebildet. Dann werden, wie in Fig. 8B gezeigt, Protonen (H&spplus;) in das Substrat in die Bereiche implantiert, welche nicht von der Maske 50 bedeckt sind, zur Schaffung von Hochwiderstands- Schichten 54. Die Maske wird, wie in Fig. 8C gezeigt, entfernt, und InGaP-Schichten 52 und 53 werden als Kristallschichten auf der resultierenden Struktur mittels eines MOVPE-Verfahrens gebildet, unter den gleichen Wachstumsbedingungen, unter Verwendung eines Reaktionsgases mit einem molaren Verhältnis von In0,5/Ga0,5/P--Fig. 8D. Eine Abdeckschicht 55 aus GaAlAs (oder GaAs) wird auf den Schichten 52 und 53 gebildet, zur Erhaltung eines in Fig. 7 gezeigten optischen Wellenleiters.
- Eine Oberflächentemperaturdifferenz existiert zwischen der freiliegenden Oberfläche des n-Typ GaAs-Substrats 51a und jener der Hochwiderstands-Schicht 54, und daher unterscheiden sich die InGaP-Epitaxieschichten 52 und 52 über der darunterliegenden Struktur in ihrem Eg voneinander.
- Obwohl in den oben beschriebenen ersten und zweiten Ausführungen InxGa1-xP-Schichten als die auf dem GaAs- Substrat gewachsenen ersten und zweiten epitaktischen Schichten beschrieben wurden, kann das gleiche Resultat auch erhalten werden, sogar wenn In1-y(Ga1-xAlx)yP-Schichten anstelle der InxGa1-xP-Schichten gebildet werden. Für eine Vielschichtstruktur, welche aus einer Kombination von Mischkristallen InxGa1-xP und In1-y(Ga1-xAlx)yP bestehen, erhält man für die jeweiligen Schichten das gleiche Resultat wie oben in Zusammenhang mit der vorhergehenden Ausführung beschrieben.
- Als Material für das n-Typ GaAs-Substrat (11a, 31a, 51a) der ersten und zweiten Ausführungen, kann ein Material verwendet werden, welches das epitaktische Wachstum von InxIn1-xP und In1-y(Ga1-xAlx)yP erlaubt, wie Ga1-xAlxAs, GaAsxP1-x, ZnSe, Zn1-xSex, Si, GaP, ZnS und InP.
- Für ein anderes Halbleitermaterial als InGaP und InGaAlP, kann die vorliegende Erfindung auf ein Material solcher Art angewendet werden, um zu erlauben, daß sein Eg oder seine Kristallzusammensetzung in Übereinstimmung mit der Substratoberflächentemperatur zum Zeitpunkt des epitaktischen Wachstums variiert. Die vorliegende Erfindung ist nicht auf die oben erwähnte Schichtdicke beschränkt.
- Um eine Gitterfehlanpassung zwischen den freiliegenden Oberflächen der ersten und zweiten Gebiete des Substrats einerseits und der darüberliegenden epitaktischen Schichten andererseits zu relaxieren, kann eine unterlegte Schicht, wie ein Halbleiter oder ein anderes geeignetes Material in jenem Zwischenbereich eingefügt werden. In diesem Zusammenhang ist zu beachten, daß die Unterlegschicht solch eine Dicke haben muß, um eine gewünschte Temperaturdifferenz zu erzeugen, d.h. eine Temperaturdifferenz, welche notwendig ist, zur Bildung von epitaktischen Schichten mit unterschiedlichen Eg oder unterschiedlicher Kristallzusammensetzung.
- Die Anwendung der vorliegenden Erfindung auf eine Laserdiode wird im folgenden unter Bezugnahme auf die Fig. 9 und 10 beschrieben. Die Fig. 9 und 10 sind perspektivische Ansichten, welche dritte und vierte Ausführungen der vorliegenden Erfindung zeigen. In diesen Ausführungen wird eine sichtbare Laserdiode gezeigt, welche eine Doppelheterostruktur als InGaP-Struktur oder InGaAlP-Struktur verwendet.
- Fig. 9 zeigt eine Innenstreifen-Laserdiode (IS) des 670 nm- Bandes, umfassend ein n-Typ GaAs-Substrat 71'; n-Typ In0,5(Ga0,5Al0,5)0,5P-Hüllschichten 72, 72'; undotierte In0,5Ga0,5P-Aktivschichten 73, 73'; p-Typ In0,5(Ga0,5Al0,5)0,5P- Hülischichten 75, 75'; eine n-Typ GaAs-Stromblockierschicht 76; und eine Ohmsche p-Typ GaAs-Kontaktschicht 77. In Fig. 9 bezeichnet der bedeckte (schwarze) Bereich eine Laseremissionsebene, und ein Laserstrahl wird in eine durch einen Pfeil F in Fig. 9 angedeutete Richtung emittiert. Wenn ein Hochwiderstandsbereich 74 in der Nähe der Laserstrahlmissionsendfläche des n-Typ GaAs-Substrats gebildet wird, werden die n-Typ-Hüllschicht, die Aktivschicht und p-Typ-Hüllschicht über der darunterliegenden Struktur bei einer Oberflächentemperaturdifferenz zwischen dem Substrat 71 und dem Hochwiderstandsbereich 74 gewachsen, und gleichzeitig werden sie in jene Schichten mit einem gräßeren Eg und jene Schichten mit einem kleineren Eg in Übereinstimmung mit dem Hochwiderstandsbereichs-Muster auf dem Substrat unterteilt. Obwohl die Schichten 73, 73' und Schichten 75, 75' nicht in direktem Kontakt mit dem Substrat 71 und dem Hochwiderstandsbereich 74 sind, wird die Oberflächentemperaturdifferenz aufrechterhalten, da diese eingefügten Schichten im Verhältnis zum Substrat sehr dünn sind. Es ist somit möglich, diese Schichten 73, 73' und 75, 75' mit unterschiedlichem Eg in einem Nebeneinander-Verhältnis zu wachsen. Die Schichten mit größerem Eg werden nahe der Laserstrahlemissionsendfläche der Vorrichtung gebildet, und sind gegenüber einem Laserstrahl der inneren Schicht mit kleinerem Eg durchsichtig. Somit kann eine "Fenster"-Struktur leicht geschaffen werden, welche einen katastrophalen optischen Schaden (COD = catastrophic optical damage) an der Laserstrahlemissionsendfläche der Vorrichtung unterdrückt.
- Die Laserdiode der in Fig. 10 gezeigten vierten Ausführung umfaßt ein p-Typ GaAs-Substrat 81; p-Typ In0,5(Ga0,5Al0,5)0,5P-Hüllschichten 82, 82'; undotierte In0,5Ga0,5P-Aktivschichten 83, 83'; n-Typ In0,5(Ga015A10,5)0,5P-Hüllschichten 85, 85'; und eine ohmsche n-Typ GaAs-Kontaktschicht 87, in welchem Fall Hochwiderstandsgebiete 84 in dem p-Typ GaAs-Substrat 81 wie in Fig. 10 gezeigt, geschaffen sind. Hierdurch haben die p-Typ-Hüllschicht 82', die Aktivschicht 83' und die n-Typ-Hüllschicht 85', welche einem Strominjektionsbereich einer Doppelheterostruktur entsprechen, ihr Eg im Verhältnis zur umliegenden Struktur vermindert. Anders ausgedrückt ist die Vorrichtung von einer Horizontal-Lichtleitfähigkeitsart, wie in Fig. 3 gezeigt, so daß im Verhältnis zu dem Lichtemissionsbereich beim Strominjektionsbereich und der Aktivschicht, ein umliegender Bereich so gemacht wird, daß er einen niedrigen Brechungsindex hat. Es ist daher möglich, Licht, welches in der Aktivschicht emittiert wird, effektiv einzuschließen. Da bei der vierten Ausführung die Hochwiderstandsbereiche 84 auf dem Substrat 81 auch als Stromblockierschicht dienen, hat die vorliegende Ausführung den Vorteil, daß sie einfacher aufzubauen und herzustellen ist. Aus dem obigen ist ersichtlich, daß es möglich ist, leicht eine Laserdiode aus einer Kombination der vierten und fünften Ausführungen zu erhalten.
- Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken nicht den Schutzumfang.
Claims (26)
1. Verfahren zur Herstellung einer Halbleitervorrichtung,
bei welchem erste und zweite Halbleiterschichten, welche
sich in ihrer Bandlücke und/oder Zusammensetzung
voneinander unterscheiden, durch eine epitaktische
Wachstumstechnik auf ersten und zweiten Gebieten, welche
auf einer Halbleiteroberfläche gebildet sind, gebildet
werden, wobei das Verfahren die Schritte umfaßt:
Bilden, wobei neben dem ersten Gebiet (11a; 31a; Sla;
71'; 81) ein Abschnitt einer Hauptoberfläche des
Halbleitersubstrats ist, des zweiten Bereichs (14; 34; 54;
74; 84), welcher in seiner Zusammensetzung oder
elektrischen Leitfähigkeit verschieden ist von dem
ersten Gebiet, wobei die ersten und zweiten Gebiete
Oberflächentemperaturen haben, die voneinander
verschieden sind, bei einem Erwärmungsschritt eines
folgenden epitaktischen Wachstumsprozesses; und
gleichzeitiges Abscheiden von Verbundhalbleiterschichten
(12, 13; 32, 33; 52, 53; 72', 72; 82', 82), welche in
ihrer Bandlückenenergie und/oder Zusammensetzung
unterschiedlich sind, durch die epitaktische Wachstumstechnik
auffreiliegende Oberflächen der ersten (11a; 31a; 51a;
71'; 81) und zweiten (14; 34; 54; 74; 84) Gebiete,
während sie bezüglich beider Gebiete Gitter angepaßt
sind.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
eine dünne Schicht durch einen epitaktischen
Wachstumsprozeß auf das erste Gebiet (11a; 31a; 51a; 71'; 81) des
Halbleitersubstrats gebildet wird, und teilweise durch
einen Fotoätzprozeß entfernt wird, um das zweite Gebiet
(14; 34; 54; 74; 84) zu schaffen, wobei die dünne
Schicht eine andere Zusammensetzung oder andere
elektrische Leitfähigkeit hat als das erste Gebiet (11a;
31a; 51; 71'; 81) des Halbleitersubstrats.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß
der epitaktische Wachstumsprozeß ein Dampfphasen-
Epitaxieprozeß ist.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
der Dampfphasen-Epitaxieprozeß ein metallorganischer
Dampfphasen-Epitaxieprozeß ist.
5. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
der Dampfphasen-Epitaxieprozeß ein Molekülstrahl-
Epitaxieprozeß ist.
6. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß
die dünne Schicht aus einem Material gebildet wird,
welches ausgewählt wird aus der Gruppe, welche aus
GaAlAs, InGaAlP und ZnSe besteht.
7. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt der Bildung der ersten (31a) und zweiten
(34) Gebiete das Bilden einer Maske (30) umfaßt, welche
das erste Gebiet (31a) auf einer Hauptoberfläche des
Halbleitersubstrats abdeckt; das Entfernen eines von der
Maske (30) nicht bedeckten Bereichs durch einen
Fotoätzprozeß zur Schaffung einer Aussparung (36); das Bilden
einer vergrabenen Schicht (34) in der Aussparung (36),
durch einen selektiven Flüssigphasen-Epitaxieprozeß,
welche in ihrer Zusammensetzung oder elektrischen
Leitfähigkeit verschieden ist von dem ersten Bereich
(31a) des Halbleitersubstrats; und schließlich das
Entfernen der Maske (30) von dem Halbleitersubstrat.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, daß
die Maske (30) aus einer SiO&sub2;-Schicht besteht.
9. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, daß
die vergrabene Schicht aus einem Material gebildet wird,
welches ausgewählt wird aus der Gruppe, welche aus
GaAlAs, InGaAlP, ZnSe und einer Hochwiderstands-GaAs-
Schicht besteht.
10. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt zur Bildung der ersten (51a) und zweiten
(54) Gebiete das Bilden einer Maske (50) umfaßt, welche
das erste Gebiet (51a) auf einer Hauptoberfläche des
Halbleitersubstrats bedeckt; das Implantieren eines
Protons in einem von der Maske (50) nicht bedeckten
Gebiet, zur Schaffung einer Hochwiderstandsschicht (54);
und das Entfernen der Maske (50) von dem ersten Gebiet
(51a) des Halbleitersubstrats.
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet, daß
die Maske (50) aus einer SiO&sub2;-Schicht besteht.
12. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt zur Abscheidung der Verbundhalbleiterschicht
(12, 13; 32, 33; 52, 53; 72', 72; 82', 82) durch einen
Dampfphasen-Wachstumsprozeß durchgeführt wird.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, daß
der Dampfphasen-Epitaxieprozeß ein metallorganischer
Dampfphasen-Epitaxieprozeß ist.
14. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
die Verbundhalbleiterschichten (12, 13; 32, 33; 52, 53;
72', 72; 82', 82) auf den freiliegenden Oberflächen der
ersten (11a; 31a; 51a; 71'; 81) und zweiten (14; 34; 54;
74; 84) Gebiete unter einer identischen Bedingung
abgeschieden werden.
15. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
das Halbleitersubstrat aus einem Material gebildet wird,
welches ausgewählt wird aus der Gruppe, welche aus GaAs,
GaAlAs, GaAsP, ZnSe, ZnS1-xSex, Si, GaP, ZnS und InP
besteht.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet, daß
das epitaktische Wachstum unter Verwendung von
Iny(GaxAl1-x)1-yP durchgeführt wird, wobei 0 < x ≤ 1 und
0 < y < 1.
17. Verfahren nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß
das Halbleitersubstrat aus GaAs gebildet wird, und die
Verbundhalbleiterschichten (12, 13; 32, 33; 52, 53; 72',
72; 82', 82) aus InGaP gebildet sind.
18. Verfahren nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß
das epitaktische Wachstum durchgeführt wird unter
Verwendung von Materialien, um Schichten
unterschiedlicher Kristallzusammensetzung und
unterschiedlicher Bandlückenenergie während des
epitaktischen Wachstums zu bilden, in Übereinstimmung
mit einer Substratoberflächentemperatur.
19. Halbleitervorrichtung, umfassend:
ein GaAs-Halbleitersubstrat (1a, 31a, 71'; 81) mit
einem Hauptoberflächengebiet;
eine erste epitaktische Schicht (14; 34; 74; 84) nur auf
einem ersten Abschnitt des Hauptoberflächengebiets des
GaAs-Halbleitersubstrats;
eine zweite epitaktische Schicht (12, 13; 32, 33; 72',
72; 82', 82) sowohl auf der ersten Schicht und einem
zweiten Abschnitt des Hauptoberflächengebiets des GaAs-
Halbleitersubstrats;
wobei die zweite Schicht aus Iny(GaxAl1-x)1-yP ist,
wobei 0 < x ≤ 1 und 0 < y ≤ 1, so daß ein Abschnitt der
zweiten Schicht, welcher auf der ersten Schicht ist,
eine Bandlückenenergie hat, die verschieden ist von
jener des zweiten Abschnitts des
Hauptoberflächengebietes des GaAs-Halbleitersubstrats.
20. Halbleitervorrichtung nach Anspruch 19,
dadurch gekennzeichnet, daß
die epitaktische Schicht eine GaAs-Schicht hohen
Widerstands umfaßt.
21. Halbleitervorrichtung nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, daß
die erste Schicht (14; 34; 74; 84) eine vergrabene
Schicht ist.
22. Halbleitervorrichtung nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, daß
das Halbleitersubstrat (11a, 31a, 71'; 81) und die erste
Schicht (14; 34; 74; 84) jeweils erste und zweite
Gebiete eines Halbleiterkörpers bilden.
23. Halbleitervorrichtung nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, daß
die zweite Schicht (12, 13; 32, 33; 72', 72; 82', 82),
welche durch Verbundhalbleiterschichten gebildet wird,
auffreiliegenden Oberflächengebieten der ersten und
zweiten Gebiete des Halbleiterkörpers angeordnet ist,
und zu beiden Gebieten gitterangepaßt ist.
24. Halbleitervorrichtung nach einem der vorhergehenden
Ansprüche, gekennzeichnet durch eine Abdeckschicht (15,
35), welche auf der zweiten Schicht gebildet ist.
25. Halbleitervorrichtung nach Anspruch 24,
dadurch gekennzeichnet, daß
die Abdeckschicht eine epitaktische Schicht umfaßt.
26. Halbleitervorrichtung nach Anspruch 25,
dadurch gekennzeichnet, daß
die Abdeckschicht GaAlAs oder GaAs enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1257233A JPH0828498B2 (ja) | 1989-10-02 | 1989-10-02 | 半導体素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69029453D1 DE69029453D1 (de) | 1997-01-30 |
DE69029453T2 true DE69029453T2 (de) | 1997-05-15 |
Family
ID=17303530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69029453T Expired - Fee Related DE69029453T2 (de) | 1989-10-02 | 1990-10-02 | Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5093696A (de) |
EP (1) | EP0423535B1 (de) |
JP (1) | JPH0828498B2 (de) |
KR (1) | KR940005740B1 (de) |
DE (1) | DE69029453T2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11004876B2 (en) | 2016-05-13 | 2021-05-11 | Osram Oled Gmbh | Method for producing a semiconductor chip and semiconductor chip |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2624881B2 (ja) * | 1990-08-23 | 1997-06-25 | 株式会社東芝 | 半導体レーザ素子およびその製造方法 |
US5311055A (en) * | 1991-11-22 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Trenched bipolar transistor structures |
KR950007490B1 (ko) * | 1991-12-28 | 1995-07-11 | 엘지전자주식회사 | 반도체 레이저 |
JPH06104533A (ja) * | 1992-09-22 | 1994-04-15 | Matsushita Electric Ind Co Ltd | 青色発光素子およびその製造方法 |
US5608234A (en) * | 1994-11-14 | 1997-03-04 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
US5629232A (en) * | 1994-11-14 | 1997-05-13 | The Whitaker Corporation | Method of fabricating semiconductor light emitting devices |
JP3115775B2 (ja) * | 1994-11-16 | 2000-12-11 | 三菱電機株式会社 | 半導体レーザの製造方法 |
JPH098344A (ja) * | 1995-06-14 | 1997-01-10 | Hitachi Cable Ltd | 発光ダイオード及びその製造方法 |
JP3755090B2 (ja) * | 1995-06-14 | 2006-03-15 | 三菱電機株式会社 | 半導体装置の製造方法,及び半導体装置 |
KR100374345B1 (ko) * | 1995-12-30 | 2003-05-17 | 삼성전자주식회사 | 매립형광도파로제작방법 |
US6043509A (en) * | 1996-12-13 | 2000-03-28 | Hitachi Cable, Ltd. | Light-emitting diode having moisture-proof characteristics and high output power |
KR100265859B1 (ko) * | 1996-12-21 | 2000-09-15 | 정선종 | 전계방출 디스플레이용 발광입자 |
KR101075771B1 (ko) * | 2003-05-09 | 2011-10-24 | 미츠비시 가스 가가쿠 가부시키가이샤 | 금속박 부착형 적층체 |
CN103928582B (zh) * | 2012-08-28 | 2017-09-29 | 晶元光电股份有限公司 | 一种化合物半导体元件及其制备方法 |
US9045275B2 (en) | 2013-10-30 | 2015-06-02 | Le Papillon Bioplan | Container for dispensing a combination product |
DE102017108949B4 (de) | 2016-05-13 | 2021-08-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip |
DE102017109812A1 (de) | 2016-05-13 | 2017-11-16 | Osram Opto Semiconductors Gmbh | Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips |
KR102268708B1 (ko) * | 2020-09-10 | 2021-06-25 | (주)상아프론테크 | 동박적층판(ccl)용 저유전 복합필름 및 이를 포함하는 저유전 동박적층판(ccl) |
KR102374540B1 (ko) * | 2021-06-02 | 2022-03-16 | (주)상아프론테크 | 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판 |
KR102374542B1 (ko) * | 2021-06-02 | 2022-03-15 | (주)상아프론테크 | 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판 |
KR102374543B1 (ko) * | 2021-06-02 | 2022-03-17 | (주)상아프론테크 | 고속통신용 저유전 복합필름, 이의 제조방법 및 이를 포함하는 동박적층판 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4786951A (en) * | 1985-02-12 | 1988-11-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor optical element and a process for producing the same |
GB8516984D0 (en) * | 1985-07-04 | 1985-08-07 | British Telecomm | Etching method |
JPS62173792A (ja) * | 1986-01-21 | 1987-07-30 | ゼロツクス コ−ポレ−シヨン | 半導体構造体及びその半導体領域変換方法 |
US4818722A (en) * | 1986-09-29 | 1989-04-04 | Siemens Aktiengesellschaft | Method for generating a strip waveguide |
JPH073908B2 (ja) * | 1987-07-16 | 1995-01-18 | 三菱電機株式会社 | 半導体発光装置の製造方法 |
CA1315865C (en) * | 1988-02-09 | 1993-04-06 | Elyahou Kapon | Semiconductor super lattice heterostructure fabrication methods, structures and devices |
JP2831667B2 (ja) * | 1988-12-14 | 1998-12-02 | 株式会社東芝 | 半導体レーザ装置及びその製造方法 |
-
1989
- 1989-10-02 JP JP1257233A patent/JPH0828498B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-27 US US07/589,008 patent/US5093696A/en not_active Expired - Lifetime
- 1990-09-27 KR KR1019900015372A patent/KR940005740B1/ko not_active IP Right Cessation
- 1990-10-02 EP EP90118867A patent/EP0423535B1/de not_active Expired - Lifetime
- 1990-10-02 DE DE69029453T patent/DE69029453T2/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11004876B2 (en) | 2016-05-13 | 2021-05-11 | Osram Oled Gmbh | Method for producing a semiconductor chip and semiconductor chip |
DE102017109809B4 (de) | 2016-05-13 | 2024-01-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterchips |
Also Published As
Publication number | Publication date |
---|---|
JPH0828498B2 (ja) | 1996-03-21 |
EP0423535A3 (en) | 1991-12-04 |
EP0423535B1 (de) | 1996-12-18 |
EP0423535A2 (de) | 1991-04-24 |
JPH03119760A (ja) | 1991-05-22 |
KR940005740B1 (ko) | 1994-06-23 |
US5093696A (en) | 1992-03-03 |
KR910008872A (ko) | 1991-05-31 |
DE69029453D1 (de) | 1997-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69029453T2 (de) | Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung | |
DE3689067T2 (de) | Verfahren zur herstellung von optischen halbleiterstrukturen. | |
DE69105079T2 (de) | Stegwellenleiterlaser mit vergrabener Heterostruktur und Verfahren zu seiner Herstellung. | |
DE69119124T2 (de) | Quaternäres II-VI-Halbleitermaterial für photonische Bauelemente | |
DE3688064T2 (de) | Halbleitervorrichtung. | |
DE68908373T2 (de) | Herstellungsverfahren für einen Halbleiterlaser mit nichtabsorbierender Spiegelstruktur. | |
DE3007809C2 (de) | Halbleiterlichtausstrahlungselement und Verfahren zu seiner Herstellung | |
DE68909632T2 (de) | Halbleiterlaser-Vorrichtung und deren Herstellungsverfahren. | |
EP1630915A2 (de) | Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung | |
DE68920853T2 (de) | Verfahren für das Wachstum von epitaxialen Schichten. | |
DE2165006A1 (de) | Halbleiterkörper mit aktivem Bereich | |
DE19504117A1 (de) | Quantenverdrahtung und Verfahren zu deren Herstellung | |
DE19615179B4 (de) | Verfahren zur Herstellung lichtemittierender Halbleiterbauelemente mit verbesserter Stabilität | |
DE69102263T2 (de) | Halbleiteranordnung mit einer auf einem strukturierten Substrat aufgewachsenen Schichtstruktur. | |
DE69026972T2 (de) | Halbleiterlaservorrichtung | |
DE69020717T2 (de) | Verfahren zur Herstellung von selbststabilisierten Halbleitergittern. | |
DE69118113T2 (de) | Optische Halbleiteranordnung und ihr Herstellungsverfahren | |
DE2608562A1 (de) | Halbleiteranordnung zum erzeugen inkohaerenter strahlung und verfahren zu deren herstellung | |
DE3782704T2 (de) | Licht emittierende halbleitervorrichtung und verfahren zu deren herstellung. | |
DE3751782T2 (de) | Halbleiterstrukturen und deren Herstellungsverfahren | |
DE202005021940U1 (de) | Eingebettete-Heterostruktur-Gerät, welches mittels eines Einzelschritt-MOCVD fabriziert ist | |
DE2920454A1 (de) | Halbleiterlaser und verfahren zu dessen herstellung | |
DE3751892T2 (de) | Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung | |
DE68911453T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Wellenleiterstruktur. | |
DE3221497A1 (de) | Stabilisierter halbleiterlaser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |