DE102017109809B4 - Verfahren zur Herstellung eines Halbleiterchips - Google Patents

Verfahren zur Herstellung eines Halbleiterchips Download PDF

Info

Publication number
DE102017109809B4
DE102017109809B4 DE102017109809.7A DE102017109809A DE102017109809B4 DE 102017109809 B4 DE102017109809 B4 DE 102017109809B4 DE 102017109809 A DE102017109809 A DE 102017109809A DE 102017109809 B4 DE102017109809 B4 DE 102017109809B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
temperature distribution
semiconductor
growth substrate
distribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017109809.7A
Other languages
English (en)
Other versions
DE102017109809A1 (de
Inventor
Christoph Eichler
André Somers
Harald König
Bernhard Stojetz
Andreas Löffler
Alfred Lell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE102017109809A1 publication Critical patent/DE102017109809A1/de
Application granted granted Critical
Publication of DE102017109809B4 publication Critical patent/DE102017109809B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterchips (100), bei dem während eines Aufwachsprozesses zum Aufwachsen einer ersten Halbleiterschicht (1) eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht (1) erzeugt wird, so dass eine laterale Variation einer Materialzusammensetzung der ersten Halbleiterschicht (1) hergestellt wird, wobei- die erste Halbleiterschicht (1) auf einem Aufwachssubstrat im Waferverbund aufgewachsen wird, und- anhand von Krümmungsdaten basierend auf einer Krümmungsmessung eine Lichtleistung der auf das Aufwachssubstrat eingestrahlten Lichtbestrahlung (300) lokal so angepasst wird, dass ein Temperaturprofil homogenisiert wird und auf das homogenisierte Temperaturprofil eine Modulation aufgebracht wird, so dass die gewünschte laterale inhomogene Temperaturverteilung auf dem Aufwachssubstrat erzeugt wird.

Description

  • Die Druckschrift DE 690 29 453 T2 beschreibt eine Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und ein Verfahren zur Herstellung dieser Anordnung, die Druckschrift US 5 573 976 A beschreibt ein Verfahren zur Herstellung eines Halbleiterlasers, die Druckschrift US 2016 / 0 005 918 A1 beschreibt ein Verfahren zur Herstellung von monolithischen weißen Dioden, die Druckschrift JP S62- 145 888 A beschreibt einen Halbleiterlaser und dessen Herstellung, die Druckschrift US 2006 / 0 228 897 A1 beschreibt eine schnelle thermische Verarbeitung mit Energieübertragungsschichten und die Druckschrift US 2005 / 0 008 351 A1 beschreibt eine Heizvorrichtung zum Erwärmen von Halbleiterscheiben in thermischen Behandlungskammern.
  • Es werden ein Verfahren zur Herstellung eines Halbleiterchips und ein Halbleiterchip angegeben. Insbesondere kann der Halbleiterchip als optoelektronischer Halbleiterchip wie etwa ein Licht emittierender Halbleiterchip, beispielsweise ein Leuchtdiodenchip oder Laserdiodenchip, oder ein Licht detektierender Halbleiterchip ausgebildet sein.
  • Beispielsweise bei Halbleiterlaserdioden wird die Performance stark durch die Führung des Lichts im Resonator beeinflusst. Bei so genannten Oxidstreifenlaser etwa wird die Lichtführung durch eine Gewinnführung erreicht, was jedoch insbesondere für schmale Stegbreiten zu hohen Verlusten für die Lasermode führen kann. Weit verbreitet sind weiterhin beispielsweise Rippenwellenleiterlaserdioden, bei denen durch Ätzen einer Stufe in den Halbleiter eine als Steg- oder Rippenwellenleiter („ridge waveguide“) bezeichnete Wellenleiterstruktur erzeugt wird, durch die die optische Mode aufgrund eines durch den Steg bewirkten Brechungsindexsprungs durch eine Indexführung geführt wird. Der Ridgeätzprozess ist jedoch sehr aufwändig und kostenintensiv.
  • Ein alternativer Ansatz zur Erreichung einer Indexführung in GaAs- und InP-Materialsystemen liegt in einer Durchmischung der Quantenfilme des aktiven Bereichs durch Implantation, was jedoch beispielsweise im InAlGaN -Materialsystem sehr schwierig ist. Außerdem können durch die Implantation Kristallschäden entstehen, die zu einer verstärkten Laseralterung führen. Ein weiterer Ansatz liegt in einer mehrstufigen Epitaxie, bei der einzelne Schichten in mehreren Epitaxieschritten mit dazwischenliegenden Chipprozessierungsschritten erzeugt werden. Auch dieser Ansatz ist sehr aufwändig und teuer und darüber hinaus im InAlGaN-Materialsystem bislang nicht in guter Materialqualität gelungen.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Halbleiterchips anzugeben.
  • Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Bei dem Verfahren zur Herstellung eines Halbleiterchips wird zumindest eine erste Halbleiterschicht aufgewachsen. Die erste Halbleiterschicht kann insbesondere Teil einer Halbleiterschichtenfolge mit einer Mehrzahl von Halbleiterschichten sein.
  • Gemäß zumindest einer weiteren Ausführungsform weist ein Halbleiterchip zumindest eine erste Halbleiterschicht auf. Die erste Halbleiterschicht kann insbesondere Teil einer Halbleiterschichtenfolge sein.
  • Die vorab und im Folgenden beschriebenen Ausführungsformen beziehen sich gleichermaßen auf das Verfahren zur Herstellung des Halbleiterchips wie auch auf den Halbleiterchip.
  • Der Halbleiterchip kann beispielsweise als optoelektronischer Halbleiterchip, also als Licht emittierender oder Licht detektierender Halbleiterchip, ausgeführt sein, etwa als Leuchtdiodenchip, Laserdiodenchip oder Fotodiodenchip. Darüber hinaus kann der Halbleiterchip alternativ oder zusätzlich zu einer optoelektronischen Funktionalität auch eine elektronische Funktionalität aufweisen und beispielsweise als Transistor oder als anderes elektronisches Leistungsbauelement ausgeführt sein. Auch wenn sich die nachfolgende Beschreibung hauptsächlich auf optoelektronische und hierbei insbesondere auf Licht emittierende Halbleiterchips bezieht, gelten die im Folgenden beschriebenen Ausführungsformen des Halbleiterchips und des Verfahrens zur Herstellung des Halbleiterchips auch für andere, insbesondere auch nicht-optoelektronisch ausgebildete Halbleiterchips.
  • Die Halbleiterschichtenfolge kann insbesondere als Epitaxieschichtenfolge, also als epitaktisch gewachsene Halbleiterschichtenfolge, ausgeführt sein. Dabei kann die Halbleiterschichtenfolge beispielsweise auf der Basis von InAlGaN ausgeführt sein. Unter InAlGaN-basierte Halbleiterschichtenfolgen fallen insbesondere solche, bei denen die epitaktisch hergestellte Halbleiterschichtenfolge in der Regel eine Schichtenfolge aus unterschiedlichen Einzelschichten aufweist, die mindestens eine Einzelschicht enthält, die ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist. Insbesondere kann die erste Halbleiterschicht auf einem solchen Material basieren. Halbleiterschichtenfolgen, die als Teil eines Licht emittierenden Halbleiterchips zumindest eine aktive Schicht auf Basis auf InAlGaN aufweisen, können beispielsweise bevorzugt elektromagnetische Strahlung in einem ultravioletten bis grünen Wellenlängenbereich emittieren.
  • Alternativ oder zusätzlich kann die Halbleiterschichtenfolge auch auf InAlGaP basieren, das heißt, dass die Halbleiterschichtenfolge unterschiedliche Einzelschichten aufweisen kann, wovon mindestens eine Einzelschicht, beispielsweise die erste Halbleiterschicht, ein Material aus dem III-V-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yP mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist. Halbleiterschichtenfolgen, die als Teil eines Licht emittierenden Halbleiterchips zumindest eine aktive Schicht auf Basis von InAlGaP aufweisen, können beispielsweise bevorzugt elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einem grünen bis roten Wellenlängenbereich emittieren.
  • Alternativ oder zusätzlich kann die Halbleiterschichtenfolge auch andere III-V-Verbindungshalbleitermaterialsysteme, beispielsweise ein InAlGaAs-basiertes Material, oder II-VI-Verbindungshalbleitermaterialsysteme aufweisen. Insbesondere kann eine aktive Schicht eines Licht emittierenden Halbleiterchips, die ein InAlGaAs-basiertes Material aufweist, geeignet sein, elektromagnetische Strahlung mit einer oder mehreren spektralen Komponenten in einem roten bis infraroten Wellenlängenbereich zu emittieren.
  • Ein II-VI-Verbindungshalbleitermaterial kann wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise O, S, Se, aufweisen. Insbesondere umfasst ein II-VI-Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II/VI-Verbindungs-Halbleitermaterialien: ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
  • Die erste Halbleiterschicht und insbesondere die Halbleiterschichtenfolge mit der ersten Halbleiterschicht kann auf einem Substrat aufgewachsen sein, das hier und im Folgenden auch als Aufwachssubstrat bezeichnet werden kann. Das Substrat kann dabei ein Halbleitermaterial, beispielsweise ein oben genanntes Verbindungshalbleitermaterialsystem, oder ein anderes Material, das ein epitaktisches Abscheiden erlaubt, umfassen. Insbesondere kann das Substrat Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein.
  • Die Halbleiterschichtenfolge eines als optoelektronischer Halbleiterchip ausgebildeten Halbleiterchips kann als aktive Schicht beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur) zur Lichterzeugung oder Lichtdetektion aufweisen. Die Halbleiterschichtenfolge kann neben der aktiven Schicht weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, also Elektronen- oder Löchertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Insbesondere kann die erste Halbleiterschicht zumindest Teil einer Wellenleiterschicht und/oder einer aktiven Schicht sein oder eine solche Schicht sein. Weiterhin kann die erste Halbleiterschicht auch Teil einer anderen funktionellen Schicht der Halbleiterschichtenfolge sein oder eine solche sein. Beispielsweise kann die erste Halbleiterschicht aus einer Schicht bestehen. Weiterhin kann es auch möglich sein, dass die erste Halbleiterschicht eine Mehrzahl von Schichten aufweist oder aus einer Mehrzahl von Schichten besteht.
  • Darüber hinaus können zusätzliche Schichten, etwa Pufferschichten, Barriereschichten und/oder Schutzschichten auch senkrecht zur Aufwachsrichtung der Halbleiterschichtenfolge beispielsweise um die Halbleiterschichtenfolge herum angeordnet sein, also etwa auf den Seitenflächen der Halbleiterschichtenfolge.
  • Die erste Halbleiterschicht und insbesondere eine Halbleiterschichtenfolge mit der ersten Halbleiterschicht können mittels eines Epitaxieverfahrens, beispielsweise mittels metallorgansicher Gasphasenepitaxie (MOVPE) oder Molekularstrahlepitaxie (MBE), auf einem Aufwachssubstrat aufgewachsen und weiterhin mit elektrischen Kontakten versehen werden. Das nachfolgend im Detail beschriebene Herstellen der ersten Halbleiterschicht und insbesondere einer Halbleiterschichtenfolge mit der ersten Halbleiterschicht erfolgt in einem Waferverbund, der nach dem Aufwachsprozess durch Zerteilen in eine Mehrzahl von Halbleiterchips vereinzelt werden kann.
  • Während des Aufwachsprozesses zum Aufwachsen der ersten Halbleiterschicht wird eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht erzeugt. Mit „lateral“ wird hier und im Folgenden eine Richtung bezeichnet, die senkrecht oder im Wesentlichen senkrecht zu einer Aufwachsrichtung der ersten Halbleiterschicht und insbesondere der Halbleiterschichtenfolge mit der ersten Halbleiterschicht orientiert ist. Die Aufwachsrichtung entspricht hierbei der Anordnungsrichtung der aufeinander angeordneten einzelnen Schichten der Halbleiterschichtenfolge. Insbesondere können die erste Halbleiterschicht und weiterhin auch die übrigen Schichten der Halbleiterschichtenfolge in lateraler Richtung eine Ausdehnung aufweisen, die größer als eine Dicke der entsprechenden Schichten in Aufwachsrichtung ist. Entsprechend können sich die erste Halbleiterschicht und weiterhin auch die übrigen Schichten der Halbleiterschichtenfolge entlang von Erstreckungsrichtungen in verschiedenen lateralen Richtungen über das Aufwachssubstrat erstrecken.
  • Durch die inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht wird bei dem hier beschriebenen Verfahren eine laterale Variation einer Materialzusammensetzung der ersten Halbleiterschicht bewirkt und hergestellt. Die laterale Variation der Materialzusammensetzung erfolgt dabei innerhalb desselben Materialsystems. Eine Variation der Materialzusammensetzung kann einen Gradienten eines Anteils eines oder mehrerer Bestandteile der ersten Halbleiterschicht entlang der zumindest einen Erstreckungsrichtung bedeuten. Vereinfacht gesagt nimmt aufgrund eines temperaturabhängigen Einbaus der Bestandteile der Materialzusammensetzung der ersten Halbleiterschicht der Anteil zumindest eines Bestandteils zu oder ab. Die erste Halbleiterschicht weist somit zumindest zwei lateral nebeneinander angeordnete Bereiche auf, die auf demselben Materialsystem basieren und die unterschiedliche Materialzusammensetzungen aufweisen. Der Übergang der Materialzusammensetzung, also der Gradient eines Anteils eines oder mehrerer Bestandteile der ersten Halbleiterschicht, von einem ersten dieser Bereiche zu einem zweiten dieser Bereich kann abrupt, also soweit technisch möglich stufenförmig, oder auch kontinuierlich sein. Besonders bevorzugt kann die Schichtdicke der ersten Halbleiterschicht gleichbleibend sein. Mit anderen Worten können die zumindest zwei lateral nebeneinander angeordneten Bereiche, die unterschiedliche Materialzusammensetzungen aufweisen, eine gleiche Dicke aufweisen. Eine „gleiche“ beziehungsweise „gleichbleibende“ Dicke kann hierbei insbesondere bedeuten, dass die Dicke der ersten Halbleiterschicht unabhängig von einer variierenden Materialzusammensetzung um nicht mehr als 10% oder um nicht mehr als 5% oder besonders bevorzugt um nicht mehr als 1% variiert.
  • Der Unterschied in der Materialzusammensetzung und damit der Unterschied im Anteil eines oder mehrerer Bestandteile der ersten Halbleiterschicht in den zumindest zwei lateral nebeneinander angeordneten Bereichen kann, bezogen auf einen jeweiligen in den Bereichen gemittelten Anteil des einen oder der mehreren Bestandteile derart sein, dass ein erster Bereich einen Anteil von einem oder mehreren Bestandteilen der Materialzusammensetzung von beispielsweise kleiner oder gleich 99% oder kleiner oder gleich 97% oder kleiner oder gleich 95% oder kleiner oder gleich 90% oder kleiner oder gleich 85% oder kleiner oder gleich 80% oder kleiner oder gleich 75% oder kleiner oder gleich 50% oder kleiner oder gleich 25% im Vergleich zu einem zweiten Bereich aufweist oder umgekehrt. Der Anteil der Bestandteile der Materialzusammensetzung kann dabei bevorzugt in Bezug auf die chemische Summenformel angegeben sein.
  • Beispielsweise kann im Falle eines InAlGaN-Materialsystems durch eine inhomogene laterale Temperaturverteilung in lateraler Richtung der Einbau eines oder mehrerer Halbleiterkristallbestandteile, insbesondere von Indium, variiert werden. So kann eine auf dem InAlGaN-Materialsystem basierende erste Halbleiterschicht einen ersten Bereich mit der Zusammensetzung InXAlyGa1-x-yN und einen zweiten Bereich mit der Zusammensetzung InaAlbGa1-a-bN aufweisen, wobei x < 0,99a oder x < 0,97a oder x < 0,95a oder x < 0,90a oder x < 0,85a oder x < 0,80a oder x < 0,75a oder x < 0,50a oder x ≤ 0,25a sein kann. Entsprechend können alternativ oder zusätzlich auch der Al-Anteil und/oder der Ga-Anteil in der beschriebenen Weise variieren. Die Zusammensetzung in den Bereichen kann insbesondere eine über den jeweiligen Bereich gemittelte Zusammensetzung sein. Ebenso kann bei anderen Halbleitermaterialsystemen wie etwa InAlGaP oder InAlGaAs der Einbau eines oder mehrerer Bestandteile durch die inhomogene laterale Temperaturverteilung variiert werden.
  • Insbesondere liegt die inhomogene laterale Temperaturverteilung über zumindest einem Bereich auf dem Aufwachssubstrat vor, der einem späteren Halbleiterchip entspricht. Das bedeutet mit anderen Worten, dass die erste Halbleiterschicht in einem Bereich auf dem Aufwachssubstrat, der einem Halbleiterchip entspricht, aufgewachsen wird und entlang zumindest einer Erstreckungsrichtung eine inhomogene Materialzusammensetzung aufweist, die durch die inhomogene laterale Temperaturverteilung während des Aufwachsprozesses erzeugt wird. Entsprechend kann sich die inhomogene laterale Temperaturverteilung periodisch über das Aufwachssubstrat entlang der zumindest einen Erstreckungsrichtung gemäß der Abfolge von Bereichen auf dem Aufwachssubstrat wiederholen, die mehreren Halbleiterchips entsprechen, so dass im Waferverbund eine Vielzahl von Halbleiterchips mit gleichen oder zumindest im Wesentlichen gleichen lateralen Variationen der Materialzusammensetzung der ersten Halbleiterschicht hergestellt werden kann. Bei dem hier beschriebenen Verfahren wird somit während des Aufwachsprozesses zum Aufwachsen der ersten Halbleiterschicht gezielt eine inhomogene laterale Temperaturverteilung erzeugt, so dass eine gezielte laterale Variation der Materialzusammensetzung der ersten Halbleiterschicht erzeugt werden kann.
  • Die inhomogene laterale Temperaturverteilung kann einen ersten Temperaturbereich und einen zweiten Temperaturbereich bewirken, die einen Temperaturunterschied von größer oder gleich 1 K oder größer oder gleich 2 K oder größer oder gleich 5 K oder sogar größer oder gleich 10 K aufweisen. Der Übergang vom ersten zum zweiten Temperaturbereich kann abrupt, also soweit technisch möglich im Wesentlichen stufenartig, oder kontinuierlich gemäß einem gewünschten Temperaturprofil verlaufen. Bei herkömmlichen Wafer-basierten Epitaxieprozessen können ungewollte Temperaturunterschiede über den gesamten Wafer vorliegen und zu unterschiedlichen Eigenschaften von aus dem Wafer vereinzelten Halbleiterchips führen. In diesem Fall können Temperaturunterschiede von einigen Kelvin zwischen entfernten Bereichen des Wafers vorliegen, deren Größenordnung und Abstand aber weit größer als die herzustellenden Halbleiterchips ist. Die Temperaturverteilung über eine Entfernung, die einer Chipausdehnung entspricht, ist bei herkömmlichen Aufwachsverfahren hingegen im Wesentlichen homogen, so dass die Halbleiterschichten der Halbleiterchips bei herkömmlichen Verfahren zumindest über eine Größenordnung, die der Chipgröße entspricht, mit in lateraler Richtung homogenen Materialzusammensetzungen aufgewachsen werden. Im Gegensatz dazu wird bei dem hier beschriebenen Verfahren eine inhomogene laterale Temperaturverteilung gezielt auf einer Längenskala erzeugt, die in der Größenordnung der Chipabmessungen liegt, um eine damit verbundene inhomogene Materialzusammensetzung in zumindest der ersten Halbleiterschicht innerhalb des Halbleiterchips zu erzeugen. Im Unterschied zu den herkömmlichen Epitaxieprozessen wird bei dem hier beschriebenen Verfahren somit ein Temperaturunterschied gezielt auf einer Längenskala erzeugt, der einer Ausdehnung der Halbleiterchips oder weniger entspricht, so dass innerhalb eines Halbleiterchips in zumindest der ersten Halbleiterschicht eine inhomogene Materialzusammensetzung erzeugt wird.
  • Unterschiedliche lokale Materialzusammensetzungen der ersten Halbleiterschicht können zu lateral variierenden Bandlücken, Absorptionskoeffizienten und/oder Brechungsindices im Material der ersten Halbleiterschicht führen. Im Falle einer aktiven, zur Lichterzeugung vorgesehenen Halbleiterschicht kann eine lateral variierende Materialzusammensetzung so auch zur Erzeugung lateral variierender Wellenlängen des im Betrieb des Halbleiterchips abgestrahlten Lichts führen. Im Gegensatz zum hier beschriebenen Verfahren wird bei bekannten epitaktischen Abscheideverfahren hingegen eher versucht, vorab beschriebene Temperaturvariationen und -inhomogenitäten auszugleichen, um möglichst über die gesamte Fläche eines Aufwachssubstratwafers eine möglichst gleiche Temperaturverteilung zu erhalten, so dass die Materialzusammensetzungen der aufwachsenden Schichten in lateraler Richtung möglichst nicht variieren, um die beschriebenen Variationen des Absorptionskoeffizienten, des Brechungsindex und/oder der Wellenlänge des im Betrieb erzeugten Lichts von Halbleiterchip zu Halbleiterchip zu minimieren.
  • Gemäß einer weiteren Ausführungsform ist der Halbleiterchip als Licht emittierender Halbleiterchip, insbesondere in Form einer Halbleiterlaserdiode, ausgebildet. Durch das hier beschriebene Verfahren kann gezielt lokal die Wachstumstemperatur auf dem Aufwachssubstrat während der Herstellung der ersten Halbleiterschicht variiert werden, die insbesondere eine Wellenleiterschicht und/oder eine aktive Schicht oder ein Teil davon sein kann. Beispielsweise kann im Falle eines InAlGaN-Materialsystems durch eine inhomogene laterale Temperaturverteilung in lateraler Richtung der Einbau eines oder mehrerer Halbleiterkristallbestandteile, insbesondere von Indium, variiert werden. Dadurch kann etwa im Bereich des Laserstreifens, also des Bereichs des Halbleiterchips, in dem die Lichterzeugung stattfinden soll, ein höherer Indiumeinbau in die aktive Schicht oder eine Wellenleiterschicht erreicht werden als in angrenzenden Bereichen. Da eine Verringerung des Indiumgehalts in InAlGaN unter anderem zu einer Verringerung des Brechungsindex führt, kann auf diese Weise in lateraler Richtung ein Brechungsindexgradient in der ersten Halbleiterschicht erzeugt werden, durch den eine Indexführung erreicht werden kann, die bereits nach dem Aufwachsprozess in die erste Halbleiterschicht und damit verbunden in die Halbleiterschichtenfolge mit der ersten Halbleiterschicht „eingebaut“ ist.
  • Durch die bereits in den Halbleiterchip eingebaute Indexführung kann es möglich sein, eine indexgeführte Laserdiode auch ohne Herstellung eines Rippenwellenleiters herzustellen, so dass eine entsprechende Ridgeätzung entfallen kann. Dadurch kann die Chipherstellung vereinfacht und kostengünstiger werden. Beispielsweise bei Breitstreifenlasern kann durch eine durch die laterale Variation der Materialzusammensetzung der ersten Halbleiterschicht erzeugte höhere Bandlücke neben einem Laserstreifen die Stromaufweitung und die Absorption reduziert werden, wodurch die Laserperformance verbessert werden kann.
  • Gemäß einer weiteren Ausführungsform wird über der ersten Halbleiterschicht zumindest eine zweite Halbleiterschicht aufgewachsen, in der ein Rippenwellenleiter erzeugt wird. Durch eine Kombination der lateralen Variation der Materialzusammensetzung in der ersten Halbleiterschicht und einer Rippenwellenleiterstruktur darüber in der zweiten Halbleiterschicht kann eine sehr starke Indexführung erreicht werden, die durch einen Rippenwellenleiter alleine nicht möglich wäre. Dadurch kann es möglich sein, beispielsweise bei Hochleistungslaserdioden die Laserschwelle zu senken und die Effizienz zu verbessern. Weiterhin kann es möglich sein, im Vergleich zu üblichen Laserdioden mit Rippenwellenleitern die Ätztiefe der Rippenwellenleiterstruktur bei dennoch verringerter Stromaufweitung und verbesserter Indexführung zu reduzieren, so dass beispielsweise die Gefahr vermieden werden kann, dass eine Beschädigung durch den Ätzprozess, insbesondere bei einer Ätzung nahe der aktiven Schicht, zu einer unerwünschten Bauteilalterung führt. Weiterhin kann die Gefahr von Leckströmen über die aktive Schicht aufgrund von Oberflächenrekombinationen vermieden werden, die bei Ätzungen durch die aktive Schicht auftreten können. Entsprechend erlaubt das hier beschriebene Verfahren, die Tiefe der Ridgeätzung und damit die Höhe der Rippenwellenleiterstruktur im Vergleich zu herkömmlichen Bauteilen signifikant zu reduzieren oder auf eine entsprechende Wellenleiterstruktur ganz zu verzichten, da sowohl die Strombegrenzung als auch die Indexführung in die Halbleiterschichtenfolge beim Aufwachsprozess „eingebaut“ werden kann.
  • Weiterhin kann eine unterschiedliche Materialzusammensetzung der ersten Halbleiterschicht im Falle eines Licht emittierenden Halbleiterchips, also eines Laserdiodenchips oder eines Leuchtdiodenchips, insbesondere wenn die erste Halbleiterschicht zumindest einen Teil einer aktiven, zur Lichterzeugung vorgesehenen Schicht des Halbleiterchips bildet, unterschiedliche Emissionswellenlängen bewirken, so dass es möglich sein kann, dass der Halbleiterchip mit der ersten Halbleiterschicht im Betrieb von verschiedenen Bereichen Licht mit verschiedenen Wellenlängen abstrahlen kann. Die inhomogene laterale Temperaturverteilung während des Aufwachsens der ersten Halbleiterschicht kann somit eine laterale Wellenlängenverteilung der Lichtemission im späteren Betrieb des Halbleiterchips bewirken.
  • Gemäß einer weiteren Ausführungsform wird die inhomogene laterale Temperaturverteilung gezielt während des Aufwachsens der ersten Halbleiterschicht durch eine lokale thermische Beeinflussung von vorbestimmten und gezielt ausgewählten Bereichen erzeugt. Insbesondere kann die inhomogene laterale Temperaturverteilung zumindest teilweise durch eine Temperaturverteilungsstruktur und/oder durch eine lokal variierende Lichtbestrahlung erzeugt werden. Die hier beschriebenen Maßnahmen zur Erzeugung der inhomogenen lateralen Temperaturverteilung werden insbesondere zusätzlich zu den gängigen, lokal nicht steuerbaren Epitaxieheizsystemen verwendet.
  • Die lokal variierende Lichtbestrahlung kann beispielsweise eine Bestrahlung mit einem Laser umfassen, der auf die aufwachsende erste Halbleiterschicht in vorbestimmten und gezielt ausgewählten Bereichen Licht einstrahlt, das durch Absorption in der aufwachsenden ersten Halbleiterschicht oder einer darunter liegenden Schicht wie beispielsweise einer bereits aufgewachsenen Schicht und/oder einem Aufwachssubstrat zu einer lokalen und inhomogenen Erwärmung in diesen Bereichen führt, so dass in unterschiedlichen Bereichen unterschiedliche effektive Aufwachstemperaturen für die aufwachsende erste Halbleiterschicht vorherrschen. Die Lichtbestrahlung weist somit insbesondere zumindest eine spektrale Komponente auf, die in der ersten Halbleiterschicht und/oder einer in Aufwachsrichtung darunter angeordneten Schicht oder Struktur wie etwa der Temperaturverteilungsstruktur absorbiert werden kann. Die lokal variierende Lichtbestrahlung kann insbesondere so ausgeführt sein, dass ein oder mehrere Bereiche gleichzeitig oder nacheinander auf dem Aufwachssubstrat bestrahlt werden kann, deren flächenmäßige Ausdehnungen kleiner als die des Halbleiterchips sind.
  • Weiterhin kann die Lichteinstrahlung gepulst vorgenommen werden. Insbesondere in Verbindung mit einem sich bewegenden, beispielsweise rotierenden, Aufwachssubstrat können durch eine gepulste Bestrahlung vorbestimmte separate Bereiche bestrahlt werden, die sich unter dem Lichtstrahl hindurch bewegen. Weiterhin kann Licht durch eine Lichtablenkeinrichtung, beispielsweise aus oder mit einem Spiegel, gezielt auf vorbestimmte Bereiche gelenkt werden. Durch diese Maßnahmen kann ein Abrastern der Fläche, auf der die erste Halbleiterschicht aufgewachsen wird, möglich sein. Hierbei kann es möglich sein, dass ein einzelner Lichtstrahl, insbesondere ein einzelner Laserstrahl, verwendet wird. Alternativ oder zusätzlich kann eine Mehrzahl von synchron oder unabhängig voneinander ansteuerbaren Lichtquellen, insbesondere eine Mehrzahl von synchron oder unabhängig voneinander ansteuerbaren Laserlichtquellen, zur Erzeugung einer lokal variierenden Lichtbestrahlung verwendet werden, die entsprechend der Ansteuerung beispielsweise eine Mehrzahl von Bereichen beleuchten und damit lokal aufwärmen können.
  • Die beschriebene, auf Lichtbestrahlung basierende lokale Heizung zur Steuerung der Temperaturverteilung kann weiterhin mit den im Aufwachsreaktor üblicherweise vorhandenen In-Situ-Messgeräten, also Temperaturmessgeräten und/oder Messgeräten zur Messung der Wafer-Krümmung, gekoppelt werden. Für jedes Aufwachssubstrat anhand der momentanen Krümmungsdaten basierend auf einer Krümmungsmessung oder insbesondere einer Krümmungsmessung und einer ortsaufgelösten Temperaturmessung, die auf das Aufwachssubstrat eingestrahlte Lichtleistung lokal so angepasst wird, dass in einem ersten Schritt das Temperaturprofil während der Aufwachsphase, insbesondere jeder Wachstumsphase, homogenisiert wird. Die Homogenisierung kann dabei Temperaturunterschiede auf dem Aufwachssubstrat wie auch zwischen mehreren im Reaktor gleichzeitig für Beschichtung vorgesehenen Aufwachssubstraten ausgleichen. In einem zweiten Schritt wird auf das homogenisierte Temperaturprofil gezielt eine Modulation aufgebracht, so dass die gewünschte laterale in-homogene Temperaturverteilung auf dem Aufwachssubstrat erzeugt wird, wodurch die gewünschten Bereiche der ersten Halbleiterschicht mit unterschiedlichen Materialzusammensetzungen bewirkt werden können. Der zweite Schritt kann zusätzlich noch dadurch verbessert werden, dass auf dem Aufwachssubstrat, insbesondere vor dem Verfahren spezielle Markierungen in Form von Justage- oder Trigger-Markierungen angebracht werden. Diese können während des Aufwachsprozesses im Rahmen der Lichtbestrahlung detektiert werden, so dass das Temperaturprofil auf diese Markierungen justiert werden kann. Dadurch kann im weiteren Verlauf des Herstellungsverfahrens eine genaue Zuordnung der Bereiche mit den verschiedenen Materialzusammensetzungen und somit der verschiedenen Wellenlängenbereiche zu den Chipstrukturen möglich sein.
  • Die Temperaturverteilungsstruktur kann zumindest ein Temperaturverteilungsstrukturelement aufweisen, das eine lokale Erhöhung oder Verringerung der Temperatur der aufwachsenden ersten Halbleiterschicht bewirkt. Das Temperaturverteilungsstrukturelement kann zumindest entlang einer Erstreckungsrichtung eine laterale Ausdehnung aufweisen, die kleiner als eine laterale Ausdehnung des Halbleiterchips ist, so dass in einem Teilbereich des Halbleiterchips die lokale Temperaturveränderung bewirkt werden kann. Insbesondere kann die Temperaturverteilungsstruktur eine Mehrzahl von Temperaturverteilungsstrukturelementen aufweisen, die in lateraler Richtung regelmäßig und/oder periodisch entsprechend dem beabsichtigten inhomogenen lateralen Temperaturverteilungsprofil angeordnet sind. Das oder die Temperaturverteilungsstrukturelemente können beispielsweise in Form von voneinander getrennten Inseln und/oder Linienstrukturen ausgebildet sein.
  • Die in der nachfolgenden Beschreibung genannte Temperaturverteilungsstruktur kann stellvertretend für eines oder eine Mehrzahl von Temperaturverteilungsstrukturelementen stehen. Insbesondere können die nachfolgenden Ausführungsformen und Merkmale betreffend die Temperaturverteilungsstruktur miteinander kombinierbar sein, so dass auch voneinander unterschiedliche Temperaturverteilungsstrukturelemente vorhanden sein können, die in Kombination die gewünschte Temperaturverteilung bewirken können.
  • Entsprechend der gewünschten temperaturverändernden Wirkung der Temperaturverteilungsstruktur kann diese ein dielektrisches Material, halbleitendes Material, Metall oder eine Mehrzahl oder Kombination damit aufweisen oder daraus sein. Dielektrische Materialien können beispielsweise eine lokale Beeinflussung der Wärmeleitfähigkeit und damit durch eine verbesserte oder verringerte Wärmezuleitung oder -ableitung eine lokale Erhöhung oder Erniedrigung der Temperatur in der aufwachsenden ersten Halbleiterschicht bewirken. Halbleitende und metallische Materialien können ebenfalls die Wärmeleitfähigkeit beeinflussen und/oder durch Einstrahlung von Licht oder anderer geeigneter elektromagnetischer Strahlung wie beispielsweise Mikrowellenstrahlung gezielt erwärmt werden. Die elektromagnetische Strahlung kann beispielsweise gleichmäßig und großflächig oder lokal variierend eingestrahlt werden.
  • Die Temperaturverteilungsstruktur kann beispielsweise ein vom Aufwachssubstrat unterschiedliches Material aufweisen oder daraus sein. Weiterhin kann es auch möglich sein, dass die Temperaturverteilungsstruktur ein gleiches Material wie das Aufwachssubstrat aufweist. Insbesondere können in diesem Fall die Temperaturverteilungsstruktur und das Aufwachssubstrat einstückig ausgebildet sein.
  • Gemäß einer Ausführungsform ist die Temperaturverteilungsstruktur auf einer der ersten Halbleiterschicht abgewandten Seite des Aufwachssubstrats angeordnet. Mit anderen Worten weist das Aufwachssubstrat eine Rückseite auf, auf der die Temperaturverteilungsstruktur angeordnet ist, und eine Vorderseite, auf der die erste Halbleiterschicht aufgewachsen wird. Alternativ oder zusätzlich kann es auch möglich sein, dass die Temperaturverteilungsstruktur auf einer der Halbleiterschicht zugewandten Seite des Aufwachssubstrats angeordnet ist. In diesem Fall kann die Temperaturverteilungsstruktur in Aufwachsrichtung unterhalb der aufwachsenden ersten Halbleiterschicht und damit zwischen dem Aufwachssubstrat und der ersten Halbleiterschicht angeordnet sein. Alternativ oder zusätzlich kann es weiterhin möglich sein, dass die Temperaturverteilungsstruktur im Aufwachssubstrat und/oder in einer Halbleiterschicht auf dem Aufwachssubstrat eingebettet ist.
  • Besonders vorteilhaft kann es sein, wenn die Temperaturverteilungsstruktur in unmittelbarem Kontakt mit dem Aufwachssubstrat angeordnet ist. Das kann insbesondere bedeuten, dass die Temperaturverteilungsstruktur direkt auf der Rückseite und/oder der Vorderseite des Aufwachssubstrats oder auch im Aufwachssubstrat eingebettet angeordnet ist.
  • Gemäß einer weiteren Ausführungsform ist die Temperaturverteilungsstruktur zumindest teilweise mit einer Schutzschicht bedeckt. Das kann bedeuten, dass die Temperaturverteilungsstruktur vom Aufwachssubstrat ausgesehen mit einer Schutzschicht bedeckt ist und/oder dass zwischen der Temperaturverteilungsstruktur und dem Aufwachssubstrat eine Schutzschicht angeordnet ist. Ist die Temperaturverteilungsstruktur allseitig von einer Schutzschicht bedeckt, so kann diese insbesondere in die Schutzschicht eingebettet sein. Die Schutzschicht kann insbesondere dazu vorgesehen und ausgebildet sein, den Wachstumsprozesses während des Aufwachsens der ersten Halbleiterschicht und insbesondere der Halbleiterschichtenfolge mit der ersten Halbleiterschicht nicht durch die Temperaturverteilungsstruktur negativ zu beeinflussen. Beispielsweise kann durch die Schutzschicht ein Ausgasen oder Abdampfen von Material der Temperaturverteilungsstruktur verhindert werden.
  • Gemäß einer weiteren Ausführungsform verbleiben die Temperaturverteilungsstruktur und/oder die Schutzschicht zumindest teilweise oder auch ganz im fertig gestellten Halbleiterchip. Dies kann beispielsweise der Fall sein, wenn die Temperaturverteilungsstruktur auf der der ersten Halbleiterschicht zugewandten Seite des Aufwachssubstrats angeordnet ist oder im Aufwachssubstrat eingebettet ist und das Aufwachssubstrat zumindest teilweise im Halbleiterchip verbleibt. Weiterhin kann es auch möglich sein, dass die Temperaturverteilungsstruktur auf der der ersten Halbleiterschicht abgewandten Rückseite des Aufwachssubstrats angeordnet ist und das Aufwachssubstrat zusammen mit der Temperaturverteilungsstruktur im Halbleiterchip verbleibt. Alternativ hierzu kann es auch sein, dass die Temperaturverteilungsstruktur nicht oder nur teilweise im Halbleiterchip verbleibt und vor Fertigstellung des Halbleiterchips zumindest teilweise oder gänzlich entfernt wird. Beispielsweise kann ein zumindest teilweises oder gänzliches Entfernen der Temperaturverteilungsstruktur im Rahmen eines zumindest teilweisen Entfernens, also eines Dünnens, oder eines gänzlichen Entfernens des Aufwachssubstrats erfolgen.
  • Gemäß einer weiteren Ausführungsform ist die Temperaturverteilungsstruktur zur gezielten lokalen Erwärmung von Bereichen der aufwachsenden ersten Halbleiterschicht ausgebildet. In diesem Fall können das eine oder die Mehrzahl von Temperaturverteilungsstrukturelementen als Heizelemente ausgebildet sein. Beispielsweise kann ein als Heizelement ausgebildetes Temperaturverteilungsstrukturelement ein elektromagnetische Strahlung absorbierendes Material, insbesondere einen Halbleiter oder ein Metall, aufweisen. Weiterhin können das eine oder die Mehrzahl von Temperaturverteilungsstrukturelementen als Temperaturleitelemente ausgebildet sein, die eine von einem das Aufwachssubstrat tragenden Träger bereitgestellte Wärme besser zur aufwachsenden ersten Halbleiterschicht leiten können als lateral benachbartes Material, also beispielsweise das Aufwachssubstrat oder eine Halbleiterschicht.
  • Gemäß einer weiteren Ausführungsform ist die Temperaturverteilungsstruktur zur gezielten lokalen Verringerung der Temperatur von Bereichen der aufwachsenden ersten Halbleiterschicht ausgebildet. In diesem Fall können das eine oder die Mehrzahl von Temperaturverteilungsstrukturelementen als Wärmebarriereelemente ausgebildet sein, die eine von einem das Aufwachssubstrat tragenden Träger bereitgestellte Wärme schlechter zur aufwachsenden ersten Halbleiterschicht leiten können als lateral benachbartes Material, also beispielsweise das Aufwachssubstrat oder eine Halbleiterschicht.
  • Gemäß einer weiteren Ausführungsform weisen eines oder eine Mehrzahl von Temperaturverteilungsstrukturelementen jeweils eine Erhöhung und/oder eine Vertiefung im Aufwachssubstrat auf. Alternativ können das eine oder die Mehrzahl von Temperaturverteilungsstrukturelementen auf dem Aufwachssubstrat aufgebracht sein und mit diesem zusammen jeweils eine Erhöhung und/oder Vertiefung bilden. Beispielsweise kann ein Temperaturverteilungsstrukturelement eine Vertiefung im oder auf dem Aufwachssubstrat aufweisen oder bilden, in der ein Wärmebarrierenmaterial mit einer geringeren Wärmeleitfähigkeit als das Aufwachssubstrat angeordnet ist. Alternativ oder zusätzlich kann es auch möglich sein, dass ein Temperaturverteilungsstrukturelement eine Erhöhung im Aufwachssubstrat aufweist oder bildet. Durch derartige topographisch ausgebildete Temperaturverteilungsstrukturelemente kann beispielsweise eine gezielt lokal variierende thermische Ankopplung an einen Träger bewirkt werden, auf dem das Aufwachssubstrat angeordnet ist.
  • Gemäß einer weiteren Ausführungsform weist die Schutzschicht ein dielektrisches Material auf. Beispielsweise kann die Schutzschicht durch ein Oxid und/oder Nitrid und/oder Oxinitrid mit einem Metall und/oder Halbmetall gebildet werden, beispielsweise Siliziumoxid, Titanoxid, Aluminiumnitrid und/oder Aluminiumoxid. Um eine möglichst gute Schutzwirkung zu erzielen, kann es vorteilhaft sein, wenn die Schutzschicht mit einem Verfahren aufgebracht wird, dass eine möglichst dichte Schichtbildung erlaubt. Hierzu kann beispielsweise ein Atomlagenabscheideverfahren vorteilhaft sein.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1 eine schematische Darstellung eines Verfahrens zur Herstellung eines Halbleiterchips gemäß einem Ausführungsbeispiel,
    • 2A bis 2H schematische Darstellungen von Halbleiterchips gemäß mehreren Ausführungsbeispielen,
    • 3A bis 6F schematische Darstellungen von Merkmalen von Verfahren zur Herstellung von Halbleiterchips gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • In 1 ist ein Verfahren zur Herstellung eines Halbleiterchips gemäß einem Ausführungsbeispiel gezeigt, bei dem der Halbleiterchip mit einer ersten Halbleiterschicht mit einer lateralen Variation einer Materialzusammensetzung hergestellt wird. Hierzu wird in einem ersten Verfahrensschritt 1000 eine Oberfläche bereitgestellt, auf der die erste Halbleiterschicht aufgewachsen wird. Die erste Halbleiterschicht kann bevorzugt Teil einer Halbleiterschichtenfolge sein, die zusätzlich zur ersten Halbleiterschicht eine Mehrzahl weiterer Halbleiterschichten aufweist. Die zum Aufwachsen der ersten Halbleiterschicht bereitgestellte Oberfläche kann durch ein Aufwachssubstrat oder eine auf einem Aufwachssubstrat aufgewachsene Halbleiterschicht gebildet sein, die auch Teil eines bereits aufgewachsenen Teilschichtenstapels der Halbleiterschichtenfolge sein kann.
  • In einem weiteren Verfahrensschritt 2000 wird die erste Halbleiterschichtenfolge auf der bereitgestellten Oberfläche aufgewachsen. Das kann auch bedeuten, dass vor dem Aufwachsen der ersten Halbleiterschicht eine oder mehrere weitere Halbleiterschichten der Halbleiterschichtenfolge auf der Oberfläche aufgewachsen werden können. Während des Aufwachsprozesses zum Aufwachsen der ersten Halbleiterschicht wird eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht erzeugt. Durch die inhomogene laterale Temperaturverteilung während des Aufwachsprozesses wird eine laterale Variation der Materialzusammensetzung der ersten Halbleiterschicht bewirkt. Das bedeutet mit anderen Worten, dass sich das Material, das zum Aufwachsen der ersten Halbleiterschicht bereitgestellt und zugeführt wird, auf zumindest zwei oder mehr Oberflächenbereichen der bereitgestellten Oberfläche, die unterschiedliche Temperaturen aufweisen, im Rahmen des Aufwachsprozesses ablagert. Die Zusammensetzung des aufwachsenden Materials ist abhängig von der lokalen Temperatur des jeweiligen Oberflächenbereichs, so dass die unterschiedlichen Temperaturen in den zumindest zwei oder mehr Oberflächenbereichen unterschiedliche Materialzusammensetzungen bewirken. Entsprechend weist die erste Halbleiterschicht zumindest zwei oder mehr Bereiche mit unterschiedlichen Materialzusammensetzungen auf, die lateral nebeneinander entlang zumindest einer Erstreckungsrichtung der ersten Halbleiterschicht, angeordnet sind. Die Temperaturunterschiede zwischen den Oberflächenbereichen der bereitgestellten Oberfläche können größer oder gleich 1 K oder größer oder gleich 2 K oder größer oder gleich 5 K oder sogar größer oder gleich 10 K sein. Zwischen zwei benachbarten Oberflächenbereichen mit unterschiedlichen Temperaturen kann sich die Oberflächentemperatur abrupt, also soweit technisch möglich im Wesentlichen stufenförmig, oder kontinuierlich mit einem gewünschten Temperaturprofil ändern.
  • In einem weiteren Verfahrensschritt 3000 wird der Halbleiterchip nach dem Aufwachsen der ersten Halbleiterschicht mit der lateralen Variation der Materialzusammensetzung fertig gestellt. Dies kann beispielsweise bedeuten, dass unter anderem eine oder mehrere weitere Halbleiterschichten der Halbleiterschichtenfolge und/oder eine oder mehrere Passivierungsschichten und/oder eine oder mehrere Kontaktschichten aufgebracht werden. Alternativ oder zusätzlich können auch andere Prozessionsschritte wie beispielsweise Ätzverfahren und andere Strukturierungsverfahren sowie Vereinzelungsschritte zur Vereinzelung eines Waferverbunds in einzelne Halbleiterchips durchgeführt werden.
  • Weitere Merkmale des Verfahrens zur Herstellung des Halbleiterchips sowie weitere Merkmale des so hergestellten Halbleiterchips sind in den nachfolgenden Figuren beschrieben. Die im Folgenden beschriebenen Ausführungsbeispiele sind jedoch nicht so zu verstehen, dass diese die möglichen Verfahrensmerkmale und die Merkmale der mit dem Verfahren herstellbaren Halbleiterchips nur auf die nachfolgend konkret beschriebenen Merkmale einschränken. Vielmehr sind die nachfolgenden Ausführungsbeispiele rein beispielhaft für mögliche Verfahrensmerkmale und für Merkmale der mit dem Verfahren herstellbaren Halbleiterchips zu verstehen.
  • In Verbindung mit den 2A bis 2H sind Ausführungsbeispiele für Halbleiterchips 100 beschrieben, die mit einem Verfahren gemäß dem Ausführungsbeispiel der 1 hergestellt werden, also einem Verfahren, bei dem während eines Aufwachsprozesses zum Aufwachsen einer ersten Halbleiterschicht 1 eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht 1 erzeugt wird, so dass eine laterale Variation einer Materialzusammensetzung der ersten Halbleiterschicht 1 hergestellt wird. Die gezeigten Halbleiterchips 100 weisen somit eine erste Halbleiterschicht 1 auf, die entlang zumindest einer Erstreckungsrichtung eine durch eine lateral variierende Temperaturverteilung während eines Aufwachsprozesses bewirkte laterale Variation einer Materialzusammensetzung aufweist.
  • Die erste Halbleiterschicht 1 ist in den gezeigten Ausführungsbeispielen rein beispielhaft Teil einer Halbleiterschichtenfolge, die zusätzlich zur ersten Halbleiterschicht 1 eine zweite Halbleiterschicht 2 und eine dritte Schicht 3 aufweist, zwischen denen die erste Halbleiterschicht 1 angeordnet ist. Jede der Schichten 1, 2, 3 der Halbleiterschichtenfolge kann eine oder mehrere Schichten aufweisen oder daraus bestehen. Die Schichten der Halbleiterschichtenfolge sind entlang einer Aufwachsrichtung aufeinander angeordnet. Die Aufwachsrichtung kann auch als vertikale Richtung bezeichnet werden. Senkrecht zur Aufwachsrichtung weisen die Schichten der Halbleiterschichtenfolge eine Ausdehnung entlang von Erstreckungsrichtungen in lateraler Richtung auf, wobei die laterale Ausdehnung bevorzugt größer als die Dicke der Schichten in vertikaler Richtung ist. Die Halbleiterschichtenfolge kann insbesondere im Waferverbund aufgewachsen werden, der danach in eine Vielzahl von Halbleiterchips 100 vereinzelt werden kann.
  • Beispielsweise kann die dritte Schicht 3 ein Substrat aufweisen, das elektrisch leitend oder elektrisch isolierend sein kann und auf dem die weiteren Schichten der Halbleiterschichtenfolge aufgebracht sind. Bei dem Substrat kann es sich um ein oben im allgemeinen Teil beschriebenes Aufwachssubstrat handeln, auf dem die Halbleiterschichten der Halbleiterschichtenfolge mittels eines epitaktischen Aufwachsverfahrens wie beispielsweise MOVPE oder MBE aufgewachsen werden. Alternativ hierzu kann es sich bei dem Substrat um ein so genanntes Trägersubstrat handeln, auf das die Halbleiterschichten der Halbleiterschichtenfolge nach einem Aufwachsen auf einem Aufwachssubstrat übertragen werden. Das Aufwachssubstrat kann nach dem Aufwachsprozess gedünnt oder ganz entfernt werden, so dass es auch möglich sein kann, dass die Schicht 3 im fertigen Halbleiterchip 100 kein Substrat aufweist.
  • In den gezeigten Ausführungsbeispielen sind die Halbleiterchips 100 rein beispielhaft als kantenemittierende Laserdiodenchips mit einer aktiven Schicht zur Erzeugung von Licht, insbesondere Laserlicht, ausgebildet. Die erste Halbleiterschicht 1 kann hierbei insbesondere durch zumindest einen Teil einer Wellenleiterschicht und/oder der aktiven Schicht gebildet werden. Mit anderen Worten kann die erste Halbleiterschicht 1 ein Teil einer Wellenleiterschicht sein und/oder ein Teil einer aktiven Schicht sein und/oder eine Wellenleiterschicht sein oder aufweisen und/oder eine aktive Schicht sein oder aufweisen. Weiterhin kann die erste Halbleiterschicht 1 auch durch eine Mehrzahl von Schichten gebildet werden, die zusammen zumindest einen Teil einer Wellenleiterschicht und/oder zumindest einen Teil einer aktiven Schicht und/oder eine Wellenleiterschicht und/oder eine aktive Schicht bilden.
  • Zusätzlich zur ersten Halbleiterschicht 1 kann die Halbleiterschichtenfolge der Halbleiterchips 100 weitere funktionelle Halbleiterschichten wie beispielsweise eine oder mehrere Schichten ausgewählt aus Wellenleiterschichten, Mantelschichten, Pufferschichten und Halbleiterkontaktschichten aufweisen, die Teil der zweiten Halbleiterschicht 2 und der dritten Schicht 3 sein können oder die einzeln oder in Kombination die zweite Halbleiterschicht 2 und die dritte Schicht 3 der Halbleiterschichtenfolge bilden können. Weiterhin kann auch die erste Halbleiterschicht 1 eine solche Schicht aufweisen.
  • Auf der Halbleiterschichtenfolge ist zur elektrischen Kontaktierung der Halbleiterchips 100 eine Kontaktschicht 4 aufgebracht, die ein bondbares und/oder lötbares Metall aufweist. Die Kontaktschicht 4 kann auch eine entsprechende Schichtenfolge aus mehreren Metallschichten aufweisen. Der Begriff „Metall“ kann neben einem reinen Metall auch Mischungen, Legierungen und Verbindungen mit oder aus mehreren Metallen bezeichnen, die zur elektrischen Kontaktierung und zum elektrischen Anschluss geeignete Eigenschaften aufweisen. Geeignete Metalle für die Kontaktschicht 4 können allein oder in Kombination eines oder mehrere ausgewählt aus Gold, Aluminium, Silber, Titan, Platin, Nickel, Palladium, Rhodium und Wolfram sein.
  • Die Halbleiterchips 100 weisen zumindest eine weitere Kontaktschicht auf, die in den 2A bis 2H der Übersichtlichkeit halber nicht gezeigt ist und die zusammen mit der Kontaktschicht 4 einen elektrischen Anschluss der Halbleiterchips 100 ermöglicht. Beispielsweise kann die dritte Schicht 3 elektrisch leitend sein und die weitere Kontaktschicht ist auf einer der ersten Halbleiterschicht 1 abgewandten Seite der dritten Schicht 3 aufgebracht. Alternativ kann die weitere Kontaktschicht auf einem entsprechend freigelegten Teil der Oberseite des Halbleiterchips 100 neben der gezeigten Kontaktschicht 4 angeordnet sein.
    In zumindest einigen Ausführungsbeispielen weisen die Halbleiterchips 100 bereichsweise, also in Teilbereichen zwischen der Kontaktschicht 4 und der Halbleiterschichtenfolge eine Passivierungsschicht 5 auf, die einen Teil der Oberseite der Halbleiterschichtenfolge gegen die Kontaktschicht 4 elektrisch isoliert. Die Passivierungsschicht 5 kann beispielsweise ein elektrisch isolierendes Oxid, Nitrid oder Oxinitrid oder eine Kombination mehrerer solcher Materialien aufweisen oder daraus sein. Beispielsweise kann die Passivierungsschicht eines oder mehrere der folgenden Materialien aufweisen: Aluminiumoxid, Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Titanoxid. Durch die Passivierungsschicht 5 kann es möglich sein, eine Kontaktschicht 4 mit einer großen Kontaktfläche bereitzustellen, die groß genug für eine externe elektrische Kontaktierung des Halbleiterchips 100 beispielsweise mittels einer Lötverbindung oder einem Bonddraht ist, während die Halbleiterschichtenfolge in einem kleineren Bereich durch die elektrische Kontaktschicht 4 elektrisch angeschlossen ist. Der Kontaktbereich zwischen der Kontaktschicht 4 und der Halbleiterschichtenfolge kann insbesondere den Bereich der aktiven Schicht definieren, in dem eine Lichterzeugung gewünscht ist, und kann entsprechend beispielsweise streifenförmig ausgebildet sein. Der streifenförmige Kontaktbereich kann sich bevorzugt von einer vorderen Seitenfläche der Halbleiterschichtenfolge, die eine Auskoppelfacette zur Lichtabstrahlung bildet, zu einer gegenüber liegenden hinteren Seitenfläche der Halbleiterschichtenfolge, die eine reflektierende Rückseitenfacette bildet, erstrecken. Auf den Facetten können geeignete Schichten wie beispielsweise teilweise oder vollständig reflektierende Schichten und Schichtkombinationen entsprechend der gewünschten Funktionalitäten aufgebracht sein.
  • Rein beispielhaft basieren die erste Halbleiterschicht 1 und bevorzugt die Halbleiterschichtenfolge der Halbleiterchips 100 auf dem oben im allgemeinen Teil beschriebenen III-V-Verbindungshalbleitermaterialsystem InAlGaN. Dabei kann somit in den gezeigten Ausführungsbeispielen die Materialzusammensetzung der ersten Halbleiterschicht 1 in Bezug auf zumindest einen der Kristallbestandteile von InAlGaN in lateraler Richtung variieren. Besonders bevorzugt variiert die Materialzusammensetzung in Bezug auf den Indiumgehalt, der besonders abhängig von der Aufwachstemperatur ist. So kann der eingebaute Indiumgehalt bei üblichen Aufwachstemperaturen mit zunehmender Aufwachstemperatur geringer werden, so dass in Bereichen der aufwachsenden ersten Halbleiterschicht 1, in denen eine im Vergleich zu anderen Bereichen geringere Aufwachstemperatur herrscht, ein stärkerer Indiumeinbau und damit ein daraus resultierender höherer Indiumgehalt bewirkt werden kann.
  • In Abhängigkeit von der lateralen Variation der Materialzusammensetzung entlang zumindest einer Erstreckungsrichtung können entlang dieser Erstreckungsrichtung Eigenschaften der ersten Halbleiterschicht 1 variieren. Im Materialsystem InAlGaN beispielsweise kann ein höherer Indiumgehalt einen höheren Brechungsindex, eine Verringerung der Bandlücke und eine Erhöhung der optischen Absorption bedingen. Entsprechend kann ein niedrigerer Indiumgehalt eine Verringerung des Brechungsindex, eine Erhöhung der Bandlücke und eine Verringerung der optischen Absorption bedingen.
  • Besonders bevorzugt kann die Schichtdicke der ersten Halbleiterschicht 1 in den gezeigten Ausführungsbeispielen wie in den Figuren dargestellt gleichbleibend sein. Insbesondere kann die Dicke der ersten Halbleiterschicht 1 unabhängig von der Materialzusammensetzung unterschiedlicher Bereiche, wie sie im Folgenden beschrieben werden, um nicht mehr als 10% oder um nicht mehr als 5% oder besonders bevorzugt um nicht mehr als 1% variieren.
  • Der in 2A gezeigte Halbleiterchip 100 ist als so genannter Single-Emitter-Oxidstreifenlaser ausgebildet und weist eine Halbleiterschicht 1 mit lateral nebeneinander angeordneten Bereichen 11, 12 auf, die eine unterschiedliche Materialzusammensetzung aufweisen. Der Bereich 11 ist streifenförmig entsprechend dem darüber angeordneten Kontaktbereich zwischen der Halbleiterschichtenfolge und der Kontaktschicht 4 ausgebildet und grenzt in lateraler Richtung quer zur Erstreckungsrichtung des Streifens an die Bereiche 12 an. Bei einem Blick auf die Auskoppelfacette oder die Rückseitenfläche des Halbleiterchips 100 sind die Bereiche 12 somit links und rechts neben dem Bereich 11 angeordnet. Der Bereich 11, der bei einem Blick auf die Auskoppelfacette eine Breite im Bereich von einigen Mikrometern bis zu einigen 10 µm aufweisen kann und der im Wesentlichen dem zur Lichterzeugung vorgesehenen Bereich entspricht, weist einen höheren Indiumgehalt als die lateral benachbarten Bereiche 12 auf, so dass die Bereiche 12 einen niedrigeren Brechungsindex und eine größere Bandlücke als der Bereich 11 aufweisen. Durch diesen Unterschied im Brechungsindex und in der Bandlücke kann im Betrieb des Halbleiterchips 100 eine Indexführung des in der aktiven Schicht erzeugten Lichts erreicht werden, der bereits nach dem epitaktischen Aufwachsen im Halbleiterchip 100 „eingebaut“ ist. Dadurch kann es möglich sein, dass eine Indexführung ohne eine im Stand der Technik übliche Stegwellenleiterstruktur erreicht werden kann, so dass der damit verbundene Ätzprozess nicht erforderlich ist.
  • Bei üblichen Stegwellenleiterstrukturen muss die Ätztiefe auf wenige Nanometer genau eingehalten werden, da eine zu flache Ätzung eine Stromaufweitung und damit eine schwache Führung verursachen kann, was sich in verschlechterter Performance, schlechterer Kennlinie-Linearität und verringerter Ausbeute niederschlagen kann, während eine zu tiefe Ätzung zu Stabilitätsproblemen und Nichtlinearitäten in der Lichtleistungsabhängigkeit vom Betriebsstrom, so genannten „kinks“, führen kann. Entsprechend stellt der Ätzprozess zur Herstellung herkömmlicher Stegwellenleiterstrukturen einen aufwändigen Herstellungsprozess dar. Weiterhin kann die Überformung der herkömmlichen Stegwellenleiterstruktur mit einer metallischen Kontaktschicht kritisch sein und die Gefahr eines so genannten Abbrands erhöhen. Aufgrund der durch eine herkömmliche Stegwellenleiterstruktur gebildeten Oberflächenstruktur kann es weiterhin zu Entwärmungsproblemen bei einer Montage des Laserdiodenchips mit der Stegseite nach unten kommen.
  • Durch den während des Aufwachsens erfolgenden Einbau der Indexführung in die erste Halbleiterschicht 1 in Form einer planaren Struktur können sich im Hinblick auf die beschriebenen Probleme der Steg-Ätzung eine verbesserte Ausbeute, eine bessere Laser-Performance, eine verbesserte Kennlinien-Linearität und eine höhere Bauteilstabilität für den so hergestellten Halbleiterchip 100 ergeben. Darüber hinaus kann der Herstellungsprozess einfacher als bei herkömmlichen Laserdioden mit Stegwellenleiterstruktur sein. Weiterhin ist das Aufbringen der Kontaktschicht 4 und damit die Überformung der Halbleiterschichtenfolge mit einer metallischen Schicht einfacher und weniger fehlerbehaftet, was sich in einer erhöhten Stabilität niederschlagen kann. Ferner kann die in der ersten Halbleiterschicht 1 hergestellte planare zur Indexführung vorgesehene Struktur, die eine entsprechend planare Struktur auch für die Kontaktschicht 4 bewirkt, eine verbesserte Entwärmung bei einer Montage des Halbleiterchips 100 mit der Kontaktschicht 4 nach unten zur Folge haben.
  • Der in 2B gezeigte Halbleiterchip 100 ist als so genannter Single-Emitter-Breitstreifenlaser ausgebildet und weist im Vergleich zum Ausführungsbeispiel der 2A einen breiteren Bereich 11 mit höherem Indiumgehalt im Vergleich zu den lateral links und rechts angrenzenden Bereichen 12 auf. Der breitere Bereich 11 entspricht im Wesentlichen dem im Vergleich zum Ausführungsbeispiel der 2A nun ebenfalls breiteren aktiven Bereich, der zur Lichterzeugung vorgesehen ist. Durch die größere Breite des zur Lichterzeugung vorgesehenen Bereichs kann eine auch zur externen Kontaktierung ausreichend breite Kontaktschicht 4 auf der Halbleiterschichtenfolge ohne eine dazwischen angeordnete Passivierungsschicht 5 aufgebracht werden. Der in 2B gezeigte Halbleiterchip 100 zeichnet sich entsprechend durch eine sehr einfache Prozessierung und gleichzeitig eine im Vergleich zum Stand der Technik verbesserte Laser-Performance durch die in Verbindung mit 2A bereits beschriebene integrierte Wellenführung aus.
  • In den 2C bis 2E sind Halbleiterchips 100 gezeigt, die im Vergleich zu den vorherigen Ausführungsbeispielen und insbesondere im Vergleich zum Ausführungsbeispiel der 2A über der ersten Halbleiterschicht 1 eine zweite Halbleiterschicht 2 aufweisen, die über dem Bereich 11 mit dem erhöhten Indiumgehalt zusätzlich eine Rippenwellenleiterstruktur 21 aufweisen. Durch diese können in Kombination mit der in die erste Halbleiterschicht 1 durch den beschriebenen Aufwachsprozess bereits eingebaute Wellenführung eine sehr starke Indexführung, eine verbesserte Ausbeute, eine höhere Laser-Performance und verbesserte Fernfeldeigenschaften erreicht werden. Im Vergleich zu herkömmlichen Laserdioden, die nur über eine Stegwellenleiterstruktur verfügen, ist bei den Halbleiterchips 100 der Ausführungsbeispiele 2C bis 2E außerdem eine geringere Ätztiefe bei der Herstellung des Stegs erforderlich, was eine bessere Alterungsstabilität und eine geringere Fehleranfälligkeit beim Herstellungsprozess zur Folge haben kann.
  • Durch unterschiedlich ausgedehnte laterale Variationen der Aufwachstemperatur während des Aufwachsprozesses zur Herstellung der ersten Halbleiterschicht 1 kann die Breite des Bereichs 11 im Vergleich zur Breite der Rippenwellenleiterstruktur 21 variiert werden, wodurch sich mit einem gleichen Herstellungsprozess unterschiedliche Bauteileigenschaften herstellen lassen. Wie in 2C gezeigt ist, können der Bereich 11 und die Rippenwellenleiterstruktur 21 eine gleiche oder zumindest im Wesentlichen gleiche Breite aufweisen. Wie in den 2D und 2E gezeigt ist, kann die Breite des Bereichs 11 auch größer oder kleiner als die Breite der Rippenwellenleiterstruktur 21 sein.
  • Wie in Verbindung mit den Ausführungsbeispielen der 2A bis 2E beschrieben ist, kann entweder auf eine Rippenwellenleiterstruktur verzichtet werden oder es kann die Tiefe der Stegätzung signifikant verringert werden, da sowohl die Strombegrenzung als auch die Indexführung in den Halbleiterchip 100 eingebaut werden können. Weiterhin kann es sein, dass gegebenenfalls allenfalls die Kontaktschicht 4 partiell entfernt werden muss, wie in 2B gezeigt ist.
  • In Verbindung mit den 2F bis 2H sind weitere Ausführungsbeispiele von Halbleiterchips 100 gezeigt, die im Vergleich zu den vorherigen Ausführungsbeispielen multiemittierende Laserdiodenchips in Form von Laserbarren und Laser-Arrays bilden.
  • In 2F ist ein Halbleiterchip 100 gezeigt, der als multiemittierender Laserbarren mit einer ersten Halbleiterschicht 1 mit einer Mehrzahl lateral nebeneinander angeordneten streifenförmigen Bereichen 11 mit höherem Indiumgehalt ausgebildet ist, die einer Mehrzahl von Bereichen zur Lichterzeugung entsprechen und die durch Bereiche 12 mit niedrigerem Indiumgehalt voneinander getrennt sind. Insbesondere bei Breitstreifenlasern können hierdurch eine verbesserte Modenkontrolle und ein verbessertes Fernfeldverhalten erreicht werden. Die Kontaktierung der Mehrzahl von Bereichen 11 erfolgt über eine gemeinsame Kontaktschicht 4.
  • In 2G ist ein Halbleiterchip 100 gezeigt, bei dem die Kontaktschicht 4 in einer Mehrzahl von nebeneinander angeordneten streifenförmigen Kontaktbereichen die Halbleiterschichtenfolge kontaktiert. Die Kontaktbereiche entsprechen einer Mehrzahl von aktiven Bereichen in der aktiven Schicht, die gemeinsam angesteuert werden können. Die erste Halbleiterschicht 1 weist Bereiche 11, 12 mit unterschiedlicher Materialzusammensetzung, insbesondere unterschiedlichem Indiumgehalt, auf, die kontinuierlich ineinander übergehen und der „herkömmlichen“ aktiven Zone überlagert sind. Dadurch kann es möglich sein, die Wellenleitung entlang des Arraystreifens so zu modifizieren, dass Temperatureffekte im Arraybetrieb ausgeglichen werden können. So werden beispielsweise bei einem gewöhnlichen multiemittierenden Laser-Array die aktiven Bereiche in der Mitte des Arrays wärmer, was sich in einem erhöhten Brechungsindex und einer damit veränderten Wellenführung auswirkt. Durch die lateral variierende Materialzusammensetzung der ersten Halbleiterschicht 1 kann dem entgegengewirkt werden, indem beispielsweise im Randbereich, also in den Bereichen 12, durch eine lateral variierende Aufwachstemperatur während des Aufwachsens der ersten Halbleiterschicht 1 durch einen vermehrten Einbau von Indium im Vergleich zum Bereich 11 ein höherer Brechungsindex eingebaut wird. Dadurch kann es möglich sein, dass im Betrieb des Halbleiterchips 100 alle aktiven Bereiche vergleichbare Wellenführungs- und/oder Wellenlängeneigenschaften haben.
  • In 2H ist ein Halbleiterchip 100 gezeigt, der eine getrennte Ansteuerung von aktiven Bereichen durch eine Mehrzahl von voneinander getrennten Kontaktschichten 4 ermöglicht. Die aktiven Bereiche entsprechen dabei Bereichen 11, die im Vergleich zu benachbarten Bereichen 12, 13, 14 einen erhöhten Indiumgehalt aufweisen. Weiterhin sinkt der Indiumgehalt von den Bereichen 14 über die Bereiche 13 zum Bereich 12 kontinuierlich ab, so dass die in Verbindung mit den vorherigen Ausführungsbeispielen beschriebenen Vorteile erreicht werden können, also eine interne Indexführung und ein Ausgleich von unterschiedlichen Wellenführungseigenschaften, die durch das im Betrieb des Halbleiterchips 100 vorherrschende Temperaturprofil hervorgerufen werden können.
  • In Verbindung mit den nachfolgenden Figuren sind Möglichkeiten beschrieben, inhomogene laterale Temperaturverteilungen zum Aufwachsen der ersten Halbleiterschicht zu erzeugen. Die inhomogene laterale Temperaturverteilung wird gezielt während des Aufwachsens der ersten Halbleiterschicht durch eine lokale thermische Beeinflussung von vorbestimmten und gezielt ausgewählten Bereichen erzeugt. Insbesondere kann die inhomogene laterale Temperaturverteilung zumindest teilweise durch eine Temperaturverteilungsstruktur und/oder durch eine lokal variierende Lichtbestrahlung erzeugt werden, wie im Folgenden beschrieben ist. Wird eine Temperaturverteilungsstruktur verwendet, so kann diese je nach Anordnung im Halbleiterchip verbleiben. Entsprechend können die vorab beschriebenen Halbleiterchips zusätzlich noch Temperaturverteilungsstrukturen gemäß den nachfolgenden Ausführungsbeispielen aufweisen.
  • In den 3A bis 3D sind Ausführungsbeispiele für ein Substrat 6 dargestellt, auf dessen Oberfläche 61 die erste Halbleiterschicht aufgewachsen werden kann. Das Substrat 6 ist als Aufwachssubstrat in Form eines Wafers mit einem Durchmesser von beispielsweise größer oder gleich 2 Zoll und kleiner gleich 12 Zoll ausgebildet. Insbesondere kann der Wafer einen Durchmesser von 2 Zoll oder 4 Zoll oder 6 Zoll oder 8 Zoll oder 12 Zoll aufweisen. Mit einem derartigen Substrat 6 lässt sich eine Vielzahl von Halbleiterchips durch Aufbringen der Halbleiterschichtenfolge und der weiteren Schichten der Halbleiterchips im Waferverbund und anschließendes Vereinzeln herstellen. Das Substrat 6 kann in einem herkömmlichen Beschichtungsprozess verwendet werden, bei dem eines oder eine Mehrzahl solcher Substrate auf einem geeigneten Substratträger in einer Beschichtungskammer angeordnet werden.
  • Wie beispielsweise in den 3A und 3C erkennbar ist, weist das Substrat 6 eine Temperaturverteilungsstruktur 7 auf, die gezielt eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufzuwachsenden ersten Halbleiterschicht erzeugen kann. Die Temperaturverteilungsstruktur 7 weist Temperaturverteilungsstrukturelemente 70 auf, die geeignet und dafür vorgesehen sind, die lokale Temperaturverteilung auf der Oberfläche 61 während des Aufwachsprozesses zu beeinflussen. Hierbei kann es sich um Wärmeleitelemente, Heizelemente und/oder Wärmebarriereelemente handeln, wie im Weiteren in Verbindung mit den 4A bis 4K beschrieben ist. Entsprechend der gewünschten temperaturverändernden Wirkung der Temperaturverteilungsstruktur 7 kann diese ein dielektrisches Material, ein halbleitendes Material, ein Metall oder eine Mehrzahl oder Kombination dieser Materialien aufweisen oder daraus sein. Dielektrische Materialien können beispielsweise eine lokale Beeinflussung der Wärmeleitfähigkeit und damit durch eine verbesserte oder verringerte Wärmeleitung eine lokale Erhöhung oder Erniedrigung der Temperatur auf der Oberfläche 61 und damit in der aufwachsenden ersten Halbleiterschicht bewirken.
  • Halbleitende und metallische Materialien können ebenfalls die Wärmeleitfähigkeit beeinflussen und/oder durch Einstrahlung von Licht oder einer anderen geeigneten elektromagnetischen Strahlung wie beispielsweise Mikrowellenstrahlung gezielt erwärmt werden, so dass im Bereich der Temperaturverteilungsstrukturelemente 70 mehr Wärme entsteht und damit eine höhere Temperatur erzeugt werden kann als in den Nachbarbereichen. Wie oben beschrieben kann dadurch beispielsweise im Falle von InAlGaN der Indiumgehalt der ersten Halbleiterschicht, der stark von der Aufwachstemperatur abhängt, eingestellt und variiert werden. Entsprechend können Eigenschaften der ersten Halbleiterschicht wie beispielsweise der Brechungsindex, die Bandlücke und damit gegebenenfalls die Emissionswellenlänge sowie das Absorptionsverhalten lateral variiert werden.
  • Insbesondere weist die Temperaturverteilungsstruktur 7 eine Mehrzahl von Temperaturverteilungsstrukturelementen 70 auf, die in lateraler Richtung regelmäßig und/oder periodisch entsprechend dem beabsichtigten inhomogenen lateralen Temperaturverteilungsprofil angeordnet sind. Die Temperaturverteilungsstrukturelemente können wie gezeigt beispielsweise in Form von voneinander getrennten Inseln und/oder Linienstrukturen ausgebildet sein.
  • Die Temperaturverteilungsstrukturelemente 70 weisen im gezeigten Ausführungsbeispiel entlang der Anordnungsrichtung, im gezeigten Ausführungsbeispiel also in lateraler Richtung senkrecht zur Haupterstreckungsrichtung der linienförmigen Strukturen, eine laterale Ausdehnung auf, die kleiner als eine entsprechende laterale Ausdehnung der herzustellenden Halbleiterchips ist, so dass die lokale Temperaturveränderung von jedem der Temperaturverteilungsstrukturelemente 70 jeweils in einem Teilbereich eines späteren Halbleiterchips erzeugt werden kann. Durch Temperaturverteilungsstrukturelemente 70, deren Breite entlang der Anordnungsrichtung kleiner als entsprechende Abmessungen der Halbleiterchips sind, können beispielsweise die in Verbindung mit den 2A bis 2H beschriebenen Bereiche der ersten Halbleiterschicht erzeugt werden.
  • Rein beispielhaft sind in den 3A bis 3D der Übersichtlichkeit halber nur drei streifenförmige Temperaturverteilungsstrukturelemente 70 gezeigt, die sich auf einer der Oberfläche 61 abgewandten Rückseite des Substrats 6 befinden. Die daraus resultierende laterale inhomogene Temperaturverteilung, die im Falle von InAlGaN auch der Indiumverteilung auf dem Substrat 6 entspricht, ist in 3B angedeutet. Abhängig von der Größe des Substrats 6 und der Größe der herzustellenden Halbleiterchips, die beispielsweise wie im Falle von Laserdiodenchips laterale Abmessungen von weniger als 100 um bis zu einigen 100 µm für Single-Emitter-Chips und bis zu einem oder mehreren Zentimetern für Laserbarren und Laser-Arrays haben können, kann die Anzahl der im Waferverbund hergestellten Halbleiterchips und damit auch die Anzahl und die Abmessungen der Temperaturverteilungsstrukturelemente 70 erheblich variieren.
  • Aufgrund der gut sichtbaren Temperaturverteilungsstrukturelemente 70 kann der Chip-Herstellungsprozess sehr genau auf die Bereiche mit unterschiedlicher Materialzusammensetzung justiert werden. Die Temperaturverteilungsstrukturelemente 70 können beispielsweise mit lithografischen Methoden in beliebiger Form und Anordnung hergestellt werden, was eine auf die späteren Halbleiterchips maßgeschneiderte Materialzusammensetzung und damit eine entsprechende Variation von gewünschten Eigenschaften auf dem Substrat 6 ermöglicht.
  • Wie vorab beschrieben kann die Temperaturverteilungsstruktur 7 bevorzugt auf der Rückseite des Substrats 6 angeordnet sein, die der für den Aufwachsprozess bereitgestellten Oberfläche 61 gegenüberliegt, so dass der Aufwachsprozess auf der Oberfläche 61 ungestört von der Temperaturverteilungsstruktur 7 ablaufen kann. Wie in den 3A und 3C gezeigt ist, kann die Temperaturverteilungsstruktur 7 unmittelbar auf der Substratrückseite angeordnet sein. Alternativ hierzu ist es auch möglich, dass die Temperaturverteilungsstruktur 7 durch zumindest eine Schutzschicht, beispielsweise aus einem dielektrischen Material, abgedeckt oder, wie in 3D gezeigt ist, zwischen zwei solchen Schutzschichten 8, 9 eingebettet ist, um eine Beeinflussung des Aufwachsprozesses durch ein Ausgasen und/oder Abdampfen von Material aus der Temperaturverteilungsstruktur 7 zu verhindern. Im Ausführungsbeispiel der 3D ist eine erste Schutzschicht 8 zwischen der Temperaturverteilungsstruktur 7 und dem Substrat 6 angeordnet, während eine zweite Schutzschicht 9 die Temperaturverteilungsstruktur 7 abdeckt. Die Schutzschichten 8, 9 können gleiche oder unterschiedliche Materialien aufweisen.
  • Weitere Merkmale und Ausführungsbeispiele zur Temperaturverteilungsstruktur 7 sind in den 4A bis 4K beschrieben, wobei hierbei jeweils immer nur ein Ausschnitt des Substrats 6 und darauf aufgewachsenem Halbleitermaterial 10 und damit auch der Temperaturverteilungsstruktur 7 und der Temperaturverteilungsstrukturelemente 70 gezeigt ist. Insbesondere kann die Temperaturverteilungsstruktur 7 eine Mehrzahl und/oder eine Kombination der im Folgenden beschriebenen Temperaturverteilungsstrukturelemente 70 aufweisen. Die Temperaturverteilungsstrukturelemente 70 können insbesondere eine Breite in lateraler Richtung, die in Zeichenebene einer horizontalen Richtung entspricht, aufweisen, die kleiner als eine Breite des darüber herzustellenden Halbleiterchips ist. Weiterhin kann es auch möglich sein, dass sich im Bereich eines Halbleiterchips mehrere Temperaturverteilungsstrukturelemente 70 befinden, um eine größere Anzahl von Bereichen mit unterschiedlicher Materialzusammensetzung in der ersten Halbleiterschicht herzustellen. Das Halbleitermaterial 10 kann beispielsweise eine oder mehrere auf dem Substrat 6 aufgewachsene Halbleiterschichten aufweisen.
  • In 4A ist eine Temperaturverteilungsstruktur 7 mit einem Temperaturverteilungsstrukturelement 70 gezeigt, das unmittelbar auf der der Oberfläche 61 abgewandten Rückseite des Substrats 6 angeordnet ist. Insbesondere kann im gezeigten Ausführungsbeispiel das Temperaturverteilungsstrukturelement 70 ein anderes Material als das Substrat 6 aufweisen und als Heizelement ausgebildet sein, das durch Einstrahlung geeigneter elektromagnetischer Strahlung erwärmt werden kann, so dass das Substrat 6 und damit auch das darauf aufgewachsene Halbleitermaterial 10 im Bereich über dem Temperaturverteilungsstrukturelement 70 auf eine höhere Temperatur als in den benachbarten Bereichen aufgeheizt werden kann, die nicht über dem Temperaturverteilungsstrukturelement 70 angeordnet sind. Beispielsweise kann das gezeigte Temperaturverteilungsstrukturelement 70 ein halbleitendes Material wie etwa Silizium aufweisen, das beispielsweise durch Einstrahlung von Licht mit einer Wellenlänge, die im Absorptionsspektrum des halbleitenden Materials liegt, aufgeheizt werden kann. Alternativ hierzu kann das Temperaturverteilungsstrukturelement 70 beispielsweise auch ein Metall aufweisen, das durch Einstrahlung von geeigneter elektromagnetischer Strahlung wie beispielsweise Mikrowellenstrahlung aufgeheizt werden kann.
  • Das Substrat 6 kann während des Aufwachsens der Halbleiterschichtenfolge mit der Temperaturverteilungsstruktur 7 auf einem Substratträger aufliegen, so dass durch die Temperaturverteilungsstruktur 7 gleichzeitig auch eine Wärmeleitung zwischen dem Substratträger und dem Substrat 6 beeinflusst werden kann.
  • Das Substrat 6 kann beispielsweise eine typische Dicke im Bereich von 100 µm bis zu einigen 100 µm aufweisen, beispielsweise 300 um, so dass die Wärmespreizung in lateraler Richtung im Substrat 6 gering gehalten werden kann und ein gewünschtes Temperaturprofil an der Oberfläche 61 erzeugt werden kann. Dadurch, dass die Temperaturverteilungsstruktur 7 auf der Rückseite des Substrats 6 angeordnet ist, ergibt sich eine geringe chemische Beeinflussung durch die Temperaturverteilungsstruktur 7 während des Aufwachsens des Halbleitermaterials 10. Je nachdem, ob das Substrat 6 nach dem Aufwachsen des Halbleitermaterials 10 verbleibt, gedünnt wird oder ganz entfernt wird, kann auch die Temperaturverteilungsstruktur 7 im später fertig gestellten Halbleiterchip verbleiben oder entfernt sein. Insbesondere beispielsweise im Falle von Leuchtdiodenchips kann es möglich sein, dass die Temperaturverteilungsstruktur 7 im Chip verbleibt.
  • In 4B ist ein Ausführungsbeispiel gezeigt, bei dem im Vergleich zum vorherigen Ausführungsbeispiel die Temperaturverteilungsstruktur 7 unmittelbar auf der für den Aufwachsprozess des Halbleitermaterials 10 bereitgestellten Oberfläche 61 des Substrats 6 angeordnet ist. Die Temperaturverteilungsstruktur 7, die beispielsweise wie im vorherigen Ausgangsbeispiel ausgebildet sein kann, wird beim Aufwachsen durch das Halbleitermaterial 10 überwachsen, beispielsweise mittels eines so genannten ELOG-Prozesses (ELOG: „epitaxial lateral overgrowth“). Die Temperaturverteilungsstruktur 7 weist hierzu bevorzugt eine Dicke in Aufwachsrichtung von größer oder gleich 10 nm und kleiner gleich 500 nm oder kleiner oder gleich 300 nm oder kleiner oder gleich 200 nm oder, besonders bevorzugt, kleiner oder gleich 100 nm auf. Durch die Anordnung der Temperaturverteilungsstruktur 7 auf der zum Aufwachsen vorgesehenen Oberfläche 61 und damit auf der dem Halbleitermaterial 10 zugewandten Seite des Substrats 6 kann eine Wärmespreizung im Substrat 6 vermieden werden, wodurch ein schärferes Temperaturprofil erreicht werden kann. Wird das Substrat 6 nach dem Aufwachsen der Halbleiterschichtenfolge nicht entfernt oder nur gedünnt, kann die Temperaturverteilungsstruktur 7 im später fertig gestellten Halbleiterchip verbleiben.
  • Um das Halbleitermaterial 10 vor möglichen chemischen Beeinträchtigungen durch die Temperaturverteilungsstruktur 7 zu schützen und dennoch eine Temperaturspreizung im Substrat 6 zu vermeiden, kann, wie in 4C gezeigt ist, über der Temperaturverteilungsstruktur 7 eine Schutzschicht 8 aus einem bevorzugt dielektrischen Material, beispielsweise einem oben im allgemeinen Teil beschriebenen Oxid, Nitrid oder Oxinitrid, aufgebracht werden, das zusammen mit dem Substrat 6 das Temperaturverteilungsstrukturelement 70 verkapselt. Beispielsweise kann die Schutzschicht 8 mittels eines Aufbringverfahrens wie etwa Atomlagenabscheidung aufgebracht werden, das eine möglichst hermetisch dichte Schichtbildung bei gleichzeitig möglichst geringer Schichtdicke erlaubt. Die Schutzschicht 8 erstreckt sich hierbei bevorzugt nicht über die gesamte Oberfläche 61 des Substrats 6, sondern überformt möglichst nur die Elemente der Temperaturverteilungsstruktur 7.
  • In 4D ist ein weiteres Ausführungsbeispiel gezeigt, bei dem die auf der Rückseite des Substrats 6 angeordnete Temperaturverteilungsstruktur 7, die wie in 4A ausgebildet sein kann, ebenfalls mit einer Schutzschicht 8, wie in Verbindung mit 4C beschrieben ist, bedeckt ist. Die Schutzschicht 8 kann hierbei die gesamte Rückseite des Substrats 6 bedeckten oder alternativ zum gezeigten Ausführungsbeispiel auch nur das Temperaturverteilungsstrukturelement 70. Neben der Vermeidung einer chemischen Beeinflussung des Aufwachsprozesses kann durch eine geeignete Schutzschicht 8 auch beispielsweise ein unerwünschtes mögliches Haften oder Festkleben am Substratträger vermieden werden.
  • Wie in 4E gezeigt ist, kann das Temperaturverteilungsstrukturelement 70 auch allseitig von einer Schutzschicht 8 umgeben sein und somit in dieser eingebettet sein. In diesem Fall ist die Temperaturverteilungsstruktur 7 nicht unmittelbar auf dem Substrat 6 angeordnet. Anstelle der gezeigten Ausbildung einer einbettenden Schutzschicht 8 können alternativ hierzu, wie oben in Verbindung mit 3D beschrieben ist, auch zwei Schutzschichten verwendet werden, zwischen denen das Temperaturverteilungsstrukturelement 70 angeordnet ist.
  • Wie in Verbindung mit den 4F und 4G gezeigt ist, kann die Temperaturverteilungsstruktur 7 auch im Halbleitermaterial 10 oder im Substrat 6 eingebettet sein. Hierzu kann besonders bevorzugt ein Halbleitermaterial mit einer geringen Bandlücke zur Herstellung von entsprechenden als Heizelementen ausgebildeten Temperaturverteilungsstrukturelementen 70 verwendet werden. Alternativ hierzu kann die Temperaturverteilungsstruktur 7 auch eine zum umgebenden Substratmaterial 6 oder Halbleitermaterial 10 unterschiedliche Wärmeleitfähigkeit aufweisen, so dass das Temperaturverteilungsstrukturelement 70 als in das Substrat 6 oder das Halbleitermaterial 10 integriertes Wärmeleitelement oder Wärmebarriereelement ausgebildet sein kann. Die in den 4F und 4G gezeigten Temperaturverteilungsstrukturen 7 können beispielsweise durch Implantation hergestellt werden. Weiterhin ist es auch möglich, dass das Substrat 6 oder das Halbleitermaterial 10 zusammen mit dem Substrat 6 ein Quasisubstrat mit überwachsenen Temperaturverteilungsstrukturen 7 und einer anschließend planarisierten Oberfläche bilden.
  • In Verbindung mit den 4H bis 4K sind Temperaturverteilungsstrukturen 7 mit Temperaturverteilungsstrukturelementen 70 gezeigt, die eine oder mehrere Erhöhungen und/oder Vertiefungen aufweisen oder daraus sind. Beispielsweise kann in der der Oberfläche 61 abgewandten Rückseite des Substrats 6 eine Oberflächenstruktur mit Erhöhungen und Vertiefungen ausgebildet sein, die Temperaturverteilungsstrukturelemente 70 bilden. Dadurch, dass das Substrat 6 nur mit den Erhöhungen auf einem Substratträger aufliegt, ist dort die Temperaturankopplung besser und dadurch die Temperatur lokal in den Bereichen über den Erhöhungen höher als in den Bereichen über den benachbart angeordneten Vertiefungen. Somit wird eine unterschiedliche thermische Ankopplung des Substrats 6 an einen Substratträger ermöglicht. In diesem Fall können die als Erhöhungen ausgebildeten Temperaturverteilungsstrukturelemente 70 ein gleiches Material wie das Substrat 6 aufweisen und besonders bevorzugt einstückig mit dem Substrat 6 ausgebildet sein.
  • Wie in 4I gezeigt ist, können die durch die Temperaturverteilungsstruktur 7 gebildeten Erhöhungen und Vertiefungen auch durch ein vom Substrat 6 verschiedenes Material gebildet werden.
  • In 4J ist eine Temperaturverteilungsstruktur 7 gezeigt, die eine Kombination der in Verbindung mit den 4A und 4H beschriebenen Temperaturverteilungsstrukturen 7 ist. Zum einen ist ein als Heizelement ausgebildetes Temperaturverteilungsstrukturelement 70 auf der Substratrückseite angeordnet. Zusätzlich sind als Vertiefungen ausgebildete Temperaturverteilungsstrukturelemente 70 in der Substratrückseite vorgesehen, die als Wärmebarriere fungierende Trenngräben bilden, wodurch eine Wärmespreizung im Substrat 6 reduziert und somit ein schärferes Temperaturprofil erzeugt werden kann.
  • Wie in 4K gezeigt ist, kann in den Vertiefungen auf der Substratrückseite zusätzlich ein Material mit geringer Wärmeleitfähigkeit als das Substrat 6 angeordnet sein, um die Wärmebarrierefunktion der so gebildeten Temperaturverteilungsstrukturelemente 70 zu vergrößern.
  • In 5A ist ein typisches Temperaturprofil auf der Oberfläche 61 eines als Substrat 6 für das hier beschriebene Verfahren verwendbaren Wafers in einem herkömmlichen Substratträger schematisch angedeutet. Es ist erkennbar, dass die Temperaturverteilung über die Substratoberfläche 61 nicht homogen ist, sondern auf einer Längenskala und in lateralen Richtungen variiert, die unabhängig von der Anordnung der im Waferverbund herzustellenden Halbleiterchips sind. Eine entsprechende Temperaturverteilung kann beispielsweise auch beim Aufwachsen der ersten Halbleiterschicht vorliegen. Dieses Temperaturprofil wirkt sich, wie vorab beschrieben ist, auf die Materialzusammensetzung der Halbleiterschichten der Halbleiterchips aus, so dass die im Waferverbund gefertigten Halbleiterchips voneinander unterschiedliche Eigenschaften haben können. Um dies zu vermeiden, kann in einem zusätzlichen Verfahrensschritt, wie in 5B gezeigt ist, das Temperaturprofil auf der für den Aufwachsprozess vorgesehenen Oberfläche 61 homogenisiert werden und davon ausgehend, wie in 5C gezeigt ist, entsprechend der gewünschten inhomogenen lateralen Temperaturverteilung eingestellt werden.
  • Wie in den Ausführungsbeispielen gemäß den nachfolgenden 6A bis 6F gezeigt ist, werden in üblichen Beschichtungsanlagen auf einem Substratträger 200 üblicherweise mehrere Substrate 6 angeordnet, um diese gleichzeitig beschichten zu können. Um eine möglichst homogene Beschichtung zu erreichen, rotiert der Substratträger 200, wie mit dem die Drehrichtung 201 andeutenden Pfeil gezeigt ist. Über den Substratträger 200 erfolgt eine Erwärmung der Substrate 6 auf die gewünschte Aufwachstemperatur, wobei auf den Oberflächen 61 inhomogene Temperaturverteilungen wie die exemplarisch in 5A gezeigte vorliegen können. Um das jeweilige Temperaturprofil auf der Oberfläche 61 der Substrate 6, das für jedes Substrat 6 unterschiedlich sein kann, zu homogenisieren, kann dieses zuerst gemessen werden, beispielsweise mittels eines Infrarotdetektors.
  • Weiterhin wird jedes der Substrate 6 gezielt in Teilbereichen erwärmt, um ein möglichst homogenes Temperaturprofil auf deren jeweiliger Oberfläche 61 zu erzeugen. Eine solche Erwärmung kann beispielsweise, wie in 6A gezeigt ist, mittels einer lokal variierenden Lichtbestrahlung, also mittels einer Einstrahlung eines geeignet variierbaren Lichtstrahls 300, erfolgen, der beispielsweise im Substratmaterial oder einem auf den Substraten 6 aufgebrachten Halbleitermaterial absorbiert werden kann. Der Lichtstrahl kann beispielsweise ein Einzel- oder Mehrfachstrahl einer oder mehrerer Laserquellen sein und mittels einer geeigneten Lichtablenkeinrichtung 400, etwa mit einem Spiegel oder einer anderen geeigneten Vorrichtung, gezielt auf ausgesuchte Teilbereiche der Oberflächen 61 der Substrate 6 gelenkt werden. Alternativ hierzu kann, wie in 6B gezeigt ist, beispielsweise auch eine Mehrzahl von Lichtquellen 301, beispielsweise eine Mehrzahl von Laserquellen in einem Laser-Array, verwendet werden, die bevorzugt unabhängig voneinander auf die Oberfläche 61 eines Substrats 6 Licht einstrahlen können. Dadurch kann bevorzugt jeweils die gesamte Oberfläche 61 der Substrate 6 abgedeckt werden, wobei die Lichteinstrahlung unter Berücksichtigung der Drehbewegung des Substratträgers 200 und den ermittelten individuellen Temperaturprofilen der Substrate 6 erfolgt.
  • Das zum Aufwachsen der ersten Halbleiterschicht gewünschte inhomogene laterale Temperaturprofil kann mittels einer vorab beschriebenen zusätzlich vorhandenen Temperaturverteilungsstruktur erzeugt werden. Alternativ hierzu kann es auch möglich sein, dieses ebenfalls mittels der beschriebenen Lichteinstrahlung zu erzeugen, wobei das durch die Lichtheizung auszuführende Heizprofil im Vergleich zu einer reinen Homogenisierung des Temperaturprofils entsprechend angepasst wird. Darüber hinaus kann es auch möglich sein, die durch eine lokal variierende Lichtbestrahlung gebildete Lichtheizung ohne zusätzlichen Homogenisierungsschritt nur zur Erzeugung eines gewünschten inhomogenen Temperaturprofils zu verwenden.
  • Die lokal variierende Lichtbestrahlung während des Aufwachsens der ersten Halbleiterschicht kann, wie vorab beschrieben, eine Bestrahlung mit einem Laser umfassen, der auf die aufwachsende erste Halbleiterschicht in vorbestimmten und gezielt ausgewählten Bereichen einen oder mehrere Lichtstrahlen 300 einstrahlt, der durch Absorption in der aufwachsenden ersten Halbleiterschicht oder einer darunter liegenden Schicht wie beispielsweise einer bereits aufgewachsenen Schicht und/oder dem Substrat 6 zu einer lokalen und inhomogenen Erwärmung in diesen Bereichen führt, so dass in unterschiedlichen Bereichen unterschiedliche effektive Aufwachstemperaturen für die aufwachsende erste Halbleiterschicht vorherrschen. Die lokal variierende Lichtbestrahlung kann insbesondere so ausgeführt sein, dass einer oder mehrere Bereiche gleichzeitig oder nacheinander auf dem Substrat 6 bestrahlt werden kann, deren flächenmäßige Ausdehnungen kleiner als die der Halbleiterchips sind. Hierbei kann die Lichteinstrahlung auch gepulst vorgenommen werden. Durch die beschriebene Lichtablenkeinrichtung 400 und/oder durch die Verwendung einer Mehrzahl von Lichtquellen 301 kann ein Abrastern der Fläche, auf der die erste Halbleiterschicht aufgewachsen wird, möglich sein.
  • Wie in den 6A bis 6F gezeigt ist, können die Substrate 6 oder alternativ auch der Substratträger 200 mit zumindest zwei Markierungen 62 ausgebildet sein, die als Reflektoren bzw. Justagemarken dienen, um den Lichtstrahl 300 synchronisieren zu können. Wie in den 6C und 6D exemplarisch gezeigt ist, kann beispielsweise zu einem Zeitpunkt T1 der mit A bezeichnete Lichtstrahl 300 eine Markierung 62 treffen und von dieser reflektiert werden (6C), während zu einem gleichen oder späteren Zeitpunkt T2 der mit B bezeichnete Lichtstrahl 300 eine Markierung 62 trifft und von dieser reflektiert wird (6D). Die reflektierten Signale von den Markierungen 62 können verwendet werden, um zum einen eine exakte Synchronisation des Lichtstrahls 300 auf ein Substrat 6 zu ermöglichen. Zusätzlich kann es möglich sein, anhand der möglicherweise zeitversetzten Signale von den mindestens zwei Markierungen 62 eine Verdrehung des Substrats 6 im Substratträger 200 zu berechnen und damit das gewünschte Temperaturprofil passend zu den Markierungen 62 auszurichten. Die Markierungen 62 können sowohl bei einer Homogenisierung des Temperaturprofils als auch später im Chipprozess zur Justage der Chipstrukturen passend zum Temperaturprofil verwendet werden.
  • Es können auch mehrere Lichtquellen in Form von mehreren Einzellichtquellen oder, wie in 6B gezeigt ist, in Form von mehreren Mehrzahlen von Lichtquellen 301 zur gleichzeitigen Heizung mehrerer Substrate 6 verwendet werden. Dadurch kann es möglich sein, eine gleichmäßigere Temperaturverteilung während der Rotation des Substratträgers 200 zu erreichen. Außerdem kann lokal mehr Leistung eingebracht werden, da mehrere Lichtquellen einen gleichen Bereich auf einem Substrat 6 beleuchten können, so dass stärkere Temperaturgradienten möglich sind. Durch eine versetzte Anordnung beispielsweise von mehreren durch eine Mehrzahl von Lichtquellen 301 ausgebildeten Laser-Arrays kann weiterhin auch die Ortsauflösung verbessert werden.
  • Wie in 6F gezeigt ist, können die Mehrzahlen von Lichtquellen 301 auch nur Teilbereiche der Substrate 6 beleuchten. Dadurch kann beispielsweise die Zuordnung von reflektierten Signalen von den Markierungen 62 vereinfacht werden. Weiterhin können Detektoren 500 auf dem Substratträger 200 oder in der Nähe dieses angeordnet sein, um die von den Markierungen 62 reflektierten Signale unmittelbar detektieren zu können.
  • Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele und deren Merkmale können gemäß weiteren Ausführungsbeispielen miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternative und zusätzliche Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Bezugszeichenliste
    • 1
    erste Halbleiterschicht
    2
    zweite Halbleiterschicht
    3
    dritte Schicht
    4
    Kontaktschicht
    5
    Passivierungsschicht
    6
    Substrat
    7
    Temperaturverteilungsstruktur
    8, 9
    Schutzschicht
    10
    Halbleitermaterial
    11, 12, 13, 14
    Bereich
    21
    Rippenwellenleiterstruktur
    61
    Oberfläche
    62
    Markierung
    70
    Temperaturverteilungsstrukturelement
    100
    Halbleiterchip
    200
    Träger
    201
    Drehrichtung
    300
    Lichtstrahl
    301
    Mehrzahl von Lichtquellen
    400
    Lichtablenkeinrichtung
    500
    Detektor
    1000, 2000, 3000
    Verfahrensschritt

Claims (19)

  1. Verfahren zur Herstellung eines Halbleiterchips (100), bei dem während eines Aufwachsprozesses zum Aufwachsen einer ersten Halbleiterschicht (1) eine inhomogene laterale Temperaturverteilung entlang zumindest einer Erstreckungsrichtung der aufwachsenden ersten Halbleiterschicht (1) erzeugt wird, so dass eine laterale Variation einer Materialzusammensetzung der ersten Halbleiterschicht (1) hergestellt wird, wobei - die erste Halbleiterschicht (1) auf einem Aufwachssubstrat im Waferverbund aufgewachsen wird, und - anhand von Krümmungsdaten basierend auf einer Krümmungsmessung eine Lichtleistung der auf das Aufwachssubstrat eingestrahlten Lichtbestrahlung (300) lokal so angepasst wird, dass ein Temperaturprofil homogenisiert wird und auf das homogenisierte Temperaturprofil eine Modulation aufgebracht wird, so dass die gewünschte laterale inhomogene Temperaturverteilung auf dem Aufwachssubstrat erzeugt wird.
  2. Verfahren nach Anspruch 1, bei dem die inhomogene laterale Temperaturverteilung gezielt zumindest teilweise durch eine lokal variierende Lichtbestrahlung (300) erzeugt wird.
  3. Verfahren nach Anspruch 2, bei dem die Lichtbestrahlung (300) eine Bestrahlung mit einem Laser umfasst.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die Lichtbestrahlung (300) durch eine Lichtablenkeinrichtung (400) und/oder durch eine Mehrzahl von unabhängig voneinander ansteuerbaren Lichtquellen (301) zur Erzeugung der inhomogenen lateralen Temperaturverteilung lokal variiert wird.
  5. Verfahren nach einem der vorherigen Ansprüche, bei dem die inhomogene laterale Temperaturverteilung gezielt zumindest teilweise durch eine Temperaturverteilungsstruktur (7) erzeugt wird, die zumindest ein Temperaturverteilungsstrukturelement (70) aufweist, das eine lokale Erhöhung oder Verringerung der Temperatur der aufwachsenden ersten Halbleiterschicht (1) bewirkt.
  6. Verfahren nach Anspruch 5, bei dem die erste Halbleiterschicht (1) auf einem Aufwachssubstrat (6) aufgewachsen wird und die Temperaturverteilungsstruktur (7) auf einer der ersten Halbleiterschicht (1) abgewandten Seite des Aufwachssubstrats (6) angeordnet ist.
  7. Verfahren nach Anspruch 5 oder 6, bei dem die erste Halbleiterschicht (1) auf einem Aufwachssubstrat (6) aufgewachsen wird und die Temperaturverteilungsstruktur (7) auf einer der ersten Halbleiterschicht (1) zugewandten Seite des Aufwachssubstrats (6) angeordnet ist.
  8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem die Temperaturverteilungsstruktur (7) in unmittelbarem Kontakt mit dem Aufwachssubstrat (6) angeordnet ist.
  9. Verfahren nach einem der Ansprüche 5 bis 7, bei dem die Temperaturverteilungsstruktur (7) vom Aufwachssubstrat (6) aus gesehen mit einer Schutzschicht (8, 9) bedeckt ist und/oder zwischen der Temperaturverteilungsstruktur (7) und dem Aufwachssubstrat (6) eine Schutzschicht (8) angeordnet ist.
  10. Verfahren nach einem der Ansprüche 5 bis 7 oder 9, bei dem die Temperaturverteilungsstruktur (7) in eine Schutzschicht (8, 9) eingebettet ist.
  11. Verfahren nach einem der Ansprüche 5 bis 10, bei dem die Temperaturverteilungsstruktur (7) in einer Halbleiterschicht und/oder in dem Aufwachssubstrat eingebettet ist.
  12. Verfahren nach einem der Ansprüche 5 bis 11, bei dem die Temperaturverteilungsstruktur (7) im fertiggestellten Halbleiterchip (100) verbleibt.
  13. Verfahren nach einem der Ansprüche 5 bis 12, bei dem das Temperaturverteilungsstrukturelement (70) ein elektromagnetische Strahlung absorbierendes Material aufweist.
  14. Verfahren nach einem der Ansprüche 5 bis 13, bei dem das Temperaturverteilungsstrukturelement (70) eine Erhöhung und/oder eine Vertiefung in dem Aufwachssubstrat aufweist.
  15. Verfahren nach einem der Ansprüche 5 bis 14, bei dem das Temperaturverteilungsstrukturelement (70) eine Vertiefung in dem Aufwachssubstrat aufweist, in der ein Wärmebarrierenmaterial mit einer geringeren Wärmeleitfähigkeit als das Aufwachssubstrat angeordnet ist.
  16. Verfahren nach einem der Ansprüche 5 bis 15, bei dem das Temperaturverteilungsstrukturelement (70) eine Erhöhung in dem Aufwachssubstrat aufweist, die eine lokal variierende thermische Ankopplung an einen Träger (200) bewirkt, auf dem das Aufwachssubstrat (6) angeordnet ist.
  17. Verfahren nach einem der vorherigen Ansprüche, bei dem die erste Halbleiterschicht (1) zumindest ein Teil einer Wellenleiterschicht und/oder einer aktiven Schicht ist.
  18. Verfahren nach einem der vorherigen Ansprüche, bei dem über der ersten Halbleiterschicht (1) zumindest eine zweite Halbleiterschicht (2) aufgewachsen wird und in der zweiten Halbleiterschicht (2) ein Rippenwellenleiter (21) erzeugt wird.
  19. Verfahren nach einem der vorherigen Ansprüche, bei dem die erste Halbleiterschicht (1) Teil einer Halbleiterschichtenfolge mit einer Mehrzahl von Halbleiterschichten ist.
DE102017109809.7A 2016-05-13 2017-05-08 Verfahren zur Herstellung eines Halbleiterchips Active DE102017109809B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108893 2016-05-13
DE102016108893.5 2016-05-13

Publications (2)

Publication Number Publication Date
DE102017109809A1 DE102017109809A1 (de) 2017-11-16
DE102017109809B4 true DE102017109809B4 (de) 2024-01-18

Family

ID=60163335

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017109809.7A Active DE102017109809B4 (de) 2016-05-13 2017-05-08 Verfahren zur Herstellung eines Halbleiterchips

Country Status (4)

Country Link
US (2) US10396106B2 (de)
JP (1) JP6676578B2 (de)
CN (2) CN113991426A (de)
DE (1) DE102017109809B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163274A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光素子
JP7232239B2 (ja) * 2018-02-26 2023-03-02 パナソニックホールディングス株式会社 半導体発光装置
DE102018131579A1 (de) * 2018-12-10 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
CN109830575B (zh) * 2019-01-09 2021-06-04 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
DE102020119227A1 (de) 2020-07-21 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierender Halbleiterkörper
DE102021114411A1 (de) * 2021-06-03 2022-12-08 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Laserbarren mit verringerter lateraler Fernfelddivergenz
US11994807B2 (en) 2022-05-03 2024-05-28 Tokyo Electron Limited In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145888A (ja) 1985-12-20 1987-06-29 Seiko Epson Corp 半導体レ−ザ及びその製造方法
US5573976A (en) 1994-11-16 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor laser
DE69029453T2 (de) 1989-10-02 1997-05-15 Toshiba Kawasaki Kk Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
US20050008351A1 (en) 1999-01-06 2005-01-13 Arnon Gat Heating device for heating semiconductor wafers in thermal processing chambers
US20060228897A1 (en) 2005-04-08 2006-10-12 Timans Paul J Rapid thermal processing using energy transfer layers
US20160005918A1 (en) 2013-01-24 2016-01-07 Centre National De La Recherche Scientifique (Cnrs) Method for the production of monolithic white diodes

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992522A (ja) * 1982-11-18 1984-05-28 Nec Corp 結晶成長法
US4654090A (en) 1985-09-13 1987-03-31 Xerox Corporation Selective disordering of well structures by laser annealing
JPS63188940A (ja) 1987-01-30 1988-08-04 Nikon Corp 光加熱装置
JPH0821756B2 (ja) * 1986-10-31 1996-03-04 セイコーエプソン株式会社 半導体レーザの製造方法
JPS63227089A (ja) 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 多波長半導体レ−ザの製造方法
JPS63311787A (ja) 1987-06-15 1988-12-20 Seiko Epson Corp 多波長集積化半導体レ−ザ
US4855255A (en) 1988-03-23 1989-08-08 Massachusetts Institute Of Technology Tapered laser or waveguide optoelectronic method
US5436192A (en) 1989-03-24 1995-07-25 Xerox Corporation Method of fabricating semiconductor structures via photo induced evaporation enhancement during in situ epitaxial growth
JP3090339B2 (ja) * 1990-03-19 2000-09-18 株式会社東芝 気相成長装置および方法
JP2687668B2 (ja) * 1990-04-17 1997-12-08 日本電気株式会社 高出力半導体レーザ素子及びその製造方法
JPH05190977A (ja) 1992-01-18 1993-07-30 Seiko Epson Corp 半導体レーザ
JP3019174B2 (ja) * 1992-06-10 2000-03-13 日本電信電話株式会社 多波長レーザの製造方法
JPH06124901A (ja) * 1992-10-09 1994-05-06 Furukawa Electric Co Ltd:The 化合物半導体薄膜の製造方法
JPH07221027A (ja) * 1994-01-28 1995-08-18 Matsushita Electric Works Ltd 半導体装置の製造方法
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JPH09283858A (ja) * 1996-04-12 1997-10-31 Canon Inc 化合物半導体光デバイスの製造方法及び装置
JPH1197371A (ja) 1997-09-18 1999-04-09 Tokyo Electron Ltd 熱処理装置
JPH11330548A (ja) 1998-05-15 1999-11-30 Showa Denko Kk Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2000031595A (ja) * 1998-07-10 2000-01-28 Nec Corp 光半導体素子、光半導体素子の製造方法及びその製造装置
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000100728A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 結晶成長装置
DE19907497C2 (de) 1999-02-22 2003-05-28 Steag Hamatech Ag Vorrichtung und Verfahren zur Wärmebehandlung von Substraten
JP2001085742A (ja) 1999-09-17 2001-03-30 Toshiba Corp 半導体発光素子及び半導体発光素子の製造方法
JP4312344B2 (ja) * 2000-03-22 2009-08-12 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003008143A (ja) 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
JP2003086890A (ja) 2001-09-11 2003-03-20 Oki Electric Ind Co Ltd 半導体発光素子の製造方法
US6656749B1 (en) * 2001-12-13 2003-12-02 Advanced Micro Devices, Inc. In-situ monitoring during laser thermal annealing
JP4233801B2 (ja) 2002-04-08 2009-03-04 士郎 酒井 ＩｎＧａＮ系化合物半導体発光装置の製造方法
JP4309106B2 (ja) 2002-08-21 2009-08-05 士郎 酒井 ＩｎＧａＮ系化合物半導体発光装置の製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
KR100685141B1 (ko) 2002-10-29 2007-02-22 스미도모쥬기가이고교 가부시키가이샤 레이저를 이용한 결정막의 제조방법 및 결정막
JP2004288723A (ja) * 2003-03-19 2004-10-14 Seiko Epson Corp 半導体レーザー、半導体レーザーアレイ、および半導体レーザーの製造方法
US20060027169A1 (en) 2004-08-06 2006-02-09 Tokyo Electron Limited Method and system for substrate temperature profile control
US7812366B1 (en) 2005-03-18 2010-10-12 The United States Of America As Represented By The Secretary Of The Army Ultraviolet light emitting AlGaN composition, and ultraviolet light emitting device containing same
DE102005025416A1 (de) 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
JP2008189492A (ja) 2007-02-02 2008-08-21 Japan Aerospace Exploration Agency 光学素子およびこれに用いられるチタン系酸化物ガラス、並びにチタン系酸化物ガラスを用いた発光方法および光増幅方法
JP5051900B2 (ja) 2008-01-21 2012-10-17 日本アビオニクス株式会社 半導体レーザ溶着装置
JP2010040752A (ja) * 2008-08-05 2010-02-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP5403212B2 (ja) 2008-10-06 2014-01-29 株式会社Ｉｈｉ 白色ｌｅｄの製造装置と方法
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
KR20110011775A (ko) * 2009-07-29 2011-02-09 윤재명 복수의 발광 반도체 칩을 포함하는 발광 장치의 제조 방법
CN102473607A (zh) 2009-08-06 2012-05-23 住友电气工业株式会社 膜沉积装置
JP5423294B2 (ja) 2009-09-30 2014-02-19 住友電気工業株式会社 窒化物半導体発光素子
JP2011210885A (ja) 2010-03-29 2011-10-20 Panasonic Corp 半導体レーザアレイ及び半導体レーザアレイの製造方法
JP2012059963A (ja) * 2010-09-09 2012-03-22 Furukawa Electric Co Ltd:The 半導体光集積素子の製造方法
KR101769845B1 (ko) 2011-02-10 2017-08-21 삼성전자주식회사 기기 간의 컨텐츠 공유 방법 및 장치
US8787418B2 (en) 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
JP5888133B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
US11005000B2 (en) * 2013-12-09 2021-05-11 Avago Technologies International Sales Pte. Limited Connector for photonic device
US10199535B2 (en) * 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN104949631B (zh) * 2014-03-27 2017-12-15 纽富来科技股份有限公司 曲率测定装置以及曲率测定方法
DE102017108949B4 (de) * 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109812A1 (de) * 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145888A (ja) 1985-12-20 1987-06-29 Seiko Epson Corp 半導体レ−ザ及びその製造方法
DE69029453T2 (de) 1989-10-02 1997-05-15 Toshiba Kawasaki Kk Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
US5573976A (en) 1994-11-16 1996-11-12 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor laser
US20050008351A1 (en) 1999-01-06 2005-01-13 Arnon Gat Heating device for heating semiconductor wafers in thermal processing chambers
US20060228897A1 (en) 2005-04-08 2006-10-12 Timans Paul J Rapid thermal processing using energy transfer layers
US20160005918A1 (en) 2013-01-24 2016-01-07 Centre National De La Recherche Scientifique (Cnrs) Method for the production of monolithic white diodes

Also Published As

Publication number Publication date
US10396106B2 (en) 2019-08-27
CN107394581A (zh) 2017-11-24
JP2017208543A (ja) 2017-11-24
CN113991426A (zh) 2022-01-28
US20190355768A1 (en) 2019-11-21
US20170330757A1 (en) 2017-11-16
DE102017109809A1 (de) 2017-11-16
JP6676578B2 (ja) 2020-04-08
US11004876B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
DE102017109809B4 (de) Verfahren zur Herstellung eines Halbleiterchips
DE102017108949B4 (de) Halbleiterchip
DE102017109812A1 (de) Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE112014002164B4 (de) Anordnung, Verfahren zum Herstellen einer Anordnung und Array
EP2564478B1 (de) Laserlichtquelle
DE102017113389B4 (de) Halbleiterlaserdiode
DE102016125857B4 (de) Halbleiterlaserdiode
DE112006001084T5 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112016002493B4 (de) Lichtemittierendes Halbleiterbauelement, lichtemittierendes Bauteil und Verfahren zur Herstellung eines lichtemittierenden Halbleiterbauelements
DE102007051315B4 (de) Strahlungsemittierendes Bauelement
DE112019006198T5 (de) Laterales Maßschneidern einer Strominjektion für Laserdioden
DE102007061458A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Bauelements und strahlungsemittierendes Bauelement
WO2021239407A1 (de) Halbleiterlaser mit horizontalem und vertikalem laserelement, lidar-system und verfahren zur herstellung
WO2022079033A1 (de) Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement
DE102011077542A1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
WO2020182406A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
WO2020058082A1 (de) Gewinngeführter halbleiterlaser und herstellungsverfahren hierfür
DE102019216710A1 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen, optoelektronische vorrichtung und verfahren zur herstellung eines optoelektronischen halbleiterbauelementes
DE102017118477A1 (de) Halbleiterlaserdiode
DE102020118824A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung des optoelektronischen halbleiterbauelements und lidar-system
DE102020126388A1 (de) Oberflächenemittierender halbleiterlaser
DE102021102277A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
DE112021000569T5 (de) Optoelektronische halbleitervorrichtung und verfahren zur herstellung einer optoelektronischen halbleitervorrichtung
DE102021127523A1 (de) Oberflächenemittierender photonischer-kristall-laser und verfahren zur herstellung eines solchen
WO2020109530A1 (de) Optoelektronisches halbleiter-bauelement mit stromverteilungsschicht und verfahren zur herstellung des optoelektronischen halbleiter-bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division