DE69025926T2

DE69025926T2 - Dynamischer Speicher mit wahlfreiem Zugriff mit verbessertem Layout und Methode zur Anordnung des Speicherzellenmusters

Info

Publication number: DE69025926T2
Application number: DE69025926T
Authority: DE
Inventors: Taiji Ema
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-06
Filing date: 1990-07-06
Publication date: 1996-07-25
Anticipated expiration: 2010-07-07
Also published as: EP0464251B1; DE69025926D1; EP0684649B1; EP0684649A2; EP0464251A1; EP0684649A3

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich im allgemeinen auf einen dynamischen Speicher mit wahlfreiem Zugriff, und im besonderen auf einen dynamischen Speicher mit wahlfreiem Zugriff, der ein verbessertes Layout hat. Ferner befaßt sich die vorliegende Erfindung mit einem Verfahren zum Anordnen eines Speicherzellenmusters des dynamischen Speichers mit wahlfreiem Zugriff.
In jüngster Zeit ist das Layout von strukturellen Elementen eines dynamischen Speichers mit wahlfreiem Zugriff (nachfolgend einfach als DRAM bezeichnet) unter Verwendung eines Computers konstruiert worden. Um die zu verarbeitende Datenmenge zu reduzieren, wird das Layout unter Verwendung von geraden Linien konstruiert, die sich in zwei orthogonalen Richtungen erstrecken, und von geraden Linien, die sich in einem Winkel von 45º bezüglich jeder der orthogonalen Richtungen erstrecken. Jedoch können fortgeschrittene Computer eine extrem große Datenmenge mit hohen Geschwindigkeiten verarbeiten, und ermöglichen es somit, das Layout unter Verwendung von schrägen Linien zu konstruieren, die sich in anderen Winkeln als 45º bezüglich der zuvor genannten orthogonalen Richtungen erstrecken.
Unter Bezugnahme auf FIG. 1 ist ein Layout eines DRAM eines Stapelkondensatortyps gezeigt. In FIG. 1 bezeichnet AR eine aktive (Diffusions-) Zone, die eine Drainzone und eine Sourcezone enthält, eine Wortleitung, und S bezeichnet einen Sourcebereich. D bezeichnet einen Drainbereich. WL bezeichnet eine Wortleitung, und WL' bezeichnet den Abstand zwischen den benachbarten Wortleitungen WL. BL bezeichnet eine Bitleitung, und BL' bezeichnet einen Erweiterungsabschnitt der Bitleitung BL. BH bezeichnet ein Bitleitungskontaktloch, und SE bezeichnet eine Speicherelektrode. SH bezeichnet ein Speicherelektrodenkontaktloch. GP ist der Abstand zwischen dem Erweiterungsabschnitt BL' der Bitleitung BL und der benachbarten Bitleitung BL.
FIG. 2 ist eine Schnittansicht längs der Linie II-II, die in FIG. 1 gezeigt ist. Ein P-Typ-Siliziumhalbleitersubstrat 1 hat eine Sourcezone S und Drainzone D eines Transfertransistors, die beide aktive Zonen (Zonen mit diffundierten Verunreinigungen) sind, die in dem Si-Substrat 1 vergraben sind. Eine Feldisolierschicht 2 und eine Gateisolierschicht 3 sind auf dem Si-Substrat 1 gebildet. CP bezeichnet eine Gegenelektrode (Zellenplatte) eines Speicherkondensators. Die Bitleitung BL ist auf einer Schichtebene gebildet, die niedriger als jene der Gegenelektrode CP ist. Die Wortleitung WL, die Bitleitung BL, die Speicherelektrode SE und die Gegenelektrode CP sind in dieser Reihenfolge gestapelt. Ein Stapelkondensator besteht aus der Speicherelektrode SE, einem dielektrischen Film DE und der Zellenplatte CP. Diese Anordnung würde beliebt werden, da die Größe von Speicherzellen weiter reduziert wird.
In der in FIG. 1 und 2 gezeigten Anordnung muß jedes Bitleitungskontaktloch BH, das zum elektrischen Verbinden der Bitleitung BL und der Sourcezone S des Transfertransistors verwendet wird, so positioniert sein, daß es von der Wortleitung WL entfernt ist. Das Speicherelektrodenkontaktloch SH, das zum elektrischen Verbinden der Speicherelektrode SE und der Drainzone D des Transfertransistors verwendet wird, muß so positioniert sein, daß es sowohl von der Wortleitung WL als auch von der Bitleitung BL entfernt ist.
Jede Bitleitung BL muß mit dem Erweiterungsabschnitt BL' versehen sein, der so gebildet ist, daß er das Kontaktloch BH umgibt. Das Vorhandensein des Erweiterungsabschnittes BL' vergrößert den Oberflächenbereich der Bitleitung BL, so daß eine parasitäre Kapazität erhöht wird. Ferner verursacht die in FIG. 1 und 2 gezeigte Anordnung Kurzschluß in der Nähe des Bitleitungserweiterungsabschnittes BL', da der Abstand GP zwischen dem Bitleitungserweiterungsabschnitt BL' und der benachbarten Bitleitung BL kleiner als der Abstand zwischen den benachbarten Bitleitungen BL ist.
Eine Länge DM von jeder Speicherzelle, gemessen in der Richtung, in der sich jede Bitleitung BL erstreckt, wird wie folgt beschrieben.
DM = a + e + d + e + 2c + e + d + 1/2WL' = A + c + e + d + 1/2WL'
Dabei sind:
a: Hälfte der Breite des Bitleitungskontaktloches BH
e: Ausrichtungsrand von jedem der Kontaktlöcher
d: die Breite der Wortleitung WL
c: Hälfte der Breite des Speicherelektrodenkontaktloches SH
WL': der Abstand zwischen den benachbarten Wortleitungen WL
Aus FIG. 1 ist ersichtlich, daß A = a + e + d + e + c = a + c + d + 2e ist. Das Bitleitungskontaktloch BL und das Speicherelektrodenkontaktloch SH sind etwa in einer Linie angeordnet, so daß die Länge DM von jeder Speicherzelle groß ist.
Die Patentkurzfassungen von Japan, Bd. 13, Nr. 594, 27.12.89 & JP-A-1 248 556 und die Patentkurzfassungen von Japan, Bd. 14, Nr. 273, 13.6.90 & JP-A-286164 beschreiben jeweils eine Speichervorrichtung, die einen gebogenen Abschnitt in der Wortleitung zwischen einem Speicherkondensatorkontakt und einem entsprechenden Bitleitungskontakt hat.
Die Patentkurzfassungen von Japan, Bd. 13, Nr. 459, 17.10.89 & JP-A-1 179 449 offenbaren, daß der aktive Bereich eine Neigung hat, die bezüglich der Bitleitung 45º beträgt, um die aktiven Bereiche am feinsten anzuordnen, und daß sich die aktiven Bereiche, mit denen die Bitleitungen einen Kontakt bilden, parallel zu den Bitleitungen erstrecken müssen.
EP-A-0 399 531, zitiert gemäß Art. 54(3)EPÜ, zeigt eine Speichervorrichtung, die gebogene Wortleitungsabschnitte und schräg angeordnete aktive Zonen hat.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, einen DRAM vorzusehen, der ein verbessertes Layout hat, bei dem die obengenannten Nachteile eliminiert sind.
Eine spezifischere Aufgabe der vorliegenden Erfindung ist es, einen DRAM mit einem verbesserten Layout vorzusehen, der keinen Bitleitungserweiterungsabschnitt zum Bilden eines Bitleitungskontaktloches hat und darauf gerichtet ist, das Auftreten von Kurzschluß zwischen den benachbarten Bitleitungen zu verhindern.
Die obengenannten Aufgaben der vorliegenden Erfindung werden durch einen dynamischen Speicher mit wahlfreiem Zugriff erfüllt, wie in Anspruch 1 definiert. Weitere Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen beschrieben.
Eine andere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Anordnen eines Speicherzellenmusters des obengenannten dynamischen Speichers mit wahlfreiem Zugriff vorzusehen.
Diese Aufgabe der vorliegenden Erfindung wird durch ein Verfahren nach den beigefügten Ansprüchen 28 und 30 erfüllt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen hervor, in denen:
FIG. 1 ein Diagramm ist, das ein herkömmliches Layout eines DRAM eines Stapelkondensatortyps zeigt;
FIG. 2 eine Querschnittsansicht längs der in FIG. 1 gezeigten Linie II-II ist;
FIG. 3 ein Diagramm ist, das ein Prinzip der vorliegenden Erfindung zeigt;
FIG. 4 ein Diagramm ist, das ein Muster gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
FIG. 5A und 5B Diagramme sind, die den Einfluß eines Vogelkopfes zeigen;
FIG. 6 ein Diagramm eines Musters gemäß der Ausführungsform der vorliegenden Erfindung ist, in dem vier Speicherzellen gezeigt sind;
FIG. 7A, 7B und 7C Diagramme sind, die zeigen, wie die vorliegende Erfindung gemacht wurde; und
FIG. 8 ein Blockdiagramm eines DRAM des gefalteten Bitleitungstyps ist.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Die vorliegende Erfindung beruht auf den folgenden Überlegungen.
Um den obengenannten Erweiterungsabschnitt BL' zu eliminieren, der von der Bitleitung BL hervorsteht und das Bitleitungskontaktloch BH umgibt, ist es erstens am besten, das Bitleitungskontaktloch BL so anzuordnen, daß dessen Mitte auf der Mittellinie der Bitleitung BL positioniert ist.
Zweitens ist es vorteilhaft, das Speicherelektrodenkontaktloch SH so anzuordnen, daß dessen Mitte im gleichen Abstand von den benachbarten Bitleitungen BL und im gleichen Abstand von den benachbarten Wortleitungen WL positioniert ist.
Drittens kreuzt eine imaginäre Linie, die das Bitleitungskontaktloch BH und das entsprechende Speicherelektrodenkontaktloch SH verbindet, die Bitleitung BL in einem Winkel bezüglich der Richtung, in der sich die Bitleitung BL erstreckt, das heißt, bezüglich ihrer Mittellinie. Aktive Zonen, wie Source- und Drainzonen, sind auf der Basis der imaginären Linie angeordnet. Ferner wird die Form von jeder Wortleitung WL unter Berücksichtigung des Musters der aktiven Zonen bestimmt.
Unter Bezugnahme auf FIG. 3 ist ein Prinzip der vorliegenden Erfindung gezeigt, das auf den obengenannten ersten bis dritten Überlegungen basiert. In FIG. 3 sind jene Teile, die dieselben Bezeichnungen von strukturellen Elementen wie jene in FIG. 1 tragen, mit denselben Bezugszeichen versehen. CL bezeichnet eine Mittellinie der Bitleitung BL, und CBH bezeichnet die Mitte des Bitleitungskontaktloches BH. CSH bezeichnet die Mitte des Speicherelektrodenkontaktloches SH, und θ bezeichnet einen Winkel, der zwischen der Mittellinie CL und einer imaginären Linie gebildet ist, die die Mitte CBH und CSH verbindet.
Ein Abstand A zwischen der Mitte CBH des Bitleitungskontaktloches BH und der Mitte CSH des Speicherelektrodenkontaktloches SH, das heißt, die Länge A der imaginären Linie dazwischen, ist wie folgt beschrieben.
A = a + c + d + 2e
Der Abstand zwischen der Mittellinie CL der Bitleitung BL und der Mitte CSH des Speicherelektrodenkontaktloches BH wird wie folgt geschrieben.
1/2b + c + e
Aus FIG. 3 ist ersichtlich, daß zwei rechtwinklige gleichschenklige Dreiecke TA gebildet werden. Somit wird der Winkel θ wie folgt geschrieben.
θ = sin&supmin;¹[(l/2b + e + c)/(a + c + d + 2e)] (1)
Das Speicherzellenmuster wird so bestimmt, daß die Formel (1) erfüllt wird. Es ist möglich, das Speicherzellenmuster so zu bestimmen, daß der Winkel θ dem rechten Ausdruck der Formel (1) nahezu gleich ist.
Unter Bezugnahme auf FIG. 4 ist ein Layout eines DRAM gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. In FIG. 4 sind jene Teile, die dieselben Bezeichnungen wie jene tragen, die in den vorhergehenden Figuren gezeigt sind, mit denselben Eezugszeichen versehen. In FIG. 4 bezeichnet ein Buchstabe b die Breite der Bitleitung BL, und AR' bezeichnet einen gebogenen Abschnitt der aktiven Zone AR. Z ist ein gebogener Abschnitt der Wortleitung WL. Z1, Z2 und Z3 bezeichnen Bereiche der Wortleitung WL, die den gebogenen Abschnitt Z der Wortleitung WL bilden.
Die Mitte CBH des Bitleitungskontaktloches BH ist auf der Mittellinie CL der Bitleitung BL positioniert. Obwohl die in FIG. 4 gezeigte Bitleitung BL einen Erweiterungsabschnitt zum Bilden des Bitleitungskontaktloches BH hat, ist er viel kleiner als jener, der in FIG. 1 gezeigt ist. Somit wird der Abstand zwischen dem Erweiterungsabschnitt der Bitleitung BL und der benachbarten Bitleitung BL vergrößert, so daß das Auftreten von Kurzschluß dazwischen verringert werden kann.
Die Länge A der imaginären Linie, die die Mitte CBH des Bitleitungskontaktloches BH und die Mitte CSH des Speicherelektrodenkontaktloches SH verbindet, ist gleich a + c + d + 2e, wie zuvor beschrieben. Der Winkel θ der Linie bezüglich der Mittellinie CL der Bitleitung BL wird ausgewählt, wie durch Formel (1) definiert. Der Mindestabstand zwischen der Mitte CSH des Speicherelektrodenkontaktloches SH und der Mittellinie CL der Bitleitung BL ist gleich 1/2b + c + e.
Der aktive Bereich AR erstreckt sich längs der imaginären Linie, die die Mitte CBH des Bitleitungskontaktloches BH und die Mitte CSH des Speicherelektrodenkontaktloches SH verbindet. Das heißt, der aktive Bereich AR ist bezüglich der Bitleitung BL schräg angeordnet. Der aktive Bereich AR hat einen gebogenen Abschnitt AR', der bezüglich einer Linie, die durch die Mitte CSH des Speicherelektrodenkontaktloches SH verläuft und zu der Mittellinie CL der Bitleitung BL rechtwinklig ist, symmetrisch gebogen oder gekrümmt ist.
Der gebogene Abschnitt AR' des aktiven Bereichs AR reduziert den Einfluß von Vogelköpfen. Unter Bezugnahme auf FIG. 5A ist ein Siliziumnitrid-(Si&sub3;N&sub4;)-Film gezeigt, der zum selektiven Oxydieren des Si-Substrats verwendet wird, um dadurch eine Oxidschicht (Feldisolierschicht) zur Isolierung von Element zu Element zu erzeugen. Sauerstoff wird an einem kurzen Ende des Si&sub3;N&sub4;-Films längs verschiedener Richtungen zugeführt, wie durch Pfeile in FIG. 5A gezeigt. Somit tritt der Vogelkopf an dem kurzen Ende des Si&sub3;N&sub4;-Films auf, und ein Si-Substratoberflächenabschnitt in der Nähe des kurzen Endes wird oxydiert, wie durch einen Pfeil OX in FIG. 5B gezeigt. Obwohl ein Si-Substratoberflächenabschnitt in der Nähe eines langen Endes des Si&sub3;N&sub4; auch oxydiert wird, wie durch einen Pfeil OY in FIG. 5B gezeigt, ist er kleiner als jener, der durch den Pfeil OX gekennzeichnet ist. Der gebogene Abschnitt AR' der aktiven Zone AR wird zur Berücksichtigung des Auftretens des obengenannten Vogelkopfes vorgesehen. Es sei erwähnt, daß es auf Grund des Vorhandenseins des Bitleitungskontaktloches BH unmöglich ist, einen gebogenen Abschnitt vorzusehen, der sich von dem aktiven Bereich AR aus gerade erstreckt.
Die Richtung, in der sich jede Wortleitung WL erstreckt, ist zu der Richtung, in der sich jede Bitleitung BL erstreckt, rechtwinklig. Jede Wortleitung WL hat den gebogenen Abschnitt Z, der aus den Bereichen Z1, Z2 und Z3 besteht. Der Bereich Z1 ist zu der Mittellinie CL der Bitleitung BL rechtwinklig. Die Bereiche Z2 und Z3 sind auf beiden Seiten des Bereichs Z1 angeordnet. Jeder der Bereiche Z2 und Z3 ist zu der entsprechenden Linie orthogonal, die die Mitte CBH des Bitleitungskontaktloches BH und die Mitte CSH des Speicherelektrodenkontaktloches verbindet. Die Bereiche Z2 und Z3 sind mit dem Bereich Z1 symmetrisch angeordnet.
Gemäß dem in FIG. 4 gezeigten Layout ist die Länge L von jeder Speicherzelle, in der Richtung gemessen, in der sich die Bitleitung BL erstreckt, wie folgt.
L = 2 x [(a + c + d + 2e)² - (1/2b + c + e)²]
Aus der obigen Formel ist ersichtlich, daß die Länge L der Speicherzelle nicht auf dem Abstand WL' zwischen den benachbarten Wortleitungen beruht. Als Resultat ist es möglich, den Abstand WL' zu vergrößern und die Wahrscheinlichkeit des Auftretens von Kurzschluß zu verringern.
Wenn der Mindestabstand zwischen den benachbarten Leitungen 0,5 µm beträgt, werden die Parameter wie folgt ausgewählt.
a = c = 0,3 µm
b = d = 0,5 µm
e = 0,4 µm
WL' = 0,5 µm
In diesem Fall beträgt die Länge von jeder Speicherzelle in der Richtung, in der sich die Bitleitung BL erstreckt, 3,29 µm. Andererseits beträgt die Länge von jeder Speicherzelle in derselben Richtung gemäß der oben erwähnten früheren Anordnung, die in FIG. 1 gezeigt ist, 3,35 µm, wenn der Abstand zwischen den benachbarten Wortleitungen auf 0,5 µm festgelegt ist.
Der Abstand zwischen den benachbarten Wortleitungen gemäß der in FIG. 4 gezeigten Anordnung beträgt 0,8 µm. Andererseits beträgt der Abstand zwischen den benachbarten Wortleitungen gemäß der in FIG. 1 gezeigten früheren Anordnung 0,5 µm.
Der Abstand zwischen den benachbarten Bitleitungen gemäß der in FIG. 4 gezeigten Anordnung beträgt 1,0 µm. Andererseits beträgt der Abstand zwischen den benachbarten Bitleitungen gemäß der in FIG. 4 gezeigten früheren Anordnung 0,5 µm.
Der Bereich von jeder Speicherzelle gemäß der in FIG. 4 gezeigten Anordnung ist geringfügig kleiner als jener, der in FIG. 1 gezeigt ist. Der Abstand zwischen den benachbarten Bitleitungen BL und den Wortleitungen WL in den Speicherzellen beträgt das 1,6 - 2fache von jenem der früheren Anordnung.
Der Querschnitt längs der Linie II'-II' ist fast derselbe wie jener, der in FIG. 2 gezeigt ist. Der Stapelkondensator ist nicht auf die in FIG. 2 gezeigte Struktur begrenzt. Zum Beispiel ist es möglich, den Stapelkondensator so zu bilden, daß die Speicherelektrode SE eine einzelne Rippe hat. Es ist auch möglich, den Stapelkondensator so zu bilden, daß die einzelne Rippe oder die unterste Rippe von einer Vielzahl von Rippen von der Isolierschicht getrennt ist und die Gegenelektrode auch zwischen der einzelnen Rippe oder der untersten Rippe und der Isolierschicht vorgesehen ist.
FIG. 6 ist ein Diagramm, das das Layout von vier Speicherzellen zeigt. In FIG. 6 sind jene Teile, die dieselben wie die in den vorhergehenden Figuren sind, mit denselben Eezugszahlen versehen. Es sei erwähnt, daß der gebogene Abschnitt AR' von jedem aktiven Bereich AR, der in FIG. 6 gezeigt ist, größer als jener in FIG. 4 ist. Das heißt, der gebogene Abschnitt AR' von jedem aktiven Bereich AR ist unter der entsprechenden Wortleitung WL angeordnet. Es sei auch erwähnt, daß ein gekrümmter Teil Z' von jeder Wortleitung WL, der die Bitleitung BL kreuzt, gekrümmt ist, ohne die Bereiche Z1, Z2 und Z3 zu haben. Selbst in der in FIG. 6 gezeigten Anordnung ist die imaginäre Linie, die die Mitte CBH des Bitleitungskontaktloches BH und die Mitte CSH des Speicherelektrodenkontaktloches CSH verbindet, zu dem gekrümmten Teil Z' der Wortleitung WL rechtwinklig. Alle Speicherzellenmuster können durch wiederholtes Anordnen des in FIG. 6 gezeigten Layouts gebildet werden.
FIG. 7A, 7B und 7C sind Diagramme, die zeigen, wie die vorliegende Erfindung gemacht wurde. In FIG. 7A bis 7C sind jene Teile, die dieselben Bezeichnungen wie die vorher beschriebenen tragen, mit denselben Bezugszeichen versehen. Unter Bezugnahme auf FIG. 7A zeigt die gestrichelte Linie das Muster der herkömmlichen Wortleitung WL, wie in FIG. 1 gezeigt. Ein Kontaktloch, das in einem feinen Muster gebildet ist, hat auf Grund der Intensitätsverteilung von Licht etwa die Form eines Kreises. Somit ist es möglich, jedes Kontaktloch auf der Musterlayoutzeichnung als Kreis zu betrachten. Die Wortleitungen müssen von den Bitleitungskontaktlöchern BH durch einen vorbestimmten Abstand getrennt sein. Somit ist es möglich, jede Wortleitung WL teilweise zu einem runden Bogen zu formen, um sie von den Bitleitungskontaktlöchern BH mit dem vorbestimmten Abstand entfernt zu halten. Als Resultat werden gepunktete Bereiche zwischen den benachbarten Wortleitungen WL verfügbar. Somit wird es möglich, wie in FIG. 7B gezeigt, die Positionen der Speicherelektrodenkontaktlöcher SH schräg zu verschieben. Auf Grund der positionellen Veränderung der Speicherelektrodenkontaktlöcher SH wird es möglich, die Positionen der Bitleitungen BL so zu verschieben, daß die Bitleitungskontaktlöcher BH in deren Mitte angeordnet sind, wie in FIG. 7B gezeigt. Dadurch ist es möglich, die Bitleitungserweiterungsabschnitte, wie in FIG. 1 oder FIG. 7A gezeigt, im wesentlichen zu eliminieren, so daß jede Bitleitung BL im wesentlichen gerade ist. Ferner ist es möglich, den Abstand zwischen den benachbarten Bitleitungen BL von GP (FIG. 7A) auf GP' (FIG. 7B) zu vergrößern. Des weiteren wird es auf Grund dieser positionellen Veränderung der Speicherelektrodenkontaktlöcher SH möglich, die Positionen der Wortleitungen WL zu verschieben, wie in FIG. 7C gezeigt. Als Resultat wird es möglich, den Abstand zwischen den gegenüberliegenden Kanten der benachbarten Wortleitungen WL von W1 auf W1' zu vergrößern, wie in FIG. 7C gezeigt. Andererseits wird der Abstand zwischen den anderen gegenüberliegenden Enden der benachbarten Wortleitungen WL verringert, wie in FIG. 7C gezeigt. Es ist möglich, die Abstände W1' und W2' auf der Basis von verschiedenen Forderungen willkürlich zu bestimmen.
Des weiteren ist FIG. 8 ein Blockdiagramm eines DRAM des gefalteten Bitleitungstyps. Eine Vielzahl von Paaren von Bitleitungen, wie BL1 und , erstreckt sich von entsprechenden Leseverstärkern S/A. Eine Vielzahl von Wortleitungen erstreckt sich, um die Bitleitungen zu kreuzen, wie zuvor beschrieben. Eine Speicherzelle MC ist zwischen einer der Bitleitungen und einer der Wortleitungen verbunden. Die Musteranordnungen gemäß der vorliegenden Erfindung sind für den DRAM des gefalteten Bitleitungstyps geeignet, wie in FIG. 8 gezeigt. Jedoch sind die Anordnungen auch auf einen DRAM des offenen Bitleitungstyps anwendbar.

Claims

1. Ein dynamischer Speicher mit wahlfreiem Zugriff, mit:

einem Halbleitersubstrat (1), das eine aktive Zone (AR) hat, die erste und zweite Diffusionszonen (D, S) eines Transfertransistors enthält,

einer Isolierschicht (2, 3), die auf dem genannten Halbleitersubstrat gebildet ist und erste und zweite Kontaktlöcher (SH, BH) hat,

einem Stapelkondensator (SC), der eine Speicherelektrode (SE) hat, die mit der genannten ersten Diffusionszone durch das genannte erste Kontaktloch, das in der genannten Isolierschicht gebildet ist, elektrisch verbunden ist, und eine Gegenelektrode (CP),

einer Wortleitung (WL), die von dem genannten Halbleitersubstrat elektrisch isoliert ist, und

einer Bitleitung (BL), die von dem genannten Halbleitersubstrat elektrisch isoliert ist und mit der genannten zweiten Diffusionszone durch das genannte zweite Kontaktloch, das in der genannten Isolierschicht gebildet ist, elektrisch verbunden ist,

welches zweite Kontaktloch in einer Mitte der genannten Bitleitung positioniert ist,

welche aktive Zone (AR) bezüglich der genannten Bitleitung (BL) und der genannten Wortleitung (WL) schräg angeordnet ist, und

welche zweite Diffusionszone so angeordnet ist, um die Bitleitung zu kreuzen,

dadurch gekennzeichnet, daß die genannte Wortleitung einen gebogenen Abschnitt (Z, Z') hat, der zwischen den genannten ersten und zweiten Kontaktlöchern angeordnet ist, so daß die genannte Wortleitung von dem genannten zweiten Kontaktloch durch einen vorbestimmten Abstand getrennt ist,

und daß die aktive Zone (AR) einen gebogenen aktiven Abschnitt (AR') umfaßt, der in einer Mitte (CSH) des genannten ersten Kontaktloches (SH) gebogen ist und sich hin zu der genannten Bitleitung (BL) erstreckt.

2. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 1, dadurch gekennzeichnet, daß der genannte gebogene Abschnitt (Z, Z') der Wortleitung so angeordnet ist, daß der genannte gebogene Abschnitt zu einer imaginären Linie, die eine Mitte (CSH) des genannten ersten Kontaktloches (SH) und eine Mitte (CBH) des genannten zweiten Kontaktloches verbindet, orthogonal ist.

3. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 1, bei dem die genannte aktive Zone (AR) längs einer imaginären Linie angeordnet ist, die eine Mitte (CSH) des genannten ersten Kontaktloches (SH) und eine Mitte (CBH) des genannten zweiten Kontaktloches (BH) verbindet.

4. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der genannte gebogene Abschnitt (Z') der Wortleitung ein bogenförmiges Muster hat.

5. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß:

der genannte gebogene Abschnitt (Z) der Wortleitung einen ersten Bereich (Z1), einen zweiten Bereich (Z2) und einen dritten Bereich (Z3) hat, die in dieser Reihenfolge integral gebildet sind;

der genannte zweite Bereich zu der genannten Bitleitung orthogonal ist; und

einer der genannten ersten und zweiten Bereiche zu einer imaginären Linie, die eine Mitte (CSH) des genannten ersten Kontaktloches (SH) und eine Mitte (CBH) des genannten zweiten Kontaktloches (BH) verbindet, orthogonal ist.

6. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 5, dadurch gekennzeichnet, daß die genannten ersten und dritten Bereiche (Z1, Z3) um den genannten zweiten Bereich symmetrisch zueinander angeordnet sind.

7. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die genannte aktive Zone einen gebogenen aktiven Abschnitt (AR') umfaßt, der sich hin zu der genannten Bitleitung (BL) erstreckt.

8. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 7, dadurch gekennzeichnet, daß:

die genannte aktive Zone (AR) einen geraden Abschnitt umfaßt, der mit dem genannten gebogenen aktiven Abschnitt (AR') von ihr integral gebildet ist; und

der genannte gebogene aktive Abschnitt der aktiven Zone mit dem genannten geraden Abschnitt um die genannte Mitte (CSH) des ersten Kontaktloches (SH) teilweise symmetrisch ist.

9. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 7, dadurch gekennzeichnet, daß der genannte gebogene aktive Abschnitt (AR') der aktiven Zone (AR) ein Ende hat, das unter der genannten Bitleitung (BL) angeordnet ist.

10. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 7, dadurch gekennzeichnet, daß der genannte gebogene aktive Abschnitt (AR') der aktiven Zone (AR) bezüglich der genannten Bitleitung (BL) schräg angeordnet ist.

11. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß:

eine imaginäre Linie, die eine Mitte (CSH) des genannten ersten Kontaktloches (SH) und eine Mitte (CBH) des genannten zweiten Kontaktloches (BH) verbindet, bezüglich einer Richtung, in der sich die genannte Bitleitung (BL) erstreckt, mit einem Winkel θ geneigt ist; und

der genannte Winkel θ im wesentlichen wie folgt definiert ist:

θ = sin&supmin;¹[(1/2b + e + c)/(a + c + d + 2e)]

wobei a: die Hälfte einer Breite des zweiten Kontaktloches ist,

e: ein Ausrichtungsrand von jedem der genannten ersten und zweiten Kontaktlöcher ist,

d: eine Breite der Wortleitung ist,

c: die Hälfte einer Breite des genannten zweiten Kontakt loches ist,

und

b: eine Breite der genannten Bitleitung ist.

12. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die genannten ersten und zweiten Kontaktlöcher (SH, BH) im wesentlichen runde Formen haben.

13. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die genannte erste Diffusionszone eine Drainzone (D) ist und die genannte zweite Diffusionszone eine Sourcezone (S) ist.

14. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 1 bis 13, bei dem die genannte Bitleitung auf einer Schichtebene gebildet ist, die niedriger als jene der genannten Gegenelektrode (CP) ist.

15. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 1, der auf dem genannten Halbleitersubstrat (1) umfaßt:

eine Vielzahl der genannten aktiven Zonen (AR) die jeweils erste und zweite Diffusionszonen (D, S) eines jeweiligen Transfertransistors enthalten,

welche Isolierschicht (2, 3) eine Vielzahl von ersten Kontaktlöchern (SH) und eine Vielzahl von zweiten Kontaktlöchern (BH) hat,

eine Vielzahl der genannten Stapelkondensatoren (SC), die jeweils eine Speicherelektrode (SE) haben, die mit einer entsprechenden der genannten ersten Diffusionszonen durch ein entsprechendes der genannten ersten Kontaktlöcher, die in der genannten Isolierschicht gebildet sind, elektrisch verbunden ist, und eine Gegenelektrode (CP),

eine Vielzahl der genannten Wortleitungen (WL), die von dem genannten Halbleitersubstrat elektrisch isoliert sind, und

eine Vielzahl der genannten Bitleitungen (BL), die von dem genannten Halbleitersubstrat elektrisch isoliert sind, von welchen Bitleitungen jede mit einer entsprechenden der genannten zweiten Diffusionszonen durch ein entsprechendes der zweiten Kontaktlöcher, die in der genannten Isolierschicht gebildet sind, elektrisch verbunden ist,

von welchen zweiten Kontaktlöchern jedes in einer Mitte (CL) der genannten Bitleitungen positioniert ist,

von welchen aktiven Zonen (AR) jede bezüglich der genannten Bitleitungen (BL) und der genannten Wortleitungen (WL) schräg angeordnet ist,

wobei jede zweite Diffusionszone angeordnet ist, um eine entsprechende Bitleitung zu kreuzen,

bei dem jede der genannten Wortleitungen eine Vielzahl der genannten gebogenen Abschnitte (Z, Z') hat, die zwischen entsprechenden ersten und zweiten Kontaktlöchern angeordnet sind, wobei jeder gebogene Abschnitt von einem entsprechenden der genannten zweiten Kontaktlöcher durch den genannten vorbestimmten Abstand getrennt ist, und

jede der genannten aktiven Zonen (AR) einen gebogenen aktiven Abschnitt (AR') umfaßt, der in einer Mitte eines entsprechenden der ersten Kontaktlöcher (SH) gebogen ist und sich hin zu einer entsprechenden der Bitleitungen (BL) erstreckt.

16. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 15, dadurch gekennzeichnet, daß:

jedes der genannten ersten Kontaktlöcher (SH) in nahezu gleichem Abstand von zwei benachbarten Wortleitungen von der genannten Vielzahl von Wortleitungen (WL) angeordnet ist;

jedes der genannten ersten Kontaktlöcher in nahezu gleichem Abstand von zwei benachbarten Bitleitungen von der genannten Vielzahl von Bitleitungen (BL) angeordnet ist.

17. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, daß jeder gebogene Abschnitt (Z, Z') von jeder der Wortleitungen (WL) so angeordnet ist, daß jeder gebogene Abschnitt zu einer imaginären Linie, die eine Mitte (CSH) des genannten entsprechenden der ersten Kontaktlöcher (SH) und eine Mitte (CBH) des genannten entsprechenden der zweiten Kontaktlöcher (BH) verbindet, orthogonal ist.

18. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 15, dadurch gekennzeichnet, daß jede der genannten aktiven Zonen (AR) längs einer imaginären Linie angeordnet ist, die eine Mitte (CSH) eines entsprechenden der genannten ersten Kontaktlöcher (SH) und eine Mitte (CBH) eines entsprechenden der genannten zweiten Kontaktlöcher (BH) verbindet.

19. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß jeder gebogene Abschnitt von jeder der Wortleitungen (WL) ein bogenförmiges Muster (Z') hat.

20. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß jede der genannten aktiven Zonen (AR) einen gebogenen aktiven Abschnitt (AR') umfaßt, der sich hin zu einer entsprechenden der Bitleitungen (BL) erstreckt.

21. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 20, dadurch gekennzeichnet, daß:

jede der genannten aktiven Zonen (AR) einen geraden Abschnitt umfaßt, der mit dem genannten gebogenen aktiven Abschnitt (AR') von ihr integral gebildet ist; und

der genannte gebogene aktive Abschnitt von jeder der aktiven Zonen mit dem genannten geraden Abschnitt um die genannte Mitte (CSH) des genannten entsprechenden der ersten Kontaktlöcher (SH) teilweise symmetrisch ist.

22. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 20, dadurch gekennzeichnet, daß der genannte gebogene aktive Abschnitt (AR') von jeder der genannten aktiven Zonen (AR) ein Ende hat, das unter einer entsprechenden der Bitleitungen (BL) angeordnet ist.

23. Ein dynamischer Speicher mit wahlfreiem Zugriff nach Anspruch 20, dadurch gekennzeichnet, daß der genannte gebogene aktive Abschnitt (AR') von jeder der genannten aktiven Zonen (AR) bezüglich einer entsprechenden der Bitleitungen (BL) schräg angeordnet ist.

24. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 23, dadurch gekennzeichnet, daß:

eine imaginare Linie, die die Mitte von einem der genannten ersten Kontaktlöcher (SH) und eine Mitte eines entsprechenden der genannten zweiten Kontaktlöcher (BH) verbindet, bezüglich einer Richtung, in der sich die genannten Bitleitungen (BL) erstrecken, mit einem Winkel θ geneigt ist; und

der genannte Winkel θ wie folgt definiert ist:

θ = sin&supmin;¹[(1/2b + e + c)/(a + c + d + 2e)]

wobei a: die Hälfte einer Breite von jedem der zweiten Kontaktlöcher ist,

d: eine Breite von jeder der Wortleitungen ist,

c: die Hälfte einer Breite von jedem der genannten zweiten Kontaktlöcher ist, und

b: eine Breite der genannten Bitleitungen ist.

25. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 24, dadurch gekennzeichnet, daß die genannten ersten und zweiten Kontaktlöcher (SH, BH) im wesentlichen runde Formen haben.

26. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 25, bei dem jede der genannten Bitleitungen auf einer Schichtebene gebildet ist, die niedriger als jene der genannten Gegenelektrode (CP) ist.

27. Ein dynamischer Speicher mit wahlfreiem Zugriff nach irgendeinem der Ansprüche 15 bis 26, bei dem die genannten Bitleitungen ein gefalteter Bitleitungstyp sind.

28. Ein Verfahren zum Anordnen von strukturellen Elementen eines dynamischen Speichers mit wahlfreiem Zugriff nach Anspruch 1 oder 15, mit den Schritten:

Bestimmen einer ersten Position (CSH), die von einer Mitte (CL) der genannten Bitleitung durch einen ersten vorbestimmten Abstand getrennt ist;

Bestimmen einer zweiten Positon (CBH), die in der Mitte der genannten Bitleitung angeordnet ist und von der genannten ersten Position durch einen zweiten vorbestimmten Abstand getrennt ist; und

Bestimmen einer Position der genannten Wortleitung (WL), so daß die genannte Wortleitung zwischen den genannten ersten und zweiten Kontaktlöchern angeordnet ist, bei dem:

die genannte erste Position einer Mitte (CSH) des genannten ersten Kontaktloches (SH) entspricht; und

die genannte zweite Position einer Mitte (CBH) des genannten zweiten Kontaktloches (BH) entspricht.

29. Ein Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß:

der genannte erste vorbestimmte Abstand nahezu gleich b/2 + c + e ist, wobei b eine Breite der genannten Bitleitung ist, c die Hälfte einer Breite des genannten ersten Kontaktloches ist, und e ein Ausrichtungsrand von jedem der genannten ersten Kontaktlöcher ist;

der genannte zweite vorbestimmte Abstand nahezu gleich a + c + d + 2e ist, wobei a eine Hälfte einer Breite des genannten zweiten Kontaktloches ist.

30. Ein Verfahren zum Anordnen von strukturellen Elementen eines dynamischen Speichers mit wahlfreiem Zugriff nach Anspruch 1 oder 15, mit den Schritten:

Bestimmen einer ersten Position (CBH), die in einer Mitte (CL) der genannten Bitleitung angeordnet ist;

Bestimmen einer zweiten Position (CSH), die auf einer imaginären Linie angeordnet ist, die sich von der genannten ersten Position mit einem vorbestimmten Winkel (θ) bezüglich der genannten Bitleitung erstreckt, und die von der Mitte der genannten Bitleitung durch einen vorbestimmten Abstand getrennt ist; und

Bestimmen einer Position der genannten Wortleitung (WL), so daß die genannte Wortleitung zwischen den genannten ersten und zweiten Kontaktlöchern positioniert ist, bei dem:

die genannte erste Position einer Mitte (CBH) des genannten zweiten Kontaktloches (BH) entspricht; und

die genannte zweite Position einer Mitte (CSH) des genannten ersten Kontaktioches (SH) entspricht.

31. Ein Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß:

der genannte vorbestimmte Winkel θ im wesentlichen wie folgt definiert ist:

θ = sin&supmin;¹[(1/2b + e + c)/(a + c + d + 2e)]

wobei a: die Hälfte einer Breite des genannten zweiten Kontaktloches ist,

d: eine Breite der genannten Wortleitungen ist,

c: die Hälfte einer Breite des genannten zweiten Kontaktloches ist,

und

b: eine Breite der genannten Bitleitung ist; und der genannte vorbestimmte Abstand nahezu gleich b/2 + c + e ist.