DE69020787T2 - Integrierte Halbleiterschaltung mit verbesserter Eingangs-/Ausgangsstruktur. - Google Patents

Integrierte Halbleiterschaltung mit verbesserter Eingangs-/Ausgangsstruktur.

Info

Publication number
DE69020787T2
DE69020787T2 DE69020787T DE69020787T DE69020787T2 DE 69020787 T2 DE69020787 T2 DE 69020787T2 DE 69020787 T DE69020787 T DE 69020787T DE 69020787 T DE69020787 T DE 69020787T DE 69020787 T2 DE69020787 T2 DE 69020787T2
Authority
DE
Germany
Prior art keywords
voltage
emitter
bipolar transistor
level
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69020787T
Other languages
English (en)
Other versions
DE69020787D1 (de
Inventor
Hiroyuki Hara
Yasuhiro Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69020787D1 publication Critical patent/DE69020787D1/de
Publication of DE69020787T2 publication Critical patent/DE69020787T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung und insbesondere eine integrierte Halbleiterschaltung einschließlich einer Eingabe-/Ausgabeschaltung zum Empfangen und Verarbeiten von Signalen mit verschiedenen Pegeln.
  • Figur 1 zeigt eine herkömmliche Eingabeschaltung zur Benutzung in einer LSI, betrieben bei einem CMOS Pegel (0 bis 5 V) und entworfen zum Empfangen eines externen ECL- Pegels (-0,8 - 1,7 V) als Signal.
  • Insbesondere wenn der ECL-Pegel eines Eingabeanschlusses 1 hoch ist, wird ein Differentialbipolartransistor 2 eingeschaltet, und ein Stroin wird nicht an einen Widerstand 3 zugeführt. Deshalb geht das Potential des Emitters eines Bipolartransistors 4 auf einen hohen Pegel, und ein hohes Signal, eingestellt auf den CNOS-Pegel, tritt auf am Ausgabeanschluß 5.
  • Wenn andererseits der ECL-Pegel des Eingabeanschlusses 1 niedrig ist, wird der Differentialbipolartransistor 6 eingeschaltet, und ein Strom wird zugeführt an den Widerstand 3. Deshalb geht das Emitterpotential des Bipolartransistors 4 auf einen niedrigen Pegel, und ein niedriges Signal, eingestellt auf den CMOS Pegel, tritt auf am Ausgabeanschluß 5. Es sei bemerkt, daß eine Spannung von 5 V an einen Anschluß 7 angelegt ist und eine Spannung von -5,2V an einen Anschluß 8 angelegt ist.
  • Figur 2 zeigt eine herkömmliche Ausgabeschaltung zum Ausgeben eines ECL-Pegel-Signals in einer LSI, betrieben am CMOS-Pegel.
  • Insbesondere wird das CMOS-Pegel-Signal an einem Anschluß 11 erniedrigt durch die Basis-Emitter-Wege (0,7 V x 3) von Bipolartransistoren 12, 13 und 14, und ein ECL-Pegel-Signal kann an einem Ausgabeanschluß 15 erhalten werden. Es sei bemerkt, daß eine Spannung von 5V an einen Anschluß 16 angelegt ist. Die Ausgabeschaltung, die in Figur 2 gezeigt ist, ist offenbart in "Fabrikation und Evaluierung des ECL/TTL-kompatiblen BI-CMOS-Gatearrays", T. IEE, Japan Band 108-C, Nr. 12, 1988, Y.Sugimoto, H.Hara et al..
  • In der oben erwähnten Eingabeschaltung, die in Figur 1 gezeigt wird, muß eine negative ECL-Leistungsquelle (-5,2 V) angeordnet sein innerhalb der am CMOS-Pegel betriebenen LSI. Zusätzlich wird eine Maximalspannung von etwa 10 V an dem Kollektor-Emitter-Pfad des Differential-Bipolartransistor 6 angelegt. Die Aushaltespannung der Schaltung kann ein Hindernis sein für die Entwicklung einer Hochgeschwindigkeits- und Mikrostrukturierungs-Vorrichtung.
  • Zusätzlich wird in der Ausgabeschaltung, die in Figur 2 gezeigt ist, eine Temperaturkompensation nicht durchgeführt. Deshalb ändert sich das ECL-Pegel-Signal, das ausgegeben wird von dem Ausgabeanschluß, in Übereinstimmung mit Temperaturänderung. Dies erlegt ein Problem auf, wenn eine Schnittstelle mit einer temperaturkompensierten Schaltung, wie z.B. eine ECL 100 K Serie, benutzt wird.
  • Die EP-A-0 175 522 zeigt eine temperaturkompensierte hysteresartige Leitungsempfängerschaltung. Jedoch ist der Ausgabe-ECL-Pegel ein positiver Pseudo-ECL-Pegel.
  • In der EP-A-0 239 939 ist eine Eingabeschaltung offenbart, welche angetrieben werden kann durch eine einzelne Leistungsversorgung und welche ein ECL-Pegel-Eingabesignal, fallend auf eine negative Spannung in ein CMOS-Pegelsignal, steigend auf eine positive Spannung, umwandeln kann, und dann dieses CMOS-Pegelsignal an eine innere Schaltung zuführen kann. Die Eingabeschaltung umfaßt den Transistor, eine Vorspannungsschaltung und einen Strom-Zu-Spannung- Konverter. Der Emitter des Transistors ist gekoppelt mit einem Eingabeanschluß zum Empfangen eines Signals eines negativen Potentials. Die Vorspannungsschaltung legt ein negatives Vorspannungssignal an die Basis des Transistors. Der Strom-Zu-Spannung-Konverter ist verbunden mit dem Kollektor des Transistors. Der Konverter gibt ein Signal aus, das zunächst auf einen positiven Pegel fällt und dann auf einen weiteren positiven Pegel ansteigt. D.h. die Eingabeschaltung kann ein Eingabesignal eines negativen Pegels in ein Signal eines positiven Pegels umwandeln.
  • In der EP-A-0 305 098 ist ein verbesserter CMOS-Zu-ECL- Ausgabepuffer offenbart. In dieser Schaltung spricht ein Paar von FETS, angeordnet als ein herkömmlicher CMOS- Inverter, an auf die logischen CMOS-Eingabesignale und treibt einen Bipolartransistor, der als ein Spannungsfolger arbeitet. Der Emitter des Bipolartransistors dient als die Ausgabe des Puffers zum Schaffen der ECL-Ausgabesignale. Ein Widerstand mit einem vorbestimmten Widerstandswert ist eingekoppelt zwischen einer Spannungsquelle und der Basis des Bipolartransistors. Zunächst koppelt einer des Paares von FETS eine Konstantstromquelle an den Widerstand und die Basis des Bipolartransistors, wenn der Puffer ein logisches ECL-0-Logiksignal zuführt. Der Strom von der Stromquelle, der durch den Widerstand tritt, richtet die logische ECL-0- Ausgabespannung ein. Der zweite des Paares von FETs shuntet den Widerstand, wenn der Puffer eine logische ECL-1-Ausgabe zuführt, um einen schnelleren Übergang der Ausgabe des Puffers von einer logischen ECL-0 zu einer logischen ECL-1 zu ermöglichen. Weiterhin ist der Strom von der Stromquelle kompensiert bezüglich Variationen im Widerstand des Widerstandes, um eine im wesentlichen konstante Differenz zwischen der logischen ECL-1- und der logischen ECL-0- Ausgabespannung mit Variationen im Widerstandswert des Widerstands vom Hersteller davon zu gewährleisten.
  • Aufgabe der vorliegenden Erfindung ist es, eine integrierte Halbleiterschaltung zum Eingeben/Ausgeben eines externen ECL-Pegel-Signals zu/von einer integrierten Halbleiterschaltung, betrieben auf einem CMOS-Pegel, ohne eine interne negative interne Leistungquelle zu schaffen.
  • Weitere Aufgabe der vorliegenden Erfindung ist es, eine integrierte Halbleiterschaltung zu schaffen mit einer Eingabe-/Ausgabeschaltung, in der jegliche Anderung im Eingabe-/Ausgabepegel aufgrund einer Temperaturänderung kompensiert ist.
  • Diese Aufgabe wird gelöst nach Anspruch 1.
  • Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen aufgeführt.
  • Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung im Zusammenhang mit der begleitenden Zeichnung.
  • Die Figuren zeigen im einzelnen:
  • Figur 1 ein Schaltungsdiagramm zum Zeigen einer Eingabeschaltung eines herkömmlichen Chips, der auf dem CMOS-Pegel arbeitet;
  • Figur 2 ein Schaltungsdiagramm zum Zeigen einer Ausgabeschaltung eines herkömmlichen Chips, der auf dem CMOS-Pegel arbeitet;
  • Figur 3 ein Schaltungsdiagramm zum Zeigen einer Ausführungsform der vorliegenden Erfindung;
  • Figur 4 ein Schaltungsdiagramm zum detaillierten Zeigen der Anordnung der Vorspannungsschaltung, die in Figur 3 gezeigt ist; und
  • Figur 5 eine Darstellung zum Zeigen einer Temperaturabhängigkeit des Ausgabepegels einer Ausgabeschaltung nach der vorliegenden Erfindung.
  • Eine Ausführungsform der vorliegenden Erfindung wird jetzt detailliert beschrieben werden in Bezug auf die Zeichnung.
  • Figur 3 zeigt eine Ausführungsform der vorliegenden Erfindung. Eine +5 V Leistungsquelle 22 eines auf den CMOS- Pegel arbeitenden Chips 21 ist extern verbunden mit einem Leistungsquellenanschluß VDD, und ein Anschluß GND liegt auf Masse. Ein auf dem ECL-Pegel arbeitender Chip 24 ist verbunden mit einem ECL-Pegel-Eingabeanschluß 23 des Chips 21, und ein auf dem ECL-arbeitender Chip 26 ist verbunden mit einem ECL-Pegel-Ausgabeanschluß 25 davon. In jedem der auf dem ECL-Pegel arbeitenden Chips 24 und 26 ist ein Leistungsquellenanschluß VEE verbunden mit einer Leistungsquelle 27 von -5,2 V, und ein Anschluß GND liegt auf Masse. Der ECL-Pegel-Eingabeanschluß 23 und der ECL- Pegel-Ausgabeanschluß 25 des auf dem CMOS-Pegel arbeitenden Chips 21 sind verbunden mit einer Leistungsquelle 30 von -2V, und zwar jeweils über 50 Ohm Widerstände 28 und 29.
  • Eingabe- und Ausgabeschaltungen des auf dem CMOS-Pegel arbeitenden Chips 21 werden jetzt beschrieben werden. Der ECL-Pegel-Eingabeanschluß 23 ist verbunden mit dem Emitter eines Bipolartransistors 32 über einen Widerstand 31, der Emitter des Transistors 32 ist verbunden mit dem Emitter eines Bipolartransistors 34 über einen Widerstand 33 und ist ebenfalls verbunden mit dem Emitter eines Bipolartransistors 36 über einen Widerstand 35. Der Kollektor des Transistors 32 ist verbunden mit dem Eingabeanschluß einer internen Logik des CMOS-Pegels und ist ebenfalls verbunden mit dem Anschluß VDD über einen Widerstand 37. Der Kollektor des Transistors 34 ist verbunden mit dem Anschluß VDD über einen Widerstand 38, und der Kollektor des Transistors 36 ist verbunden mit dem Anschluß VDD über einen Widerstand 39. Die Basis des Transistors 36 ist verbunden mit dem Kollektor eines Bipolartransistors 40 und ist ebenfalls verbunden mit dem Emitter eines Bipolartransistors 42 über einen Widerstand 41 mit einem Widerstandswert von R/2. Der Kollektor des Transistors 42 ist verbunden mit dem Anschluß VDD, und die Basis davon ist verbunden mit dem zweiten Ausgabeanschluß einer Vorspannungsschaltung 43. Der Emitter des Transistors 43 ist auf Masse gelegt über einen MOS- Transistor 44, und die Basis davon ist verbunden mit dem ersten Ausgabeanschluß der Vorspannungsschaltung 43. Ebenfalls verbunden mit dem Anschluß VDD sind das Gate des Transistors 44 und die Vorspannungsschaltung 43.
  • Der ECL-Pegel-Ausgabeanschluß 25 ist verbunden mit dem Emitter eines Bipolartransistors 45, welcher selbst verbunden ist mit dem Emitter eines Bipolartransistors 47 über einen Widerstand 46, und ebenfalls mit dem Emitter eines Bipolartransistors 49 über einen Widerstand 48. Der Kollektor des Transistors 45 liegt auf Masse, und der des Transistors 45 ist verbunden mit dem Anschluß VDD über einen Widerstand 50. Zusätzlich ist der Kollektor des Transistors 49 verbunden mit dem Anschluß VDD über einen Widerstand 51, und seine Basis ist verbunden mit dem Kollektor eines Bipolartransistors 52 und ebenfalls mit dem Emitter eines Bipolartransistors 54, und zwar über einen Widerstand 53 mit einem Widerstandswert R. Der Kollektor des Transistors 54 ist verbunden mit dem Anschluß VDD und die Basis davon ist verbunden mit dem zweiten Ausgabeanschluß der Vorspannungschaltung 43. Der Emitter des Transistors 52 ist auf Masse gelegt über einen MOS-Transistors 55 und ebenfalls über eine Diode 56 und ist verbunden mit dem Anschluß VDD über einen Widerstand 57 und einen MOS-Tansistor 58. Die und Basis des Transistors 52 ist verbunden mit dem ersten Ausgabeanschluß der Vorspannungsschaltung 43 und die Gates der Transistoren 55 und 58 sind verbunden mit dem Ausgabeanschluß der internen Logik des CMOS-Pegels.
  • Die Vorspannungsschaltung 43, die in Figur 4 gezeigt ist, beinhaltet eine Bandabstand-Referenzschaltung 59, wobei diese Schaltung permanente Potentiale Vi und Vc erzeugt, welche frei von einer Temperaturabhängigkeit sind. Das Potential Vi ist angelegt an den invertierenden Eingabeanschluß eines Verstärkers 60 mit negativer Rückkopplung über einen Widerstand 61, und ein Potential von 2VF (VF x 2) von Dioden 62 und 63 ist angelegt an den nichtinvertierenden Eingabeanschluß. Daraus resultierend wird ein Potential von 4VF -Vi erhalten am zweiten Ausgabeanschluß des Verstärkers 60 mit negativer Rückkopplung und ein Potential von Vc am ersten Ausgabeanschluß davon. Ein Widerstand 64 ist angeschlossen zwischen dem Ausgabeanschluß und dem nicht invertierenden Eingabeanschluß des Verstärkers 60 mit negativer Rückkoppelung und ist eingestellt, einen Widerstandswert gleich dem des Widerstandes 61 zu haben. Der nicht invertierende Eingabeanschluß des Verstärkers 60 ist über einen Widerstand 65 mit dem Anschluß VDD verbunden.
  • Mit Bezug auf die in Figur 3 gezeigte Eingabeschaltung wird das ECL-Pegel-Signal von dem auf dem ECL-Pegel arbeitenden Chip 24 zugeführt an den Emitter des Bipolartransistors 32 über den Widerstand 31, wobei der Emitter 32 fixiert ist auf ein Potential von -Vi -(R/2) x I, niedriger als die zweite Ausgabe von 4VF - Vi von der Vorspannungsschaltung 43 um 4VF der Bipolartransistoren 32, 34, 36 und 42, und um (R/2) x I, was einem Spannungsabfall über dem Widerstand 41 entspricht. Wenn dieses Potential eingestellt ist auf -1,32 V, was ein mittlerer Wert zwischen den Spannungen -0,95 V und -1,72 V des ECL-Pegel-Signals ist, ist der Bipolartransistor 32 eingeschaltet, wenn das ECL-Pegelsignal hoch ist, und ausgeschaltet, wenn dieses Signal niedrig ist. Wenn ein Strom, der den Widerstand 30 zugeührut wird ein-/ausgeschaltet ist, kann ein CMOS-Pegel-Signal an die interne Logik zugeführt werden.
  • Jetzt mit Bezug auf die Ausgabeschaltung, die in Figur 3 gezeigt, wird der Bipolartransistor 52 ein-/ausgeschaltet ansprechend auf das CMOS-Pegel-Signal von der internen Logik, und ein Konstantstrom I, zugeführt an den Widerstand 53 wird ein-/ausgeschaltet. Daraus resultierend wird ein Potential von -Vi niedriger als der zweiten Ausgabe von 4VF - Vi von der Vorspannungsschaltung 43 um 4VF der Bipolartransistoren 45, 47, 49 und 54 ausgegeben als ein Hochpegelpotential. Zusätzlich wird ein Potential von -Vi - R x I niedriger als das Potential von -Vi um R x I, was einem Spannungsabfall über dem Widestand 53 entspricht, ausgegeben als ein Niedrigpegelpotential. Wenn die festen Potentiale Vi und Vc der Bandabstand-Referenzschaltung 59, die in Figur 4 gezeigt ist, so eingestellt sind, daß das Potential Vi am Hochpegel des ECL-Pegel-Signals ist, d.h. -0,95 V, und das Potential Vc an einem Pegel ist, welcher eine Zuführung des Konstantstroms I zum Erzeugen der Amplitude des ECL-Pegel- Signals erlaubt, kann das ECL-Pegel-Signal von -0,95 V bis - 1,72 V von dem Ausgabeanschluß 25 ausgegeben werden.
  • Wie oben beschrieben kann in der LSI, die auf dem CMOS-pegel betrieben wird, das ECL-Pegel-Signal eingegeben/ausgegeben werden ohne die Notwendigkeit, eine negative ECL- Leistungsquelle innerhalb des auf dem CMOS-Pegel arbeitenden Chips 21 einzurichten. Figur 5 zeigt simulierte Temperaturabhängigkeiten eines Ausgabepegels der Ausgabeschaltung. Wie klar erscheint aus Figur 5, ist die Temperaturabhängigkeit Delta VOH in einem Hochausgabezustand (-0,95 V) bei -20 bis 125ºC 6 mV, und die Temperaturabhängigkeit Delta Van in einem Niedrigausgabezustand (-1,72 V) ist 8 mV. Diese Abhängigkeiten sind sehr klein, und der ECL-Ausgabepegel ist temperaturkompensiert. Die Temperaturabhängigkeit des Schwellpotentials der Eingabeschaltung ist ebenfalls so klein wie 60 mV, und eine Schnittstelle mit einer temperaturkompensierten ECL 100 K Serie kann durchgeführt werden.
  • Zusätzlich wird die Vorspannungsschaltung in der oben erwähnten Ausführungsform allgemein benutzt zum Schaffen einer Vorspannung für eine Vielzahl von Eingabe-/Ausgabeschaltungen. Deshalb ist die Skala der Schaltung nicht viel größer als die der herkömmlichen Schaltung.
  • Wie oben beschrieben ist gemäß der vorliegenden Erfindung eine integrierte Halbleiterschaltung geschaffen mit Eingabe/Ausgabeschaltungen, welche ein externes ECL-Pegel-Signal eingeben/ausgeben können an/von einer integrierten Halbleiterschaltung, die auf einem CMOS-Pegel betrieben wird, und zwar ohne eine interne negative ECL- Leistungsquelle und bei der ein Eingabe/Ausgabepegel temperaturkompensiert ist.
  • Bezugszeichen in den Patentansprüchen sollen dem besseren Verständnis dienen und den Schutzumfang nicht beschränken.

Claims (6)

1. Integrierte Halbleiterschaltung mit:
a) einer Vorspannungs-Erzeugungseinrichtung (43) zum Erzeugen einer ersten Vorspannung (Vc) und einer zweiten Vorspannung (4VF -Vi);
b) einer Erzeugungsschaltung (31 bis 42) für ein Signal eines zweiten Pegels, gekoppelt mit der ersten und zweiten Vorspannung, zum Empfangen eines vorbestimmten Signals eines ersten Spannungspegels und Erzeugen daraus eines entsprechenden Signals eines zweiten Spannungspegels unter Benutzung der ersten und zweiten Vorspannung; und
c) einer Erzeugungseinrichtung (45 bis 58) für ein Signal eines ersten Pegels, gekoppelt mit der ersten und zweiten Vorspannung, zum Emfpangen eines vorbestimmten Signals eines zweiten Spannungspegels und Erzeugen daraus eines entsprechenden Signals eines ersten Spannungspegels unter Benutzung der ersten und zweiten Vorspannung; wobei
d) die Erzeugungseinrichtung (31 bis 42) für das Signal des zweiten Pegels eines Vielzahl von Emitter kaskadierten Bipolartransistoren und eine erste Stromquelle (40, 44), eingerichtet zum Erzeugen einer Referenzspannung (-1,32 V) eines ersten Pegels durch Subtrahieren von der zweiten Vorspannung (4VF -Vi) der Basis-Emitter-Spannung (VF) der erstem Emitter-kaskadierten Bipolartransistoren und eines ersten Spannungsabfalls über einen Widerstand (41), umfaßt; wobei die ersten Vorspannung (Vc) die erste Stromquelle steuert zum Schaffen des ersten Spannungsabfalls (R/2 x I);
e) wobei die Erzeugungseinrichtung (45 bis 58) für das Signal des ersten Pegels eine gleiche Anzahl Emitterkaskadierter Bipolartransistoren umfaßt wie die Erzeugungseinrichtung für das Signal des zweiten Pegels und eines zweite Stromquelle (52 bis 56), eingerichtet zum Erzeugen des entsprechenden Signals des ersten Spannungspegels durch Subtrahieren von der zweiten Vorspannung (4VF - Vi) der Basis-Emitter-Spannung (VF) der gleichen Anzahl Emitter-kaskadierter Bipolartransistoren und eines zweiten Spannungsabfalls über einen Widerstand (59); wobei die erste Vorspannung (Vc) die zweite Stromquelle steuert zum Schaffen des zweiten Spannungsabfalls (R x I) abhängig von dem vorbestimmten Signal des zweiten Spannungspegels; und
f) wobei die Vorspannungserzeugungseinrichtung (43) eine erste Einrichtung (59) umfaßt zum Erzeugen der ersten Vorspannung (Vc) als eine Temperaturunabhängige Spannung und eine zweite temperaturunabhängige Spannung (Vi), und eine zweite Einrichtung (60 bis 65) zum Erzeugen der zweiten Vorspannung (4VF - Vi) und der zweiten temperaturunabhängigen Spannung (Vi) und von einer Referenzspannung (2 x VF), wobei die Referenzspannung (2 x VF) abgeleitet ist von einer vorwärts-vorgespannten Diodeneinrichtung (62, 63) und der Basis-Emitter-Spannung der Transistoren der Erzeugungseinrichtungen (31 bis 42; 45 bis 58)für das Signal des zweiten und ersten Pegels entspricht.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungserzeugungseinrichtung (43) beinhaltet:
- eine Bandabstand-Referenzscahltung (59), bildend die erste Einrichtung (59); und
einen Verstärker (60) mit negativer Rückkopplung zum Empfangen der Referenzspannung (2 x VF) einem nichtinvertierenden Eigabeanschluß und der zweiten Temperaturunabhängigen Spannung (Vi) an einem invertierenden Eingabeanschluß, und beinhaltend eine Rückkopplungseinrichtung (61, 64) zum Veranlassen, daß den Verstärkern mit negativer Rückkopplung die zweite Vorspannung (4 x VF - Vi) ausgibt, bildend die zweite Einrichtung (60 bis 65).
3. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Erzeugungseinrichtung (31 bis 42) für das Signal des zweiten Pegels einen ersten Bipolartransistor (42) beinhaltet mit einer Basis zum Empfangen der zweiten Vorspannung (4VF - Vi) von der Vorspannungserzeugungseinrichtung 43, einem mit einem ersten Leistungsquellenanschluß (VDD) verbundenen Kollektor und einen mit der ersten Stromquelle (40, 44 über den Widerstand (41) verbunden mit dem Emitter, einem zweiten Bipolartransistor (36) mit einem Emitter und einer mit dem Emitter des ersten Bipolartransistors (42) über den Widerstand 41 verbundenen Basis, einem dritten Bipolartransistor (34) mit einem Emitter und einer mit dem Emitter des zweiten Bipolartransistors (36) verbundenen Basis und einem vierten Bipolartransistor (32) mit einem mit dem Emitter des dritten Bipolartransistors (34) verbundenen Basis, wobei ein Emitter verbunden ist mit den Emittern des zweiten und dritten Bipolartransistors (36, 34) über jeweilige zweite und dritte Widerstände (33, 35) und ebenfalls verbunden ist mit einem eingabeanschluß (23) über einen vierten Widerstand (31), und ein Kollektor dient als ein Ausgabeanschluß zum Ausgeben des Signals des zweiten Spannungspegels und verbunden ist mit dem ersten Leistungsquellenanschluß (VDD) über einen fünften Widerstand (37).
4. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erzeugungseinrichtung (45 bis 58) für das Signal des ersten pegels einen fünften Bipolartransistor (54) beinhaltet in einer Basis zum Empfangen der zweiten Vorspannung (4Vf - Vi) von der Vorspannungserzeugungseinrichtung (43), einem mit einem ersten Leistungsquellenanschluß (VDD) verbundenen Kollektor und einem mit der zweiten Stromquelle verbundenen Emitter, einen sechsten Bipolartransistor (49) mit einem Emitter und einem mit dem Emitter des fünften Bipolartransistors (54) über einen sechsten Widerstand (53) verbundenen Basis, einen siebenten Bipolartransistor (47) mit einem Emitter und einer mit dem Emitter des sechsten Bipolartransistors (49) verbundenen Basis und einen achten Bipolartransistor (45) mit einer mit dem Emitter des siebenten Bipolartransistors (47) verbundenen Basis und einem Emitter dienend als ein Ausgabeanschluß zum Ausgeben des Signals des ersten Spannungspegels und verbunden mit den Emittern des sechsten und siebenten Bipolartransistors (49, 47) jeweils über einen siebenten und achten Widerstand (48, 46).
5. Integrierte Halbleiterschaltung nach einem der vorliegenden Ansprüche, dadurch gekennzeichnet, daß die Erzeugungseinrichtung (31 bis 42) für das Signal des zweiten Pegels eine CMOS-Pegel-Erzeugungseinrichtung ist.
6. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erzeugunseinrichtung (40 bis 58) für das Signal des ersten Pegels eine ECL-Pegel-Signalerzeugungseinrichtung ist.
DE69020787T 1989-04-26 1990-04-26 Integrierte Halbleiterschaltung mit verbesserter Eingangs-/Ausgangsstruktur. Expired - Fee Related DE69020787T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1106529A JP2549729B2 (ja) 1989-04-26 1989-04-26 半導体集積回路

Publications (2)

Publication Number Publication Date
DE69020787D1 DE69020787D1 (de) 1995-08-17
DE69020787T2 true DE69020787T2 (de) 1995-12-21

Family

ID=14435920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69020787T Expired - Fee Related DE69020787T2 (de) 1989-04-26 1990-04-26 Integrierte Halbleiterschaltung mit verbesserter Eingangs-/Ausgangsstruktur.

Country Status (5)

Country Link
US (1) US5101125A (de)
EP (1) EP0395071B1 (de)
JP (1) JP2549729B2 (de)
KR (1) KR930007127B1 (de)
DE (1) DE69020787T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254887A (en) * 1991-06-27 1993-10-19 Nec Corporation ECL to BiCMIS level converter
US5408147A (en) * 1993-09-07 1995-04-18 National Semiconductor Corporation VCC translator circuit
JP2827854B2 (ja) * 1993-11-02 1998-11-25 日本電気株式会社 半導体集積回路
IT1266731B1 (it) * 1994-06-28 1997-01-14 Olivetti Canon Ind Spa Inchiostro per stampa a getto d'inchiostro.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437171A (en) * 1982-01-07 1984-03-13 Intel Corporation ECL Compatible CMOS memory
JPS6091702A (ja) * 1983-10-26 1985-05-23 Hitachi Ltd 定電圧回路
US4620115A (en) * 1984-09-07 1986-10-28 Advanced Micro Devices, Inc. Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage
JPS62230223A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 出力回路
JPS62230222A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 入力回路
US4841175A (en) * 1987-01-23 1989-06-20 Siemens Aktiengesellschaft ECL-compatible input/output circuits in CMOS technology
US4785205A (en) * 1987-06-29 1988-11-15 Ncr Corporation High speed ECL to CMOS converter
US4912347A (en) * 1987-08-25 1990-03-27 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS to ECL output buffer
US4794317A (en) * 1987-12-18 1988-12-27 Texas Instruments Incorporated ECL-to-CMOS level conversion for use in ECL-BiCMOS circuit
US4806799A (en) * 1988-02-26 1989-02-21 Motorola, Inc. ECL to CMOS translator
US4891535A (en) * 1988-12-20 1990-01-02 Tektronix, Inc. Single supply ECL to CMOS converter
US4947061A (en) * 1989-02-13 1990-08-07 At&T Bell Laboratories CMOS to ECL output buffer circuit
US4968905A (en) * 1989-08-25 1990-11-06 Ncr Corporation Temperature compensated high speed ECL-to-CMOS logic level translator

Also Published As

Publication number Publication date
KR900017185A (ko) 1990-11-15
EP0395071B1 (de) 1995-07-12
US5101125A (en) 1992-03-31
EP0395071A3 (de) 1991-04-24
JP2549729B2 (ja) 1996-10-30
EP0395071A2 (de) 1990-10-31
DE69020787D1 (de) 1995-08-17
JPH02285714A (ja) 1990-11-26
KR930007127B1 (ko) 1993-07-30

Similar Documents

Publication Publication Date Title
DE68923937T2 (de) Konstantstromquellenschaltung.
DE3875870T2 (de) Cmos/ecl konverter-ausgangspufferschaltung.
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE3888863T2 (de) BIFET-Logik-Schaltung.
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE3787181T2 (de) Pegelumwandlungsschaltung.
EP0275941B1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE3878345T2 (de) Bimosschaltung, faehig zum betrieb bei hoher geschwindigkeit mit niedrigem verbrauch.
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE19637444A1 (de) Eingabeschaltungsvorrichtung
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE69114079T2 (de) Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung.
DE69121546T2 (de) Komparatorschaltung mit Präzisionshysterese und hoher Eingangsimpedanz
DE3783006T2 (de) Schaltungsanordnung fuer einen differenzverstaerker.
DE69124925T2 (de) Mehrfachpegellogische Eingangsschaltung
DE68925856T2 (de) Logische Bicmos-Schaltung
EP0093996A1 (de) Schaltungsanordnung zur Pegelumsetzung
DE68919932T2 (de) Kompensierungsstromkreis für Transistorbasisstrom.
DE69020787T2 (de) Integrierte Halbleiterschaltung mit verbesserter Eingangs-/Ausgangsstruktur.
DE102015217757B4 (de) Sättigungsbereichsdetektor für MOS-Transistoren
DE4308518C2 (de) BiMOS-Verstärker
DE69119248T2 (de) Schneller Pegelumsetzer
DE69215555T2 (de) Halbleiterspeicheranordnung
DE69831372T2 (de) Referenzspannungsregler
EP0763916A2 (de) Empfängerschaltung mit konstantem Eingangswiderstand

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee