DE69124925T2

DE69124925T2 - Mehrfachpegellogische Eingangsschaltung

Info

Publication number: DE69124925T2
Application number: DE69124925T
Authority: DE
Inventors: Sugawara Mitsutoshi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-11-14
Filing date: 1991-11-13
Publication date: 1997-09-18
Anticipated expiration: 2011-11-14
Also published as: DE69124925D1; US5194766A; EP0486010B1; EP0486010A2; JPH04179313A; EP0486010A3

Description

Hintergrund der Erfindung

(1) Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Logikschaltung und im besonderen auf eine Logikschaltung, in die ein digitaler Wert von mehrstufigen logischen Daten eingegeben wird und aus der ein digitaler Wert von zweiwertigen logischen Daten ausgegeben wird.

(2) Beschreibung des Stands der Technik

Oft hat nur der Eingangsteil eine mehrstufige logische Eingangskonfiguration, um eine Eingabe von Daten von so vielen verschiedenen Zuständen wie möglich innerhalb der begrenzten Anzahl von Chip-Anschlüssen einer LSI (hochintegrierte Schaltung) zu ermöglichen. Wo es z.B. zwei Eingabeanschlüsse zum Empfang der Eingangssignale von drei Stufen gibt, nämlich einer mittleren Stufe (M) neben einer niedrigen Stufe (L) und einer hohen Stufe (H), ist es möglich, daß sie neun verschiedene Eingangs-Kombinationen (3x3=9) bewältigen, was im Vergleich mit einer gewöhnlichen zweistufigen (oder zweiwertigen) Eingangskonfiguration (2×2=4) mehr als doppelt so viele Kombinationen bedeutet.
Normalerweise werden, wie in Fig. 1A gezeigt, die Eingänge VI und jeder der Schwellenwerte VI, V&sub2; von einem Komparator 1 und einem Komparator 2 verglichen, die voneinander verschiedene Schwellenwerte besitzen und die Ergebnisse werden an die Ausgangsklemmen V&sub0;&sub1; und V&sub0;&sub2; als zweiwertige logische Daten ausgegeben. Fig. 1B ist eine Wahrheitstabelle für solche Ein- und Ausgänge.
Als derartige Komparatoren 1 und 2 wurde oft ein Paar von Differenzverstärkern oder ein Paar von Invertern verwendet, die voneinander verschiedene Schwellenwerte besitzen. In einer solchen Anordnung wird eine Vorspannung entsprechend dem Potential der mittleren Stufe (M) durch die Widerstände R&sub1; und R&sub2; angelegt, um drei verschiedene Eingangsstufen zu ermöglichen, d.h. den Eingang an die Erde angeschlossen zu haben, dem Eingang zu ermöglichen, in einem offenen Zustand (M) zu sein und an eine Stromquelle (H) angeschlossen zu sein.
Im Falle des einen Differenzverstärker benutzenden Komparators ist es im allgemeinen notwendig, daß der Konstantstrom den Komparatoren immer zugeführt wird und dies hat die Nachteile zur Folge, daß dementsprechend immer Strom verbraucht wird und auch, daß ein solcher Schaltkomplex als Lastkreis komplex wird, um einen geeigneten Dynamikbereich in den Ausgängen sicherzustellen.
Im Falle, daß die Inverter verschiedene Schwellenwerte besitzen, wird kein Strom in den CMOS-lnvertern verbraucht, wenn die daran angelegte Eingangsstufe "L" oder "H" beträgt. Wenn die daran angelegte Eingangsstufe auf der mittleren Stufe (M) liegt, besteht jedoch der Mangel, daß ein N-Kanal Transistor und ein P-Kanal Transistor, die den Inverter bilden, zur gleichen Zeit durchgesteuert werden, und somit viel Strom als sogenannter "Durchgangsstrom" hineinfließen kann.
Außerdem wird in JP5481 736 ein 3-Zustands-Binär-Konverter beschrieben, der einen Eingang hat, der an eine Kette von Widerständen angeschlossen ist, und zwei Ausgänge hat, die an eine Inverterschaltung angeschlossen sind.

Zusammenfassung der Erfindung

Deshalb zielt die vorliegende Erfindung darauf ab, eine mehrstufige Logik-Eingangsschaltung zu schaffen, die im Vergleich mit den herkömmlichen Schaltungen in ihrer Konstruktion einfacher ist und die unter niedrigem Stromverbrauch arbeiten kann.
Zusammengefaßt verwendet die mehrstufige Logik-Eingangsschaltung gemäß der vorliegenden Erfindung zwei Stromspiegelschaltungen, wodurch der gewünschte mehrstufige Logikeingang möglich gemacht wird.
Gemäß einem Aspekt der Erfindung wird eine mehrstufige Logik- Eingangsschaltung geschaffen, die folgendes umfaßt:
einen ersten Widerstand, dessen eines Ende an eine Eingangsklemme angeschlossen ist;
einen zweiten Widerstand, dessen eines Ende an die Eingangsklemme angeschlossen ist;
eine Stromspiegelschaltung einer ersten Polarität, deren Eingang an das andere Ende des ersten Widerstands angeschlossen ist, und die eine Vielzahl von ersten Ausgangsknotenpunkten besitzt; und
eine Stromspiegelschaltung einer zweiten Polarität, deren Eingang an das andere Ende des zweiten Widerstands angeschlossen ist, und die eine Vielzahl von zweiten Ausgangsknotenpunkten besitzt, wobei
die ersten Ausgangsknotenpunkte der Stromspiegelschaltung einer ersten Polarität entsprechend an die zweiten Ausgangsknotenpunkte der Stromspiegelschaltung einer zweiten Polarität angeschlossen sind, wobei alle Ausgangsknotenpunkte als eine Vielzahl von Ausgangsklemmen hinausgeführt werden, und mindestens einer der Ausgangsknotenpunkte einer jeden Stromspiegelschaltung ein Stromverhältnis besitzt, das sich von dem in all ihren verbleibenden Ausgangsknotenpunkten unterscheidet.

Kurze Beschreibung der Zeichnungen

Die oben genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung, die unter Bezugnahme auf die beiliegenden Zeichnungen erklärt werden, offensichtlich, in denen:
Fig. 1A ein Schaltplan ist, der eine herkömmliche mehrstufige Logik- Eingangsschaltung zeigt;
Fig. 1B eine Wahrheitstabelle von Ein- und Ausgängen in der in Fig. 1A gezeigten herkömmlichen Schaltung ist; und
Fig. 2 ein Schaltplan einer mehrstufigen Logik-Eingangsschaltung eines ersten Ausführungsbeispiels gemäß der Erfindung ist;
Fig. 3 ein Schaltplan einer mehrstufigen Logik-Eingangsschaltung eines zweiten Ausführungsbeispiels gemäß der Erfindung ist; und
Fig. 4 ein Schaltplan einer mehrstufigen Logik-Eingangsschaltung eines dritten Ausführungsbeispiels gemäß der Erfindung ist.

Beschreibung der bevorzugten Ausführungsbeispiele

Während der folgenden Erklärung beziehen sich die gleichen Bezugssymbole oder Bezugsziffern wie die der in Fig. 1A gezeigten herkömmlichen Schaltung auf die gleichen oder ähnlichen Elemente der mehrstufigen Logik-Eingangsschaltungen gemäß der Erfindung.
Fig. 2 zeigt eine mehrstufige Logik-Eingangsschaltung eines ersten Ausführungsbeispiels gemäß der Erfindung. Eine Eingangsklemme VI wird an einen Verbindungsknotenpunkt von in Reihe geschalteten Widerständen R&sub1; und R&sub2; angeschlossen, die jeweils an die Transistoren Q&sub1; und Q&sub2; angeschlossen sind, von denen jeder eine Eingangsstufe der betreffenden Stromspiegelschaltung darstellt. Wenn sich die Eingangsklemme VI in ihrem offenen Zustand befindet, fließt ein Vorstrom durch einen Weg von der Stromquelle VCC zum Transistor Q&sub1;, den Widerständen R&sub1;, R&sub2; und dem Transistor Q&sub3;.
Es wird angenommen, daß die Stromverhältnisse der Stromspiegelschaltungen (oder die Größenverhältnisse der Transistoren oder die Leitwertverhältnisse gm davon) wie folgt sind:
Q&sub1; : Q&sub3; : Q&sub5; = 1 : 1 : 2,
Q&sub2; : Q&sub4; : Q&sub6; = 1 : 2 : 1.
Wenn sich die Eingangsklemme VI in ihrem offenen Zustand befindet, da die Stromsenkenfähigkeit des Transistors Q&sub4; größer ist als die des Transistors Q&sub3;, bewirkt der Transistor Q&sub3;, daß der gleiche Strom wie im Transistor Q&sub1; in einem Pentode-charakteristischen Bereich fließt und der Transistor Q&sub4; bewirkt, daß der gleiche Strom wie im Transistor Q&sub3; in einem Triode-charakteristischen Bereich fließt, wobei sich der Transistor Q&sub4; zu einer kleinen Drain-Source-Spannung ändert und, folglich, eine Ausgangsklemme V&sub0;&sub2; "L" wird. Ebenso wird die Ausgangsklemme V&sub0;&sub1; "H". Hier kann der Stromverbrauch durch die folgende Formel wiedergegeben werden:
wobei VGS1 und VGS2 Gate-Source-Spannungen der Transistoren Q&sub1; bzw. Q&sub2; darstellen. Jede solche Spannung beträgt ungefähr 1 V.
Angenommen, die Eingangsklemme VI ist auf dem niedrigen Potential (L) oder ist geerdet, wird der Strom, der in der Stromspiegelschaltung fließt, die von den Transistoren Q&sub2;, Q&sub4; und Q&sub6; gebildet wird, im wesentlichen 0 (Null). Andererseits wird der Strom, der im Transistor Q&sub1; fließt, durch die folgende Formel wiedergegeben:
VCC- VGS1 /R&sub1;
Dieser Strom ist im wesentlichen doppelt so groß wie in dem Zustand, in dem die Eingangsklemme VI im offenen Zustand ist, und dieser Strom bewirkt die Durchsteuerung der Transistoren Q&sub3;, Q&sub5;. Da jedoch kein Strom zu den Transistoren Q&sub4;, Q&sub6; fließt, fließt auch kein Strom zu den Transistoren Q&sub3;, Q&sub5;, so daß sowohl die Ausgangsklemme V&sub0;&sub1; als auch die Ausgangsklemme V&sub0;&sub2; "H" werden.
Genauso schalten sich die Transistoren Q&sub1;, Q&sub3; und Q&sub5; aus und die Transistoren Q&sub2;, Q&sub4; und Q&sub6; werden durchgesteuert, wenn die Eingangsklemme VI "H" ist, so daß sowohl die Ausgangsklemme V&sub0;&sub1; als auch die Ausgangsklemme V&sub0;&sub2; "L" werden. Der Verbrauchsstrom zu diesem Zeitpunkt kann mit folgender Formel berechnet werden:
VCC - VGS2
In den jeweiligen oben genannten Fällen, wenn die Strommenge, die zu dem Widerstand R&sub1; oder R&sub2; fließt, ausgenommen wird (dieser Strom fließt auch in der in Fig. 1A gezeigten herkömmlichen Schaltung), ist der Verbrauchsstrom, wenn die Eingangsklemme VI bei "L" oder "H" ist, im wesentlichen Null und wenn die Eingangsklemme VI auf mittlerer Stufe (M) liegt, ist er ungefähr dreimal so hoch (in der Größenordnung 3/2 mal der Strom, der zum Widerstand unter der niedrigen Stufe "L" oder der hohen Stufe "H" fließt). Dieser Wert ist im Vergleich zum Durchgangsstrom mit den CMOS-lnvertern ausreichend klein.
Fig. 3 zeigt eine Anordnung, in der die in Fig. 2 gezeigten N-Kanal MOS-Transistoren jeweils durch NPN-Transistoren, und die P-Kanal MOS- Transistoren durch PNP-Transistoren ersetzt werden. Diese von den Bipolartransistoren gebildete Schaltung arbeitet und funktioniert im wesentlichen genauso wie die von den MOS-Feldeffekttransistoren gebildete, in Fig. 2 gezeigte Schaltung.
Da die Möglichkeit besteht, daß die Transistoren Q&sub3;, Q&sub5; oder die Transistoren Q&sub4;, Q&sub6; gleichzeitig in einen gesättigten Zustand gelangen (Triodecharakteristischer Bereich), ist es wünschenswert, daß ein Reihenwiderstand an alle betroffenen Transistorbasen angelegt wird, um den Einfluß des Phänomens der Überstromaufnahme zu verringern.
Fig. 4 zeigt ein Beispiel einer 5-stufigen Logik-Eingangsschaltung, in der die Ausgangsknotenpunkte der jeweils in ihrer Anzahl vergrößerten P-Kanal- Stromspiegelschaltung und der N-Kanal-Stromspiegelschaltung, die in Fig. 2 gezeigt werden, entsprechend miteinander verbunden sind und zu den jeweiligen Ausgangsknotenpunkten als Ausgangsklemmen V&sub0;&sub1;, V&sub0;&sub2;, V&sub0;&sub3; und V&sub0;&sub4; führen.
Es wird hier angenommen, daß die Stromquotienten zum Beispiel wie folgt sind:
Q&sub1; : Q&sub3; : Q&sub5; : Q&sub7; : Q + 1 : 1/2 : 1 : 2 : 5
Q&sub2; : Q&sub4; : Q&sub6; : Q&sub8; : Q&sub1;&sub0; = 1 : 5 : 2 : 1 : 1/2
Wenn der Eingang "H" ist, schalten sich die Transistoren Q&sub2;, 04, 06, 08 und Q&sub1;&sub0; alle aus, so daß die Ausgänge V&sub0;&sub1;, V&sub0;&sub2;, V&sub0;&sub3; und V&sub4; alle "H" werden. Genauso werden die Ausgangsklemmen V&sub0;&sub1;, V&sub0;&sub2;, V&sub0;&sub3; und V&sub0;&sub4; alle "L", wenn die Eingangsklemme VI bei "H" ist. Weiterhin ist klar, daß, wenn sich die Eingangsklemme VI im offenen Zustand befindet, die Ausgangsklemmen V&sub0;&sub1; und V&sub0;&sub2; "H" werden, die Ausgangsklemmen V&sub0;&sub3; und V&sub0;&sub4; aber "L" werden.
Wenn eine Vorspannung an die Eingangsklemme VI so angelegt wird, daß die Eingangsklemme VI eine Spannung empfängt, die ein wenig niedriger ist als die Spannung unter dem offenen Zustand (normalerweise wird diese ausgewählt, fast VCC/2 zu sein), und die Transistoren Q&sub2;, Q&sub4;, Q&sub6; und Q&sub1;&sub0; schalten sich dennoch nicht aus, ist die Stromsenke-Fähigkeit der Transistoren Q&sub6;, Q&sub5; und Q&sub1;&sub0; eindeutig kleiner als die Strompräge-Fähigkeit der Transistoren Q&sub5; Q&sub7; und Q&sub9;, so daß die sich darauf beziehenden Ausgangsklemmen V&sub0;&sub1;, V&sub0;&sub2; und V&sub0;&sub3; "H" werden. Ein Strom fließt in den Transistor Q&sub2;, obwohl die Strommenge klein ist und die Stromsenke-Fähigkeit des Transistors Q&sub4; bis zu fünfmal dem Strom des Transistors Q&sub2; sein kann. Solange dieser Wert größer ist als die Strompräge- Fähigkeit des Transistors Q&sub3;, kann die Ausgangsklemme V&sub0;&sub4; auf "L"-Stufe gehalten werden. Es sollte beachtet werden, daß die Eingangsstufe "etwas niedrig" dekodiert werden kann.
Genauso ist es möglich, die Eingangsstufe "etwas hoch" durch die Transistoren Q&sub9; und Q&sub1;&sub0; zu dekodieren und das dekodierte Ergebnis bei der Ausgangsklemme V&sub0;&sub1; auszugeben. Dadurch kann die Schaltung dieses dritten Ausführungsbeispiels die Eingabe von fünf an die Eingangsklemme VI angelegten Stufen bewältigen, nämlich eine niedrige Stufe (GND), eine ein wenig niedrige Stufe, einen mittleren Wert (offener Zustand), eine ein wenig hohe Stufe und eine hohe Stufe (VCC).
Wie oben erklärt, kann in der Schaltung gemäß der vorliegenden Erfindung (ohne daß der Anteil der Vorspannungs-Schaltung berücksichtigt wird) eine 3-stufige Logik-Eingangsschaltung durch nur sechs Transistoren realisiert werden, bei denen der Stromverbrauch Null auf der niedrigen Eingangsstufe (L) oder der hohen Eingangsstufe (H) ist, und er kann bei der mittleren Eingangsstufe in der Größenordnung der Menge sein, die dem Verbrauchsstrom entspricht, der in dem oben genannten Anteil der Vorspannungs-Schaltung fließt. Auch gibt es für einen hohen Durchgangsstrom keine Möglichkeit, anders als in einer herkömmlichen Anordnung, in der ein Inverter verwendet wird, zu fließen.
Weiterhin, anders als in einer herkömmlichen Anordnung, in der ein Differenzverstärker verwendet wird, muß der Vorstrom einer solchen Differenzschaltung nicht konstant zugeführt werden, weder unter dem Eingabezustand der niedrigen Stufe noch unter dem Eingabezustand der hohen Stufe.

Claims

1. Mehrstufige Logik-Eingangsschaltung, die folgendes aufweist:

einen ersten Widerstand (R1), dessen eines Ende an eine Eingangsklemme (VI) angeschlossen ist;

einen zweiten Widerstand (R2), dessen eines Ende an die Eingangsklemme angeschlossen ist;

dadurch gekennzeichnet, daß sie folgendes aufweist:

eine Stromspiegelschaltung (Q1, Q3, Q5) einer ersten Polarität, deren Eingang an das andere Ende des ersten Widerstands angeschlossen ist, und die eine Anzahl n von ersten Ausgangsknotenpunkten besitzt; und

eine Stromspiegelschaltung (Q2, Q4, Q6) einer zweiten Polarität, deren Eingang an das andere Ende des zweiten Widerstands angeschlossen ist und die eine Anzahl n von zweiten Ausgangsknotenpunkten mit der Anzahl n von ersten Ausgangsknotenpunkten gemeinsam hat;

wobei die ersten Ausgangsknotenpunkte der Stromspiegelschaltung der ersten Polarität entsprechend an die zweiten Ausgangsknotenpunkte der Stromspiegelschaltung der zweiten Polarität angeschlossen sind, wobei alle Ausgangsknotenpunkte als eine Vielzahl von Ausgangsklemmen (V&sub0;&sub1;, V&sub0;&sub2;, V&sub0;&sub3;, V&sub0;&sub4;) hinausgefiihrt werden, und mindestens einer der Ausgangsknotenpunkte einer jeden Stromspiegelschaltung einen Stromquotienten aufweist, der sich von dem in allen verbleibenden Ausgangsknoten punkten unterscheidet.

2. Mehrstufige Logik-Eingangsschaltung gemäß Anspruch 1, bei der die Stromspiegelschaltung der ersten Polarität P-Kanal MOS-Transistoren umfaßt und die Stromspiegelschaltung der zweiten Polarität N-Kanal MOS-Transistoren umfaßt.

3. Mehrstufige Logik-Eingangsschaltung gemäß Anspruch 1, bei der die Stromspiegelschaltung der ersten Polarität PNP-Transistoren umfaßt und die Stromspiegel schaltung der zweiten Polarität NPN-Transistoren umfaßt.

4. Mehrstufige Logik-Eingangsschaltung gemäß Anspruch 1, bei der die Anzahl der ersten Ausgangsknotenpunkte und der zweiten Ausgangsknotenpunkte zwei beträgt.

5. Mehrstufige Logik-Eingangsschaltung gemäß Anspruch 1, bei der die Anzahl der ersten Ausgangsknotenpunkte und der zweiten Ausgangsknotenpunkte vier beträgt.