DE4308518C2 - BiMOS-Verstärker - Google Patents
BiMOS-VerstärkerInfo
- Publication number
- DE4308518C2 DE4308518C2 DE4308518A DE4308518A DE4308518C2 DE 4308518 C2 DE4308518 C2 DE 4308518C2 DE 4308518 A DE4308518 A DE 4308518A DE 4308518 A DE4308518 A DE 4308518A DE 4308518 C2 DE4308518 C2 DE 4308518C2
- Authority
- DE
- Germany
- Prior art keywords
- contact
- bimos
- transistor
- amplifier
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf einen BiMOS-Verstärker
gemäß dem Oberbegriff
des Patentanspruchs 1.
Fig. 7 zeigt ein Beispiel einer bekannten ECL-CMOS-
Pegelkonvertierungsschaltung. Diese Schaltung ist dargestellt
als Fig. 3 in einem von T. Shiomi und anderen verfaßten Artikel
"64K×1 BICMOS ECL RAM with Cross Coupled Level Conversion
Circuit", Seite 532-540 aus "The Journal of The Institute of
Electronics and Communication Engineers of Japan", Ausgabe J74-
C-II, Nr. 6, Juni 1991.
Die in Fig. 7 gezeigte ECL-CMOS-Pegelkonvertierungsschaltung
umfaßt eine Eingangsstufe 1, eine Trennstufe 2, eine
Verstärkerstufe 3, und eine Treiberstufe 4. Diese Stufen werden
mit einer auf das Massepotential bezogenen Spannung, im
Folgenden VEE genannt, versorgt. Die Eingangsstufe 1 enthält
Stromquellen 5 und 6, die Trennstufe Stromquellen 7 und 8. Die
Eingangsstufe 1 enthält des weiteren einen bipolaren
Eingangstransistor 9 und zwei als Differenzverstärker
geschaltete Transistoren 10 und 11. Ein Eingangsanschluß 12 ist
mit der Basis des Eingangstransistors 9 verbunden. Der
Eingangsanschluß 12 wird mit einem ECL-Pegel-Signal zwischen
z. B. -0,8 V und -1,8 V von einer externen integrierten
ECL-Schaltung gespeist.
Das an den Eingangsanschluß 12 angelegte Signal wird im
Differenzverstärker
mit einer extern angelegten konstanten Vorspannung VBB
verglichen. Differentialausgänge, die über Lastwiderstände 13
bzw. 14 weitergeführt werden, sind mit den Basiskontakten von
Bipolartransistoren 15 bzw. 16 der Trennstufe verbunden. Die
Bipolartransistoren 15 und 16 heben den Signalpegel an ihren
Basiskontakten um die Basis-Emitter-Spannung VBE, d. h. um
ungefähr 0,7 V, in Richtung VEE an und leiten die angehobenen
Signal-Pegel an PMOS(p-Kanal-MOS)-Transistoren 17 bzw. 18 der
Verstärkerstufe 3 weiter.
Die Verstärkerstufe 3 enthält ferner
eine Stromspiegelschaltung, die aus NMOS(n-Kanal MOS)-
Transistoren 19 und 20 besteht. Die Verstärkerstufe 3 wandelt
entsprechend den angelegten Signalen ein verstärktes Signal in
ein einseitig geerdetes Signal um und führt das verstärkte Signal an
die Treiberstufe 4 weiter, die einen BICMOS-Treiber darstellt.
Die Treiberstufe 4 enthält eine CMOS-Schaltung, die eine
Reihenschaltung aus einem PMOS-Transistor 21 und einem NMOS-
Transistor 22, die zwischen einem auf Masse und einem auf VEE
liegenden Potentialpunkt geschaltet sind, zwei NMOS-
Transistoren 24 und 25, die in Reihe zwischen einem
Ausgangsanschluß 23 und einem auf VEE liegenden Potentialpunkt
geschaltet sind, und zwei Bipolartransistoren 26 und 27,
die in Reihe zwischen einem auf Massepotential und einem auf
VEE liegenden Potentialpunkt geschaltet sind. Der
Ausgangsanschluß 23 ist mit dem Knotenpunkt zwischen dem
Emitterkontakt des Bipolartransistors 26 und dem
Kollektorkontakt des Bipolartransistors 27 verbunden.
Die Gatekontakte des PMOS-Transistors 21 und der NMOS-
Transistoren 22 und 24 sind zusammen mit dem Ausgang der
Verstärkerstufe 3 verbunden. Die Drainkontakte des PMOS-
Transistors 21 und des NMOS-Transistors 22 sind sowohl
miteinander als auch mit dem Basiskontakt des Bipolar
transistors 26 und dem Gatekontakt des NMOS-Transistors 25
verbunden. Der Basiskontakt des Bipolartransistors 27 ist an
den Knotenpunkt zwischen den NMOS-Transistoren 24 und 25
angeschlossen. Ein am Ausgangsanschluß 23 der Treiberstufe 4
anliegendes Ausgangssignal wird zur Steuerung einer Vielzahl
von Gattern einer LSI-Schaltung verwendet. Die Trennstufe 2
wird verwendet, um Signalreflexionen zu vermeiden, die durch
Signaleinkopplungen aufgrund von Streukapazitäten hervor
gerufen werden könnten; ebenso hat die Trennstufe 2 die
Aufgabe, die zuvor dargelegte Pegelanhebung zu bewerkstelligen,
um die PMOS-Transistoren 17 und 18 der Verstärkerstufe 3
vollständig einzuschalten.
Betrachtet man im einzelnen die Trennstufe 2 und die Ver
stärkerstufe 3 des in Fig. 7 gezeigten gebräuchlichen BiMOS-
Verstärkers, so ist ersichtlich, daß in diesen beiden Stufen
vier Gleichstrompfade zwischen einem auf Masse und einem auf
VEE liegenden Potentialpunkt vorhanden sind. Das hat jedoch zum
Nachteil, daß dadurch der Stromverbrauch in diesen beiden
Stufen ansteigt.
Weiterhin ist aus der US-PS 5 075 580 eine Schaltungsanordnung
der eingangs erwähnten Art bekannt, bei der zum Ermöglichen
einer Verwendung von CMOS-Baustufen in Verbindung
mit einem ECL-Übertragungssystem eine Konvertierung von
ECL-Logikpegelsignalen in CMOS-Logikpegelsignale unter Einhaltung
einer bei Verwendung mehrerer transistorbestückter
Eingänge ausgeglichenen Eingangsimpedanz der Schaltung
durchgeführt wird. Zu diesem Zweck definiert der Eingangsbereich
der Schaltungsanordnung über Bipolartransistoren,
deren Basisanschlüsse jeweils mit ersten und zweiten Eingängen
verbunden sind und deren Kollektoranschlüsse auf
verschiedenen Potentialen liegen, einen ersten und einen
zweiten Strompfad, die jeweils wechselseitig leitend sind
in Abhängigkeit von entsprechenden Zuständen einer Schalteinrichtung,
die diese in Übereinstimmung mit Pegeln anliegender
Eingangssignale annimmt. Da insbesondere die Potentiale
der Ausgangspegel auf vorbestimmte Werte durch in den
Strompfaden liegende Widerstände festgelegt werden, läßt
sich ein Betrieb der bekannten Schaltungsanordnung bei verringertem
Stromverbrauch nicht erzielen.
Darüber hinaus ist aus der DE-PS 40 10 145 ein Pegelumsetzer
zur Umsetzung von digitalen ECL-Eingangssignalen in digitale
CMOS-Ausgangssignale bekannt, dessen Ansteuerbarkeit
vereinfacht werden soll. Zu diesem Zweck sieht die Schaltungsanordnung
hierfür einen Vorverstärker vor, der die
Eingangssignale aufbereitet, bevor sie vom nachgeschalteten
Pegelumsetzer umgesetzt werden. Da der Vorverstärker jedoch
ebenfalls ohmsche Widerstände beinhaltet und zudem die
Strom-Vorverstärkung eine erhöhte Stromaufnahme der Schaltung
erzwingt, läßt sich auch mit dieser Schaltungsanordnung
kein Betrieb des Umsetzers bei reduziertem Stromverbrauch
erzielen.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Bi-
MOS-Verstärker mit verringertem Stromverbrauch bereitzustellen,
der mit hoher Geschwindigkeit betrieben werden
kann, und der insbesondere für den Gebrauch innerhalb einer
ECL-CMOS-Pegelkonvertierungsschaltung geeignet ist.
Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs
1 angegebenen Mitteln gelöst.
Darüber hinaus wird diese Aufgabe auf alternative Weise mit
den im Kennzeichen des Patentanspruchs 6 angegebenen Mitteln
gelöst.
Innerhalb des erfindungsgemäßen BiMOS-Verstärkers heben
Bipolartransistoren, die Eingangsschaltungen bilden, nicht nur
den Signalpegel an, sondern steuern auch MOS-Transistoren, die
in Serie zu den Bipolartransistoren geschaltet sind und
Ausgangsschaltungen bilden. Daher kann in der erfindungsgemäßen
BiMOS-Verstärkereinrichtung eine einzelne Stufe sowohl
pegelanhebende als auch verstärkende Funktionen ausführen,
wodurch der Stromverbrauch reduziert wird.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnung näher beschrieben. Es
zeigt
Fig. 1 beispielhaft ein Schaltbild eines BiMOS-Verstärkers
Fig. 2 ein Schaltbild des BiMOS-Verstärkers gemäß einem ersten
Ausführungsbeispiel,
Fig. 3 ein Schaltbild des BiMOS-Verstärkers gemäß einem zweiten
Ausführungsbeispiel,
Fig. 4 ein Schaltbild einer ECL-CMOS-Pegelkonvertierungs
schaltung, die den BiMOS-Verstärker gemäß Fig. 1
verwendet,
Fig. 5 ein Schaltbild des BiMOS-Verstärkers gemäß einem dritten
Ausführungsbeispiel,
Fig. 6 Verläufe von Ausgangsspannungen und Ausgangsströme der
beispielhaften sowie der ersten Ausführungsform des BiMOS-
Verstärkers, und
Fig. 7 ein Schaltbild einer gebräuchlichen Pegelkonvertierungsschaltung.
Fig. 1 zeigt die Darstellung einer beispielhaften
Ausführungsform eines BiMOS-Verstärkers. In Fig. 1 ist der
Basiskontakt eines ersten z. B. npn-Bipolartransistors 31, der
eine Eingangsschaltung bildet, mit einem ersten Eingangs
anschluß 33 verbunden. Der Kollektorkontakt des Bipolar
transistors 31 ist mit einem auf einem ersten Potential, z. B.
Masse, liegenden Punkt verbunden. Der Emitterkontakt des ersten
Bipolartransistors 31 ist mit dem Sourcekontakt eines ersten
PMOS-Transistors 35, der eine Ausgangsschaltung bildet,
verbunden. Der PMOS-Transistor 35 ist über seinen Drainkontakt
mit dem Drainkontakt eines ersten NMOS-Transistors 37, der als
Impedanz wirkt, verbunden. Der Sourcekontakt des ersten NMOS-
Transistors 37 ist mit einem auf einem zweiten Potential VEE
liegenden Punkt verbunden.
Ein zweiter npn-Bipolartransistor 32, ein zweiter PMOS-
Transistor 36 und ein zweiter NMOS-Transistor 38 sind in
gleicher Weise zwischen dem ersten auf Masse liegenden
Potentialpunkt und dem zweiten auf VEE liegenden Potentialpunkt
in Reihe verschaltet. Der Basiskontakt des zweiten
Bipolartransistors 32 ist mit einem zweiten Eingangsanschluß 34
verbunden, der mit einem gegenüber dem am ersten
Eingangsanschluß 33 angelegten Signal komplementären
Eingangssignal gespeist wird.
Der Gatekontakt des ersten PMOS-Transistors 35 ist mit dem
Drainkontakt des zweiten PMOS-Transistors 36, und der
Gatekontakt des zweiten PMOS-Transistors 36 mit dem
Drainkontakt des ersten PMOS-Transistors 35 verbunden. Der
Gatekontakt des ersten NMOS-Transistors 37 ist mit dem
Emitterkontakt des zweiten Bipolartransistors 32, und der
Gatekontakt des zweiten NMOS-Transistors 38 mit dem
Emitterkontakt des ersten Bipolartransistors 31 verbunden. Ein
erster Ausgangsanschluß 39 ist an die untereinander verbundenen
Drainkontakte des ersten PMOS-Transistors 35 und des ersten
NMOS-Transistors 37 angeschlossen. Ein zweiter Ausgangsanschluß
40 ist an die untereinander verbundenen Drainkontakte des
zweiten PMOS-Transistors 36 und des zweiten NMOS-Transistors 38
angeschlossen.
Es sei angenommen, daß an die Eingangsanschlüsse 33 bzw. 34 des
in Fig. 1 dargestellten BiMOS-Verstärkers komplementäre
Eingangssignale EIN und mit einer Amplitude von ca. 1 V
angelegt werden. Ein eingeschalteter Bipolartransistor weist
eine Basis-Emitter-Spannung VBE von ca. 0,7 V auf. Entsprechend
wird ein Signal mit einer Amplitude von 1 V, dessen Pegel um
ca. 0,7 V in Richtung VEE angehoben ist, an die Sourcekontakte
der beiden PMOS-Transistoren 35 und 36 angelegt, die
Ausgangsschaltungen bilden.
Liegt z. B. das Eingangssignal EIN am ersten Eingangsanschluß 33
auf hohem Pegel, im folgenden H genannt, so liegt das am zweiten
Eingangsanschluß 34 angelegte Eingangssignal auf niedrigem
Pegel, im folgenden L genannt. In diesem Fall ist der erste
PMOS-Transistor 35 leitend und der zweite PMOS-
Transistor 36 sperrt. Des weiteren sperrt der erste NMOS-Transistor 37,
und der zweite NMOS-Transistor 38 leitet. Dadurch entsteht am
ersten Ausgangsanschluß 39 ein Ausgangssignal AUS auf dem
Pegel H, während am zweiten Ausgangsanschluß 40 ein zum ersten
Ausgangssignal komplementäres Ausgangssignal mit dem Pegel
L abgegriffen werden kann. Wird hingegen an den ersten
Eingangsanschluß 33 ein Eingangssignal EIN mit dem Pegel L und
am zweiten Eingangsanschluß ein Eingangssignal mit dem
Pegel H angelegt, so weisen entsprechend die Ausgangssignale
AUS bzw. der Ausgangsanschlüsse 39 bzw. 40 die Pegel L bzw.
H auf. In diesem Fall kann die Amplitude des entsprechenden
Ausgangsanschlusses annähernd durch VEE-VBE-α bestimmt werden,
wobei mit α eine durch den Widerstand eines eingeschalteten
PMOS-Transistors bestimmte Spannung im Bereich 0,5-1,0 V
bezeichnet wird.
Wie bereits erwähnt, arbeitet der BiMOS-Verstärker nach Fig. 1,
der nur zwei Gleichstrompfade enthält, nicht nur als
Pegelanhebung und Trennstufe, sondern auch als Verstärker,
wodurch Stromfluß und damit auch Stromverbrauch reduziert
werden. Außerdem wird die Betriebsgeschwindigkeit aufgrund der
verringerten Stufenanzahl erhöht.
In Fig. 2 wird ein BiMOS-Verstärker gemäß einem ersten Ausführungsbeispiel
dargestellt, der dem in Fig. 1 dargestellten ähnlich ist, mit
der Ausnahme, daß Widerstände 41 und 42 als Impedanzen
verwendet werden, um die Drainkontakte der PMOS-Transistoren 35
und 36 mit dem zweiten Potentialpunkt VEE zu verbinden. Der
BiMOS-Verstärker nach Fig. 3 funktioniert grundsätzlich in der
gleichen Art und Weise wie die in Fig. 1 gezeigte
Verstärkervorrichtung.
Fig. 3 zeigt ein zweites Ausführungsbeispiel
des BiMOS-Verstärkers. Der BiMOS-Verstärker nach Fig. 3
enthält dieselbe Schaltung wie das erste in Fig. 1 dargestellte
Ausführungsbeispiel. Zusätzlich sind die untereinander
verbundenen Drainkontakte des ersten PMOS-Transistors 35 und
des ersten NMOS-Transistors 37 bzw. des zweiten PMOS-
Transistors 36 und des zweiten NMOS-Transistors 38 über NMOS-
Transistoren 46 bzw. 45 mit PMOS-Transistoren 48 bzw. 47
verbunden, die eine Stromspiegelschaltung bilden, um die
Betriebsgeschwindigkeit zu erhöhen. Eine konstante Vorspannung
BIAS einer (nicht dargestellten) Vorspannungsquelle ist dabei
an die Gatekontakte der NMOS-Transistoren 45 und 46 angelegt.
Für Fig. 3 sei angenommen, daß Ströme IC1 und IC2 über die MOS-
Transistoren 38 bzw. 37, Ströme I₂₁ und I₁₁ über die MOS-
Transistoren 35 bzw. 36, und Ströme I10 und I20 über die MOS-
Transistoren 45 bzw. 46 fließen. Als Zusammenhang zwischen
diesen Strömen ergibt sich:
IC1 = I₁₀ + I₁₁ (1)
IC2 = I₂₀ + I₂₁ (2)
IC2 = I₂₀ + I₂₁ (2)
Besitzt das am ersten Eingangsanschluß 33 anliegende
Eingangssignal EIN den Pegel H und das am zweiten
Eingangsanschluß 34 anliegende Eingangssignal den Pegel L
und ist I₂₁ < IC2 und I11 = 0 < IC1, dann folgt aus den
Gleichungen (1) und (2):
I₁₀ = IC1 - I₁₁ = IC1 (3)
I₂₀ = IC2 - I₂₁ < 0 (4)
I₂₀ = IC2 - I₂₁ < 0 (4)
(In einigen Fällen kann der NMOS-Transistor 46 ausgeschaltet
sein.)
Aus den Gleichungen (3) und (4) folgt I10<I20.
Da die PMOS-Transistoren 47 und 48 eine Stromspiegel-Schaltung
bilden, ist ein Strom I₄₈, der über den PMOS-Transistor 48 fließt,
gleich dem Strom I10, so daß der Strom I10 = IC1 in eine mit dem
Ausgangsanschluß 49 extern verbundene Last fließt, wobei der
Ausgangsanschluß 49 an den Knotenpunkt der MOS-Transistoren 46
und 48 angeschlossen ist. Dieser Strom I₁₀ lädt eine Lastkapazität
auf, was eine Ausgangsspannung mit hohem Pegel H zur Folge hat.
Ist EIN = L und = H, I11 < IC1 und I₂₁ = 0 < IC2, dann
gilt:
I₁₀ = IC1 - I₁₁ < 0 (5)
I₂₀ = IC2 - I₂₁ = IC2 (6)
I₂₀ = IC2 - I₂₁ = IC2 (6)
Wird der NMOS-Transistor 37 eingeschaltet, so wird auch der
NMOS-Transistor 46 leitend, wodurch der Strom I20, der genauso groß
wie IC2 ist, von der Last über den Ausgangsanschluß 49 und die
NMOS-Transistoren 46 und 37 fließen kann. Damit wird die
Lastkapazität entladen, wodurch die Ausgangsspannung den Pegel
L annimmt. Auf diese Weise wird ein verstärktes Ausgangssignal
mit erhöhtem Pegel am Ausgangsanschluß 49 gemäß den in Fig. 1
und 2 gezeigten Ausführungsbeispielen bereitgestellt.
Es soll darauf hingewiesen werden, daß ein die Verstärkung
einstellender Widerstand zwischen die Drainkontakte der PMOS-
Transistoren 35 und 36 des in Fig. 3 dargestellten
BiMOS-Verstärkers eingefügt werden kann.
Fig. 4 stellt eine ECL-CMOS-Pegelkonvertierungsschaltung dar,
die einen entsprechend der in Fig. 1 beispielhaft gezeigten
Verstärkervorrichtung aufgebauten BiMOS-Verstärker verwendet. Die
Schaltung nach Fig. 4 enthält eine Eingangsstufe 1 und eine
Treiberstufe 4, die der Eingangsstufe 1 bzw. der Treiberstufe 4
der in Fig. 7 gezeigten gebräuchlichen Pegelkonvertierungs
schaltung entsprechen. Die in Fig. 4 gezeigte ECL-CMOS-
Pegelkonvertierungsschaltung verwendet einen BiMOS-Verstärker
52, der dem in Fig. 1 dargestellten BiMOS-Verstärker
entspricht. Der zweite Ausgangsanschluß 40,
der ein Ausgangssignal bereitstellt,
ist mit der Treiberstufe 4 verbunden. Wie bereits erwähnt,
führt der BiMOS-Verstärker 52 sowohl die Funktion der
Trennstufe 2 als auch die der Verstärkerstufe 3 der bekannten
Pegelkonvertierungsschaltung nach Fig. 7 aus. Da der BiMOS-
Verstärker 52
einen verringerten Stromverbrauch aufweist, verbraucht auch
die ECL-CMOS-Pegelkonvertierungsschaltung in Fig. 4 weniger
Strom als die bekannte in Fig. 7 dargestellte Schaltung.
Fig. 5 zeigt die Darstellung eines dritten
Ausführungsbeispiels des BiMOS-Verstärkers, das die gleiche
Schaltung wie die in Fig. 2 gezeigte Ausführungsform aufweist.
Zusätzlich sind zwischen dem Emitterkontakt des
Bipolartransistors 31 und dem Sourcekontakt des PMOS-
Transistors 35 bzw. zwischen dem Emitterkontakt des
Bipolartransistors 32 und dem Sourcekontakt des PMOS-
Transistors 36 Widerstände 55 bzw. 56 zum Einstellen der
Pegeländerung zwischengeschaltet. Die Widerstände 41 und 42
sind über einen gemeinsamen Anschluß mit einer Stromquelle 57 verbunden.
In dem BiMOS-Verstärker gemäß Fig. 5 kann der
Verstärkungsfaktor durch Veränderung der Werte der Widerstände
41 und 42 und von Strom I, der von der Stromquelle 57 geliefert
wird, bestimmt werden; die Höhe der Pegeländerung kann über die
Einstellung der Stromstärke I und der Werte der Widerstände 55
und 56 gesteuert werden. Auch diese Schaltung weist einen
reduzierten Stromverbrauch auf.
Fig. 6 zeigt in Gegenüberstellung der Verläufe der Leiterausgangsspannung V₀
und des Ausgangsstromes der Trenn- und Verstärkerstufe
der gebräuchlichen Pegelkonvertierungsschaltung gemäß Fig. 7 die Ergebnisse von Experimenten, bei denen
Änderungen der Leitungsausgangsspannung V0 und des
Gesamtstromes Ip der Trennstufe 2 und der Verstärkerstufe 3 der
gebräuchlichen Pegelkonvertierungsschaltung nach Fig. 7
gemessen wurden bei Veränderung eines Eingangssignals SEIN. Des
weiteren wurden Änderungen der Ausgangsspannung V1und des
Stromes I1 der erfindungsgemäßen Schaltung nach Fig. 1 bzw.
Änderungen der Ausgangsspannung V2 und des Stromes I₂ der
erfindungsgemäßen Schaltung nach Fig. 2 gemessen bei Änderung
der Eingangsspannung. Weist das Eingangssignal SEIN den Pegel L
auf, so beträgt, wie aus Fig. 6 hervorgeht, der Gesamtstrom Ip
der Trennstufe 2 und der Verstärkerstufe 3 der gebräuchlichen
Pegelkonvertierungssschaltung ungefähr 1,2 mA, während der
Strom I₁ ca. den Wert 0,6 mA und der Strom I₂ ca. den Wert 0,8
mA annimmt. Der Stromfluß wird also infolge der Erfindung auf
1/2 bzw. 2/3 des Stromes der gebräuchlichen Schaltung
reduziert, wodurch der Stromverbrauch verringert wird.
Experimente zeigten auch, obwohl in Fig. 6 nicht aufgeführt,
daß die in Fig. 3 und 5 dargestellten
Ausführungsbeispiele im wesentlichen die gleichen Strom- und
Stromverbrauchswerte wie die Ausführungsbeispiele in Fig. 1 und 2
aufweisen.
Wie vorstehend beschrieben, kann mit dem erfindungsgemäßen BiMOS-
Verstärker eine pegelanhebende Trennstufe und eine
Verstärkerstufe einer gebräuchlichen Pegelkonvertierungs
schaltung in einer Stufe mit einer verringerten Anzahl von
Gleichstrompfaden zusammengefaßt werden, wodurch der Stromfluß
und der Stromverbrauch reduziert werden können. Des weiteren arbeitet
die Schaltung aufgrund der verringerten Stufenzahl schneller.
Claims (6)
1. BiMOS-Verstärker mit
einem ersten (33) und einem zweiten (34) Eingangsanschluß,
einem ersten Bipoolartransistor (31), dessen Basiskontakt mit dem ersten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf einem ersten Potential liegenden Punkt verbunden ist,
einem zweiten Bipolartransistor (32), dessen Basiskontakt mit dem zweiten Eingangsanschluß (34) und dessen Kollektorkontakt mit einem auf dem ersten Potential liegenden Punkt verbunden ist,
gekennzeichnet durch
einen ersten MOS-Transistor (35), dessen Sourcekontakt mit dem Emitterkontakt des ersten Bipolartransistors (31) und dessen Drainkontakt über eine erste Impedanz mit einem auf einem zweiten Potential (VEE) liegenden Punkt verbunden ist,
einen zweiten MOS-Transistor (36), dessen Sourcekontakt mit dem Emitterkontakt des zweiten Bipolartransistors (32) und dessen Drainkontakt über eine zweite Impedanz mit einem auf einem zweiten Potential (VEE) liegenden Punkt verbunden ist,
wobei der Gatekontakt jedes MOS-Transistors mit dem Drainkontakt des anderen MOS-Transistors verbunden ist, und
einen Ausgangsanschluß (40), der zumindest mit einem Drainkontakt des ersten (35) oder zweiten (36) MOS-Tranistors verbunden ist.
einem ersten (33) und einem zweiten (34) Eingangsanschluß,
einem ersten Bipoolartransistor (31), dessen Basiskontakt mit dem ersten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf einem ersten Potential liegenden Punkt verbunden ist,
einem zweiten Bipolartransistor (32), dessen Basiskontakt mit dem zweiten Eingangsanschluß (34) und dessen Kollektorkontakt mit einem auf dem ersten Potential liegenden Punkt verbunden ist,
gekennzeichnet durch
einen ersten MOS-Transistor (35), dessen Sourcekontakt mit dem Emitterkontakt des ersten Bipolartransistors (31) und dessen Drainkontakt über eine erste Impedanz mit einem auf einem zweiten Potential (VEE) liegenden Punkt verbunden ist,
einen zweiten MOS-Transistor (36), dessen Sourcekontakt mit dem Emitterkontakt des zweiten Bipolartransistors (32) und dessen Drainkontakt über eine zweite Impedanz mit einem auf einem zweiten Potential (VEE) liegenden Punkt verbunden ist,
wobei der Gatekontakt jedes MOS-Transistors mit dem Drainkontakt des anderen MOS-Transistors verbunden ist, und
einen Ausgangsanschluß (40), der zumindest mit einem Drainkontakt des ersten (35) oder zweiten (36) MOS-Tranistors verbunden ist.
2. BiMOS-Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß die erste bzw. zweite Impedanz durch einen
dritten (37) bzw. vierten (38) MOS-Transistor dargestellt
wird, wobei der Gatekontakt des dritten MOS-Transistors
(37) mit dem Emitterkontakt des zweiten Bipolartransistors
(32) und der Gatekontakt des vierten MOS-Transistors (38)
mit dem Emitterkontakt des ersten Bipolartransistors (31)
verbunden ist.
3. BiMOS-Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß die erste und zweite Impedanz durch Widerstände
(41, 42) dargestellt werden.
4. BiMOS-Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß eine Stromspiegelschaltung (47, 48) zwischen
die Drainkontakte des ersten und zweiten MOS-Transistors
und einem auf dem ersten Potential liegenden Punkt geschaltet
ist.
5. BiMOS-Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß eine Stromspiegelschaltung (47, 48) zwischen
die Drainkontakte des ersten und zweiten MOS-Transistors
und einem auf dem ersten Potential liegenden Punkt geschaltet
ist und ein Widerstand (41, 42), der den Verstärkungsfaktor
einstellt, zwischen die Drainkontakte des ersten und
zweiten MOS-Transistors (35, 36) geschaltet ist.
6. BiMOS-Verstärker, mit
einem ersten (33) und einem zweiten (34) Eingangsanschluß,
einem ersten Bipolartransistor (31), dessen Basiskontakt mit dem ersten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf einem ersten Potential liegenden Punkt verbunden ist,
einen zweiten Bipolartransistor (32), dessen Basiskontakt mit dem zweiten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf dem ersten Potential liegenden Punkt verbunden ist,
gekennzeichnet durch
einen ersten MOS-Transistor (35), dessen Sourcekontakt mit dem Emitterkontakt des ersten Bipolartransistors (31) über einen ersten Widerstand (55) verbunden ist, der die Pegeländerung einstellt, und dessen Drainkontakt mit einem Ende eines ersten Widerstandes (41) verbunden ist, der den Verstärkungsfaktor einstellt,
einen zweiten MOS-Transistor (36), dessen Sourcekontakt mit dem Emitterkontakt des zweiten Bipolartransistors (32) über einen zweiten Widerstand (56) verbunden ist, der die Pegeländerung einstellt, und dessen Drainkontakt mit einem Ende eines zweiten Widerstands (42) verbunden ist, der den Verstärkungsfaktor einstellt,
eine gemeinsame Stromquelle (57), die zwischen die entsprechenden anderen Enden des ersten und zweiten Widerstände (41, 42), die den Verstärkungsfaktor einstellen, und einem auf einem zweiten Potential liegenden Punkt (VEE) geschaltet ist, und
einen Ausgangsanschluß (40), der zumindest mit einem Drainkontakt des ersten und zweiten MOS-Transistoren verbunden ist.
einem ersten (33) und einem zweiten (34) Eingangsanschluß,
einem ersten Bipolartransistor (31), dessen Basiskontakt mit dem ersten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf einem ersten Potential liegenden Punkt verbunden ist,
einen zweiten Bipolartransistor (32), dessen Basiskontakt mit dem zweiten Eingangsanschluß (33) und dessen Kollektorkontakt mit einem auf dem ersten Potential liegenden Punkt verbunden ist,
gekennzeichnet durch
einen ersten MOS-Transistor (35), dessen Sourcekontakt mit dem Emitterkontakt des ersten Bipolartransistors (31) über einen ersten Widerstand (55) verbunden ist, der die Pegeländerung einstellt, und dessen Drainkontakt mit einem Ende eines ersten Widerstandes (41) verbunden ist, der den Verstärkungsfaktor einstellt,
einen zweiten MOS-Transistor (36), dessen Sourcekontakt mit dem Emitterkontakt des zweiten Bipolartransistors (32) über einen zweiten Widerstand (56) verbunden ist, der die Pegeländerung einstellt, und dessen Drainkontakt mit einem Ende eines zweiten Widerstands (42) verbunden ist, der den Verstärkungsfaktor einstellt,
eine gemeinsame Stromquelle (57), die zwischen die entsprechenden anderen Enden des ersten und zweiten Widerstände (41, 42), die den Verstärkungsfaktor einstellen, und einem auf einem zweiten Potential liegenden Punkt (VEE) geschaltet ist, und
einen Ausgangsanschluß (40), der zumindest mit einem Drainkontakt des ersten und zweiten MOS-Transistoren verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4062153A JP2765346B2 (ja) | 1992-03-18 | 1992-03-18 | バイモス増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4308518A1 DE4308518A1 (de) | 1993-09-30 |
DE4308518C2 true DE4308518C2 (de) | 1994-08-25 |
Family
ID=13191881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4308518A Expired - Fee Related DE4308518C2 (de) | 1992-03-18 | 1993-03-17 | BiMOS-Verstärker |
Country Status (3)
Country | Link |
---|---|
US (1) | US5371421A (de) |
JP (1) | JP2765346B2 (de) |
DE (1) | DE4308518C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5896043A (en) * | 1989-02-10 | 1999-04-20 | Fuji Electric Co., Ltd. | Level shift circuit |
DE4307856C2 (de) * | 1993-03-12 | 1995-10-19 | Telefunken Microelectron | Schaltungsanordnung |
EP0678984B1 (de) * | 1994-04-15 | 2000-07-26 | STMicroelectronics S.r.l. | Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential |
FR2741742B1 (fr) * | 1995-11-27 | 1998-02-13 | Sgs Thomson Microelectronics | Circuit de commande de diodes electroluminescentes |
US6377084B2 (en) * | 1999-02-22 | 2002-04-23 | Micron Technology, Inc. | Pseudo-differential amplifiers |
US6288575B1 (en) | 1999-08-24 | 2001-09-11 | Micron Technology, Inc. | Pseudo-differential current sense amplifier with hysteresis |
US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
DE10230168B9 (de) * | 2002-07-04 | 2004-09-16 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
DE102004052093B4 (de) * | 2004-10-26 | 2010-08-12 | Micronas Gmbh | Schaltungsanordung mit Schutz gegen elektrostatische Zerstörung |
US7865164B2 (en) * | 2007-09-27 | 2011-01-04 | Qualcomm Incorporated | Apparatus and methods for downconverting radio frequency signals |
DE102008056130A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas Gmbh | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2587567B1 (fr) * | 1985-09-17 | 1987-11-20 | Thomson Csf | Circuit de conversion d'une entree differentielle en niveaux logiques cmos |
GB2209104A (en) * | 1987-08-26 | 1989-04-26 | Philips Nv | An amplifier load circuit and an amplifier including the load circuit |
US4845381A (en) * | 1987-10-01 | 1989-07-04 | Vlsi Technology, Inc. | Voltage level shifting circuit |
US4978870A (en) * | 1989-07-19 | 1990-12-18 | Industrial Technology Research Institute | CMOS digital level shifter circuit |
JPH0355914A (ja) * | 1989-07-25 | 1991-03-11 | Fujitsu Ltd | 半導体装置 |
US5134319A (en) * | 1990-01-10 | 1992-07-28 | Fujitsu Limited | Bicmos differential amplifier having improved switching speed |
DE4010145C1 (de) * | 1990-03-29 | 1991-01-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
US5075580A (en) * | 1990-09-06 | 1991-12-24 | Nvision, Inc. | Circuit for converting an ECL signal into a CMOS signal |
-
1992
- 1992-03-18 JP JP4062153A patent/JP2765346B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-11 US US08/029,686 patent/US5371421A/en not_active Expired - Fee Related
- 1993-03-17 DE DE4308518A patent/DE4308518C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4308518A1 (de) | 1993-09-30 |
JPH05267954A (ja) | 1993-10-15 |
JP2765346B2 (ja) | 1998-06-11 |
US5371421A (en) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3888863T2 (de) | BIFET-Logik-Schaltung. | |
DE69904912T2 (de) | Unterschwingungsfester Busschalter | |
DE68927535T2 (de) | Verstärker | |
DE68928959T2 (de) | Logik-Schaltungsanordnungen | |
DE68917111T2 (de) | BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte. | |
DE69501285T2 (de) | Stromschaltende Schaltung | |
EP0275941A2 (de) | ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik | |
DE4308518C2 (de) | BiMOS-Verstärker | |
DE69128911T2 (de) | Symmetrischer Kaskodenstromspiegel | |
DE2501288A1 (de) | Anordnung zum verstaerken elektrischer signale | |
DE3880239T2 (de) | Verstärkerschaltung die eine Lastschaltung enthält. | |
DE69612007T2 (de) | Ausgangspuffer mit gemeinsam genutzten zwischenknoten | |
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE69219182T2 (de) | Transkonduktanzoperationsverstärker mit grossem Gleichtaktpegel | |
DE69114408T2 (de) | Konstantspannungserzeugungsschaltung. | |
DE102004027298B4 (de) | Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten | |
DE68925856T2 (de) | Logische Bicmos-Schaltung | |
DE3886707T2 (de) | Übertragvorgriffsschaltung zur Anwendung in einem Addierer. | |
DE69014035T2 (de) | Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit. | |
DE68915381T2 (de) | Emittergekoppelte logische Schaltung mit drei Zuständen und niedrigem Stromverbrauch. | |
DE68920208T2 (de) | Konfiguration für TTL-Ausgangstreibergatter. | |
DE69413235T2 (de) | In verschiedene Konfigurationen umschaltbarer Operationsverstärker | |
DE19620839A1 (de) | Operationsverstärker und Digitalsignalübertragungsschaltung | |
DE69700965T2 (de) | Pegelumsetzungsschaltung mit MOSFET-Transistoren verwendender Differenzschaltung | |
DE69102850T2 (de) | Linearer Verstärker. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |