DE68928760T2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE68928760T2
DE68928760T2 DE68928760T DE68928760T DE68928760T2 DE 68928760 T2 DE68928760 T2 DE 68928760T2 DE 68928760 T DE68928760 T DE 68928760T DE 68928760 T DE68928760 T DE 68928760T DE 68928760 T2 DE68928760 T2 DE 68928760T2
Authority
DE
Germany
Prior art keywords
emitter
transistor
zone
base
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68928760T
Other languages
English (en)
Other versions
DE68928760D1 (de
Inventor
Tunenori Kawasaki-Shi Kanagawa 214 Yamauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE68928760D1 publication Critical patent/DE68928760D1/de
Publication of DE68928760T2 publication Critical patent/DE68928760T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Haibleitervorrichtung, wie eine IC, LSI und VLSI, welche einen Hochgeschwindigkeitstransistor und einen einen hohen Strom führenden (oder Ausgangs-)Transistor enthält, der in einem gemeinsamen Substrat ausgebildet ist.
  • Die Haibleitervorrichtung umfaßt allgemein bipolare Hochgeschwindigkeitstransistoren für eine arithmetische Einheit, eine logische Schaltung, Speicherelemente und ähnliches und bipolare Starkstromtransistoren für einen Ausgangskreis. Es arbeiten nämlich die Hochgeschwindigkeitstransistoren bei einem kleinen Strom und sie besitzen eine niedrige Durchbruchsspannung, jedoch arbeiten die Starkstromtransistoren bei einem großen Strom und bei einer geringeren Geschwindigkeit als derjenigen der Hochgeschwindigkeitstransistoren und sie besitzen eine hohe Durchbruchs spannung.
  • 2. Beschreibung des Standes der Technik Bei der Halbleitervorrichtung, die den bipolaren Hochgeschwindigkeitstransistor und den bipolaren Starkstromtransistor enthält, sollte ein geeigneter Abgleich der statischen gemeinsamen Emitterstromverstärkungen hFE von beiden Transistoren aufrechterhalten werden, um einen stabilen Betrieb sicherzustellen und um eine einfache Schaltungskonstruktion der Vorrichtung zu ermöglichen. Ein geeigneter hFE-Abgleich ist ein solcher, bei dem hFE des bipolaren Starkstromtransistors innerhalb von ± 30% von demjenigen des bipolaren Hochgeschwindigkeitstransistors liegt.
  • Beim Stand der Technik haben beide Bipolartransistoren die gleiche Emitterbreite von mehreren Mikrometern (das heißt mehr als 1 um), und zwar im Hinblick auf den hFE-Abgleich.
  • Um die Schalt-(Betriebs-)Geschwindigkeit des bipolaren Hochgeschwindigkeitstransistors zu erhöhen, wurden kürzlich Bipolartransistoren mit seichtem übergang vorgeschlagen (z.B. K. Kikuchi et al.: "A High-Speed Bipolar LSI Process Using Self-Aligned Double Diffusion Polysilicon Technology", IEEE IEDM, 1986, Seiten 420-423; M. Nakamae; "Recent Progress and Future Prospe for VLSI Si Bipolar Transistors", IEEE BCIM, 1987, Seiten 5-6). Die Struktur mit seichtem übergang (shallow junction structure) wird durch eine thermische Diffusion von Fremdstoffen in ein Siliziumsubstrat (speziell einer epitaxialen Siliziumschicht entsprechend einer Kollektorzone), und zwar von einer polykristallinen Siliziumschicht aus, die mit den Fremdstoffen durch einen Ionenimplantationsverfahren dotiert wurde, hergestellt. In bevorzugter Weise ist die Emitterbreite schmaler ausgebildet (kleiner als 1 um), und zwar für einen Betrieb mit hoher Geschwindigkeit, einem seichteren Shallowübergang, einem geringeren Stromverbrauch, und zwar auch im Hinblick auf die Miniaturisierung der Vorrichtung. Der bipolare Hochgeschwindigkeitstransistor kann bei 0,1 mA arbeiten. Da der bipolare Starkstromtransistor bei einem großen Strom arbeiten kann (z.B. 24 bis 30 mA), sollte die Emitterweite breiter sein als diejenige des bipolaren Hochgeschwindigkeitstransistors, jedoch führt die gleichzeitige Herstellung des Bipolartransistors mit einer schmalen Emitterweite oder Breite (Fig. 1B) und eines Bipolartransistors mit einer breiten Emitterweite (Fig. 1A) zu einer Unabgeglichenheit von HFE. Wie in den Fig. 1A und 1B gezeigt ist, werden die Basiszonen 51a und 51b, welche die gleiche Tiefe haben, gleichzeitig in den Kollektorzonen 52a und 52b ausgebildet, welche Abschnitte einer epitaxialen Si-Schicht auf einem Si-Substrat (nicht gezeigt) sind. Ein weites Emitterfenster 53a mit einer Emitterweite X von z.B. 1,5 um und einem schmalen Emitterfenster 54b mit einer Emitterweite Y von z.B. 0,5 um werden in einer Isolierschicht 54 (SiO&sub2;) geöffnet, die die epitaxiale Schicht bedeckt, und, wenn eine polykristalline Siliziumschicht 55 mit einer Dikke von z.B. 100 nm über der gesamten Oberfläche mit Hilfe eines chemischen Dampfniederschlagsverfahrens (CVD) niedergeschlagen wird, ist ein Abschnitt 55b der Schicht 55, der das Fenster 53b ausfüllt, dicker als ein Abschnitt 55a, der das Fenster 53a ausfüllt. Es wird dann die polykristalline Siliziumschicht 55 mit Fremdstoffen dotiert, und zwar mit Hilfe eines Ionenimplantationsprozesses bei dem geplanten Bereich RP von z.B. 50 nm. Um die dotierten Fremdstoffe in die Basiszonen 51a und 51b einzudiffundieren, wird die Vorrichtung einer Wärmebehandlung bei 950ºC für 30 Minuten ausgesetzt, so daß die Emitterzonen 56a und 56b in der Basiszone 51a bzw. 52b ausgebildet werden. Die Emitterzone 56a besitzt eine Tiefe von z.B. 150 nm und die Emitterzone 56b besitzt eine Tiefe von z.B. 100 nm. Die Emitterzone 56b ist seichter (dünner) als die Emitterzone 56a, da der Füllabschnitt 55b einen undotierten Abschnitt enthält, der dikker ist als derjenige, welcher in dem ausgefüllten Abschnitt 55a enthalten ist und als Ergebnis wird eine aktive Basiszonendicke Za des breiten Emitters erreicht, die kleiner ist als Zb des schmalen Emitters. Im allgemeinen ist hFE umgekehrt proportional zur Menge der Fremdstoffe in der aktiven Basiszone und es wird daher, mit dünner werdender Dicke der aktiven Basis, das HFE größer und ist nicht geeignet abgeglichen.
  • Um hFE des bipolaren Starkstromtransistors zu steuern, kann eine Vielfach-Emitterstruktur verwendet werden, die die Zahl der Emitterzonen erhöht oder es kann eine Verlängerung einer Emitterlänge durchgeführt werden, jedoch führt dies zu einer Vergrößerung der Transistorgröße, die eine Miniaturisierung der Vorrichtung nicht zuläßt und eine Erhöhung des Integrationsgrades verhindert.
  • Aus der EP-A-0 108 204 ist eine Halbleitervorrichtung bekannt, bei der während der Herstellung eine Vielzahl von n-leitenden Zonen mit unterschiedlichen Diffusionstiefen innerhalb eines einzelnen Substrats durch einen einzelnen thermischen Diffusionsschritt ausgebildet werden. Die Transistoren der Halbleitervorrichtung gemäß einer Ausführungsform der erwähnten EP-A-0 108 204 besitzen Basiszonen mit der gleichen Übergangstiefe und Emitterzonen mit unterschiedlichen Übergangstiefen. Die Transistoren der Halbleitervorrichtung gemäß einer anderen Ausführungsform, die in der EP-A-0 108 204 offenbart ist, besitzen Basiszonen unterschiedliche übergangstiefen (junction depths) und besitzen Emitterzonen unterschiedliche übergangstiefen, wo bei der Transistor mit der kleineren Basiszone auch eine kleinere Emitterzone besitzt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung anzugeben, die Bipolartransistoren mit seichtem übergang aufweist, wobei die Emitterzonen derselben unterschiedliche Submikronbreiten besitzen unter Aufrechterhaltung eines geeigneten Abgleichs von HFE, und bei der die Betriebsgeschwindigkeiten verschieden eingestellt werden können.
  • Gemäß der vorliegenden Erfindung wird diese Aufgabe durch die Merkmale des Anspruches 1 gelöst.
  • Vorteilhafte Ausführungsformen der erfindungsgemäßen Halbleitervorrichtung ergeben sich aus den Unteransprüchen
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung kann klarer aus der folgenden Beschreibung von bevorzugten Ausführungsformen unter Hinweis auf die beigefügten Zeichnungen verstanden werden, in welchen:
  • Fig. 1A eine schematische Schnittdarstellung eines Bi polartransistors ist, der eine weite Emitterbreite besitzt;
  • Fig. 1B eine schematische Schnittansicht eines anderen Bipolartransistors mit einer schmalen Emitterbreite ist;
  • Fig. 2 eine schematische Schnittansicht einer Halbleitervorrichtung ist, die zum Verständnis der vorliegenden Erfindung geeignet ist;
  • Fig. 3A bis 3C schematische Schnittansichten der Halbleitervorrichtung von Fig. 2 sind, und zwar bei verschiedenen Herstellungsstufen;
  • Fig. 4A bis 4C schematische Schnittansichten einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigen, und zwar bei verschiedenen Herstellungsstufen.
    • BESCHREIBUNG DER AUSFÜHRUNGSFORM
  • Unter Hinweis auf Fig. 2 wird eine Halbleitervorrichtung, die einen bipolaren Starkstrom-(Ausgangs-)Transistor A und einen bipolaren Hochgeschwindigkeitstransistor B, der durch die Erfindung nicht mit erfaßt wird, erläutert.
  • Es sind beispielsweise sowohl die npn-leitenden Transistoren A und B in einem gemeinsamen Halbleitersubstrat ausgebildet, welches aus einem p-leitenden Halbleiter(Si)- Substrat (Wafer) 1 und einer n-leitenden Halbleiter(epi taxialen Si)-Schicht 3 besteht&sub1; die einen spezifischen Widerstand von 0,5 Ωcm und eine Dicke von 1,6 um besitzt, und n&spplus;-leitende eingegrabene Schichten 2a und 2b besitzt, die einen spezifischen Widerstand von 20 Ω/ und eine Dicke von 3 um besitzen, die getrennt zwischen dem Substrat 1 und der epitaxialen Schicht 3 ausgebildet sind. Die epitaxiale Schicht 3 ist mit einer relativ dicken Isolierschicht (Feld-SiO&sub2;-Schicht) 4 mit einer Dicke von 600 nm und einer dünnen Isolierschicht 5 mit einer Dicke von 50 nm bedeckt und ist in Kollektorzonen 3a und 3b durch eine Isolier schicht 6 aufgeteilt, die aus einer p&spplus;-leitenden mit Fremdstoff dotierten Zone (oder Isolator) besteht. Die Kollektorkontakt(n&spplus;-leitenden)-Zonen 7a und 7b erstrecken sich von der Oberfläche der Kollektorzonen 3a und 3b zu den eingegrabenen Schichten 2a bzw. 2b. Es sind dann p&spplus;-leitende Basiszonen 9a und 9b jeweils in den Kollektorzonen 3a und 3b ausgebildet und es sind N&spplus;-leitende Emitterzonen 8a und 8b in den Basiszonen 9a und 9b ausgebildet und sind mit Schichten loa und lob, die Fremdstoffe enthalten bedeckt, wie beispielsweise polykristallinem Silizium, welches Donator-Fremdstoffe enthält und eine Dicke von 100 nm besitzt. Es sind Elektroden (Kollektorelektroden 11a, 11b, Emitterelektroden 12a, 12b und Basiselektroden 13a, 13b) auf den Kollektorkontaktzonen 7a, 7b bzw. den die Fremdstoffe enthaltenden Schichten loa, lob bzw. den Basiszonen 9a, 9b ausgebildet und demzufolge ist der bipolare Starkstromtransistor A gebildet aus der Kollektorzone 3a, der Basiszone 9a, der Emitterzone 8a und den Elektroden 11a, 12a und 13a und der bipolare Hochgeschwindigkeitstransistor B ist gebildet aus der Kollektorzone 3b, der Basiszone 9b, der Emitterzone 8b und den Elektroden 11b, 12b und 13b.
  • Beispielsweise besitzt die Basiszone 9a eine Tiefe im Bereich von 0,45 bis 0,55 um und die Basiszone 9b besitzt eine Tiefe im Bereich von 0,3 bis 0,4 um und sie ist somit seichter als die Zone 9a. Der Starkstromtransistor A besitzt eine breitere Emitterweite von 2,0 um und demzufolge besitzt die Emitterzone 8a eine Tiefe von 0,25 um und der Hochgeschwindigkeitstransistor B besitzt eine schmale Emit terbreite in der Größenordnung von Submikrons (0,6 um) und somit hat die Emitterzone 8b eine Tiefe von 0,15 um, was weniger ist als diejenige der Zone 8a. Als ein Ergebnis der Tiefeneinstellung oder Steuerung der Zonen 9a, 9b, 8a und 8b können die statischen gemeinsamen Emitterstromverstär kungen hFE von beiden Transistoren A und B grob äquivalent gemacht werden (z.B. kann eine hFE -Differenz zwischen dem Starkstromtransistor A und dem Hochgeschwindigkeitstransistor B innerhalb von ± 30% von dem hFE des Hochgeschwindigkeitstransistors B gehalten werden). Indem man daher den hFE-Abgleich zwischen dem Starkstromtransistor A und dem Hochgeschwindigkeitstransistor B aufrechterhält, kann die Emitterbreite des Starkstromtransistors A in geeigneter Weise erweitert werden, so daß der Transistor A bei einem Betriebsstrom von z.B. 30 mA arbeitet. In diesem Fall be legt der Starkstromleistungstransistor A ca. die Hälfte (50%) des Raumes, der für einen herkömmlichen Leistungstransistor erforderlich ist, der eine Vielfach-Emitterstruktur besitzt und diese Größenreduzierung der bipolaren Starkstromtransistoren trägt zu einer Miniaturisierung ei ner IC-Vorrichtung bei und zur Erhöhung des Integrationsgrades bei.
  • Die Halbleitervorrichtung, die in Fig. 2 gezeigt ist, wird in der folgenden Weise hergestellt, wie dies in den Fig. 3A bis 3C gezeigt ist.
  • Wie in Fig. 3A gezeigt ist, werden unter Anwendung eines herkömmlichen Prozesses zur Herstellung eines npn-leitenden Bipolartransistors Donator-Fremstoffe (z.B. Sb) in ein Si-Substrat 1 mit Hilfe eines Ionenimplantationsprozesses eingeführt und es wird eine n-leitende Si-Schicht 3 mit einer Dicke von 600 nm epitaxial auf dem Si-Substrat 1 wachsengelassen, um die n&spplus;-leitenden eingegrabenen Schichten 2a und 2b mit einer Dicke von 3 um und einem spezifischen Widerstand von 20 Ω/ herzustellen. Die epitaxiale Si-Schicht 3 wird thermisch und selektiv oxidiert, und zwar in die Feld-SiO&sub2;-Schicht 4 mit einer Dicke von 600 nm, und zwar durch den LOCOS-Prozeß, es werden Donator-Fremdstoffe selektiv in die epitaxiale Si-Schicht 3 eingeführt und es werden Akzeptor-Fremdstoffe selektiv in die Schicht 3 eingeführt und es wird dann die epitaxiale Si-Schicht 3 thermisch oxidiert, so daß eine dünne SiO&sub2;-Schicht 5 mit einer Dicke von 50 nm ausgebildet wird, und es wird gleichzeitig eine Wärmebehandlung durchgeführt, um die Kollektorzonen 7a und 7b auszubilden, welche die eingegrabenen Schichten 2a und 2b erreichen, und die p&spplus;-leitende Isolierzone 9 auszubilden, welche das Si-Substrat 1 erreicht, um die epitaxiale Si-Schicht in die Kollektorzonen 3a und 3b aufzuteilen.
  • Wie in Fig. 3B gezeigt ist, werden für den bipolaren Leistungstransistor beispielsweise Akzeptor-Fremdstoffe (z.B. Borionen) in die Kollektorzone 3a über die SiO&sub2;- Schicht 5 durch einen Ionenimplantationsprozeß bei einer Energie von 100 keV und einer Dosis von 5 × 10¹³ cm&supmin;² eingeführt. Für den bipolaren Hochgeschwindigkeitstransistor werden die gleichen Akzeptor-Fremdstoffe (Borionen) in die Kollektorzone 3b durch die SiO&sub2;-Zone 5 hindurch durch einen Ionenimplantatiansprozeß mit einer Energie von 35 keV und einer Dosis von 5 × 10¹³ cm&supmin;² eingeführt. Obwohl daher die Dosen die gleichen sind, sind die Ionenimplantationsenergien verschieden. Es wird dann nach der Ionenimplantation ein Anlassen (Wärmebehandlung) bei 900ºC für 30 Minuten durchgeführt, so daß die Basiszone 9a mit einer Tiefe von 0,45 bis 0,5 um und die Basiszone 9b mit einer Tiefe von 0,3 bis 0,4 um in den Kollektorzonen 3a und 3b jeweils ausgebildet werden. Es ist daher die Basiszone 9a dicker als die Basiszone 9b.
  • Wie in Fig. 3C gezeigt ist, wird die Isolierschicht (SiO&sub2;-Schicht) 5 selektiv mit Hilfe eines herkömmlichen lithographischen Prozesses und eines Ätzprozesses geätzt, um Emitterfenster 14a und 14b auszubilden, in denen die Basiszonen 9a bzw. 9b freigelegt werden. Das Emitterfenster 14a besitzt eine Breite oder Weite von 2,0 um und das Emitterfenster 14b für den Hochgeschwindigkeitstransistor besitzt eine Weite oder Breite von 0,6 um. Vor der Durchführung des lithographischen Prozesses kann eine SiO&sub2;-Schicht (nicht gezeigt) zusätzlich über der gesamten Oberfläche mit Hilfe eines CVD-Prozesses niedergeschlagen werden. In bevorzugter Weise wird ein reaktiver Ionenätzprozeß als der Ätzprozeß angewendet. Es wird dann eine polykristalline Siliziumschicht mit einer Dicke von 100 nm über der gesamten Oberfläche mit Hilfe eines CVD-Prozesses niedergeschlagen, so daß die Fenster 14a und 14b vollständig damit gefüllt werden, und es werden Donator-Fremdstoffe (z.B. Arsenionen) in die polykristalline Si-Schicht lediglich durch einen Ionenimplantationsprozeß mit einer Energie von 60 keV und einer Dosis von 5 × 10¹&sup5; cm&supmin;² eingeführt, um die den Fremdstoff enthaltende Schicht 10 zu bilden. Um die Fremdstoffe bzw. Fremdatome aus der Schicht 10 in die Basiszonen 9a und 9b diffundieren zu lassen, wird die Vorrichtung einer Wärmebehandlung bei 950ºC während 30 Minuten unterworfen und als ein Ergebnis, wie dies auch in Fig. 2 gezeigt ist, sind die Emitterzonen 9a und 9b mit Tiefen von 0,25 um bzw. 0,15 um ausgebildet worden. Es wird dann die den Fremdstoff ent haltende Schicht 10 selektiv mit Hilfe eines herkömmlichen Prozesses geätzt, um die Abschnitte 10a und 10b der Schicht auf den Emitterzonen 8a und 8b zu belassen und es wird die dünne SiO&sub2;-Schicht 5 selektiv geätzt, um Kgntaktfenster für die Kollektorkontaktzonen 7a und 7b und die Basiszonen 3a und 3b zu bilden. Eine Leiterschicht wird dann über der gesamten Oberfläche niedergeschlagen und wird in ein Muster gebracht (selektiv geätzt), um die Elektroden 11a, 11b, 12a, 12b, 13a und 13b auszubilden, wodurch dann die in Fig. 2 gezeigte Halbleitervorrichtung erhalten wird.
  • Es wird nun unter Hinweis auf die Fig. 4A bis 4C eine Halbleitervorrichtung erläutert, die einen bipolaren Starkstromtransistor A' und einen bipolaren Hochgeschwindigkeitstransistor B' gemäß der Ausführungsform der Erfindung enthält. Dort, wo die Bezugszeichen, die in den Fig. 2 und 3A bis 3C auch in den Fig. 4A bis 4C verwendet sind, zeigen diese Bezugszeichen auch die gleichen Abschnitte an oder Abschnitte, die diesen entsprechen, welche in den Fig. 2 und 3A bis 3C verwendet sind.
  • Beispielsweise ist sowohl der npn-leitende Transistor A' als auch B' in einem gemeinsamen Halbleitersubstrat ausgebildet, welches aus einem p-leitenden Halbleiter-Si- Wafer-Substrat 1 besteht und aus einer n-leitenden epitaxialen Si-Schicht 3 besteht. Die n&spplus;-leitenden eingegrabenen Schichten 2a, 2b, die Kollektorzonen 3a und 3b, die n&spplus;-leitenden Kollektorkontaktzonen 7a, 7b, die Emitterzonen 8a, 8b, die Isolierzone 6, die dicke Isolier-(SiO&sub2;-)Schicht 4, die dünnen Isolier-(SiO&sub2;-)Schicht 5, die den Fremdstoff enthaltenden Schichtabschnitte 10a, 10b und die Elektroden 11a, 11b, 12a, 12b, 13a und 13b sind die gleichen wie diejenigen der Halbleitervorrichtung, die in Fig. 2 gezeigt ist. Gemäß der vorliegenden Erfindung haben beispielsweise eine p&spplus;-leitende Basiszone 19a des Starkstromtransistors A' und eine p&spplus;-leitende Basiszone 19b des Hochgeschwindigkeitstransistors B' die gleiche Tiefe von 0,15 um, jedoch besitzt die erstere Zone 19a eine Fremdstoffkonzentration (eine Dosis von 8 × 10¹³ cm&supmin;²), die größer ist als diejenige (eine Dosis von 5 × 10¹³ cm&supmin;²) der letzteren Zone 19b.
  • Da die Emitterzone 8a eine Tiefe besitzt, die tiefer ist als diejenige der Emitterzone 8b, ist der Abstand zwischen der Emitterbasisübergangsfläche und der Basiskollektorübergangsfläche, das heißt die Dicke der aktiven Basiszone, unter der Emitterzone 8a kleiner als die Dicke der aktiven Basiszone unter der Emitterzone 8b. Wie oben angeführt wurde, ist die Fremdstoffkonzentration der Basiszone 19a größer als diejenige der Basiszone 19b. Die Fremdstoffmenge der aktiven Basiszone des Starkstromtransistors A' kann demzufolge nahezu aquivalent derjenigen der aktiven Basiszone des Hochgeschwindigkeitstransistors B' werden. Als ein Ergebnis der Steuerung der Fremdstoffkonzentration der Basiszonen 19a und 19b und der Steuerung der Tiefe der Emitterzonen 8a und 8b können die statischen gemeinsamen Emitter-Stromverstärkungen hFE der Transistoren A' und B' grob äquivalent gemacht werden, wie dies bei der Vorrichtung erhalten wird, die in Fig. 2 gemäß der ersten Ausführungsform gezeigt ist. Daher hat die Vorrichtung, die in Fig. 4C gezeigt ist, die gleichen Vorteile wie diejenigen der früheren Ausführungsform.
  • Die Halbleitervorrichtung (in Fig. 4C gezeigt) der Ausführungsform der vorliegenden Erfindung wird in der folgenden Weise hergestellt, wie dies in Fig. 3A und in den Fig. 4A bis 4C veranschaulicht ist.
  • Gemäß einem herkömmlichen npn-leitenden Bipolartransistor, wie in Fig. 3A gezeigt ist, enthalten die n&spplus;-leitenden eingegrabenen Schichten 2a, 2b, die n-leitende epitaxiale Si-Schicht 3 die Kollektorzonen 3a, 3b, die dicke SiO&sub2;-Schicht 4, die dünne SiO&sub2;-Schicht 5, die p&spplus;-leitende Isolierzone 6 und die n&spplus;-leitende Kollektorkontaktzone, die genau wie bei der ersten Ausführungsform ausgebildet sind. Die eingegrabenen Schichten 2a und 2b besitzen eine Dicke von 3 um und einen spezifischen Widerstand von 20 Ω/, und die epitaxiale Si-Schicht besitzt eine Dicke von 600 nm.
  • Es werden dann, wie in Fig. 4A gezeigt ist, beispielsweise Akzeptor-Fremdstoffe (z.B. Borionen), in die Kollektorzonen 3a und 3b durch die dünne SiO&sub2;-Schicht 5 mit Hilfe eines ersten Ionenimplantationsprozesses bei einer Energie von 35 keV und mit einer Dosis von 5 × 10¹³ cm&supmin;² eingeführt. Unter Verwendung eines zweiten Ionenimplantationsprozesses werden die gleichen Akzeptor-Fremdstoffe dann in die Kollektorzone 3a und lediglich dem Leistungstransistor A' mit der gleichen Energie (35 keV) und in einer Dosis von 3 × 10¹³ cm&supmin;² eingeführt. Es werden demnach die p+-leitenden Basiszonen 19a und 19b ausgebildet und die erstere Zone 19a besitzt eine Fremdstoffkonzentration, die höher liegt als diejenige der letzteren Zone 19b, die jedoch die gleiche Tiefe wie die letztere Zone 19b besitzt. Es ist möglich, die Basiszone 19a mit Borionen in einer Dosis von 8 × 10¹³ cm&supmin;² auszubilden und die Basiszone 19b mit Borionen mit einer Dosis von 5 × 10¹³ cm&supmin;² auszubilden, und zwar mit Hilfe durch jeweilige Ionenimplantationsprozesse bei einer konstanten Energie von 35 keV.
  • Wie in Fig. 4B gezeigt ist, wird die dünne SiO&sub2;- Schicht 5 selektiv mit Hilfe eines herkömmlichen lithographischen Prozesses und eines Ätzprozesses geätzt, um die Emitterfenster 14a und 14b auszubilden, um dadurch freiliegende Abschnitte der Basiszonen 19a und 19b zu bilden, was in einer Weise ähnlich derjenigen geschieht, die anhand der ersten Ausführungsform erläutert wurde. Es wird dann eine polykristalline Siliziumschicht mit einer Dicke von 100 nm über der gesamten Oberfläche mit Hilfe eines CVD-Prozesses niedergeschlagen, um die Fenster 14a und 14b auszufüllen und es werden Donator-Fremdstoffe (z.B. Arsenionen) in die polykristalline Siliziumschicht 10 lediglich durch ein Ionenimplantationsverfahren bei einer Energie von 60 kev und einer Dosis von 5 × 10¹&sup5; cm&supmin;² eingeführt, um die den Fremdstoff enthaltende Schicht 10 herzustellen.
  • Als nächstes wird, wie dies in Fig. 4C veranschaulicht ist, die Vorrichtung mit der das Arsen enthaltenden Schicht einer Wärmebehandlung bei 950ºC während 30 Minuten unterworfen, um die Emitterzonen 8a und 8b in den Basiszonen 19a bzw. 19b auszubilden. Die Emitterzone 8a besitzt eine Tiefe von 0,25 um und die Emitterzone 8b besitzt eine Tiefe von 0,15 um. Die den Fremdstoff enthaltende Schicht 10 wird selektiv geätzt, um die Abschnitte loa und lob auf den Emitterzonen 8a und 8b zu belassen, und es wird die dünne SiO&sub2;-Schicht 5 selektiv geätzt, um Kontaktfenster für die Elektroden auszubilden. Es wird eine Leiterschicht über der gesamten Oberfläche niedergeschlagen und wird in ein Muster gebracht, um die Emitterelektroden 11a, 11b, die Emitterelektroden 12a, 12b und die Basiselektroden 13a, 13b auszubilden, wodurch dann die Halbleitervorrichtung erhalten wird.
  • Obwohl, wie oben erläutert wurde, die Emitterbreite des bipolaren Starkstromtransistors verschieden ist von derjenigen des bipolaren Hochgeschwindigkeitstransistors, werden die HFE -Werte von beiden Transistoren auf einem ähnlichen oder gleichen Pegel gehalten und es wird die Größe des bipolaren Starkstromtransistors reduziert.
  • Es ist offensichtlich, daß die vorliegende Erfindung nicht auf die oben erläuterten Ausführungsformen beschränkt ist und daß vielfältige Abwandlungen für Fachleute auf dem Gebiet möglich sind, ohne dadurch den Rahmen der vorliegenden Erfindung zu verlassen.

Claims (4)

1. Haibleitervorrichtung, mit einem Starkstromtransistor (A'), der eine breite Emitterweite besitzt, und einem Hochgeschwindigkeitstransistor (B'), der eine schmale Emitterweite besitzt, welche Transistoren in einem gemeinsamen Halbleitersubstrat ausgebildet sind und vertikale Bipolartransistoren sind und wobei die erstere Emitterweite breiter ist als die letztere Emitterweite, die Tiefen der Basiszonen (19a, 19b) von beiden Transistoren gleich sind und die Tiefe des Emitters (8a) des Starkstromtransistors größer ist als diejenige des Hochgeschwindigkeitstransistors, so daß die Dicke der aktiven Basiszone des Starkstromtransistors kleiner ist als diejenige des Hochgeschwindigkeitstransistors, und wobei die Fremdstoffkonzentration der aktiven Basiszone des Starkstromtransistors größer ist als diejenige der aktiven Basiszone des Hochgeschwindigkeitstransistors, und die Fremdstoffmenge der aktiven Basiszone des Starkstromtransistors ähnlich derjenigen der aktiven Basiszone des Hochgeschwindigkeitstransistors ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der die Fremdstoffkonzentration der Basiszone (19a) des Starkstromtransistors einer Dosis im Bereich von 3 × 10¹³ cm&supmin;² bis 10 × 10¹³ cm&supmin;² entspricht, und bei der die Fremdstoffkonzentration der Basiszone (19b) des Hochgeschwindigkeitstransistors einer Dosis im Bereich von 1 × 10¹³ cm² bis 8 × 10¹³ cm&supmin;² entspricht, wobei die erstgenannte Konzentration höher liegt als die letztgenannte Konzentration.
3. Halbleitervorrichtung nach Anspruch 2, bei der die Fremdstoffkonzentration der Basiszone (19a) des Starkstromtransistors einer Dosis im Bereich von 4 × 10¹³ cm&supmin;² bis 7 × 10¹³ cm&supmin;² entspricht, und bei der die Fremdstoffkonzentration der Basiszone (19b) des Hochgeschwindigkeitstransistors einer Dosis im Bereich von 3 × 10¹³ cm&supmin;² bis 6 × 10¹³ cm&supmin;² entspricht, wobei die erstgenannte Konzentration höher liegt als die letztgenannte Konzentration.
4. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, mit einem bipolaren Starkstromtransistor (A') und einem bipolaren Hochgeschwindigkeitstransistor (B'), die in einem gemeinsamen Halbleitersubstrat ausgebildet sind:
wobei der bipolare Starkstromtransistor (A') besteht aus:
dem gemeinsamen Halbleitersubstrat, welches aus einem Halbleiterwafersubstrat (1) und einer epitaxialen Halbleiterschicht (3) besteht, die auf dem Wafersubstrat (1) ausgebildet ist, wobei die epitaxiale Schicht (3) als eine Kollektorzone (3a) dient;
einer Basiszone (19a) , die in der epitaxialen Schicht (3) ausgebildet ist;
einer Emitterzone (8a), die in der Basiszone (19a) ausgebildet ist und eine breite Weite besitzt;
einem einen Fremdstoff enthaltenden Schichtabschnitt (10a), welcher die Oberfläche der Emitterzone (8a) bedeckt und als eine Fremdstoff-Diffusionsquelle für die Emitterzone (8a) gedient hat; und
einer Kollektorelektrode (7a), einer Basiselektrode (13a) und einer Emitterelektrode (12a), die auf der Kollektorzone (3a) bzw. der Basiszone (19a) bzw. des den Fremdstoff enthaltenden Schichtabschnitts (loa) gelegen sind;
wobei der Hochgeschwindigkeitstransistor (B') besteht aus:
dem gemeinsamen Halbleitersubstrat, welches aus dem Wafersubstrat (1) und der epitaxialen Schicht (3) besteht, die als eine andere Kollektorzone (3b) dient;
einer anderen Basiszone (19b), die in der anderen Kollektorzone (3b) ausgebildet ist und eine gleiche Tiefe wie die Tiefe der Basiszone (19a) des Starkstromtransistors (A') besitzt und eine Fremdstoffkonzentration niedriger als die Fremdstoffkonzentration der Basiszone (19a) aufweist;
einer anderen Emitterzone (8b), die in der anderen Basiszone (19b) ausgebildet ist und eine schmalere Weite besitzt relativ zu der breiten Emitterweite, und eine Tiefe seichter oder geringer als die Tiefe der Basiszone (19b) besitzt;
einem anderen einen Fremdstoff enthaltenden Schichtabschnitt (10b), der die Oberfläche der anderen Emitterzone (8b) bedeckt und als eine Fremdstoff-Diffusionsquelle für die andere Emitterzone (8b) gedient hat; und
einer Kollektorelektrode (7b), einer Basiselektrode (13b) und einer Emitterelektrode (12b), die auf der anderen Kollektorzone (3b) bzw. der anderen Basiszone (19b) bzw. dem anderen einen Fremdstoff enthaltenden Schichtabschnitt (10b) gelegen sind.
DE68928760T 1988-05-20 1989-05-19 Halbleitervorrichtung Expired - Fee Related DE68928760T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63124117A JPH0831473B2 (ja) 1988-05-20 1988-05-20 半導体装置

Publications (2)

Publication Number Publication Date
DE68928760D1 DE68928760D1 (de) 1998-09-03
DE68928760T2 true DE68928760T2 (de) 1998-12-10

Family

ID=14877346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68928760T Expired - Fee Related DE68928760T2 (de) 1988-05-20 1989-05-19 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5151765A (de)
EP (1) EP0342695B1 (de)
JP (1) JPH0831473B2 (de)
KR (1) KR920008422B1 (de)
DE (1) DE68928760T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015347B1 (ko) * 1990-09-10 1996-11-09 후지쓰 가부시끼가이샤 반도체장치
JP2746499B2 (ja) * 1992-05-15 1998-05-06 三菱電機株式会社 半導体装置及びその製造方法
US5652153A (en) * 1994-07-22 1997-07-29 Harris Corporation Method of making JFET structures for semiconductor devices with complementary bipolar transistors
JP3409548B2 (ja) * 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH09199513A (ja) * 1996-01-19 1997-07-31 Mitsubishi Electric Corp バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置
JP3409618B2 (ja) * 1996-12-26 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP2002231818A (ja) * 2001-02-02 2002-08-16 Nec Yamagata Ltd 半導体集積回路
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US10396188B1 (en) * 2018-04-25 2019-08-27 Qualcomm Incorporated Heterojunction bipolar transistors and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114882A (de) * 1973-02-28 1974-11-01
JPS54113269A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Production of junction-type electronic field effect transistor
JPS55138267A (en) * 1979-04-12 1980-10-28 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit containing resistance element
JPS57106160A (en) * 1980-12-24 1982-07-01 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
EP0093304B1 (de) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben
JPS5933860A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置およびその製造方法
JPS59182571A (ja) * 1983-03-31 1984-10-17 Fujitsu Ltd 半導体装置
JPH0682789B2 (ja) * 1983-10-20 1994-10-19 ローム株式会社 半導体装置の製造方法
JPS6167271A (ja) * 1984-09-10 1986-04-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
JPH01140761A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体装置

Also Published As

Publication number Publication date
EP0342695A3 (de) 1990-11-22
US5151765A (en) 1992-09-29
DE68928760D1 (de) 1998-09-03
EP0342695B1 (de) 1998-07-29
JPH01293562A (ja) 1989-11-27
JPH0831473B2 (ja) 1996-03-27
KR890017793A (ko) 1989-12-18
KR920008422B1 (ko) 1992-09-28
EP0342695A2 (de) 1989-11-23

Similar Documents

Publication Publication Date Title
DE69026460T2 (de) Ein Bi-CMOS-Verfahren
DE69128568T2 (de) Kontaktstrukturen für Halbleiteranordnungen und Verfahren zu ihrer Herstellung
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
EP0248988B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3019850C2 (de)
DE3789894T2 (de) MOS-Feldeffekttransistor und dessen Herstellungsmethode.
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
DE68924366T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung.
DE69025805T2 (de) Herstellen von Halbleitervorrichtungen
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE69131241T2 (de) Herstellungsverfahren für Halbleiteranordnungen
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE68928760T2 (de) Halbleitervorrichtung
DE3329224A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee