JP3409548B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3409548B2
JP3409548B2 JP32296295A JP32296295A JP3409548B2 JP 3409548 B2 JP3409548 B2 JP 3409548B2 JP 32296295 A JP32296295 A JP 32296295A JP 32296295 A JP32296295 A JP 32296295A JP 3409548 B2 JP3409548 B2 JP 3409548B2
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
diffusion layer
buried diffusion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32296295A
Other languages
English (en)
Other versions
JPH09162296A (ja
Inventor
孝行 五味
博章 安茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32296295A priority Critical patent/JP3409548B2/ja
Priority to US08/762,779 priority patent/US5976940A/en
Priority to KR1019960064169A priority patent/KR100483397B1/ko
Publication of JPH09162296A publication Critical patent/JPH09162296A/ja
Priority to US08/965,286 priority patent/US6977426B1/en
Application granted granted Critical
Publication of JP3409548B2 publication Critical patent/JP3409548B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高速な縦型バイポ
ーラトランジスタと高耐圧な縦型バイポーラトランジス
タとを同一基板に搭載した半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来の高速バイポーラトランジスタとし
ての縦型ＮＰＮバイポーラトランジスタと高耐圧バイポ
ーラトランジスタとしての縦型ＮＰＮバイポーラトラン
ジスタとを、図２４、図２５によって説明する。
【０００３】図２４には高速バイポーラトランジスタの
概略構成断面図を示す。
【０００４】図２４に示すように、Ｐ型のシリコン基板
２１１上にはＮ型のエピタキシャル層２１２が形成され
ている。上記シリコン基板２１１の上層には、Ｎ+ 型の
埋め込み拡散層２３１が形成され、この埋め込み拡散層
２３１は上記エピタキシャル層２１２の下層にも拡散さ
れている。また上記エピタキシャル層２１２には高速バ
イポーラトランジスタの形成領域を分離するための素子
分離酸化膜２１３が形成されている。この素子分離酸化
膜２１３の下部には上記シリコン基板２１１に達するＰ
+ 型の素子分離拡散層２１４が形成されている。
【０００５】また上記高速バイポーラトランジスタ２０
１の形成領域におけるエピタキシャル層２１２の上層に
はＰ型のベース層２３２が形成され、さらにこのベース
層２３２に接続するＰ+ 型のグラフトベース層２３３が
形成されている。上記ベース層２３２の上層にはＮ+ 型
のエミッタ層２３４が形成されている。さらに、上記高
速バイポーラトランジスタ２０１の形成領域におけるエ
ピタキシャル層２１２には、上記グラフトベース層２３
３から距離を置いた位置に、上記埋め込み拡散層２３１
に接続するＮ+ 型のコレクタ取り出し層２３５が形成さ
れている。
【０００６】上記エピタキシャル層２１２上には第１酸
化膜２１５が形成され、上記グラフトベース層２３３上
の第１酸化膜２１５に第１開口部２１６が形成されてい
る。上記第１酸化膜２１５上には、第１開口部２１６か
ら上記グラフトベース層２３３に接続するベース取り出
し電極２３６が形成されている。さらに上記ベース取り
出し電極２３６を覆う状態に上記第１酸化膜２１５上に
は第２酸化膜２１７が形成されている。
【０００７】上記第２酸化膜２１７には上記ベース層２
３２上に第２開口部２１８が形成されていて、その側壁
にはサイドウォール絶縁膜２１９が形成されている。こ
のサイドウォール絶縁膜２１９の内側がエミッタ開口部
になり、そのエミッタ開口部の底部に上記エミッタ層２
３４が在る。上記第２酸化膜２１７上には、エミッタ開
口部から上記エミッタ層２３４に接続するエミッタ取り
出し電極２３７が形成されている。
【０００８】そして第２酸化膜２１７を通ってベース取
り出し電極２３６に接続するベース電極２３８、エミッ
タ取り出し電極２３７に接続するエミッタ電極２３９、
および第２酸化膜２１７と第１酸化膜２１５とを通って
コレクタ取り出し層２３５に接続するコレクタ電極２４
０が形成されている。上記の如くに、高速バイポーラト
ランジスタ２０１は構成されている。
【０００９】図２５には高耐圧バイポーラトランジスタ
の概略構成断面図を示す。
【００１０】図２５に示すように、Ｐ型のシリコン基板
２１１上にはＮ型のエピタキシャル層２５０が上記高速
バイポーラトランジスタ（２０１）のエピタキシャル層
（２１２）よりも厚く形成されている。上記シリコン基
板２１１の上層には、Ｎ+ 型の埋め込み拡散層２５１が
上記高速バイポーラトランジスタ（２０１）の埋め込み
拡散層（２３１）よりも深く形成され、この埋め込み拡
散層２５１は上記エピタキシャル層２５０の下層にも拡
散されている。また上記エピタキシャル層２５０には高
耐圧バイポーラトランジスタ２０２の形成領域を分離す
るための素子分離酸化膜２１３が形成されている。この
素子分離酸化膜２１３の下部には上記シリコン基板２１
１に達するＰ+ 型の素子分離拡散層２１４が形成されて
いる。
【００１１】また上記高耐圧バイポーラトランジスタの
形成領域におけるエピタキシャル層２５０の上層にはＰ
型のベース層２５２が形成され、さらにこのベース層２
５２に接続するＰ+ 型のグラフトベース層２５３が形成
されている。上記ベース層２５２の上層にはＮ+ 型のエ
ミッタ層２５４が形成されている。さらに、上記高耐圧
バイポーラトランジスタ２０２の形成領域におけるエピ
タキシャル層２５０には、上記グラフトベース層２５３
から離れた位置に、上記埋め込み拡散層２５１に接続す
るＮ+ 型のコレクタ取り出し層２５５が形成されてい
る。
【００１２】上記エピタキシャル層２５０上には第１酸
化膜２１５が形成され、上記グラフトベース層２５３上
の第１酸化膜２１５に第１開口部２１６が形成されてい
る。上記第１酸化膜２１５上には、第１開口部２１６か
ら上記グラフトベース層２５３に接続するベース取り出
し電極２５６が形成されている。さらに上記ベース取り
出し電極２５６を覆う状態に上記第１酸化膜２１５上に
は第２酸化膜２１７が形成されている。
【００１３】上記第２酸化膜２１７には上記ベース層２
５２上に第２開口部２１８が形成されていて、その側壁
にはサイドウォール絶縁膜２１９が形成されている。こ
のサイドウォール絶縁膜２１９の内側がエミッタ開口部
になり、そのエミッタ開口部の底部に上記エミッタ層２
５４が在る。上記第２酸化膜２１７上には、エミッタ開
口部から上記エミッタ層２５４に接続するエミッタ取り
出し電極２５７が形成されている。
【００１４】そして第２酸化膜２１７を通ってベース取
り出し電極２５６接続するベース電極２５８、エミッタ
取り出し電極２５７に接続するエミッタ電極２５９、お
よび第２酸化膜２１７と第１酸化膜２１５とを通ってコ
レクタ取り出し層２５５に接続するコレクタ電極２６０
が形成されている。上記の如くに、高耐圧バイポーラト
ランジスタ２０２は構成されている。
【００１５】次に上記高速バイポーラトランジスタ２０
１および高耐圧バイポーラトランジスタ２０２の各不純
物分布を図２６によって説明する。
【００１６】図２６は、高速バイポーラトランジスタ２
０１の深さ方向の不純物分布を示す。そして図２６の縦
軸は対数で不純物濃度を示し、横軸はシリコン基板の表
面からの深さを示す。図２６に示すように、高速バイポ
ーラトランジスタ２０１の深さ方向の不純物分布は、Ｎ
型のエピタキシャル層２１２の厚さが薄く不純物濃度が
高いことに特徴がある。
【００１７】一方、図２７は、高耐圧バイポーラトラン
ジスタ２０２の不純物分布を示す。そして図２７の縦軸
は対数で不純物濃度を示し、横軸はシリコン基板の表面
からの深さを示す。図２７に示すように、高耐圧バイポ
ーラトランジスタ２０２の不純物分布は、Ｎ+ 型のエミ
ッタ層２５４、Ｐ型のシリコン基板２１１の各不純物濃
度は、高速バイポーラトランジスタ２０１の不純物濃度
と同様である。一方、Ｎ型のエピタキシャル層２５０
は、上記高速バイポーラトランジスタ２０１のＮ型のエ
ピタキシャル層２１２に比較して、厚さが厚く不純物濃
度が低いことに特徴がある。またＰ型のベース層２５２
は、一般に、高速バイポーラトランジスタのベース層よ
りも厚い。
【００１８】一般に、上記説明したようなのバイポーラ
トランジスタの耐圧ＢＶcbo を高くするには、Ｎ型エピ
タキシャル層の濃度を低くするとともに厚さを厚くする
必要がある。
【００１９】ここでエピタキシャル層の不純物密度およ
びエピタキシャル層の抵抗率とエピタキシャル層の厚さ
との関係は、超高速バイポーラデバイス，（１９８５）
菅野卓雄監修，永田穣編集，Ｐ５７，図２．３４に開示
されている。
【００２０】図２．３４に開示されているように、エピ
タキシャル層の不純物密度は低い程、エピタキシャル層
の厚さは厚い程、バイポーラトランジスタの耐圧（ＢＶ
cbo）が高くなることがわかる。また、エピタキシャル
層の密度を一定にしてエピタキシャル層の厚さのみを厚
くしても、バイポーラトランジスタの耐圧（ＢＶcbo）
が高くなる。
【００２１】また、ベース不純物密度とベース幅との関
係は、IEDM'81Dig.Tech.Papers,(1981) Hanaoka.N and
Anzai.A ,p.512-515に開示されている。
【００２２】上記文献によれば、バイポーラトランジス
タの耐圧ＢＶcbo を高くするには、ベース濃度を適度に
高くし、ベース幅をある程度厚くする必要がある。その
ためにもＮ型のエピタキシャル層の厚さは厚くする必要
がある。Ｎ型のエピタキシャル層の濃度を低く、厚さを
厚くした場合、寄生バイポーラトランジスタ動作を抑え
るためのＮ+ 型の埋め込み層領域は広く、素子分離を確
実に行うためにＰ+ 分離領域は深く形成する必要があ
る。すなわち、セルの寸法を大きくする必要がある。
【００２３】
【発明が解決しようとする課題】しかしながら、高速バ
イポーラトランジスタは、コレクタのカーク効果を抑え
るために、Ｎ型のエピタキシャル層の濃度を高く、その
厚さを薄く形成する必要がある。一方、高耐圧バイポー
ラトランジスタは、耐圧を得るために、Ｎ型のエピタキ
シャル層の濃度を低く、その厚さを厚く形成する必要が
ある。このように、高速バイポーラトランジスタと高耐
圧バイポーラトランジスタとでは、エピタキシャル層に
対する要求が相反するものであった。そのため、高速バ
イポーラトランジスタと高耐圧バイポーラトランジスタ
とを同一基板に形成することは困難であった。
【００２４】本発明は、高速バイポーラトランジスタと
高耐圧バイポーラトランジスタとを同一基板に形成し、
その製造方法において最低限の工程追加で実現を可能と
して半導体装置の製造方法を提供することを目的とす
る。
【００２５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置の製造方法である。
【００２６】第１の半導体装置の製造方法は、Ｐ導電型
のシリコン基板上にＮ導電型のエピタキシャル層を形成
してなる半導体基板に、第１の縦型ＮＰＮバイポーラト
ランジスタと、この第１の縦型ＮＰＮバイポーラトラン
ジスタと耐圧の異なる第２の縦型ＮＰＮバイポーラトラ
ンジスタとを形成する半導体装置の製造方法において、
上記シリコン基板上にエピタキシャル層を形成する前に
以下の工程を行う。すなわち、第２の縦型ＮＰＮバイポ
ーラトランジスタの形成領域におけるシリコン基板の上
層に、Ｎ導電型の第２の埋め込み拡散層を形成する工程
を行う。その後、第１の縦型ＮＰＮバイポーラトランジ
スタの形成領域におけるシリコン基板の上層に、Ｎ導電
型でかつ第２の埋め込み拡散層よりも不純物濃度が高
く、第２の埋め込み拡散層の深さよりも浅い深さを有す
る第１の埋め込み拡散層を形成する。この第１の埋め込
み拡散層を形成する工程と同一工程で、第２の縦型ＮＰ
Ｎバイポーラトランジスタの形成領域におけるシリコン
基板の上層に、前記第２の縦型ＮＰＮバイポーラトラン
ジスタのコレクタを取り出すもので前記Ｎ導電型のエピ
タキシャル層に形成されるコレクタ取り出し拡散層と前
記Ｎ導電型の第２の埋め込み拡散層とに接続するもの
で、Ｎ導電型でかつ第２の埋め込み拡散層の不純物濃度
よりも高い不純物濃度を有する埋め込み拡散層を形成す
る。
【００２７】上記第１の半導体装置の製造方法では、第
１の縦型ＮＰＮバイポーラトランジスタの形成領域にお
けるシリコン基板の上層に、Ｎ導電型の第１の埋め込み
拡散層を形成することから、第１の縦型ＮＰＮバイポー
ラトランジスタでは、エピタキシャル層と第１の埋め込
み拡散層とがコレクタ層となるが、実効的にはエピタキ
シャル層がコレクタ層となる。一方、第２の縦型ＮＰＮ
バイポーラトランジスタの形成領域におけるシリコン基
板の上層に、Ｎ導電型の第２の埋め込み拡散層を形成す
ることから、第２の縦型バイポーラトランジスタでは、
エピタキシャル層と第２の埋め込み拡散層とが実効的な
コレクタ層となる。しかも第２の埋め込み拡散層の不純
物濃度は第１の埋め込み拡散層の不純物濃度よりも低
く、第２の埋め込み拡散層の深さは第１の埋め込み拡散
層の深さよりも深い状態に形成することから、第２の縦
型ＮＰＮバイポーラトランジスタの実効的なコレクタ層
は第１の縦型ＮＰＮバイポーラトランジスタの実効的な
コレクタ層よりも厚くなり、かつ不純物濃度が低くな
る。そのため、第１の縦型ＮＰＮバイポーラトランジス
タは第２の縦型ＮＰＮバイポーラトランジスタよりも高
速動作が可能となり、第２の縦型ＮＰＮバイポーラトラ
ンジスタは第１の縦型ＮＰＮバイポーラトランジスタよ
りも耐圧が高いものとなる。
【００２８】第２の半導体装置の製造方法は、Ｐ導電型
のシリコン基板上にＮ導電型のエピタキシャル層を形成
してなる半導体基板に、第１の縦型ＮＰＮバイポーラト
ランジスタと、この第１の縦型ＮＰＮバイポーラトラン
ジスタと耐圧の異なる第２の縦型ＮＰＮバイポーラトラ
ンジスタと、第３の縦型ＰＮＰバイポーラトランジスタ
とを形成する半導体装置の製造方法において、シリコン
基板上にエピタキシャル層を形成する前に以下の工程を
行う。すなわち、第２の縦型ＮＰＮバイポーラトランジ
スタの形成領域におけるシリコン基板の上層に、Ｎ導電
型の第２の埋め込み拡散層を形成する工程を行う。およ
び第２の埋め込み拡散層を形成する工程と同一工程で、
第３の縦型ＰＮＰバイポーラトランジスタの形成領域に
おけるシリコン基板の上層に、Ｎ導電型の分離拡散層を
形成する工程を行う。その後、第１の縦型ＮＰＮバイポ
ーラトランジスタの第１の埋め込み拡散層を前記第２の
埋め込み拡散層の不純物濃度よりも高い不純物濃度を有
し前記第２の埋め込み拡散層の深さよりも浅い深さに形
成する工程と同一工程で、第２の縦型ＮＰＮバイポーラ
トランジスタの形成領域におけるシリコン基板の上層
に、前記第２の縦型ＮＰＮバイポーラトランジスタのコ
レクタを取り出すもので前記Ｎ導電型のエピタキシャル
層に形成されるコレクタ取り出し拡散層と前記Ｎ導電型
の第２の埋め込み拡散層とに接続するもので、Ｎ導電型
でかつ第２の埋め込み拡散層の不純物濃度よりも高い不
純物濃度を有する埋め込み拡散層を形成する。
【００２９】上記第２の半導体装置の製造方法では、第
２の縦型ＮＰＮバイポーラトランジスタの形成領域にお
けるシリコン基板の上層に、エピタキシャル層と同一導
電型で、第１の縦型ＮＰＮバイポーラトランジスタの形
成領域に形成される第１の埋め込み拡散層の不純物濃度
よりも低い不純物濃度を有し該第１の埋め込み拡散層の
深さよりも深い深さを有する第２の埋め込み拡散層を形
成する工程を行うことから、この領域に形成される第２
の縦型ＮＰＮバイポーラトランジスタは第１の縦型ＮＰ
Ｎバイポーラトランジスタよりも耐圧が高いものとな
る。しかも、第２の縦型ＮＰＮバイポーラトランジスタ
の形成領域に第２の埋め込み拡散層を形成する工程を、
第３の縦型ＰＮＰバイポーラトランジスタの形成領域に
分離拡散層を形成する工程と同時に行うことから、第２
の埋め込み拡散層を形成するために、新たなる工程を行
う必要がない。
【００３０】
【発明の実施の形態】本発明の半導体装置の製造方法で
製造される半導体装置の基本形の一例を、図１の概略構
成断面図によって説明する。図では、一例として、いわ
ゆるダブルポリシリコン構造を成し、自己整合的に形成
したエミッタ／ベースを有する、高速な縦型ＮＰＮバイ
ポーラトランジスタ（以下、第１のバイポーラトランジ
スタという）と高耐圧な縦型ＮＰＮバイポーラトランジ
スタ（以下、第２のバイポーラトランジスタという）と
を示す。
【００３１】図１に示すように、Ｐ型のシリコン基板１
１上にはＮ型のエピタキシャル層１２が形成されてい
る。上記エピタキシャル層１２には第１のバイポーラト
ランジスタの形成領域１０１と第２のバイポーラトラン
ジスタの形成領域１０２とを分離するための素子分離酸
化膜１３が形成されている。この素子分離酸化膜１３の
下部には上記シリコン基板１１に達するＰ+ 型の素子分
離拡散層１４が形成されている。
【００３２】また上記第１のバイポーラトランジスタの
形成領域１０１における上記シリコン基板１１の上層に
は、Ｎ+ 型の第１の埋め込み拡散層３１が形成され、こ
の第１の埋め込み拡散層３１は上記エピタキシャル層１
２の下層にも拡散されている。さらに上記エピタキシャ
ル層１２の上層にはＰ型のベース層３２が形成され、さ
らにこのベース層３２に接続するＰ+ 型のグラフトベー
ス層３３が形成されている。上記ベース層３２の上層に
はＮ+ 型のエミッタ層３４が形成されている。さらに、
上記第１のバイポーラトランジスタの形成領域１０１に
おけるエピタキシャル層１２には、上記グラフトベース
層３３から間隔を置いた位置に、上記第１の埋め込み拡
散層３１に接続するＮ+ 型のコレクタ取り出し層３５が
形成されている。
【００３３】一方、第２のバイポーラトランジスタの形
成領域１０２におけるシリコン基板１１の上層には、Ｎ
型の第２の埋め込み拡散層５１が上記第１の埋め込み拡
散層３１よりも深い状態に形成されている。そしてこの
第２の埋め込み拡散層５１の不純物濃度は、エピタキシ
ャル層１２の不純物濃度と同等程度、またはそれ以上で
あっても第１の埋め込み拡散層３１の不純物濃度よりも
低い状態になっている。なお、第２の埋め込み拡散層５
１は上記エピタキシャル層１２の下層にも若干拡散され
ている。
【００３４】また上記第２のバイポーラトランジスタの
形成領域１０２におけるエピタキシャル層１２の上層に
はＰ型のベース層５２が形成され、さらにこのベース層
５２に接続するＰ+ 型のグラフトベース層５３が形成さ
れている。上記ベース層５２の上層にはＮ+ 型のエミッ
タ層５４が形成されている。さらに、上記第２のバイポ
ーラトランジスタの形成領域１０２におけるエピタキシ
ャル層１２には、上記グラフトベース層５３から間隔を
置いた位置に、上記第２の埋め込み拡散層５１に接続す
るＮ+ 型のコレクタ取り出し層５５が形成されている。
【００３５】上記エピタキシャル層１２上には第１酸化
膜１５が形成され、上記ベース層３２，５２およびグラ
フトベース層３３，５３上の第１酸化膜１５に第１開口
部３６，５６が形成されている。上記第１酸化膜１５上
には、各第１開口部３６，５６から各グラフトベース層
３３，５３に接続するベース取り出し電極３７，５７が
形成されている。さらに上記ベース取り出し電極３７，
５７を覆う状態に上記第１酸化膜１５上には第２酸化膜
１６が形成されている。
【００３６】上記第２酸化膜１６には上記ベース層３
２，５２上に第２開口部３８，５８が形成されていて、
その側壁にはサイドウォール絶縁膜３９，５９が形成さ
れている。このサイドウォール絶縁膜３９，５９の内側
がエミッタ開口部４０，６０となり、そのエミッタ開口
部４０，６０の底部に上記エミッタ層３４，５４が在
る。上記第２酸化膜１６上には、エミッタ開口部４０，
６０から上記エミッタ層３４，５４に接続するエミッタ
取り出し電極４１，６１が形成されている。
【００３７】そして上記ベース取り出し電極３７，５７
上の上記第２酸化膜１６にはベースコンタクトホール４
２，６２が形成され、上記コレクタ取り出し層３５，５
５上の第１，第２酸化膜１５，１６にはコレクタコンタ
クトホール４３，６３が形成されている。そしてベース
コンタクトホール４２，６２を通して上記ベース取り出
し電極３７，５７に接続するベース電極４４，６４、エ
ミッタ取り出し電極４１，６１に接続するエミッタ電極
４５，６５、コレクタコンタクトホール４３，６３を通
してコレクタ取り出し層３５，５５に接続するコレクタ
電極４６，６６が形成されている。上記の如くに、第１
のバイポーラトランジスタ１および第２のバイポーラト
ランジスタ２は構成され、各第１，第２のバイポーラト
ランジスタ１，２によって半導体装置５が構成されてい
る。
【００３８】上記第１のバイポーラトランジスタ１の不
純物分布を図２によって説明し、第２のバイポーラトラ
ンジスタ２の不純物分布を図３によって説明する。図２
および図３の各縦軸は対数（ｌｏｇ）で不純物濃度（任
意単位）を表し、各横軸は基板表面からの深さ（任意単
位）を表している。
【００３９】第１のバイポーラトランジスタ１は、図２
に示すように、Ｎ型のエピタキシャル層１２が実効的な
コレクタとして機能する。そして第１の埋め込み拡散層
３１は、低濃度のエピタキシャル層１２中を層方向に流
れようとするコレクタ電流を第１の埋め込み拡散層３１
に流すようにして、コレクタ抵抗を低減する機能を持
つ。したがって、エピタキシャル層１２が実効的にコレ
クタ層となり、薄いコレクタ層が実現される。
【００４０】一方第２のバイポーラトランジスタ２に
は、図３に示すように、第２の埋め込み拡散層５１が形
成されていることから、あたかもエピタキシャル層１２
を厚く形成したような状態になる。すなわち、Ｎ型のエ
ピタキシャル層１２とＮ型の第２の埋め込み拡散層５１
とが実効的なコレクタ層として機能する。したがって、
コレクタ層の厚さは実効的に厚くなるため、第２のバイ
ポーラトランジスタ２の耐圧は高いものとなる。
【００４１】したがって、第１のバイポーラトランジス
タ１のコレクタ層の厚さは第２のバイポーラトランジス
タ２のコレクタ層の厚さよりも薄くなり、第２の埋め込
み拡散層５１は第１の埋め込み拡散層３１よりも不純物
濃度が低くなるため、第１のバイポーラトランジスタ１
は第２のバイポーラトランジスタ２よりも高速に動作
し、第２のバイポーラトランジスタ２は第１のバイポー
ラトランジスタ１よりも耐圧が高くなる。しかも第１，
第２の埋め込み拡散層３１，５１の不純物濃度と深さと
を変えることにより、動作速度、耐圧を変えているの
で、第１，第２のバイポーラトランジスタ１，２は同一
の半導体基板１０に形成することが可能となる。
【００４２】次に上記図１によって説明した半導体装置
５の製造方法を、図４〜図１４の製造工程図によって、
以下に説明する。
【００４３】図４の（１）に示すように、熱酸化法によ
って、Ｐ型のシリコン基板（例えば＜１１１＞基板）１
１に酸化膜１１１をおよそ１０ｎｍ〜３０ｎｍの厚さに
形成する。その後、リソグラフィー技術（例えば、レジ
スト塗布によるレジスト膜の形成、露光、現像、ベーキ
ング等の処理）によってレジストマスク１１２を形成す
る。このレジストマスク１１２は、高速な縦型ＮＰＮバ
イポーラトランジスタとなる第１のバイポーラトランジ
スタの形成領域１０１を覆い、高耐圧な縦型ＮＰＮバイ
ポーラトランジスタとなる第２のバイポーラトランジス
タの形成領域１０２における第２の埋め込み拡散層（５
１）を形成する領域上に開口部１１３が形成されてい
る。
【００４４】続いて上記レジストマスク１１２を用いた
イオン注入法によって、上記シリコン基板１１に、第２
の埋め込み拡散層（５１）を形成するために、例えばＮ
型の不純物イオンをドーピングする。上記イオン注入条
件としては、上記Ｎ型の不純物イオンには例えばリンイ
オン（Ｐｈｏｓ+ ）を用い、イオン注入エネルギーを例
えば３００ｋｅＶ〜１ＭｅＶの範囲に設定し、ドーズ量
を１×１０13個／ｃｍ2 〜１×１０15個／ｃｍ2 の範囲
に設定した。
【００４５】その後、既存のレジスト除去技術（例えば
アッシングおよび洗浄）によって上記レジストマスク１
１２を除去する。
【００４６】図４の（２）に示すように、例えば化学的
気相成長（以下、ＣＶＤという、ＣＶＤはChemical Vap
our Depositionの略）法によって、上記シリコン基板１
１上に酸化膜１１４を３００ｎｍの厚さに形成する。こ
こでは、酸化膜（１１１）も酸化膜１１４に含めて示し
た。続いてリソグラフィー技術（例えば、レジスト塗布
によるレジスト膜の形成、露光、現像、ベーキング等の
処理）およびエッチング技術（例えば、反応性イオンエ
ッチング）によって、第１のバイポーラトランジスタの
形成領域１０１における第１の埋め込み拡散層（３１）
の形成領域上の上記酸化膜１１４に開口部１１５を形成
する。
【００４７】その後、上記リソグラフィー技術で形成し
たレジスト膜を既存のレジスト除去技術（例えばアッシ
ングおよび洗浄）によって除去する。なお、以降の説明
においては、エッチングで用いたレジスト膜は、エッチ
ングが終了した後、除去するものとする。
【００４８】続いて、上記酸化膜１１４をマスクに用い
て、酸化アンチモン（Ｓｂ2 Ｏ3 ）を用いたアンチモン
（Ｓｂ）の気相拡散（例えば、拡散温度は１２００℃）
法によって、上記シリコン基板１１中にＮ+ 型の第１の
埋め込み拡散層３１を形成する。このときのシート抵抗
（ρｓ）は、例えば２０Ω／□〜５０Ω／□の範囲に設
定し、拡散深さ（ｘｊ）は１μｍ〜２μｍの範囲に設定
した。この拡散では、前記ドーピングしたＮ型の不純物
（リンイオン）も拡散されてＮ型の第２の埋め込み拡散
層５１を形成する。またシリコン基板１１の露出面には
酸化膜（図示省略）が形成される。その後、エッチング
および洗浄処理によって、上記シリコン基板１１上に形
成されている上記酸化膜１１１および酸化膜１１４を除
去する。
【００４９】次いで図４の（３）に示すように、既存の
エピタキシャル成長法によって、上記シリコン基板１１
上に、抵抗率が０．３Ωｃｍ〜５Ωｃｍの範囲で、厚さ
が０．７μｍ〜２μｍの範囲のＮ型のエピタキシャル層
１２を形成して、シリコン基板１１とエピタキシャル層
１２とからなる半導体基板１０を形成する。このエピタ
キシャル成長では、上記第１の埋め込み拡散層３１がエ
ピタキシャル層１２の下部側に拡散され、上記第２の埋
め込み拡散層５１はエピタキシャル層１２とシリコン基
板１１との界面まで拡散される。
【００５０】次いで図５の（１）に示すように、熱酸化
法によって、上記エピタキシャル層１２の表層に酸化膜
１１６を２０ｎｍ〜５０ｎｍの範囲の膜厚に形成する。
さらに減圧ＣＶＤ法によって、窒化シリコン膜１１７を
５０ｎｍ〜１００ｎｍの範囲の膜厚に形成する。上記酸
化膜１１６および窒化シリコン膜１１７の各膜厚は、後
工程の局所酸化法〔例えば、ＬＯＣＯＳ（Local Oxidat
ion of Silicon）法〕の際にいわゆるバーズビークの長
さ、応力や欠陥発生の制御性で決定される。
【００５１】続いて図５の（２）に示すように、リソグ
ラフィー技術（例えば、レジスト塗布によるレジスト膜
の形成、露光、現像、ベーキング等の処理）およびエッ
チング技術（例えば、反応性イオンエッチング）によっ
て、ＬＯＣＯＳ法によって酸化膜を形成する領域上の上
記酸化膜１１６および窒化シリコン膜１１７に開口部１
１８を形成し、さらに上記エピタキシャル層１２の上層
もエッチングする。すなわち、上記第１の埋め込み拡散
層３１上および上記第２の埋め込み拡散層５１上に、上
記酸化膜１１６および窒化シリコン膜１１７を残す。上
記エピタキシャル層１２のエッチング量は、ＬＯＣＯＳ
法による酸化後、その素子分離酸化膜（１３）の表面が
ほぼ平坦になるように、素子分離酸化膜（１３）の膜厚
の１／２の厚さ分に相当する深さとする。
【００５２】その後図６の（１）に示すように、既知の
技術である局所酸化法（例えば、ＬＯＣＯＳ法）によっ
て、エピタキシャル層１２の露出領域に０．６μｍ〜
１．５μｍ程度の厚さの素子分離酸化膜１３を形成す
る。このＬＯＣＯＳ法の条件としては、例えば、酸化雰
囲気を１０００℃〜１０５０℃の温度範囲における水蒸
気雰囲気とし、酸化時間を２時間〜６時間の範囲に設定
した。その後、熱リン酸を用いたウエットエッチングに
よって、上記窒化シリコン（１１７）を除去する。この
図では、窒化シリコン（１１７）を除去した後を示し
た。
【００５３】続いて図６の（２）に示すように、リソグ
ラフィー技術（例えば、レジスト塗布によるレジスト膜
の形成、露光、現像、ベーキング等の処理）によってレ
ジストマスク１１９を形成する。このレジストマスク１
１９には、Ｎ+ 型のコレクタ取り出し拡散層（３５，５
５）の形成領域上に開口部１２０，１２１が形成されて
いる。
【００５４】続いてレジストマスク１１９を用いたイオ
ン注入法によって、上記開口部１２０，１２１からエピ
タキシャル層１２にコレクタ取り出し拡散層（３５，５
５）を形成するためのリンイオン（Ｐｈｏｓ+ ）をドー
ピングする。上記イオン注入条件としては、イオン注入
エネルギーを例えば４０ｋｅＶ〜１００ｋｅＶの範囲に
設定し、ドーズ量を１×１０15個／ｃｍ2 〜１×１０16
個／ｃｍ2 の範囲に設定した。
【００５５】その後、既存のレジスト除去技術（例えば
アッシングおよび洗浄）によって上記レジストマスク１
１９を除去する。
【００５６】次いで図７の（１）に示すように、例えば
ＣＶＤ法によって、半導体基板１０上の全面に酸化膜１
２２を１００ｎｍ〜６００ｎｍの範囲の厚さに形成す
る。その後、９００℃〜１０００℃の温度範囲でアニー
リングを例えば３０分間行うことによって、上記リンイ
オン（Ｐｈｏｓ+ ）を拡散することで上記Ｎ+ 型のコレ
クタ取り出し拡散層３５，５５を形成する。さらに上記
ＬＯＣＯＳ法によって形成した素子分離酸化膜１３のバ
ーズヘッド１３ｂを平坦化するために、レジスト塗布技
術によってレジスト膜１２３を形成する。
【００５７】その後図７の（２）に示すように、既知の
技術であるエッチバック技術によって、上記レジスト膜
（１２３）を除去するとともにバーズヘッド（１３ｂ）
上部を除去して、エピタキシャル層１２および素子分離
酸化膜１３の各表面の平坦化を行う。なお、この平坦化
技術は、上記ＬＯＣＯＳ法で用いた窒化シリコン膜（１
１７）を研磨ストッパにした精密研磨（例えば、ケミカ
ルメカニカルポリシング）によって行うことも可能であ
る。この場合には、研磨後に窒化シリコン膜（１１７）
を除去する。
【００５８】次いで図８の（１）に示すように、例えば
熱酸化法によって、半導体基板１０（エピタキシャル層
１２）の露出している表面に酸化膜（図示省略）を１０
ｎｍ〜３０ｎｍの厚さの範囲に形成する。この熱酸化法
は、例えば９００℃の温度雰囲気にて行う。その後リソ
グラフィー技術（例えば、レジスト塗布によるレジスト
膜の形成、露光、現像、ベーキング等の処理）によって
レジストマスク１２４を形成する。このレジストマスク
１２４には、Ｐ+ 型の素子分離拡散層（１４）の形成領
域上に開口部１２５が形成されている。
【００５９】続いてレジストマスク１２４を用いたイオ
ン注入法によって、半導体基板１０（エピタキシャル層
１２）にＰ+ 型の素子分離拡散層（１４）を形成するた
めのホウ素イオン（Ｂ+ ）をドーピングする。上記イオ
ン注入条件としては、イオン注入エネルギーを例えば２
００ｋｅＶ〜９００ｋｅＶの範囲に設定し、ドーズ量を
１×１０13個／ｃｍ2 〜１×１０14個／ｃｍ2 の範囲に
設定した。その後、既存のレジスト除去技術（例えばア
ッシングおよび洗浄）によって上記レジストマスク１２
４を除去する。
【００６０】続いて図８の（２）に示すように、例えば
ＣＶＤ法によって、半導体基板１０上の全面に第１酸化
膜１５を５０ｎｍ〜２００ｎｍの範囲の厚さに形成す
る。次いで、リソグラフィー技術（例えば、レジスト塗
布によるレジスト膜の形成、露光、現像、ベーキング等
の処理）によってレジストマスク１２６を形成する。こ
のレジストマスク１２６には、ＮＰＮトランジスタのベ
ース電極部の形成領域上に開口部１２７，１２８が形成
されている。その後上記レジストマスク１２６を用いた
エッチング技術によって、上記第１酸化膜１５および上
記図８の（１）で説明した酸化膜（図示省略）をエッチ
ングして第１開口部３６，５６を形成する。このエッチ
ングは、例えばエッチングガスに酸素（Ｏ2 ）とトリフ
ルオロメタン（ＣＨＦ3 ）とを用いて行う。
【００６１】次いで図９の（１）に示すように、例えば
ＣＶＤ法によって、第１酸化膜１５を覆う状態に、半導
体基板１０上の全面にポリシリコン膜１２９を例えば１
００ｎｍ〜３００ｎｍの範囲の厚さに形成する。さらに
イオン注入法によって、上記ポリシリコン膜１２９の全
面に二フッ化ホウ素イオン（ＢＦ2 + ）をドーピング
する。このときのイオン注入条件としては、イオン注入
エネルギーを例えば３０ｋｅＶ〜７０ｋｅＶの範囲に設
定し、ドーズ量を１×１０14個／ｃｍ2 〜１×１０16個
／ｃｍ2 の範囲に設定した。
【００６２】その後図９の（２）に示すように、リソグ
ラフィー技術（例えば、レジスト塗布によるレジスト膜
の形成、露光、現像、ベーキング等の処理）によってレ
ジストマスク１３０，１３１を形成する。このレジスト
マスク１３０，１３１は、各エミッタ／ベースの形成領
域上を覆う状態に形成される。続いて上記レジストマス
ク１３０，１３１を用いたエッチング技術によって、上
記ポリシリコン膜１２９をエッチングして除去すること
により、上記ポリシリコン膜１２９でベース取り出し電
極３７，５７を形成する。このエッチングは、例えばエ
ッチングガスにトリクロロトリフルオロエタン（Ｃ2 Ｃ
ｌ3 Ｆ3 ）とサルファーヘキサフルオライド（ＳＦ6 ）
とを用いて行う。なお、この図では、ポリシリコン膜１
２９のエッチングを行った後の態様を示している。
【００６３】次いで図１０の（１）に示すように、例え
ばＣＶＤ法によって、ベース取り出し電極３７，５７を
覆う状態に、半導体基板１０上の全面に第２酸化膜１６
を形成する。続いてリソグラフィー技術（例えば、レジ
スト塗布によるレジスト膜の形成、露光、現像、ベーキ
ング等の処理）によってレジストマスク１３２を形成す
る。このレジストマスク１３２は、各エミッタ／ベース
の形成領域上に開口部１３３，１３４が形成されてい
る。
【００６４】続いて上記レジストマスク１３２を用いた
エッチング技術、例えば反応性イオンエッチング（ＲＩ
Ｅ）によって、上記開口部１３３，１３４の底部の上記
第２酸化膜１６、上記ベース取り出し電極３７，５７を
除去して、第２開口部３８，５８を形成する。このエッ
チングは、第２酸化膜１６のエッチングガスに例えば酸
素（Ｏ2 ）とトリフルオロメタン（ＣＨＦ3 ）とを用
い、ポリシリコンからなるベース取り出し電極３７，５
７のエッチングガスに例えばトリクロロトリフルオロエ
タン（Ｃ2 Ｃｌ3 Ｆ3 ）とサルファーヘキサフルオライ
ド（ＳＦ6 ）とを用いる。
【００６５】その後図１０の（２）に示すように、例え
ば熱酸化法によって、半導体基板１０上の全面に薄い酸
化膜（図示省略）を形成する。この薄い酸化膜は、イオ
ン注入の際の緩衝膜となるもので、例えば１０ｎｍ程度
の膜厚に形成される。さらに上記第２酸化膜１６をイオ
ン注入マスクにしたイオン注入法によって、前記第２開
口部３８，５８の底部のエピタキシャル層１２に二フッ
化ホウ素イオン（ＢＦ2 + ）をドーピングする。そし
て、エピタキシャル層１２にベース層（３２，５２）を
形成する。このときのイオン注入条件としては、イオン
注入エネルギーを例えば２０ｋｅＶ〜１００ｋｅＶの範
囲に設定し、ドーズ量を１×１０13個／ｃｍ2 〜１×１
０14個／ｃｍ2 の範囲に設定した。
【００６６】次いで図１１の（１）に示すように、例え
ばＣＶＤ法によって、半導体基板１０上の全面を覆う状
態に酸化膜１３５を３００ｎｍ〜６００ｎｍの範囲の膜
厚に形成する。その後、８００℃〜９５０℃の温度雰囲
気で１０分〜６０分の範囲でアニーリングを行って、ベ
ース層３２，５２、素子分離拡散層１４を活性化する。
このとき、ベース取り出し電極３７，５７から高濃度の
ホウ素がエピタキシャル層１２に拡散して、グラフトベ
ース層３３，５３が形成される。この領域は、後のアニ
ーリングによっても拡散される。
【００６７】その後図１１の（２）に示すように、反応
性イオンエッチングによって、上記酸化膜（１３５）を
異方性エッチングして、第２開口部３８，５８の側壁に
サイドウォール酸化膜３９，５９を形成する。上記エッ
チングは、例えばエッチングガスに酸素（Ｏ2 ）とトリ
フルオロメタン（ＣＨＦ2 ）とを用いて行う。
【００６８】次いで図１２の（１）に示すように、例え
ばＣＶＤ法によって、半導体基板１０上の全面を覆う状
態にポリシリコン膜１３６を５０ｎｍ〜２００ｎｍの範
囲の膜厚に形成する。その後イオン注入法によって、上
記ポリシリコン膜１３６の全面にヒ素イオン（Ａｓ+ ）
をドーピングする。このときのイオン注入条件として
は、イオン注入エネルギーを例えば３０ｋｅＶ〜１００
ｋｅＶの範囲に設定し、ドーズ量を１×１０15個／ｃｍ
2 〜１×１０16個／ｃｍ2 の範囲に設定した。
【００６９】その後図１２の（２）に示すように、例え
ばＣＶＤ法によって、上記ポリシリコン膜１３６上の全
面に酸化膜１３７を例えば３００ｎｍの膜厚に形成す
る。その後、ファーネスアニーリングによって８００℃
〜９５０℃の温度雰囲気で１０分〜６０分の範囲でアニ
ーリングを行うか、または急速加熱アニーリング〔ＲＴ
Ａ（Rapid Thermal Annealing ）〕法によって、９００
℃〜１１００℃の温度で数秒〜数十秒の範囲でアニーリ
ングを行うことで、ポリシリコン膜１３６中の不純物を
ベース層３２，５２の上層に拡散し、エミッタ層３４，
５４を形成するとともに活性化する。
【００７０】次いで図１３の（１）に示すように、ウエ
ットエッチングによって、酸化膜（１３７）を除去す
る。続いてリソグラフィー技術（例えば、レジスト塗布
によるレジスト膜の形成、露光、現像、ベーキング等の
処理）によってレジストマスク１３８，１３９を形成す
る。このレジストマスク１３８，１３９は、各エミッタ
部分の形成領域上を覆う状態に形成される。続いて上記
レジストマスク１３８，１３９を用いたエッチング技術
によって、上記ポリシリコン膜（１３６）をエッチング
して、エミッタ取り出し電極４１，６１を形成する。こ
のエッチングは、例えばエッチングガスにトリクロロト
リフルオロエタン（Ｃ2 Ｃｌ3 Ｆ3 ）とサルファーヘキ
サフルオライド（ＳＦ6 ）とを用いて行う。
【００７１】その後図１３の（２）に示すように、リソ
グラフィー技術（例えば、レジスト塗布によるレジスト
膜の形成、露光、現像、ベーキング等の処理）によって
レジストマスク１４０を形成する。このレジストマスク
１４０は、各ベース取り出し電極３７，５７および各コ
レクタ取り出し拡散層３５，５５に接続される各電極の
コンタクトホール形成領域上に開口部１４１〜１４４が
形成されている。続いて上記レジストマスク１４０を用
いたエッチング技術、例えば反応性イオンエッチングに
よって、上記開口部１４１〜１４４の各底部の上記第２
酸化膜１６、上記第１酸化膜１５等を除去して各ベース
取り出し電極３７，５７および各コレクタ取り出し拡散
層３５，５５を露出させる。
【００７２】その後図１４に示すように、例えばスパッ
タリングによって、バリアメタル層およびアルミニウム
系金属配線層を形成した後、上記説明したのと同様のリ
ソグラフィー技術によってレジストマスク１４５〜１５
０を形成した後、そのレジストマスク１４５〜１５０を
用いたエッチング技術によって、バリアメタル層および
アルミニウム系金属配線層をパターニングする。そし
て、ベース電極４４，６４、エミッタ電極４５，６５、
コレクタ電極４６，６６を形成する。その後、上記レジ
ストマスク１４５〜１５０を、例えばアッシングによっ
て除去する。
【００７３】このようにして、同一の半導体基板１０
に、高速な縦型ＮＰＮバイポーラトランジスタである第
１のバイポーラトランジスタ１および高耐圧な縦型ＮＰ
Ｎバイポーラトランジスタである第２のバイポーラトラ
ンジスタ２で構成される半導体装置５が形成される。以
降、図示はしないが、既知の技術によって多層配線を形
成する。
【００７４】上記図４〜図１４によって説明した半導体
装置５の製造方法では、第１の縦型バイポーラトランジ
スタ１の形成領域１０１におけるシリコン基板１１の上
層に、エピタキシャル層１２と同一導電型の第１の埋め
込み拡散層３１を形成することから、第１の縦型バイポ
ーラトランジスタ１では、エピタキシャル層１２と第１
の埋め込み拡散層３１とがコレクタ層となるが、実効的
にはエピタキシャル層１２がコレクタ層となる。
【００７５】一方、第２の縦型バイポーラトランジスタ
２の形成領域１０２におけるシリコン基板１１の上層
に、エピタキシャル層１２と同一導電型の第２の埋め込
み拡散層５１を形成することから、第２の縦型バイポー
ラトランジスタ２では、エピタキシャル層１２と第２の
埋め込み拡散層５１とが実効的なコレクタ層となる。
【００７６】その上第２の埋め込み拡散層５１の不純物
濃度は第１の埋め込み拡散層３１の不純物濃度よりも低
く、第２の埋め込み拡散層５１の深さは第１の埋め込み
拡散層３１の深さよりも深い状態に形成することから、
第２のバイポーラトランジスタ２の実効的なコレクタ層
は第１のバイポーラトランジスタ１の実効的なコレクタ
層よりも厚くなり、かつ不純物濃度が低くなる。そのた
め、第１の縦型バイポーラトランジスタ１は第２の縦型
バイポーラトランジスタ２よりも高速動作が可能とな
り、第２の縦型バイポーラトランジスタ２は第１の縦型
バイポーラトランジスタ１よりも耐圧が高いものとな
る。
【００７７】上記第２の縦型バイポーラトランジスタ２
では、第２の埋め込み拡散層５１が第１の埋め込み拡散
層３１よりも深くかつ低濃度に形成されているため、寄
生ＰＮＰトランジスタ（グラフトベース層５３がエミッ
タ、Ｎ型のエピタキシャル層１２がベース、およびＰ型
のシリコン基板１１がコレクタに相当）の電流増幅率ｈ
FEが大きくなる、またコレクタ抵抗が大きくなるという
問題が生じる。そこで、これらの問題を解決するための
手段を第１の実施形態の変形例として、図１５の概略構
成断面図によって説明する。
【００７８】次に、本発明の半導体装置の製造方法で形
成される半導体装置に係わる実施の形態を図１５によっ
て説明する。図１５に示すように、第１の実施形態に係
わる半導体装置５は、前記図１によって説明した第２の
バイポーラトランジスタ２において、エピタキシャル層
１２に形成したＮ+ 型のコレクタ取り出し拡散層５５
と、Ｎ+ 型の第２の埋め込み拡散層５１とに接続するも
ので、第２の埋め込み拡散層５１の不純物濃度よりも高
い不純物濃度を有する埋め込み拡散層６８を、半導体基
板１０の上層に形成したものである。この埋め込み取り
出し拡散層６８は、第１の埋め込み拡散層３１と同時に
形成し、そして同一の導電型、同様の不純物濃度および
同様の深さに形成する。これにより、第２の縦型バイポ
ーラトランジスタ２の寄生トランジスタ動作を抑え、さ
らにコレクタ抵抗の増大を抑えることが可能になる。
【００７９】次に、本発明の半導体装置の製造方法に係
わる実施の形態を、図１６の製造工程図によって説明す
る。なお、前記図４〜図１４によって説明した構成部品
と同様のものには同一符号を付す。
【００８０】図１６の（１）に示すように、熱酸化法に
よって、Ｐ型のシリコン基板１１に酸化膜１１１をおよ
そ１０ｎｍ〜３０ｎｍの厚さに形成する。その後、リソ
グラフィー技術（例えば、レジスト塗布によるレジスト
膜の形成、露光、現像、ベーキング等の処理）によって
レジストマスク１１２を形成する。このレジストマスク
１１２には、第１のバイポーラトランジスタの形成領域
１０１を覆い、第２のバイポーラトランジスタ２の形成
領域１０２におけるＮ+ 型の第２の埋め込み拡散層（５
１）を形成する領域上に開口部１１３が形成されてい
る。
【００８１】続いて上記レジストマスク１１２を用いた
イオン注入法によって、上記シリコン基板１１に、第２
の埋め込み拡散層（５１）を形成するために、例えばＮ
型の不純物イオンをドーピングする。上記イオン注入条
件としては、上記Ｎ型の不純物イオンには例えばリンイ
オン（Ｐｈｏｓ+ ）を用い、イオン注入エネルギーを例
えば３００ｋｅＶ〜１ＭｅＶの範囲に設定し、ドーズ量
を１×１０13個／ｃｍ2 〜１×１０15個／ｃｍ2 の範囲
に設定した。
【００８２】その後、既存のレジスト除去技術（例えば
アッシングおよび洗浄）によって上記レジストマスク１
１２を除去する。
【００８３】図１６の（２）に示すように、例えば化学
的気相成長法によって、上記シリコン基板１１上に酸化
膜１１４を３００ｎｍの厚さに形成する。続いてリソグ
ラフィー技術（例えば、レジスト塗布によるレジスト膜
の形成、露光、現像、ベーキング等の処理）およびエッ
チング技術（例えば、反応性イオンエッチング）によっ
て、第１のバイポーラトランジスタの形成領域１０１に
おける第１の埋め込み拡散層（３１）を形成する領域上
および第２のバイポーラトランジスタの形成領域１０２
におけるＮ+ 型の埋め込み拡散層（６８）を形成する領
域上の上記酸化膜１１４に開口部１１５および開口部１
６１を形成する。
【００８４】その後、上記リソグラフィー技術で形成し
たレジスト膜を既存のレジスト除去技術（例えばアッシ
ングおよび洗浄）によって除去する。なお、以降の説明
においては、エッチングで用いたレジスト膜は、エッチ
ングが終了した後、除去するものとする。
【００８５】続いて、上記酸化膜１１４をマスクに用い
て、酸化アンチモン（Ｓｂ2 Ｏ3 ）を用いたアンチモン
（Ｓｂ）の気相拡散（例えば、拡散温度は１２００℃）
法によって、シリコン基板１１中にＮ+ 型の第１の埋め
込み拡散層３１およびＮ+ 型の埋め込み拡散層６８を形
成する。このときのシート抵抗（ρｓ）は、例えば２０
Ω／□〜５０Ω／□の範囲に設定し、拡散深さ（ｘｊ）
は１μｍ〜２μｍの範囲に設定した。なお、上記気相拡
散では、シリコン基板１１の露出面に酸化膜（図示省
略）が形成される。
【００８６】次いで図１６の（３）に示すように、既存
のエピタキシャル成長法によって、上記シリコン基板１
１上に、抵抗率が０．３Ωｃｍ〜５Ωｃｍお範囲で、厚
さが０．７μｍ〜２μｍの範囲のＮ型のエピタキシャル
層１２を形成して、シリコン基板１１とエピタキシャル
層１２とからなる半導体基板１０を形成する。このエピ
タキシャル成長では、上記第１の埋め込み拡散層３１が
エピタキシャル層１２の下部側に拡散され、上記第２の
埋め込み拡散層５１はエピタキシャル層１２とシリコン
基板１１との界面まで拡散される。また、埋め込み拡散
層６８も第１の埋め込み拡散層３１と同様に拡散され
る。
【００８７】以降、前記図５の（１）以降と同様の工程
を行う。その結果、前記図１５によって説明したような
構成の半導体装置５が得られる。
【００８８】上記図１６によって説明した半導体装置５
の製造方法では、埋め込み拡散層６８を形成するのに、
従来からの工程である、第１の埋め込み拡散層３１を形
成する工程と同時に行える。そのため、工程の増加は無
い。
【００８９】次に本発明の半導体装置の製造方法で製造
される半導体装置を、図１７の概略構成断面図によって
説明する。ここでは、高耐圧な縦型ＮＰＮバイポーラト
ランジスタ（以下、第２のバイポーラトランジスタとい
う）と縦型ＰＮＰバイポーラトランジスタ（以下、第３
のバイポーラトランジスタという）とからなる半導体装
置に関して説明する。なお、第２のバイポーラトランジ
スタは図１によって説明したものと同様の構成を成す。
また、前記図１によって説明した構成部品と同様のもの
には同一の符号を付した。
【００９０】図１７に示すように、Ｐ型のシリコン基板
１１上にはＮ型のエピタキシャル層１２が形成されてい
る。上記エピタキシャル層１２には第２のバイポーラト
ランジスタの形成領域１０２と第３のバイポーラトラン
ジスタの形成領域１０３とを分離するための素子分離酸
化膜１３が形成されている。この素子分離酸化膜１３の
下部には上記シリコン基板１１に達するＰ+ 型の素子分
離拡散層１４が形成されている。
【００９１】第２のバイポーラトランジスタの形成領域
１０２における上記シリコン基板１１の上層には、前記
図１によって説明したのと同様に、Ｎ型の第２の埋め込
み拡散層５１が高速な縦型ＮＰＮバイポーラトランジス
タのＮ+ 型の埋め込み拡散層（図示省略）よりも深い状
態に形成されている。そしてこの第２の埋め込み拡散層
５１の不純物濃度は、エピタキシャル層１２の不純物濃
度と同等程度、またはそれ以上であっても上記Ｎ+ 型の
埋め込み拡散層の不純物濃度よりも低い状態になってい
る。なお、第２の埋め込み拡散層５１は上記エピタキシ
ャル層１２の下層にも若干拡散されている。
【００９２】また上記第２のバイポーラトランジスタの
形成領域１０２におけるエピタキシャル層１２の上層に
はＰ型のベース層５２が形成され、さらにこのベース層
５２に接続するＰ+ 型のグラフトベース層５３が形成さ
れている。上記ベース層５２の上層にはＮ+ 型のエミッ
タ層５４が形成されている。さらに、上記第２のバイポ
ーラトランジスタの形成領域１０２におけるエピタキシ
ャル層１２には、上記グラフトベース層５３から間隔を
置いた位置に、上記第２の埋め込み拡散層５１に接続す
るＮ+ 型のコレクタ取り出し拡散層５５が形成されてい
る。
【００９３】一方、第３のバイポーラトランジスタの形
成領域１０３における上記シリコン基板１１の上層に
は、Ｎ型の分離拡散層９１とこのＮ型の分離拡散層９１
によってシリコン基板１１から分離される状態のＰ+ 型
の埋め込み拡散層７１とが形成されている。上記分離拡
散層９１は、上記第２の埋め込み拡散層５１とほぼ同等
の深さに形成されている。そしてＰ+ 型の埋め込み拡散
層７１は上記エピタキシャル層１２の下層にも若干拡散
されている。
【００９４】上記エピタキシャル層１２の上層にはＮ型
のベース層７２が形成され、このベース層７２の上層の
一部分にはＮ+ 型のベース取り出し拡散層７３が形成さ
れている。このＮ+ 型のベース取り出し拡散層７３から
距離を置いた上記ベース層７２の上層にはＰ+ 型のエミ
ッタ層７４が形成されている。また第３のバイポーラト
ランジスタの形成領域１０３におけるエピタキシャル層
１２には、上記Ｐ型の埋め込み拡散層７１に接続するＰ
+ 型のコレクタ取り出し拡散層７５が形成されている。
【００９５】上記素子分離酸化膜１３およびエピタキシ
ャル層１２上には第１酸化膜１５が形成されている。さ
らに上記ベース層５２およびグラフトベース層５３上の
第１酸化膜１５には第１開口部５６が形成されている。
そして上記第１酸化膜１５上には、第１開口部５６から
グラフトベース層５３に接続するベース取り出し電極５
７が形成されている。一方、上記Ｐ+ 型のエミッタ層７
４上の第１酸化膜１５には開口部７６が形成され、その
開口部７６を通してエミッタ取り出し電極７７が形成さ
れている。また上記Ｐ+ 型のコレクタ取り出し拡散層７
５上の第１酸化膜１５には開口部７８が形成され、その
開口部７８を通してコレクタ取り出し電極７９が形成さ
れている。
【００９６】さらに上記第１酸化膜１５上の全面には第
２酸化膜１６が形成されている。上記第２酸化膜１６に
は上記ベース層５２上に第２開口部５８が形成されてい
て、その側壁にはサイドウォール絶縁膜５９が形成され
ている。このサイドウォール絶縁膜５９の内側がエミッ
タ開口部６０となり、そのエミッタ開口部６０の底部に
上記エミッタ層５４が在る。
【００９７】そして上記ベース取り出し電極５７上の上
記第２酸化膜１６にはベースコンタクトホール６２が形
成され、上記コレクタ取り出し拡散層５５上の第１，第
２酸化膜１５，１６にはコレクタコンタクトホール６３
が形成されている。そしてベースコンタクトホール６２
を通して上記ベース取り出し電極５７に接続するベース
電極６４が形成され、エミッタ取り出し電極６１に接続
するエミッタ電極６５が形成され、さらにコレクタコン
タクトホール６３を通してコレクタ取り出し拡散層５５
に接続するコレクタ電極６６が形成されている。一方、
上記Ｎ+ 型のベース取り出し拡散層７３上の第１，第２
酸化膜１５，１６にはベースコンタクトホール８０が形
成され、上記エミッタ取り出し電極７７上および上記コ
レクタ取り出し電極７９上の第２酸化膜１６にはエミッ
タコンタクトホール８１およびコレクタコンタクトホー
ル８２が形成されている。そしてベースコンタクトホー
ル８０を通してＰ+ 型のベース取り出し拡散層７３に接
続するベース電極８３が形成され、エミッタコンタクト
ホール８１を通してＮ+ 型のエミッタ取り出し電極７７
に接続するエミッタ電極８４が形成され、さらにコレク
タコンタクトホール８２を通してＰ+ 型のコレクタ取り
出し電極７９に接続するコレクタ電極８５が形成されて
いる。
【００９８】上記の如くに、第２のバイポーラトランジ
スタ２と第３のバイポーラトランジスタ３とが形成さ
れ、半導体装置６が構成されている。当然のことなが
ら、上記半導体装置６を形成したＰ型のシリコン基板１
１およびＮ型のエピタキシャル層１２に、Ｎ+ 型の埋め
込み拡散層を有する高速な縦型ＮＰＮバイポーラトラン
ジスタを形成することは可能である。その場合、Ｎ+ 型
の埋め込み拡散層は分離拡散層９１よりも浅い位置に形
成される。
【００９９】上記図１７によって説明した半導体装置６
では、上記分離拡散層９１は、Ｐ型の埋め込み拡散層７
１とシリコン基板１１とを分離するための拡散層である
から、エピタキシャル層１２と同一の導電型になる。ま
た上記第２の埋め込み拡散層５１は、第１のバイポーラ
トランジスタに形成される第１の埋め込み拡散層（図示
省略）の不純物濃度よりも低い不純物濃度を有し、その
第１の埋め込み拡散層の深さよりも深く形成されるもの
であり、かつエピタキシャル層１２と同一導電型である
から、上記分離拡散層９１と上記第２の埋め込み拡散層
５１とは同一工程で形成される拡散層で構成することが
可能になる。
【０１００】また半導体装置６では、エピタキシャル層
１２と第２の埋め込み拡散層５１とがコレクタとして機
能するため第２のバイポーラトランジスタ２は高耐圧に
なる。そのため、同一の半導体基板１０に、高耐圧の第
２のバイポーラトランジスタ２と高速性に優れたＰＮＰ
トランジスタである第３のバイポーラトランジスタ３と
を形成することが可能になる。
【０１０１】上記図１７によって説明した第２のバイポ
ーラトランジスタ２においては、前記図１５によって説
明した第２のバイポーラトランジスタ２と同様に、第２
の埋め込み拡散層５１とコレクタ取り出し拡散層５５と
に接続するもので、第２の埋め込み拡散層５１の不純物
濃度よりも高い不純物濃度を有する埋め込み拡散層（６
８）を、半導体基板１１に形成することも可能である。
この埋め込み拡散層（６８）は、第１のバイポーラトラ
ンジスタ１における第１の埋め込み拡散層３１と同一の
導電型、同様の不純物濃度および同様の深さに形成する
ことが可能である。
【０１０２】次に、本発明の半導体装置の製造方法で形
成される半導体装置に係わる第２の実施の形態を、図１
８〜図２２の製造工程図によって説明する。図では、上
記図４〜図１４および上記図１７によって説明したのと
同様の構成部品には同一符号を付す。
【０１０３】図１８の（１）に示すように、熱酸化法に
よって、Ｐ型のシリコン基板１１に酸化膜１１１をおよ
そ１０ｎｍ〜３０ｎｍの厚さに形成する。その後、リソ
グラフィー技術（例えば、レジスト塗布によるレジスト
膜の形成、露光、現像、ベーキング等の処理）によって
レジストマスク１１２を形成する。このレジストマスク
１１２は、第１のバイポーラトランジスタの形成領域
（図示省略）を覆うもので、第２のバイポーラトランジ
スタの形成領域１０２における第２の埋め込み拡散層
（５１）を形成する領域上に開口部１１３ａを有し、第
３のバイポーラトランジスタの形成領域１０３における
Ｎ型の分離拡散層（９１）を形成する領域上に開口部１
１３ｂを有する。
【０１０４】続いてイオン注入マスクに上記レジストマ
スク１１２を用いたイオン注入法によって、上記シリコ
ン基板１１に、第２の埋め込み拡散層（５１）およびＮ
型の分離拡散層（９１）を形成するために、例えばＮ型
の不純物イオンをドーピングする。上記イオン注入条件
としては、上記Ｎ型の不純物イオンに例えばリンイオン
（Ｐｈｏｓ+ ）を用い、イオン注入エネルギーを例えば
３００ｋｅＶ〜１ＭｅＶの範囲に設定し、ドーズ量を１
×１０13個／ｃｍ2 〜１×１０15個／ｃｍ2 の範囲に設
定した。
【０１０５】その後、既存のレジスト除去技術（例えば
アッシングおよび洗浄）によって上記レジストマスク１
１２を除去する。
【０１０６】同一基板に、高速縦型ＮＰＮバイポーラト
ランジスタを形成する場合には、図１８の（２）に示す
ように、例えば化学的気相成長法によって、上記シリコ
ン基板１１上に酸化膜１１４を３００ｎｍの厚さに形成
する。ここでは、前記形成した酸化膜（１１１）もこの
酸化膜１１４に含めて図示している。続いてリソグラフ
ィー技術（例えば、レジスト塗布によるレジスト膜の形
成、露光、現像、ベーキング等の処理）およびエッチン
グ技術（例えば、反応性イオンエッチング）によって、
第１のバイポーラトランジスタの形成領域（図示省略）
における第１の埋め込み拡散層を形成する領域上の上記
酸化膜１１４に開口部（図示省略）を形成する。
【０１０７】その後、上記リソグラフィー技術で形成し
たレジスト膜を既存のレジスト除去技術（例えばアッシ
ングおよび洗浄）によって除去する。なお、以降の説明
においては、エッチングで用いたレジスト膜は、エッチ
ングが終了した後、次の工程を行う前に除去するものと
する。
【０１０８】続いて、上記酸化膜１１４をマスクに用い
て、酸化アンチモン（Ｓｂ2 Ｏ3 ）を用いたアンチモン
（Ｓｂ）の気相拡散（例えば、拡散温度は１２００℃）
法によって、シリコン基板１１中に高速縦型ＮＰＮバイ
ポーラトランジスタの第１の埋め込み拡散層（図示省
略）を形成する。このときのシート抵抗（ρｓ）は、例
えば２０Ω／□〜５０Ω／□の範囲に設定し、拡散深さ
（ｘｊ）は１μｍ〜２μｍの範囲に設定した。この拡散
では、前記ドーピングしたＮ型の不純物（リンイオン）
も拡散されて第２の埋め込み拡散層５１および分離拡散
層９１が形成される。またシリコン基板１１の露出面に
は酸化膜（図示省略）が形成される。その後、フッ酸系
のウエットエッチングおよび洗浄処理によって、シリコ
ン基板１１上の酸化膜１１４（酸化膜１１１も含む）を
除去する。
【０１０９】次いで図１８の（３）に示すように、既存
のエピタキシャル成長法によって、上記シリコン基板１
１上に、抵抗率が０．３Ωｃｍ〜５Ωｃｍお範囲で、厚
さが０．７μｍ〜２μｍの範囲のＮ型のエピタキシャル
層１２を形成して、シリコン基板１１とエピタキシャル
層１２とからなる半導体基板１０を形成する。このエピ
タキシャル成長では、上記第１の埋め込み拡散層（図示
省略）がエピタキシャル層１２の下部側に拡散され、第
２の埋め込み拡散層５１および分離拡散層９１はエピタ
キシャル層１２の下層に若干拡散される。
【０１１０】次いで図１９の（１）に示すように、熱酸
化法によって、上記エピタキシャル層１２の表層に酸化
膜１１６を２０ｎｍ〜５０ｎｍの範囲の膜厚に形成す
る。さらに減圧ＣＶＤ法によって、窒化シリコン膜１１
７を５０ｎｍ〜１００ｎｍの範囲の膜厚に形成する。
【０１１１】続いてリソグラフィー技術（例えば、レジ
スト塗布によるレジスト膜の形成、露光、現像、ベーキ
ング等の処理）およびエッチング技術（例えば、反応性
イオンエッチング）によって、ＬＯＣＯＳ法で素子分離
酸化膜を形成する領域上の上記酸化膜１１６および窒化
シリコン膜１１７に開口部１１８を形成し、さらに上記
エピタキシャル層１２の上層（二点鎖線で示す部分）を
除去する。このエピタキシャル層１２のエッチング量
は、ＬＯＣＯＳ法によって形成される素子分離酸化膜
（１３）の表面とエピタキシャル層１２の表面とがほぼ
平坦になるように、素子分離酸化膜（１３）の膜厚の１
／２程度の厚さ分に相当する深さとする。
【０１１２】その後を図１９によって説明する。局所酸
化法（例えば、ＬＯＣＯＳ法）によって、エピタキシャ
ル層１２の露出領域に０．６μｍ〜１．５μｍ程度の厚
さの素子分離酸化膜１３を形成する。このＬＯＣＯＳ法
の条件としては、例えば、酸化雰囲気を１０００℃〜１
０５０℃の温度範囲における水蒸気雰囲気とし、酸化時
間を２時間〜６時間の範囲に設定した。その後、熱リン
酸を用いたウエットエッチングによって、上記窒化シリ
コン（１１７）を除去する。
【０１１３】続いて、リソグラフィー技術（例えば、レ
ジスト塗布によるレジスト膜の形成、露光、現像、ベー
キング等の処理）によって、Ｎ+ 型のコレクタ取り出し
拡散層（５５）の形成領域上に開口部が形成されている
レジストマスク（図示省略）を形成し、それを用いたイ
オン注入法によって、上記開口部からエピタキシャル層
１２にコレクタ取り出し拡散層（５５）を形成するため
のリンイオン（Ｐｈｏｓ+ ）をドーピングするする。上
記イオン注入条件としては、イオン注入エネルギーを例
えば４０ｋｅＶ〜１００ｋｅＶの範囲に設定し、ドーズ
量を１×１０15個／ｃｍ2 〜１×１０16個／ｃｍ2 の範
囲に設定した。その後、既存のレジスト除去技術（例え
ばアッシングおよび洗浄）によって上記レジストマスク
を除去する。
【０１１４】次いで、例えばＣＶＤ法によって、半導体
基板１０上の全面に酸化膜（図示省略）を１００ｎｍ〜
６００ｎｍの範囲の厚さに形成する。その後、９００℃
〜１０００℃の温度範囲でアニーリングを例えば３０分
間行うことによって、上記リンイオン（Ｐｈｏｓ+ ）を
拡散し、Ｎ+ 型のコレクタ取り出し拡散層５５を形成す
る。さらに上記ＬＯＣＯＳ法によって形成した素子分離
酸化膜１３のバーズヘッド（図示省略）を平坦化するた
めに、レジスト塗布技術によってレジスト膜（図示省
略）を形成する。その後エッチバック技術によって、こ
のレジスト膜および上記酸化膜を除去するとともに素子
分離領域１３に形成されているバーズヘッド上部を除去
して、エピタキシャル層１２および素子分離酸化膜１３
の各表面の平坦化を行う。なお、この平坦化技術は、上
記ＬＯＣＯＳ法で用いた窒化シリコン膜（１１７）を研
磨ストッパにした精密研磨（例えば、ケミカルメカニカ
ルポリシング）によって行うことも可能である。この場
合には、研磨後に窒化シリコン膜（１１７）を除去す
る。
【０１１５】次いで図２０の（１）によって説明する。
まず例えば熱酸化法によって、半導体基板１０（エピタ
キシャル層１２）の露出している表面に酸化膜（図示省
略）を１０ｎｍ〜３０ｎｍの厚さの範囲に形成する。こ
の熱酸化法は、例えば９００℃の温度雰囲気にて行っ
た。その後、リソグラフィー技術（例えば、レジスト塗
布によるレジスト膜の形成、露光、現像、ベーキング等
の処理）によって、Ｐ+ 型の素子分離拡散層の形成領域
上に開口部１２５を有するとともにＰ+ 型の埋め込み拡
散層の形成領域上に開口部１７１を有するレジストマス
ク１２４を形成する。
【０１１６】続いてレジストマスク１２４を用いたイオ
ン注入法によって、半導体基板１０（エピタキシャル層
１２）にＰ+ 型の素子分離拡散層およびＰ+ 型の埋め込
み拡散層を形成するためのホウ素イオン（Ｂ+ ）をドー
ピングする。上記イオン注入条件としては、イオン注入
エネルギーを例えば２００ｋｅＶ〜９００ｋｅＶの範囲
に設定し、ドーズ量を１×１０13個／ｃｍ2 〜１×１０
15個／ｃｍ2 の範囲に設定した。なお図面では、ドーピ
ングされたホウ素をＢで示した。その後、既存のレジス
ト除去技術（例えばアッシングおよび洗浄）によって上
記レジストマスク１２４を除去する。
【０１１７】図２０の（２）に示すように、リソグラフ
ィー技術（例えば、レジスト塗布によるレジスト膜の形
成、露光、現像、ベーキング等の処理）によって、ＰＮ
Ｐ縦型バイポーラトランジスタのベース層の形成領域１
７２上に開口部（図示省略）を有するレジストマスク
（図示省略）を形成し、そのレジストマスクを用いたイ
オン注入法によって、ベース層の形成領域１７２にリン
イオン（Ｐｈｏｓ+ ）をドーピングする。このときのイ
オン注入条件は、一例として、イオン注入エネルギーを
１５０ｋｅＶ〜３００ｋｅＶの範囲に設定し、ドーズ量
を１×１０13個／ｃｍ2 〜１×１０14個／ｃｍ2 の範囲
に設定した。
【０１１８】さらに既存の除去技術（例えばアッシング
および洗浄）によって上記イオン注入技術で用いたレジ
ストマスクを除去する。その後、リソグラフィー技術
（例えば、レジスト塗布によるレジスト膜の形成、露
光、現像、ベーキング等の処理）によって、ＰＮＰ縦型
バイポーラトランジスタのベース取り出し拡散層の形成
領域１７３上に開口部（図示省略）を有するレジストマ
スク（図示省略）を形成し、そのレジストマスクを用い
たイオン注入法によって、ベース取り出し拡散層の形成
領域１７３にヒ素イオン（Ａｓ+ ）をドーピングする。
このときのイオン注入条件は、一例として、イオン注入
エネルギーを３０ｋｅＶ〜７０ｋｅＶの範囲に設定し、
ドーズ量を１×１０15個／ｃｍ2 〜１×１０16個／ｃｍ
2 の範囲に設定した。その後既存の除去技術（例えばア
ッシングおよび洗浄）によって上記イオン注入技術で用
いたレジストマスクを除去する。
【０１１９】続いて、例えばＣＶＤ法によって、半導体
基板１０上の全面に第１酸化膜１５を５０ｎｍ〜２００
ｎｍの範囲の厚さに形成する。次いで、リソグラフィー
技術（例えば、レジスト塗布によるレジスト膜の形成、
露光、現像、ベーキング等の処理）によって、ＮＰＮ縦
型バイポーラトランジスタのベース層の形成領域上、Ｐ
ＮＰ縦型バイポーラトランジスタのエミッタ層の形成領
域上およびコレクタ取り出し拡散層の形成領域上に開口
部（図示省略）を有するレジストマスク（図示省略）を
形成し、そのレジストマスクを用いたエッチング技術に
よって、上記第１酸化膜１５および上記図２０の（１）
によって説明した酸化膜（図示省略）をエッチングし
て、第１開口部５６、開口部７６および開口部７８を形
成する。上記エッチングは、一例として、エッチングガ
スに酸素（Ｏ2 ）とトリフルオロメタン（ＣＨＦ3 ）と
を用いて行った。
【０１２０】次いで、例えばＣＶＤ法によって、第１酸
化膜１５を覆う状態に、半導体基板１０上の全面にポリ
シリコン膜１２９を例えば１００ｎｍ〜３００ｎｍの範
囲の厚さに形成する。さらにイオン注入法によって、上
記ポリシリコン膜１２９の全面に二フッ化ホウ素イオン
（ＢＦ2 + ）をドーピングする。このときのイオン注
入条件は、一例として、イオン注入エネルギーを３０ｋ
ｅＶ〜７０ｋｅＶの範囲に設定し、ドーズ量を１×１０
14個／ｃｍ2 〜１×１０16個／ｃｍ2 の範囲に設定し
た。
【０１２１】その後図２１の（１）に示すように、リソ
グラフィー技術（例えば、レジスト塗布によるレジスト
膜の形成、露光、現像、ベーキング等の処理）およびエ
ッチング技術によって、上記ポリシリコン膜（１２９）
でＮＰＮ縦型バイポーラトランジスタのベース取り出し
電極５７およびＰＮＰ縦型バイポーラトランジスタのエ
ミッタ取り出し電極７７とコレクタ取り出し電極７９と
を形成する。上記エッチングは、一例として、エッチン
グガスにトリクロロトリフルオロエタン（Ｃ2 Ｃｌ3 Ｆ
3 ）とサルファーヘキサフルオライド（ＳＦ6 ）とを用
いて行った。
【０１２２】次いで、例えばＣＶＤ法によって、半導体
基板１０上の全面に第２酸化膜１６を形成する。続いて
リソグラフィー技術（例えば、レジスト塗布によるレジ
スト膜の形成、露光、現像、ベーキング等の処理）とエ
ッチング技術とによって、エミッタ／ベースの形成領域
上の上記第２酸化膜１６および上記ベース取り出し電極
５７をエッチングして、第２開口部５８を形成する。上
記エッチングは、一例として、第２酸化膜１６のエッチ
ングガスには酸素（Ｏ2 ）とトリフルオロメタン（ＣＨ
Ｆ3 ）とを用い、ポリシリコンからなるベース取り出し
電極５７のエッチングガスにはトリクロロトリフルオロ
エタン（Ｃ2Ｃｌ3 Ｆ3 ）とサルファーヘキサフルオラ
イド（ＳＦ6 ）とを用いた。
【０１２３】その後図２１の（２）に示すように、熱酸
化法によって、半導体基板１０の表面に薄い酸化膜（図
示省略）を形成する。この薄い酸化膜は、イオン注入の
際の緩衝膜となるもので、例えば１０ｎｍ程度の膜厚に
形成される。さらに上記第２酸化膜１６をイオン注入マ
スクにしたイオン注入法によって、上記第２開口部５８
の底部のエピタキシャル層１２に二フッ化ホウ素イオン
（ＢＦ2 + ）をドーピングする。そして、エピタキシ
ャル層１２にベース層５２を形成する。このときのイオ
ン注入条件は、一例として、イオン注入エネルギーを例
えば２０ｋｅＶ〜１００ｋｅＶの範囲に設定し、ドーズ
量を１×１０13個／ｃｍ2 〜１×１０14個／ｃｍ2 の範
囲に設定した。
【０１２４】次いで、例えばＣＶＤ法によって、半導体
基板１０上の全面を覆う状態に酸化膜を３００ｎｍ〜６
００ｎｍの範囲の膜厚に形成する。その後、８００℃〜
９５０℃の温度雰囲気で１０分〜６０分の範囲でアニー
リングを行って、ベース層５２、素子分離拡散層１４お
よびＰ+ 型の埋め込み拡散層７１を活性化する。このと
き、上記ベース取り出し電極５７からエピタキシャル層
１２にホウ素が拡散して、ベース層５２に接続する状態
に高濃度のグラフトベース層５３を形成する。この領域
は、後のアニーリングによっても拡散される。また同時
にエミッタ取り出し電極７７からエピタキシャル層１２
にホウ素が拡散して高濃度のエミッタ層７４を形成し、
コレクタ取り出し電極７９からもエピタキシャル層１２
にホウ素が拡散してＰ+ 型の埋め込み拡散層７１に接続
する状態に高濃度のコレクタ取り出し拡散層７５を形成
する。
【０１２５】その後反応性イオンエッチングによって、
上記酸化膜を異方性エッチングして、第２開口部５８の
側壁にサイドウォール酸化膜５９を形成する。上記エッ
チングは、一例として、エッチングガスに酸素（Ｏ2 ）
とトリフルオロメタン（ＣＨＦ3 ）とを用いて行った。
【０１２６】次いで図２２に示すように、例えばＣＶＤ
法によって、半導体基板１０上の全面を覆う状態にエミ
ッタ取り出し電極を形成するためのポリシリコン膜を５
０ｎｍ〜２００ｎｍの範囲の膜厚に形成する。その後イ
オン注入法によって、上記ポリシリコン膜の全面にヒ素
イオン（Ａｓ+ ）をドーピングする。このイオン注入条
件は、一例として、イオン注入エネルギーを３０ｋｅＶ
〜１００ｋｅＶの範囲に設定し、ドーズ量を１×１０15
個／ｃｍ2 〜１×１０16個／ｃｍ2 の範囲に設定した。
【０１２７】その後例えばＣＶＤ法によって、上記ポリ
シリコン膜上の全面に酸化膜（図示省略）を例えば３０
０ｎｍの膜厚に形成する。次いでファーネスアニーリン
グによって、８００℃〜９５０℃の温度雰囲気で１０分
〜６０分の範囲でアニーリングを行うか、または急速加
熱アニーリング（ＲＴＡ）法によって、９００℃〜１１
００℃の温度で数秒〜数十秒の範囲でアニーリングを行
うことで、上記ポリシリコン膜中の不純物をベース層５
２の上層に拡散し、エミッタ層５４を形成するとともに
活性化する。
【０１２８】次いでウエットエッチングによって、表面
に露出している酸化膜を除去する。続いてリソグラフィ
ー技術（例えば、レジスト塗布によるレジスト膜の形
成、露光、現像、ベーキング等の処理）とエッチング技
術とによって、上記ポリシリコン膜を加工して、エミッ
タ取り出し電極６１を形成する。このエッチングは、一
例として、エッチングガスにトリクロロトリフルオロエ
タン（Ｃ2 Ｃｌ3 Ｆ6 ）とサルファーヘキサフルオライ
ド（ＳＦ6 ）とを用いて行った。
【０１２９】その後、リソグラフィー技術（例えば、レ
ジスト塗布によるレジスト膜の形成、露光、現像、ベー
キング等の処理）とエッチング技術（例えば反応性イオ
ンエッチング）とによって、上記第２酸化膜１６に、ベ
ース取り出し電極５７に通じるベースコンタクトホール
６２、エミッタ取り出し電極７７に通じるエミッタコン
タクトホール８１およびコレクタ取り出し電極７９に通
じるコレクタコンタクトホール８２を形成する。それと
ともに第２酸化膜１６および第１酸化膜１５に、上記コ
レクタ取り出し拡散層５５に通じるコレクタコンタクト
ホール６３およびＮ+ 型のベース取り出し拡散層７３に
通じるベースコンタクトホール８０を形成する。
【０１３０】その後、例えばスパッタリングによって、
バリアメタル層およびアルミニウム系金属配線層を形成
した後、リソグラフィー技術（例えば、レジスト塗布に
よるレジスト膜の形成、露光、現像、ベーキング等の処
理）とエッチング技術とによって、バリアメタル層およ
びアルミニウム系金属配線層をパターニングする。そし
て、ベースコンタクトホール６２を通して上記ベース取
り出し電極５７に接続するベース電極６４、エミッタ取
り出し電極６１に接続するエミッタ電極６５、およびコ
レクタコンタクトホール６３を通してコレクタ取り出し
拡散層５５に接続するコレクタ電極６６を形成する。そ
れとともに、ベースコンタクトホール８０を通してＰ+
型のベース取り出し拡散層７３に接続するベース電極８
３、エミッタコンタクトホール８１を通してＮ+ 型のエ
ミッタ取り出し電極７７に接続するエミッタ電極８４、
およびコレクタコンタクトホール８２を通してＰ+ 型の
コレクタ取り出し電極７９に接続するコレクタ電極８５
を形成する。
【０１３１】このようにして、同一の半導体基板１０
に、高耐圧な縦型ＮＰＮバイポーラトランジスタである
第２のバイポーラトランジスタ２および高速な縦型ＰＮ
Ｐバイポーラトランジスタである第３のバイポーラトラ
ンジスタ３で構成される半導体装置６が形成される。以
降、図示はしないが、既知の技術によって多層配線を形
成する。
【０１３２】上記半導体装置６の製造方法では、第２の
バイポーラトランジスタの形成領域１０２に第２の埋め
込み拡散層５１を形成する工程と、第３のバイポーラト
ランジスタの形成領域１０３にＮ型の分離拡散層９１を
形成する工程とが同時に行える。そのため、工程の増加
は最小限にとどめられる。
【０１３３】通常、同一基板上に、縦型ＰＮＰバイポー
ラトランジスタおよび高速縦型ＮＰＮバイポーラトラン
ジスタを形成した場合の深さ方向の不純物分布は図２３
のようになる。図では、（１）に縦型ＰＮＰバイポーラ
トランジスタの深さ方向の不純物分布を示し、（２）に
高速縦型ＮＰＮバイポーラトランジスタの深さ方向の不
純物分布を示す。また各図では、縦軸は対数（ｌｏｇ）
不純物濃度（任意単位）を表し、横軸は基板表面からの
深さを表す。
【０１３４】図２３の（１）に示す縦型ＰＮＰバイポー
ラトランジスタのＮ型の分離拡散層は、図２３の（２）
に示す高速縦型ＮＰＮバイポーラトランジスタの埋め込
み拡散層に比べて深く低濃度である。したがって、この
縦型ＰＮＰバイポーラトランジスタのＮ型の分離拡散層
と同時に形成されるような拡散層を、耐圧を高くしたい
縦型ＮＰＮバイポーラトランジスタの第２の埋め込み拡
散層とすることにより、第２の埋め込み拡散層の上方拡
散を削減することができ、Ｎ型のエピタキシャル層を厚
くすることなく高耐圧な縦型ＮＰＮバイポーラトランジ
スタを実現できることがわかる。したがって、上記図１
８〜図２２によって説明したようなプロセスを採ること
によって、Ｎ型のエピタキシャル層を厚くすることなく
高耐圧な縦型ＮＰＮバイポーラトランジスタが実現され
る。
【０１３５】また、上記第２のバイポーラトランジスタ
２に、前記図１６で説明したのと同様の製造方法によっ
て、埋め込み拡散層（６８）を形成することも可能であ
る。すなわち、第１のバイポーラトランジスタ１におけ
る第１の埋め込み拡散層３１と上記Ｎ+ 型の埋め込み拡
散層（６８）とを同一工程で形成する。それにより、埋
め込み拡散層（６８）を形成するために工程を増加する
必要はない。
【０１３６】
【発明の効果】 本発明の第１の半導体装置の製造方法に
よれば、第２の縦型ＮＰＮバイポーラトランジスタにお
ける第２の埋め込み拡散層を、第１の縦型ＮＰＮバイポ
ーラトランジスタにおける第１の埋め込み拡散層より
も、不純物濃度を低く、深さを深い状態に形成するた
め、第２縦型ＮＰＮのバイポーラトランジスタの実効的
なコレクタ層は第１の縦型ＮＰＮバイポーラトランジス
タの実効的なコレクタ層よりも厚くすることができ、か
つ不純物濃度を低くすることができる。その結果、第１
の縦型ＮＰＮバイポーラトランジスタは第２の縦型ＮＰ
Ｎバイポーラトランジスタよりも高速動作が可能なトラ
ンジスタに形成することができ、第２の縦型ＮＰＮバイ
ポーラトランジスタは第１の縦型ＮＰＮバイポーラトラ
ンジスタよりも耐圧が高いトランジスタに形成すること
ができる。
【０１３７】本発明の第２の半導体装置の製造方法によ
れば、第２の縦型ＮＰＮバイポーラトランジスタにおけ
る第２の埋め込み拡散層と、第３の縦型ＰＮＰバイポー
ラトランジスタの分離拡散層とを、同時に形成すること
ができるので、第２の埋め込み拡散層を形成するための
新たな工程を行う必要がない。すなわち、工程数を増加
することなく、第１の縦型ＮＰＮバイポーラトランジス
タと、これとは耐圧が異なる第２の縦型ＮＰＮバイポー
ラトランジスタと、第３の縦型ＰＮＰバイポーラトラン
ジスタとを、同一基板に形成することが可能になる。
【図面の簡単な説明】
【図１】本発明の製造方法で製造される半導体装置の基
本形の概略構成断面図である。
【図２】第１のバイポーラトランジスタの不純物分布図
である。
【図３】第２のバイポーラトランジスタの不純物分布図
である。
【図４】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その１）である。
【図５】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その２）である。
【図６】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その３）である。
【図７】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その４）である。
【図８】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その５）である。
【図９】半導体装置の基本形の製造方法を示す半導体装
置の製造工程図（その６）である。
【図１０】半導体装置の基本形の製造方法を示す半導体
装置の製造工程図（その７）である。
【図１１】半導体装置の基本形の製造方法を示す半導体
装置の製造工程図（その８）である。
【図１２】半導体装置の基本形の製造方法を示す半導体
装置の製造工程図（その９）である。
【図１３】半導体装置の基本形の製造方法を示す半導体
装置の製造工程図（その１０）である。
【図１４】半導体装置の基本形の製造方法を示す半導体
装置の製造工程図（その１１）である。
【図１５】本発明の半導体装置の製造方法で製造される
半導体装置に係わる第１の実施形態の概略構成断面図で
ある。
【図１６】本発明の半導体装置の製造方法に係わる第１
の実施形態の製造工程図である。
【図１７】本発明の半導体装置の製造方法で製造される
半導体装置に係わる第２の実施形態の概略構成断面図で
ある。
【図１８】第２の実施形態に係わる半導体装置の製造工
程図（その１）である。
【図１９】第２の実施形態に係わる半導体装置の製造工
程図（その２）である。
【図２０】第２の実施形態に係わる半導体装置の製造工
程図（その３）である。
【図２１】第２の実施形態に係わる半導体装置の製造工
程図（その４）である。
【図２２】第２の実施形態に係わる半導体装置の製造工
程図（その５）である。
【図２３】縦型ＰＮＰ，縦型ＮＰＮバイポーラトランジ
スタの不純物分布図である。
【図２４】高速バイポーラトランジスタの概略構成断面
図である。
【図２５】高耐圧バイポーラトランジスタの概略構成断
面図である。
【図２６】高速バイポーラトランジスタの不純物分布図
である。
【図２７】高耐圧バイポーラトランジスタの不純物分布
図である。
【符号の説明】
１ 第１のバイポーラトランジスタ ２ 第２のバイポーラトランジスタ ３ 第３のバイポーラトランジスタ ４ 第４のバイポーラトランジスタ ５ 半導体装置 ６ 半導体装置 １０ 半導体基板 １１ シリコン基板 １２ エピタキシャル層 ３１ 第１の埋め込み拡散層 ５１ 第２の埋め込み拡散層 ９１ 分離拡散層
フロントページの続き (56)参考文献 特開 昭63−273355（ＪＰ，Ａ) 特開 昭55−153365（ＪＰ，Ａ) 特開 昭52−104076（ＪＰ，Ａ) 特開 平６−151733（ＪＰ，Ａ) 特開 平６−21367（ＪＰ，Ａ) 特開 平４−142771（ＪＰ，Ａ) 特開 平４−79364（ＪＰ，Ａ) 特開 平２−186638（ＪＰ，Ａ) 特開 平２−150035（ＪＰ，Ａ) 特開 平２−123741（ＪＰ，Ａ) 特開 平２−71526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/06 H01L 21/8222 H01L 21/331 H01L 29/73

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｐ導電型のシリコン基板上にＮ導電型の
    エピタキシャル層を形成してなる半導体基板に、第１の
    縦型ＮＰＮバイポーラトランジスタと、該第１の縦型Ｎ
    ＰＮバイポーラトランジスタと耐圧の異なる第２の縦型
    ＮＰＮバイポーラトランジスタとを形成する半導体装置
    の製造方法において、 前記シリコン基板上に前記エピタキシャル層を形成する
    前に、 前記第２の縦型ＮＰＮバイポーラトランジスタの形成領
    域における前記シリコン基板の上層に、Ｎ導電型の第２
    の埋め込み拡散層を形成する工程と、 前記第２の埋め込み拡散層を形成した後、前記第１の縦
    型ＮＰＮバイポーラトランジスタの形成領域における前
    記シリコン基板の上層に、Ｎ導電型でかつ前記エピタキ
    シャル層および前記第２の埋め込み拡散層よりも不純物
    濃度が高く、前記第２の埋め込み拡散層の深さよりも浅
    い深さを有する第１の埋め込み拡散層を形成する工程
    と、 前記第１の埋め込み拡散層を形成する工程と同一工程
    で、前記第２の縦型ＮＰＮバイポーラトランジスタの形
    成領域における前記シリコン基板の上層に、前記第２の
    縦型ＮＰＮバイポーラトランジスタのコレクタを取り出
    すもので前記Ｎ導電型のエピタキシャル層に形成される
    コレクタ取り出し拡散層と前記Ｎ導電型の第２の埋め込
    み拡散層とに接続するもので、Ｎ導電型でかつ前記第２
    の埋め込み拡散層の不純物濃度よりも高い不純物濃度を
    有する埋め込み拡散層を形成する工程とを備えたことを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 Ｐ導電型のシリコン基板上にＮ導電型の
    エピタキシャル層を形成してなる半導体基板に、第１の
    縦型ＮＰＮバイポーラトランジスタと、該第１の縦型Ｎ
    ＰＮバイポーラトランジスタと耐圧の異なる第２の縦型
    ＮＰＮバイポーラトランジスタと、第３の縦型ＰＮＰバ
    イポーラトランジスタとを形成する半導体装置の製造方
    法において、 前記シリコン基板上に前記エピタキシャル層を形成する
    前に、 前記第２の縦型ＮＰＮバイポーラトランジスタの形成領
    域における前記シリコン基板の上層に、Ｎ導電型の第２
    の埋め込み拡散層を形成する工程と、 前記第２の埋め込み拡散層を形成する工程と同一工程
    で、前記第３の縦型ＰＮＰバイポーラトランジスタの形
    成領域における前記シリコン基板の上層に、Ｎ導電型の
    分離拡散層を形成する工程と、 前記第２の埋め込み拡散層を形成した後、前記第１の縦
    型ＮＰＮバイポーラトランジスタの第１の埋め込み拡散
    層を前記第２の埋め込み拡散層の不純物濃度よりも高い
    不純物濃度にかつ前記第２の埋め込み拡散層の深さより
    も浅い深さに形成する工程と同一工程で、前記第２の縦
    型ＮＰＮバイポーラトランジスタの形成領域における前
    記シリコン基板の上層に、前記第２の縦型ＮＰＮバイポ
    ーラトランジスタのコレクタを取り出すもので前記Ｎ導
    電型のエピタキシャル層に形成されるコレクタ取り出し
    拡散層と前記Ｎ導電型の第２の埋め込み拡散層とに接続
    するもので、Ｎ導電型でかつ前記第２の埋め込み拡散層
    の不純物濃度よりも高い不純物濃度を有する埋め込み拡
    散層を形成する工程とを備えたことを特徴とする半導体
    装置の製造方法。
JP32296295A 1995-12-12 1995-12-12 半導体装置の製造方法 Expired - Lifetime JP3409548B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32296295A JP3409548B2 (ja) 1995-12-12 1995-12-12 半導体装置の製造方法
US08/762,779 US5976940A (en) 1995-12-12 1996-12-10 Method of making plurality of bipolar transistors
KR1019960064169A KR100483397B1 (ko) 1995-12-12 1996-12-11 바이폴라트랜지스터와그제조방법
US08/965,286 US6977426B1 (en) 1995-12-12 1997-11-06 Semiconductor device including high speed transistors and high voltage transistors disposed on a single substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32296295A JP3409548B2 (ja) 1995-12-12 1995-12-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09162296A JPH09162296A (ja) 1997-06-20
JP3409548B2 true JP3409548B2 (ja) 2003-05-26

Family

ID=18149595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32296295A Expired - Lifetime JP3409548B2 (ja) 1995-12-12 1995-12-12 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US5976940A (ja)
JP (1) JP3409548B2 (ja)
KR (1) KR100483397B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409618B2 (ja) * 1996-12-26 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH10340965A (ja) * 1997-06-10 1998-12-22 Sony Corp 半導体装置およびその製造方法
JPH11345811A (ja) * 1998-06-01 1999-12-14 Seiko Instruments Inc 半導体装置の製造方法
US6225181B1 (en) 1999-04-19 2001-05-01 National Semiconductor Corp. Trench isolated bipolar transistor structure integrated with CMOS technology
US6770952B2 (en) * 2001-04-30 2004-08-03 Texas Instruments Incorporated Integrated process for high voltage and high performance silicon-on-insulator bipolar devices
JP2003258118A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置
US6943426B2 (en) * 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US20040066462A1 (en) * 2002-10-07 2004-04-08 Mark Medow Peripheral component interconnect (PCI) card for controlling a motorized zoom lens of a camera
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product
JP2006054261A (ja) * 2004-08-10 2006-02-23 Sony Corp 半導体集積回路、その製造方法および電子機器
KR100652965B1 (ko) * 2005-06-09 2006-12-01 삼성전자주식회사 수직형 ｂｊｔ로 구현된 송신기
JP2007180243A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009021313A (ja) * 2007-07-11 2009-01-29 Hitachi Ltd 半導体装置
US7968417B2 (en) * 2007-10-01 2011-06-28 Newport Fab, Llc Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure
US20200203333A1 (en) * 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL145396B (nl) * 1966-10-21 1975-03-17 Philips Nv Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze.
US4038680A (en) * 1972-12-29 1977-07-26 Sony Corporation Semiconductor integrated circuit device
US4170501A (en) * 1978-02-15 1979-10-09 Rca Corporation Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
US4357622A (en) * 1980-01-18 1982-11-02 International Business Machines Corporation Complementary transistor structure
JPS5814564A (ja) * 1981-07-17 1983-01-27 Nec Corp 半導体装置
EP0093304B1 (en) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Semiconductor ic and method of making the same
US4940671A (en) * 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
US4969823A (en) * 1986-09-26 1990-11-13 Analog Devices, Incorporated Integrated circuit with complementary junction-isolated bipolar transistors and method of making same
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
JPH0831473B2 (ja) * 1988-05-20 1996-03-27 富士通株式会社 半導体装置
JPH02186638A (ja) * 1989-01-13 1990-07-20 Nec Corp 半導体装置
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
KR960015347B1 (ko) * 1990-09-10 1996-11-09 후지쓰 가부시끼가이샤 반도체장치
JP2595799B2 (ja) * 1990-10-03 1997-04-02 三菱電機株式会社 半導体装置及びその製造方法
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
JPH06151733A (ja) * 1992-11-12 1994-05-31 Sony Corp バイポーラ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5976940A (en) 1999-11-02
JPH09162296A (ja) 1997-06-20
KR970054359A (ko) 1997-07-31
KR100483397B1 (ko) 2006-06-21
US6977426B1 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP3409548B2 (ja) 半導体装置の製造方法
TWI527212B (zh) 雙載子接合電晶體及其製造方法
JP2807677B2 (ja) 集積回路の製造方法
JP2003158178A (ja) 半導体装置およびその製造方法
JPH0252422B2 (ja)
JPS62155552A (ja) バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法
JP2708027B2 (ja) 半導体装置およびその製造方法
JP3695029B2 (ja) 半導体装置の製造方法
US20050087812A1 (en) Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies
KR910000020B1 (ko) 반도체장치의 제조방법
JP3409618B2 (ja) 半導体装置の製造方法
JPH10340965A (ja) 半導体装置およびその製造方法
JPH07161728A (ja) 半導体装置およびその製造方法
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JP2842075B2 (ja) 半導体装置の製造方法
JP4714564B2 (ja) 半導体装置の製造方法
JPH104142A (ja) 半導体装置の製造方法
JPH0235458B2 (ja)
JPH0722433A (ja) 半導体装置およびその製造方法
JPH02338A (ja) 半導体集積回路装置の製造法
JPH02337A (ja) 半導体集積回路装置の製造法
JPS63161671A (ja) 半導体装置の製造方法
JPH04245438A (ja) 半導体装置の製造方法
JPH05347312A (ja) 半導体装置の製造方法
JPH0992658A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130320

Year of fee payment: 10