DE68910337T2

DE68910337T2 - Integrierte Schaltung mit Logikschaltungen und wenigstens einer Gegentaktstufe.

Info

Publication number: DE68910337T2
Application number: DE89200159T
Authority: DE
Inventors: Jan Dikken
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-02-01
Filing date: 1989-01-25
Publication date: 1994-05-05
Anticipated expiration: 2009-01-26
Also published as: FI890412A0; KR890013891A; EP0327160B1; KR0132781B1; NL8800234A; EP0327160A1; US4973861A; FI93913B; FI890412A; FI93913C; JP2685271B2; DE68910337D1; JPH027621A

Description

Die Erfindung betrifft eine integrierte Logikschaltung mit einer Gegentaktstufe (push-pull stage), die einen Stromkanal eines "Push"-Transistors in einem ersten Pfad zwischen einer ersten Stromversorgungsleitung mit einer hohen Versorgungsspannung und einem Stufenausgang und einen Stromkanal eines "Pull"- Transistors in einem zweiten Pfad zwischen dem Stufenausgang und einer zweiten Stromversorgungsleitung mit einer niedrigen Versorgungsspannung enthält, wobei ein Steuermittel vorgesehen ist, das mit den Steuerelektroden des "Push"-Transistors und des "Pull"-Transistors verbunden ist, um bei einer Änderung des Logikzustands der Stufe zeitabhängige Steuerspannungen zu erzeugen, um das durch die Stromschankungen auf dem Stufenausgang hervorgerufene Spannungsrauschen auf den Stromversorgungsleitungen zu reduzieren.
Ein solches IC mit Gegentaktstufe ist aus der niederländischen Patentanmeldung 8601558 bekannt. Die bekannte Gegentaktstufe enthält ein Steuermittel zur Erzeugung von zeitabhängigen Steuerspannungen an den Steuerelektroden des "Push"-Transistors und des "Pull"-Transistors, um das Spannungsrauschen auf den internen Stromversorgungsleitungen der Schaltung zu reduzieren. Aufgrund der Schwankungen des Laststroms, mit dem die Gegentaktstufe eine Ausgangslast versorgt, werden Induktionsspannungen an den Induktivitäten in den Stromversorgungsleitungen erzeugt. Das Steuermittel steuert die Ströme durch den "Push"-Transistor und den "Pull"-Transistor so, daß die Ströme während der Schaltens um eine konstante Menge pro Zeiteinheit variiert werden. Der genannte Laststrom wird daher als Differenz zwischen diesen Strömen ebenfalls um eine konstante Menge pro Zeiteinheit geändert. Wenn man den Laststrom sich linear mit der Zeit ändern läßt, wird der Maximalwert der Störspannungen hierdurch begrenzt.
Aus DE-A-3114132 ist ein elektronischer Schalter bekannt, bei dem verschiedene Signalquellen abwechselnd über entsprechende Transistoren mit einem Ausgang verbunden sind. Die Transistoren schalten so, daß beide Transistoren für kurze Zeit gleichzeitig leitend sind.
Die Erfindung hat zur Aufgabe, die bekannte Gegentaktstufe durch eine weitere Reduzierung der Induktionsspannungen auf den Stromversorgungsleitungen zu verbessern. Um dies zu erreichen, ist eine erfindungsgemäße integrierte Schaltung dadurch gekennzeichnet, daß das Steuermittel während des Schaltens der Gegentaktstufe einen ersten Strom durch einen Transistor der Stufe im wesentlichen konstant hält, bis der größte Anstieg eines zweiten Stroms durch den anderen Transistor der Stufe stattgefunden hat, um daraufhin nahezu sofort den ersten Strom zu reduzieren. Dies führt zu einer wechselseitigen zeitlichen Verschiebung der Stromspitzen und entsprechend der maximalen Stromändernungen. Hierdurch wird die Häufung von induktiven Spannungen verhindert.
Eine Ausführungsform der erfindungsgemäßen integrierten Schaltung, bei der das Steuermittel steuerbare Ladepfade und Entladepfade enthält, die mit den Steuerelektroden des "Push"-Transistors und des "Pull"-Transistors verbunden sind, ist dadurch gekennzeichnet, daß der zwischen der Steuerelektrode des "Pull"-Transistors und der zweiten Stromversorgungsleitung angeordnete Entladepfad in seinem leitender Zustand einen erheblich kleineren maximalen Strom führt als der Ladepfad zwischen der ersten Stromversorgungsleitung und der Steuerelektrode des "Push"-Transistors im leitenden Zustand des genannten Ladepfads. Der "Push"-Transistor wird dann vollständig leitend, bevor ein Strom durch den "Pull"-Transistor sich wesentlich ändern kann; dies liegt einerseits an dem Anstieg der Treiberspannung über den Stromkanal des "Pull"-Transistors und andererseits an der Abnahme der Steuerspannung des "Pull"- Transistors.
Eine weitere Ausführungsform der erfindungsgemäßen integrierten Schaltung ist dadurch gekennzeichnet, daß der Entladepfad für die Steuerelektrode des "Push"-Transistors einen Stromkanal eines Entlade-Transistors enthält, wobei der Stromkanal einen Knotenpunkt zwischen den Stromkanälen des "Push"-Transistors und des "Pull"-Transistors mit einer Steuerelektrode des "Push"-Transistors verbindet. Kurz vor dem Sperren des "Push"-Transistors ist ein Strom durch diesen Transistor im wesentlichen unabhängig von einem Spannungsabfall über seinen Stromkanal, die hier als Treiberspannung bezeichnet wird. Durch eine solche Verbindung der Steuerelektrode des "Push"-Transistors, kurz bevor er gesperrt wird, mit einem Knotenpunkt zwischen den Stromkanälen des "Push"-Transistors und des "Pull"-Transistors über den Entlade- Transistor, während dessen Betriebs der "Push"-Transistor leitend wird, liefert der "Push"-Transistor zuerst weiterhin einen im wesentlichen konstanten Strom. Diese Situation ändert sich nur, wenn die Spannung an dem genannten Knotenpunkt so weit unter die Spannung der Steuerelektrode des Entlade-Transistors abgefallen ist, daß der Entlade-Transistor beginnt, den Eingang des "Push"-Transistors zu entladen.
Eine weitere Ausführungsform einer erfindungsgemaßen Gegentaktstufe ist dadurch gekennzeichnet, daß das Steuermittel eine Steuerschaltung enthält, die einen Schalttransistor umfaßt, dessen Stromkanal mit der Steuerelektrode des "Push"- Transistors verbunden und in Reihe mit dem entsprechenden Ladepfad geschaltet ist, wobei der Schalttransistor zusammen mit dem Entlade-Transistor eine Inverterschaltung bildet, und daß das Steuermittel eine zweite Steuerschaltung enthält, die eine zweite Inverterschaltung umfaßt, deren Ausgang mit der Steuerelektrode des "Pull"-Transistors verbunden ist und die durch einen zweiten Schalttransistor gebildet wird, dessen Stromkanal zwischen die Steuerelektrode des "Pull"-Transistors und den entsprechenden Ladepfad geschaltet ist, und durch einen zweiten Entlade-Transistor, dessen Stromkanal zwischen die Steuerelektrode des "Pull"-Transistors und die zweite Stromversorgungsleitung geschaltet ist, wobei die Ladepfade der ersten und der zweiten Steuerschaltung jeweils - verbunden mit der zweiten Stromversorgungsleitung - einen Stromkanal eines jeweiligen Kaskodentransistors enthalten, dessen Steuerelektrode mit dem Ausgang der jeweiligen Inverterschaltung verbunden ist, und - parallelgeschaltet zum Strompfad des jeweiligen Kaskodentransistors - einen Strompfad eines jeweiligen weiteren Kaskodentransistors, wobei ein Eingang der ersten und der zweiten Inverterschaltung über ein erstes bzw. ein zweites Verzögerungselement mit einer Steuerelektrode der jeweiligen weiteren Kaskodentransistoren verbunden ist. Der weitere Kaskodentransistor wird nach einer Verzögerung leitend. Anfangs beeinflußt dieser Kaskodentransistor nicht die Spannungen in der Inverterschaltung, die wie nach dem Stand der Technik beschrieben, eine geeignete Steuerspannung erzeugt, die die lineare Schwankung der durch die Transistoren der Gegentaktstufe geschalteten Ströme als Funktion der Zeit sicherstellt. Der weitere Kaskodentransistor hebt die Ausgangsspannung der Inverterschaltung auf den Spannungspegel der ersten Stromversorgungsleitung an, nachdem eine bestimmte Zeitspanne abgelaufen ist. Im Vergleich mit dem Stand der Technik ist dies eine bessere Möglichkeit, die Stromschwankung in der Zeit im wesentlichen linear zu halten. Nach dem Stand der Technik wird der weitere Kaskodentransistor ohne Verzögerung leitend, so daß die genannte Schwankung des Stroms mit der Zeit im "Push"-Transistor oder im "Pull"- Transistor von Anfang an beeinflußt wird.
Noch eine weitere Ausführungsform der erfindungsgemäßen Gegentaktstufe ist dadurch gekennzeichnet, daß der Entladepfad zwischen der Steuerelektrode des "Pull"-Transistors und der zweiten Stromversorgungsleitung mindestens zwei parallele Pfade enthält, wobei der erste Pfad in Abhängigkeit eines an das Steuermittel anzulegenden Steuersignals ausgeschaltet wird, während der zweite Pfad in Abhängigkeit von einer Spannung an einem Gate-Ausgang eines Logik-Gatters, dessen Gate-Eingänge mit der Steuerelektrode des "Pull"-Transistors und dem Stufenausgang verbunden sind, ausgeschaltet wird. Im Fall einer extrem großen kapazitiven Last auf dem Stufenausgang könnte der "Pull"-Transistor vorzeitig gesperrt werden infolge dessen große Stromschwankungen und damit hohe Induktionsspannungen verursacht werden. Wenn unter diesen Umstanden ein Teil des Entladepfads ausgeschaltet wird, wird eine allmählichere Stromschwankung durch den "Pull"- Transistor erreicht.
Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Figur 1 ein Schaltbild einer Gegentaktstufe,
Figur 2A und 2B eine Stromschwankung in einer Gegentaktstufe nach dem Stand der Technik,
Figur 3A und 3B eine Stromschwankung in einer Gegentaktstufe in einer integrierten Schaltung gemäß der Erfindung,
Figur 4 ein bevorzugtes Ausführungsbeispiel einer Gegentaktstufe in einer integrierten Schaltung gemäß der Erfindung und
Figur 5 ein Detail der Gegentaktstufe in der integrierten Schaltung aus Figur 4.
Figur 1 zeigt ein Schaltbild einer Gegentaktstufe. Die Stufe umfaßt eine Kaskodenschaltung eines "Push"-Transistors T&sub1; und eines "Pull"-Transistors T&sub2; zwischen Stromversorgungsleitungen mit den Versorgungsspannungen VDD und VSS. Der Ausgang K der Stufe wird zum Beispiel durch eine TTL-Schaltung belastet, die in der Figur durch die Widerstände R&sub1; und R&sub2; gebildet wird, die in Reihe zwischen die Stromversorgungsleitungen geschaltet sind, und einen Kondensator C&sub0;, der parallel zu dem Widerstand R&sub2; geschaltet ist. Die Stufe enthält auch eine Steuerschaltung CC, deren Eingänge die Logiksignale D und erhalten. Die Transistoren T&sub1; und T&sub2; werden durch wechselseitig logisch komplementäre Steuersignale gesteuert. Der Laststrom I&sub0; entspricht jederzeit der Differenz zwischen dem durch den Transistor T&sub1; geleiteten Strom I&sub1; und dem durch den Transistor T&sub2; geleiteten Strom I&sub2;. Wenn zum Beispiel der "Push"-Transistor T&sub1; leitend gemacht wird und der "Pull"-Transistor T&sub2; im wesentlichen gleichzeitig sperrt, beläuft sich die Schwankung des Stroms I&sub1; pro Zeiteinheit auf dI&sub1;/dt, positiv, und die Schwankung des Stroms I&sub2; pro Zeiteinheit auf dI&sub2;/dt, negativ. Die Schwankung des Laststroms I&sub0; pro Zeiteinheit (dI&sub0;/dt) ist gleich der Summe der Absolutwerte der Schwankungen von I&sub1; und I&sub2;:
dI&sub0;/dt = dI&sub1;/dt + dI&sub2;/dt .
Auf den internen Stromversorgungsleitungen, die zwangsläufig die Störinduktivitäten L&sub1; und L&sub2; bilden und über eine Störkapazität Cp gekoppelt sind, verursacht diese Stromschwankung dI&sub0;/dt eine hohe Induktionsspannung, die zu Störungen fährt (zum Beispiel im Logikzustand von anderen Teilen der integrierten Schaltung, in denen die Gegentaktstufe enthalten ist).
Die Figuren 2A und 2B zeigen die Schwankung der Ströme I&sub1; und I&sub2; und des Laststroms I&sub0; als Funktion der Zeit sowie ihre zeitlichen Ableitungen für eine Schaltung nach dem Stand der Technik. Wenn die größten Schwankungen der Ströme I&sub1; und I&sub2; zeitlich im wesentlichen zusammenfallen, führt die Schwankung dI&sub0;/dt zu einer maximalen Induktionsspannung, die der Summe der absoluten Extremwerte von dI&sub1;/dt und dI&sub2;/dt entspricht.
Die Figuren 3A und 3B zeigen die Schwankung der Ströme I&sub1; und I&sub2; und des Laststroms I&sub0; als Funktion der Zeit sowie ihre zeitlichen Ableitungen für eine erfindungsgemäße Schaltung. Da die Extremwerte von dI&sub1;/dt und dI&sub2;/dt zeitlich in bezug zueinander verschoben sind, ist die maximale Induktionsspannung dI&sub0;/dt im wesentlichen um Faktor 2 kleiner als bei dem in den Figuren 2A und 2B dargestellten Fall.
Figur 4 zeigt ein bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Gegentaktstufe. Eine TTL-Last, dargestellt durch die Widerstände R&sub1;, R&sub2; und einen Kondensator C&sub0;, ist mit dem Ausgangsanschluß K der Stufe verbunden, die einen "Push"-Transistor T&sub1; und einen "Pull"-Transistor T&sub2; enthält. Der "Push"-Transistor T&sub1; erhält ein Steuersignal V&sub1; von einer ersten Steuerschaltung INV1, und der "Pull"-Transistor T&sub2; erhält ein Steuersignal V&sub2; von einer zweiten Steuerschaltung INV&sub2;. Beide Steuerschaltungen, INV1 und INV2, enthalten einen steuerbaren Entladepfad, der durch die Transistoren T&sub3; bzw. T&sub8; gebildet wird. Die Funktion von Transistor T&sub3;, der zwischen die Steuerelektrode des "Push"-Transistors T&sub1; und den Ausgangsanschluß K geschaltet ist, wird in bezug auf Figur 5 beschrieben. Die Ladepfade der Steuerschaltungen INV1 und INV2 enthalten die Transistoren T&sub4; bis T&sub7; bzw. T&sub9; bis T&sub1;&sub2;. Da die Ladepfade gleich aufgebaut sind, wird nur der Aufbau der Steuerschaltung INV1 im folgenden beschrieben. Ähnliches gilt für den Ladepfad in der Steuerschaltung INV2. Wenn auf eine Komponente von Steuerschaltung INV1 Bezug genommen wird, wird die entsprechende Komponente der Steuerschaltung INV2 in Klammern angegeben. Der Transistor T&sub4; (T&sub9;) dient als Schalter für Transistor T&sub5; (T&sub1;&sub0;), der als Stromquelle geschaltet ist und dessen Steuerelektrode mit der Steuerelektrode des "Push"-Transistors T&sub1; ("Pull"-Transistors T&sub2;) verbunden ist. Bei dieser Anordnung wird ein zeitabhängiges Steuersignal V&sub1; (V&sub2;) so gebildet, daß beim Aktivieren des "Push"- Transistors T&sub1; ("Pull"-Transistors T&sub2;) der Strom durch diesen Transistor etwa linear in der Zeit zunimmt. Diese lineare Zeitabhängigkeit begrenzt den Maximalwert der durch die Stromschwankungen in der Gegentaktstufe induzierten Störspannungen. Da T&sub5; (T&sub1;&sub0;) weiter ausgeschaltet wird, wenn die Steuerspannung V&sub1; (V&sub2;) ansteigt, ist ein paralleler Transistor T&sub6; (T&sub1;&sub1;) vorgesehen, der die Steuerspannung V&sub1; (V&sub2;) nach einer Verzögerung über das Verzögerungsglied DL1 (DL&sub2;) auf die Versorgungsspannung VDD anhebt. Da der parallele Transistor verzögert ein schaltet, hat er anfänglich keinen Einfluß auf die durch Transistor T&sub5; (T&sub1;&sub0;) realisierte Schwankung der Steuerspannung. Um die Schwankung der Steuerspannung von V&sub1; (V&sub2;) für einen Strom zu verbessern, der im "Push"-Transistor T&sub1; ("Pull"-Transistor T&sub2;) linear mit der Zeit schwankt, wenn sich die Steuerspannung V&sub1; (V&sub2;) der Versorgungsspannung VDD annähert, ist eine lichtlineare Kapazität vorgesehen, die durch den Transistor T&sub7; (T&sub1;&sub2;) realisiert wird. Da diese Kapazität stark abnimmt, wenn die Steuerspannung V&sub1; (V&sub2;) über eine Spannung gleich VDD minus einem Schwellenwert zunimmt, wird ein übermäßig geringer Ladestrom über die Transistoren T&sub5; und T&sub6; (T&sub1;&sub0; und T&sub1;&sub1;) zur Steuerelektrode des "Push"- Transistors T&sub1; ("Pull"-Transistors T&sub2;) in dem genannten Steuerspannungs-Intervall kompensiert. Um den Strom durch den "Pull"-Transistor T&sub2; im wesentlichen konstant zu halten wenn der "Push"-Transistor T&sub1; eingeschaltet wird, ist der Entladepfad für die Steuerelektrode von "Pull"-Transistor T&sub2;, der die Transistoren T&sub8;, T&sub1;&sub3; und T&sub1;&sub4; enthält, in bezug auf den Ladepfad für die Steuerelektrode von "Push"-Transistor T&sub1;, der die Transistoren T&sub4;, T&sub5; und T&sub6; enthält, so proportioniert, daß der maximale Entladestrom durch den genannten Entladepfad um einen Faktor 1,5 bis 10 kleiner ist als der maximale Ladestrom durch den genannten Ladepfad. Bei einem Breiten/Längen- Verhältnis von 535/1,3 für den "Push"-Transistor T&sub1; und von 531/1,3 für den "Pull"- Transistor T&sub2; wurde herausgefunden, daß folgende Breiten/Längen-Verhältnisse ausreichen:
- T&sub4; : 80/1,3 - T&sub5; : 30/1,3 - T&sub6; : 40/1,3
- T&sub8; : 2/1,3 - T&sub1;&sub0; : 14/1,3 - T&sub1;&sub4; : 14/1,3.
Auf diese Weise wird erreicht, daß der "Push"-Transistor T&sub1; bereits vollständig leitet, bevor sich ein Strom durch den "Pull"-Transistor T&sub2; wesentlich ändert. Der "Pull"- Transistor T&sub2; arbeitet dann im linearen Bereich. Die Abnahme der Steuerspannung an der Steuerelektrode von T&sub2; und die Zunahme der Ansteuerungsspannung am Stromkanal von T&sub2; sind, soweit es die Stromschwankung betrifft, einander entgegengesetzt. Der Entladepfad in INV2 umfaßt einen ersten Pfad mit dem Transistor T&sub8; und einen zweiten Pfad mit den Transistoren T&sub1;&sub3; und T&sub1;&sub4;. Die Transistoren T&sub8; und T&sub1;&sub4; erhalten das gleiche Steuersignal, der Transistor T&sub1;&sub3; erhält ein Signal von einem logischen NAND- Gatter P&sub1;. Das Gatter P&sub1; wird einerseits durch das Steuersignal für den "Pull"- Transistor T&sub2; (V&sub2;) gespeist und andererseits durch die Ausgangsspannung V&sub0; am Anschluß K. Wenn die Lastkapazität C&sub0; oder der Lastwiderstand R&sub1; zum Beispiel sehr groß wären, würde der "Pull"-Transistor T&sub2; zu schnell ausschalten, wenn der Entladepfad vollständig leitend ist, und damit zu einer übermäßig großen Stromschwankung und einer übermäßig hohen Induktionsspannung führen. Dies kann vermieden werden, wenn ein Teil des Entladepfades vorübergehend ausgeschaltet wird. Wenn das Steuersignal V&sub2; "hoch" ist und die Ausgangsspannung V&sub0; immer noch einen Pegel über einem bestimmten Wert hat, wird Transistor T&sub1;&sub3; über das NAND-Gatter P&sub1; gesperrt. Der Zeitpunkt des Ein- oder Ausschaltens von Transistor T&sub1;&sub3; hängt unter anderem von einem Übergangspunkt des Gatters P&sub1;, den Abmessungen der das Gatter bildenden Transistoren und, falls vorhanden, von dem Verzögerungsglied DL3 zwischen dem Gatter-Ausgang des Gatters P&sub1; und der Steuerelektrode von Transistor T&sub1;&sub3; ab. Mit der Kapazität T&sub1;&sub5; wird ein allmähliches Schalten von Transistor T&sub1;&sub3; erreicht.
Figur 5 zeigt ein Detail der Gegentaktstufe aus Figur 4. Der "Push"- Transistor T&sub1; und der "Pull"-Transistor T&sub2; sind abgebildet, und auch die TTL-Last, die durch die Widerstände R&sub1;, R&sub2; und den Kondensator C&sub0; gebildet wird und die mit dem Ausgangsanschluß K verbunden ist. Die Anschlüsse A und B sind mit weiteren Teilen der Steuerschaltung (nicht abgebildet) verbunden. Zwischen der Steuerelektrode des "Push"-Transistors T&sub1; und dem Ausgangsanschluß K befindet sich ein Entladepfad mit einem Entlade-Transistor T&sub3;. Genau vor dem Zeitpunkt des Ausschaltens arbeitet der "Push"-Transistor T&sub1; im Sättigungszustand. Der geleitete Strom ist daher unabhängig von einer Treiberspannung über den Stromkanal. Die Ausgangsspannung V&sub0; am Ausgangsanschluß K ist dann "hoch". Dem Ausschalten von "Push"-Transistor T&sub1; gehen das Einschalten des "Pull"-Transistors T&sub2;, das Entkoppeln des Anschlusses A vom Rest der Steuerschaltung und die Aktivierung des weiteren Transistors T&sub3; durch eine hohe Spannung voraus. Über den Anschluß E wird der weitere Transistor T&sub3; voll ausgesteuert, wenn der "Push"-Transistor T&sub1; ausgeschaltet wird; da die Ausgangsspannung V&sub0; zu diesem Zeitpunkt immer noch "hoch" ist, arbeitet der weitere Transistor T&sub3; oberhalb oder in der Nähe seiner Schwellenspannung, so daß die Steuerelektrode des "Push"-Transistors T&sub1; nicht oder kaum entladen wird. Während der Abnahme der Ausgangsspannung V&sub0; bleibt der "Push"-Transistor T&sub1; gesättigt und liefert einen konstanten Strom. Nur wenn die Ausgangsspannung V&sub0; weit genug abgenommen hat, beginnt der weitere Transistor T&sub3; zu leiten, so daß die Steuerelektrode des "Push"- Transistors T&sub1; weiter entladen wird.

Claims

1. Integrierte Logikschaltung mit einer Gegentaktstufe, die folgendes enthält:

"Push"-Transistor (T1) mit einem zwischen einer ersten Stromversorgungsleitung für eine hohe Versorgungsspannung (VDD) und einem Stufenausgang (K) angeordneten Stromkanal;

"Pull"-Transistor (T2) mit einem zwischen dem Ausgang (K) und einer zweiten Stromversorgungsleitung für eine niedrige Versorgungsspannung (VSS) angeordneten Stromkanal;

Steuermittel (CC) für die Versorgung einer Steuerelektrode des "Push"- Transistors (T1) und einer Steuerelektrode des "Pull"-Transistors (T2) mit zeitabhängigen Steuerspannungen, um die Logikzustände der Gegentaktstufe zu schalten und um das Spannungsrauschen auf den Versorgungsleitungen infolge von Stromschwankungen an dem Stufenausgang (K) zu reduzieren; dadurch gekennzeichnet, daß das Steuermittel (CC) während des Schaltens der Logikzustände einen ersten Strom (I1 bzw. I2) durch einen der genannten Transistoren (T1 bzw. T2) im wesentlichen konstant hält, bis ein größter Anstieg in einem zweiten Strom (I2 bzw. I1) durch den anderen der genannten Transistoren (T2 bzw. T1) aufgetreten ist, um nahzu sofort danach den ersten Strom (I1 bzw. I2) zu reduzieren.

2. Integrierte Logikschaltung nach Anspruch 1, wobei das Steuermittel (CC) einen zwischen der Steuerelektrode des "Pull"-Transistors (T2) und der zweiten Stromversorgungsleitung angeordneten Entladepfad (T8, T13, T14) und einen zwischen der Steuerelektrode des "Push"-Transistors (T1) und der ersten Stromversorgungsleitung angeordneten Ladepfad (T4, T5, T6) enthält, dadurch gekennzeichnet, daß der Entladepfad (T8, T13, T14) im leitenden Zustand einen kleineren Maximalstrom führt als der Ladepfad (T4, T5, T6) im leitenden Zustand.

3. Integrierte Logikschaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein Verhältnis zwischen dem durch den Ladepfad (T4, T5, T6) geleiteten Maximalstrom und dem durch den Entladepfad (T8, T13, T14) geleiteten Maximalstrom in einem Bereich von 1,5 bis 10 liegt.

4. Integrierte Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Steuermittel (CC) einen weiteren Entladepfad zum Entladen der Steuerelektrode des "Push"-Transistors (T1) enthält, wobei der weitere Entladepfad einen Stromkanal eines Entlade-Transistors (T3) umfaßt, der die Steuerelektrode des "Push"-Transistors (T1) mit einem Knotenpunkt (K) zwischen dem Stromkanal des "Push"-Transistors (T1) und dem Stromkanal des "Pull"-Transistors (T2) verbindet.

5. Integrierte Logikschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Steuermittel (CC) eine Steuerschaltung (INV1) enthält, wobei in dem Ladepfad (T4, T5, T6) ein Stromkanal eines Schalttransistors (T4) mit der Steuerelektrode des "Push"- Transistors (T1) verbunden ist und der Schalttransistor (T4) zusammen mit dem Entlade-Transistor (T3) eine Inverterschaltung bildet.

6. Integrierte Logikschaltung nach Anspruch 5, wobei das Steuermittel (CC) eine zweite Steuerschaltung (INV2) enthält, die eine zweite Inverterschaltung (T8, T9) umfaßt, deren Ausgang mit der Steuerelektrode des "Pull"-Transistors (T2) verbunden ist und die durch einen zweiten Schalttransistor (T9) gebildet wird, wobei ein Stromkanal des zweiten Schalttransistors mit der Steuerelektrode des "Pull"-Transistors (T2) verbunden ist und in einem Ladepfad (T9, T10, T11) für die Steuerelektrode des "Pull"-Transistors (T2) angeordnet ist, und durch einen zweiten Entlade-Transistor (T8), von dem ein Stromkanal zwischen die Steuerelektrode des "Pull"-Transistors (T2) und die zweite Stromversorgungsleitung geschaltet ist;

und wobei die Ladepfade (T4, T5, T6; T9, T10, T11) in der ersten bzw. der zweiten Steuerschaltung (INV1 und INV2) einen jeweiligen Kaskodentransistor (T5; T10) enthalten, dessen Stromkanal mit der ersten Stromversorgungsleitung verbunden ist und dessen Steuerelektrode mit einem Ausgang der jeweiligen Inverterschaltung (T3, T4; T8, T10) verbunden ist, und einen jeweiligen weiteren Kaskodentransistor (T6; T11) enthalten, dessen Stromkanal mit dem Stromkanal des jeweiligen Kaskodentransistors (T5; T10) parallelgeschaltet ist;

dadurch gekennzeichnet, daß die Eingänge der ersten und der zweiten Inverterschaltung (T3, T4; T8, T9) über ein erstes bzw. ein zweites Verzögerungsglied (DL1; DL2) jeweils mit einer Steuerelektrode des jeweiligen weiteren Kaskodentransistors (T6; T11) verbunden sind.

7. Integrierte Logikschaltung nach Anspruch 2, 3, 4, 5 oder 6, dadurch gekennzeichnet, daß der Entladepfad (T8, T13, T14) zwischen der Steuerelektrode des "Pull"-Transistors (T2) und der zweiten Stromversorgungsleitung eine Parallelanordnung von mindestens einem ersten und einem zweiten Pfad enthält, wobei der erste Pfad (T8) in Abhängigkeit von einem dem Steuermittel (CC) zugeführten Steuersignal ausgeschaltet und der zweite Pfad (T13, T14) unter der Steuerung einer Spannung am Gatter-Ausgang eines Logik-Gatters (P1) ausgeschaltet wird, wobei ein erster Gatter- Eingang des Logik-Gatters (P1) mit der Steuerelektrode des "Pull"-Transistors (T2) und ein zweiter Gatter-Eingang mit dem Stufenausgang (K) verbunden ist.

8. Integrierte Logikschaltung nach Anspruch 7, dadurch gekennzeichnet, daß ein weiteres Verzögerungsglied (DL3) zwischen den Gatter-Ausgang und eine Steuerelektrode eines speziellen Transistors (T13) geschaltet ist, der einen in dem zweiten Pfad (T13, T14) angeordneten Stromkanal hat.

9. Integrierte Logikschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerelektrode des speziellen Transistors (T13) über eine weitere Kapazität (T15) mit der zweiten Stromversorgungsleitung verbunden ist.