DE10341320B4 - Differenzverstärkerschaltung - Google Patents

Differenzverstärkerschaltung Download PDF

Info

Publication number
DE10341320B4
DE10341320B4 DE10341320A DE10341320A DE10341320B4 DE 10341320 B4 DE10341320 B4 DE 10341320B4 DE 10341320 A DE10341320 A DE 10341320A DE 10341320 A DE10341320 A DE 10341320A DE 10341320 B4 DE10341320 B4 DE 10341320B4
Authority
DE
Germany
Prior art keywords
input
control
voltage
terminal
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10341320A
Other languages
English (en)
Other versions
DE10341320A1 (de
Inventor
Ullrich Dr. Menczigar
Marcin Gnat
Joerg Dr. Vollrath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10341320A priority Critical patent/DE10341320B4/de
Priority to US10/934,396 priority patent/US7023276B2/en
Publication of DE10341320A1 publication Critical patent/DE10341320A1/de
Application granted granted Critical
Publication of DE10341320B4 publication Critical patent/DE10341320B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45708—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Differenzverstärkerschaltung
– mit zwei Eingangstransistoren (60, 70), einem Lastelement (80) und einer Stromquelle (10)
– mit einem Anschluß (1) für eine Eingangsspannung (Vin), der mit einem Steueranschluß (62) eines ersten Eingangstransistors (60) verbunden ist,
– mit einem Anschluß (2) für eine Referenzspannung (Vref), der mit einem Steueranschluß (72) eines zweiten Eingangstransistors (70) verbunden ist,
– bei der die Eingangstransistoren (60, 70) parallel zwischen das Lastelement (80) und einen Anschluß der Stromquelle (10) geschaltet sind,
– mit einem Anschluß (5) für ein internes Bezugspotential (VSS(reg)), der mit einem weiteren Anschluß (18) der Stromquelle verbunden ist,
– mit einer Regelschaltung (20a, 20b) mit einer Steuerspannungsquelle (21a, 21b) zur Erzeugung einer Steuerspannung (Vcntr),
– bei der die Regelschaltung (20a, 20b) mit dem Anschluß (2) für die Referenzspannung (Vref) und mit dem Anschluß (5) für das interne Bezugspotential (VSS(reg)) verbunden ist,
– bei der die Regelschaltung...

Description

  • Die Erfindung betrifft eine Differenzverstärkerschaltung mit zwei Eingangstransistoren, einem Lastelement und einer Stromquelle. Ein Anschluß für eine Eingangsspannung ist mit einem Steueranschluß eines ersten Eingangstransistors verbunden. Ein weiterer Anschluß für eine Referenzspannung ist mit einem Steueranschluß eines zweiten Eingangstransistors verbunden. Die Eingangstransistoren sind parallel zwischen das Lastelement und einen Anschluß der Stromquelle geschaltet. Ein Anschluß für ein internes Bezugspotential ist mit einem weiteren Anschluß der Stromquelle verbunden.
  • Eine dem Stand der Technik entsprechende Differenzverstärkerschaltung umfaßt im Wesentlichen zwei Eingangstransistoren zwei Lastelemente und eine Stromquelle, welche zwischen ein fest vorgegebenes hohes und niedriges Versorgungspotential geschaltet sind. Die beiden Eingangstransistoren werden von einer Eingangsspannung und von einer Referenzspannung gesteuert. Die Stomquelle ist im Allgemeinen als Stromspiegel mit einem Eingangs- und einem Ausgangspfad aufgebaut. Differenzverstärker werden bei Speicherbauelementen wie beispielsweise den DDR SDRAMs (= double data rate synchronous dynamic random access memory) eingesetzt, um Signalzustände 1 (High) oder 0 (Low) zu generieren. Dabei wird eine Eingangsspannung mit einer vorgegebenen Referenzspannung verglichen. Je nachdem, ob die Eingangsspannung oberhalb oder unterhalb der Referenzspannung liegt, liefert der Differenzverstärker am Ausgang den Signalzustand 1 oder 0. Signalübergänge vom Zustand 0 in den Zustand 1 werden erzeugt, indem die Eingangsspannung von einem niedrigen Spannungswert auf einen hohen Spannungswert angehoben wird. Beim Signalübergang vom Zustand 1 in den Zustand 0 wird die Eingangsspannung des Differenzverstärkers vom einem hohen Spannungspegel zu einem tiefen Spannungspegel erniedrigt. Sobald der Signalpegel des Eingangssignals den Wert der Referenzspannung erreicht, wechselt das Signal des Differenzverstärkers von einem in den anderen Zustand.
  • Problematisch ist, daß der Wert der Referenzspannung meist nicht auf einem festen Wert gehalten werden kann, sondern Schwankungen unterliegt. Schwankungen der Referenzspannung bewirken eine Verschiebung des Arbeitspunktes der Schaltung. Dies führt nachteilig dazu, daß der Schnittpunkt, an dem der Pegel der Eingangsspannung den Pegel der Referenzspannung schneidet, sich verschiebt. Eine weitere Folge sind auch längere oder kürzere Schaltzeiten des Differenzverstärkers aufgrund veränderten Schaltverhaltens von Schalttransis-toren und Stromquellentransistor, so daß sich die Anpassung bzw. Synchronisation eines Taktsignals und der Eingangssignale verschlechtert.
  • Als weitere Folge aus diesen verlängerten oder verkürzten Schaltzeiten des Differenzverstärkers kommt es auch zu Einflüssen bei den sogenannten Setup- und Hold-Zeiten. Die Setup-Zeit ist die Zeitspanne, während der ein Signal bereits an einem Dateneingang einen definierten Zustand angenommen haben muss, bevor das Signal nach dem Auftreten des Taktimpulses weiter verarbeitet wird. Die Hold-Zeit beschreibt die Zeitspanne, während der ein Signal noch an einem Datenausgang anliegen muss, nachdem der Taktimpuls erfolgt ist. Durch Schwankungen der Referenzspannung mit den oben genannten Folgen müssen die Setup- und Hold-Zeiten vergleichsweise groß bemessen werden.
  • Aus der US 5115206 A ist ein Differenzverstärker bekannt.
    •
  • Die Aufgabe der Erfindung ist es, eine Differenzverstärkerschaltung anzugeben, die es gestattet, den Einfluß von Schwankungen der Referenzspannung auf das Schaltverhalten zu reduzieren.
  • Die Aufgabe wird gelöst durch eine Differenzverstärkerschaltung mit den Merkmalen des Anspruchs 1.
  • Ein Anschluß für eine Eingangsspannung des Differenzverstärkers ist mit einem Steueranschluß eines ersten Eingangstransistors verbunden. Ein weiterer Anschluß für eine Referenzspannung ist mit einem Steueranschluß eines zweiten Eingangstransistors verbunden. Die beiden Eingangstransistoren sind parallel zwischen das Lastelement und einen Anschluß der Stromquelle geschaltet. Desweiteren ist ein Anschluß für eine interne Bezugsspannung, der mit einem weiteren Anschluß der Stromquelle verbunden ist, vorgesehen. Die Schaltung enthält ferner eine Regelschaltung, die mit dem Anschluß für die Referenzspannung und mit dem Anschluß für das interne Bezugspotential verbunden ist. Dieses Bezugspotential der Schaltung wird in Abhängigkeit von Schwankungen der Referenzspannung geregelt.
  • Die Regelschaltung zur Regelung des internen Bezugspotentials umfaßt bevorzugt einen Regelverstärker mit einem ersten invertierenden Eingang, einem zweiten nichtinvertierenden Eingang und einem Ausgang, weiterhin eine Steuerspannungsquelle zur Erzeugung einer Steuerspannung und ein Stellglied. Die Steuerspannungsquelle ist zwischen den invertierenden Eingang des Regelverstärkers und den Anschluß der Referenzspannung geschaltet. Der nichtinvertierende Eingang ist mit dem Anschluß des internen Bezugspotentials verbunden. Der Ausgang ist mit einem Steuereingang des Stellglieds, das zwischen ein externes Versorgungspotential und den Anschluß des internen Bezugspotentials geschaltet ist, verbunden. Die Regelschaltung vergleicht die am invertierenden Eingang des Regelverstärkers in Serie anliegende Referenz- und Steuerspannung mit dem am nichtinvertierenden Eingang anliegenden internen Bezugspotential. Mit Hilfe eines beispielsweise als Stellglied betriebenen Schalttransistors wird das interne Bezugspotential geregelt, bis die Differenzeingangsspannung des Regelverstärkers 0V ist. Das interne Bezugspotential kann dadurch in Abhängigkeit von Schwankungen der Referenzspannung geregelt werden. Der Wert der Referenzspannung bezieht sich nicht mehr auf ein externes Versorgungspotential sondern auf das interne Bezugspotential. Schwankungen der Referenzspannung werden durch Regelung des internen Bezugspotentials auf dem Chip kompensiert, so daß der Arbeitspunkt der Schaltung stabil bleibt.
  • In einer weiteren vorteilhaften Ausgestaltungsform der Erfindung umfaßt die Regelschaltung zur Regelung des internen Bezugspotentials einen Regelverstärker mit einem ersten nichtinvertierenden Eingang, mit einem zweiten invertierenden Eingang und mit einem Ausgang, weiterhin eine Steuerspannungsquelle zur Erzeugung einer Steuerspannung und eine Spannungserzeugerschaltung. Die Steuerspannungsquelle ist zwischen den nichtinvertierenden Eingang des Regelverstärkers und den Anschluß der Referenzspannung geschaltet. Der invertierende Eingang ist mit dem Anschluß des internen Bezugspotentials verbunden. Der Ausgang ist mit der Spannungserzeugerschaltung verbunden. Die Spannungserzeugerschaltung ist mit einem weiteren Anschluß an das externe Versorgungspotential angeschlossen und mit einem anderen Anschluß mit dem Anschluß für das interne regelbare Bezugspotential verbunden. Die Spannungserzeugerschaltung ist beispielsweise als Ladungspumpe realisierbar. Mit dieser Ladungspumpe lassen sich negative interne Bezugspotentiale erzeugen.
  • In einer weiteren Ausführungsform der Erfindung ist die Stromquelle als Stromspiegel mit einem Eingangspfad und einem Ausgangspfad ausgebildet. Der Ausgangspfad ist zwischen den Anschluß des Bezugspotentials und die Eingangstransistoren geschaltet.
    •
  • Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:
  • 1 eine Schaltungsanordnung eines Differenzverstärkers nach dem Stand der Technik;
  • 2 eine Schaltungsanordnung eines Differenzverstärkers zur Regelung eines positiven internen Bezugspotentials gemäß der Erfindung;
  • 3 eine Schaltungsanordnung eines Differenzverstärkers zur Regelung eines negativen internen Bezugspotentials;
  • 4 eine Schaltungsanordnung einer Ladungspumpe zur Erzeugung einer negativen Ladung.
  • 1 zeigt die Schaltung eines Differenzverstärkers nach dem Stand der Technik, der ein Lastelement 80, zwei Eingangstransistoren 60 und 70 sowie eine Stromquelle 10 umfaßt.
  • Das Lastelement 80 ist in 1 beispielsweise als aktive Last dargestellt und enthält als Lastelemente einen Transistor 81 und 82. Die beiden Transistoren befinden sich in zwei parallelen Zweigen und sind über ihre Anschlüsse 83 und 86 mit dem Anschluß 3, an dem die Versorgungsspannung VDD angelegt ist, verbunden. Beide Transistoren sind über ihre Anschlüsse 84 und 87 verbunden. Bei dem Transistor 82 ist der Anschluß 87 zusätzlich mit dem Anschluß 88 kurzgeschlossen, so daß der Transistor als Diode geschaltet ist. Der Eingangstransistor 60 ist mit seinem Anschluß 62 mit der Spannung Vin verbunden. Er ist über den Anschluß 61, an dem die Ausgangsspannung Vout der Schaltung abgegriffen wird, mit dem Anschluß 85 des Transistors 81 verbunden. Der Eingangstransistor 70 ist über den Anschluß 72 mit der Referenzspannung Vref verbunden. Weiterhin ist er über seinen Anschluß 71 mit dem Anschluß 88 des Transistors 82 verbunden.
  • Die Stromquelle 10 weist im Eingangspfad 40 einen Widerstand 19, der mit einem Anschluß an die Versorgungsspannung VDD und mit dem anderen Anschluß an den Transistor 11 angeschlossen ist, auf. Im Eingangspfad 40 fließt der Eingangsstrom IBias. Der Transistor 11 ist als Diode geschaltet, indem die Anschlüsse 12 und 13 kurzgeschlossen sind. Im Ausgangspfad der Stromquelle befindet sich der Transistor 15, über den der Ausgangstrom in die beiden Parallelzweige des Differenzver stärkers eingespeist wird. Er ist mit seinen Anschlüssen 16 und 18 zwischen die Eingangstransistoren 60, 70 und den Anschluß 5 des internen Bezugspotentials VSS geschaltet und ist über seinen Anschluß 17 zusätzlich mit dem Anschluß 13 des Transistors 11 verbunden.
  • Werden für die beiden Transistoren 60 und 70 beispielsweise Feldeffekttransistoren verwendet, so bestimmt die Gate-Source-Spannung UGS das Verhalten der Transistoren. Die Spannung Vin ist im Allgemeinen um die Spannung Vref zentriert. Schwankungen der Referenzspannung Vref führen zu einer Änderung des Potentials Vcom am Anschluß 63/73 der beiden Transistoren 60 und 70. Das Potential stellt sich dabei so ein, daß sich der von der Stromquelle 10 bereitgestellte Strom je nach Verhältnis der Steuerspannungen Vin und Vref auf die beiden Parallelzweige verteilt. Sind die beiden Potentiale Vin und Vref hinsichtlich des Bezugspotentials VSS gleich, so fließt im Idealfall identischer Parallel-zweige in beiden der gleiche Strom. Wenn sich das Potential Vref am Anschluß 2 ändert, so ändert sich auch der Strom, der in den Parallelzweigen fließt und damit auch das Potential Vom. Ein Absinken der Spannung Vref bewirkt ein Absinken der Spannung Vom am Knotenpunkt 63/73. Für bestimmte Prozess-, Temperatur- und Spannungswerte von Vref kann das Potential Vom am Knotenpunkt der Transistoren so weit absinken, daß der Transistor 15 aus der Sättigung gerät. Dadurch sinkt der von der Stomquelle vorgegebene Strom IBIAS und damit auch die Spannung UGS der Transistoren 60 und 70. Infolge dessen kommt es zu einer Arbeitspunktverschiebung der Schaltung und zu veränderten Schaltzeiten.
  • 2 zeigt eine Schaltungsanordnung eines Differenzverstärkers gemäß der Erfindung. Zusätzlich zu den in 1 beschriebenen Elementen der Schaltung weist die verbesserte Schaltung eine Regelschaltung 20a auf. Die Regelschaltung 20a umfaßt einen Regelverstärker 22a mit einem invertierenden Eingang 23a, einem nichtinvertierenden Eingang 24a sowie ei nem Ausgang 25a. An den Eingang 23a ist eine Steuerspannungsquelle 21a, die eine Steuerspannung Vcntr bereitstellt, angeschlossen. Die Steuerspannungsquelle ist mit dem Anschluß 2, an dem die Referenzspannung anliegt, verbunden. Der Ausgang 25a ist mit dem Steuereingang eines Stellgliedes 26a, das beispielsweise durch einen Transistor realisiert ist, verbunden. Das Stellglied 26a ist zwischen den Anschluß der Stromquelle 10, der auf dem regelbaren internen Bezugspotential VSS(reg) liegt, und den Anschluß 4 für das externe Versorgungspotential VSS geschaltet.
  • Der Längstransistor 26a wird durch den Regelverstärker 22a gesteuert. Im ausgeregelten Zustand ist die Differenzeingangsspannung des Regelverstärkers 0V. Die Spannung VSS(reg) ist dann gleich der Differenz der Spannungen Vref und Vcntr. Schwankt das Potential Vref so wird die Differenzeingangsspannung ungleich 0V. Über den als Stellglied wirkenden Transistor 26a wird dann VSS(reg) solange geregelt, bis die Differenzeingangsspannung des Regelverstärkers wieder 0 V ist bzw. VSS(reg) = Vref – Vcntr ist. Es haben sich damit die beiden Potentiale Vref und VSS(reg) betragsmäßig zwar verändert, der Potentialunterschied zwischen beiden ist aber der gleiche geblieben. Dadurch bleibt der Arbeitspunkt der Schaltung, der durch die Spannung UGS der Eingangstransistoren 60 und 70 festgelegt wird, im gleichen Zustand.
  • In 2 ist der Fall dargestellt, daß das externe Versorgungspotential VSS auf 0V liegt und das interne Bezugspotential VSS(reg) über das Stellglied auf einen Wert oberhalb dieses Potentials geregelt wird.
  • 3 zeigt den Fall, daß das Potential VSS(reg) auf einen Wert unterhalb 0V geregelt wird. Die Schaltung unterscheidet sich im Vergleich zu der oben beschriebenen Schaltung von 2 durch die Regelschaltung 20b. Es wird daher im folgenden nur diese Schaltungskomponente beschrieben. Die Regelschaltung 20b umfaßt einen Regelverstärker 22b mit einem nichtinvertierenden Eingang 23b, einem invertierenden Eingang 24b sowie einem Ausgang 25b. An den Eingang 23b ist eine Steuerspannungsquelle 21b, die eine Steuerspannung Vcntr bereitstellt, angeschlossen. Die Steuerspannungsquelle ist mit dem Anschluß 2, an dem die Referenzspannung Vref anliegt, verbunden. Die Regelschaltung 20b weist ferner eine Spannungserzeugerschaltung 28b, die beispielsweise als Ladungspumpe realisierbar ist, auf. Die Ladungspumpe wird über den Ausgang 25b des Regelverstärkers angesteuert. Ihr Anschluß 27b ist mit dem negativen Versorgungspotential VSS verbunden. Der Ausgang 26b der Ladungspumpe ist mit dem Anschluß 5 des internen regelbaren Bezugspotentials VSS(reg) verbunden. Durch diese Beschaltung läßt sich ein negatives interne Bezugspotential VSS(reg) erzeugen.
  • 4 zeigt das Prinzipschaltbild der Ladungspumpe 28b aus 3 zur Erzeugung eines negativen Bezugspotentials VSS(reg), sowie die Steuerimpulse SS1 und SS2. Die Ladungspumpe umfaßt zwei Schalter 50 und 51, die beispielsweise als P-MOS Transistoren ausgelegt sind und eine Ladekapazität 52. Die Kapazität 52 ist über den Schalter 50 mit dem Anschluß 53, an dem die Versorgungsspannung VSS anliegt und über den Schalter 51 mit dem Anschluß 5 des internen regelbaren Bezugspotentials VSS(reg) verbunden. Der Pumpvorgang setzt sich aus zwei Pumpzyklen zusammen. Während des ersten Zyklus wird der Schalter 51 durch das Steuersignal SS2 geöffnet. Der Schalter 50 wird durch das Steuersignal SS1 geschlossen und verbindet die Versorgungsspannung VSS mit der Ladekapazität 52, auf der eine negative Ladung gespeichert wird. Während des zweiten Zyklus wird der Schalter 50 geöffnet und der Schalter 51 über das Steuersignal SS2 geschlossen. Die Kapazität 52 ist dadurch mit dem Anschluß 5 des internen regelbaren Bezugspotentials VSS(reg) verbunden. Die auf der Kapazität 52 gespeicherte Ladung fließt über den Schalter 51 zum Anschluß 5 ab und erniedrigt das Potential VSS(reg)
    • 1
    Anschluß für Vin
    2
    Anschluß für Vref
    3
    Anschluß für Versorgungspotential VDD
    4
    Anschluß für Versorgungspotential VSS
    5
    Anschluß für VSS/VSS(reg)
    10
    Stromquelle
    11
    Transistor
    12
    erster Anschluß des Transistors 11
    13
    zweiter Anschluß des Transistors 11
    14
    dritter Anschluß des Transistors 11
    15
    Transistor
    16
    erster Anschluß des Transistors 15
    17
    zweiter Anschluß des Transistors 15
    18
    dritter Anschluß des Transistors 15
    19
    Widerstand
    20
    Regelschaltung (Variante a, b)
    21
    Steuerspannungsquelle (Variante a, b)
    22
    Regelverstärker (Variante a, b)
    23
    erster Eingang von 22 (Variante a, b)
    24
    zweiter Eingang von 22 (Variante a, b)
    25
    Ausgang von 22 (Variante a, b)
    26
    Stellglied (Variante a)
    27
    Anschluß für das Versorgungspotential VSS (Variante b)
    28b
    Ladungspumpe
    30
    Ausgangspfad der Stromquelle 10
    40
    Eingangspfad der Stromquelle 10
    50
    Schalter
    51
    Schalter
    52
    Ladekapazität
    53
    Anschluß für Versorgungspotential VSS
    60
    erster Eingangstransistor
    61
    erster Anschluß des Eingangstransistors 60
    62
    zweiter Anschluß des Eingangstransistors 60
    63
    dritter Anschluß des Eingangstransistors 60
    70
    zweiter Eingangstransistor
    71
    erster Anschluß des Eingangstransistors 70
    72
    zweiter Anschluß des Eingangstransistors 70
    73
    dritter Anschluß des Eingangstransistors 70
    80
    Lastelement
    81
    erster Transistor des Lastelementes 80
    82
    zweiter Transistor des Lastelementes 80
    83
    erster Anschluß des Transistors 81
    84
    zweiter Anschluß des Transistors 81
    85
    dritter Anschluß des Transistors 81
    86
    erster Anschluß des Transistors 82
    87
    zweiter Anschluß des Transistors 82
    88
    dritter Anschluß des Transistors 82
    VDD
    hohes Versorgungspotential
    VSS
    niedriges Versorgungspotential
    Vin
    Eingangsspannung
    Vref
    Referenzspannung
    Vout
    Ausgangsspannung
    Vcom
    Potential am Knoten 63/73
    Vcntr
    Steuerspannung
    VSS(reg)
    regelbares Bezugspotential
    IBIAS
    Strom im Eingangspfad der Stromquelle 10

Claims (9)

  1. Differenzverstärkerschaltung – mit zwei Eingangstransistoren (60, 70), einem Lastelement (80) und einer Stromquelle (10) – mit einem Anschluß (1) für eine Eingangsspannung (Vin), der mit einem Steueranschluß (62) eines ersten Eingangstransistors (60) verbunden ist, – mit einem Anschluß (2) für eine Referenzspannung (Vref), der mit einem Steueranschluß (72) eines zweiten Eingangstransistors (70) verbunden ist, – bei der die Eingangstransistoren (60, 70) parallel zwischen das Lastelement (80) und einen Anschluß der Stromquelle (10) geschaltet sind, – mit einem Anschluß (5) für ein internes Bezugspotential (VSS(reg)), der mit einem weiteren Anschluß (18) der Stromquelle verbunden ist, – mit einer Regelschaltung (20a, 20b) mit einer Steuerspannungsquelle (21a, 21b) zur Erzeugung einer Steuerspannung (Vcntr), – bei der die Regelschaltung (20a, 20b) mit dem Anschluß (2) für die Referenzspannung (Vref) und mit dem Anschluß (5) für das interne Bezugspotential (VSS(reg)) verbunden ist, – bei der die Regelschaltung (20a, 20b) das interne Bezugspotential (VSS(reg)) in Abhängigkeit von Schwankungen der Referenzspannung (Vref) in der Weise regelt, daß das interne Bezugspotential (VSS(reg)) um den Betrag der Steuerspannung (Vcntr) unterhalb der Referenzspannung (Vref) liegt.
  2. Differenzverstärkerschaltung nach Anspruch 1, – bei der die Regelschaltung einen Regelverstärker (22a, 22b) mit einem ersten Eingang (23a, 23b), einem zweiten Eingang (24a, 24b) und einem Ausgang (25a, 25b) umfaßt, – bei der die Steuerspannungsquelle (21a, 21b) zwischen den ersten Eingang (23a, 23b) des Regelverstärkers (22a, 22b) und den Anschluß (2) der Referenzspannung (Vref) geschaltet ist, – bei der der zweite Eingang (24a, 24b) des Regelverstärkers mit dem Anschluß (5) des internen Bezugspotentials verbunden ist.
  3. Differenzverstärkerschaltung nach Anspruch 2, – bei der die Regelschaltung (20a) einen Längstransistor (26a) aufweist, – bei der der Ausgang (25a) des Regelverstärkers (22a) mit einem Steuereingang des Längstransistors verbunden ist, – bei der der Längstransistor zwischen einen Anschluß (4) für ein Versorgungspotential (VSS) und den Anschluß (5) für das interne Bezugspotential (VSS(reg)) geschaltet ist.
  4. Differenzverstärkerschaltung nach Anspruch 3, – bei der der erste Eingang (23a) des Regelverstärkers (22a) ein invertierender Eingang ist, – bei der der zweite Eingang (24a) des Regelverstärkers (22a) ein nichtinvertierender Eingang ist.
  5. Differenzverstärkerschaltung nach Anspruch 2, – bei der die Regelschaltung (20b) eine Spannungserzeugerschaltung (28b) zur Erzeugung des internen Bezugspotentials (VSS(reg)) aufweist, – bei der der Ausgang (25b) des Regelverstärkers (22b) mit einem Steuereingang der Spannungserzeugerschaltung (28b) verbunden ist, – bei der die Spannungserzeugerschaltung (28b) zwischen einen Anschluß (4) für ein Versorgungspotential (VSS) und den Anschluss (5) für das interne Bezugspotential (VSS(reg)) geschaltet ist.
  6. Differenzverstärkerschaltung nach Anspruch 5, bei der die Spannungserzeugerschaltung (28b) eine Ladungspumpe (50, 51, 52) enthält.
  7. Differenzverstärkerschaltung nach Anspruch 6, bei der das Versorgungspotential (VSS) als ein negatives Potential ausgebildet ist und die Ladungspumpe (50, 51, 52) ein negatives internes Bezugspotential erzeugt.
  8. Differenzverstärkerschaltung nach einem der Anprüche 5 bis 7, – bei der der erste Eingang (23b) des Regelverstärkers (22b) ein nichtinvertierender Eingang ist, – bei der der zweite Eingang (24b) des Regelverstärkers (22b) ein invertierender Eingang ist.
  9. Differenzverstärkerschaltung nach einem der Ansprüche 1 bis 8, bei der die Stromquelle (10) als ein Stromspiegel mit einem Eingangspfad (40) und einem Ausgangspfad (30) ausgebildet ist, wobei der Ausgangspfad zwischen den Anschluß (5) für das interne Bezugspotential (VSS(reg)) und die Eingangstransistoren (60, 70) geschaltet ist.
DE10341320A 2003-09-08 2003-09-08 Differenzverstärkerschaltung Expired - Fee Related DE10341320B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10341320A DE10341320B4 (de) 2003-09-08 2003-09-08 Differenzverstärkerschaltung
US10/934,396 US7023276B2 (en) 2003-09-08 2004-09-07 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10341320A DE10341320B4 (de) 2003-09-08 2003-09-08 Differenzverstärkerschaltung

Publications (2)

Publication Number Publication Date
DE10341320A1 DE10341320A1 (de) 2005-04-07
DE10341320B4 true DE10341320B4 (de) 2007-05-10

Family

ID=34223454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10341320A Expired - Fee Related DE10341320B4 (de) 2003-09-08 2003-09-08 Differenzverstärkerschaltung

Country Status (2)

Country Link
US (1) US7023276B2 (de)
DE (1) DE10341320B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145315B2 (en) * 2004-09-21 2006-12-05 Broadcom Corporation Over-current detection circuit in a switch regulator
US20070260572A1 (en) * 2006-05-03 2007-11-08 Boucard John C Interactive data management system
US20080030240A1 (en) * 2006-08-04 2008-02-07 Eric Scheuerlein Low systematic offset, temperature independent voltage buffering
US20080172545A1 (en) * 2007-01-12 2008-07-17 John Christian Boucard System and method for accessing and displaying interactive content and advertising
US20080172498A1 (en) * 2007-01-12 2008-07-17 John Christian Boucard System and Apparatus for Managing Interactive Content, Advertising, and Devices
WO2008134655A1 (en) * 2007-04-27 2008-11-06 Mattel, Inc. Computer fashion game with machine-readable trading cards
US7696791B2 (en) * 2007-12-31 2010-04-13 Intel Corporation High-speed amplitude detector with a digital output
US20090271493A1 (en) * 2008-04-29 2009-10-29 Boucard John C System and Apparatus for Managing Social Networking and Loyalty Program Data
US20100193587A1 (en) * 2009-02-03 2010-08-05 John Boucard Interactive Printed Document System
US20100199162A1 (en) * 2009-02-03 2010-08-05 John Boucard Form Management System
US20100198674A1 (en) * 2009-02-03 2010-08-05 John Boucard Brand Experience System
US11977402B2 (en) * 2021-11-29 2024-05-07 Texas Instruments Incorporated Transconductors with improved slew performance and low quiescent current

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115206A (en) * 1990-11-08 1992-05-19 North American Philips Corp., Signetics Division Merged differential amplifier and current source

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497824A (en) * 1967-08-18 1970-02-24 Bell Telephone Labor Inc Differential amplifier
US4442408A (en) * 1982-05-13 1984-04-10 International Business Machines Corporation Differential amplifier with auto bias adjust

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115206A (en) * 1990-11-08 1992-05-19 North American Philips Corp., Signetics Division Merged differential amplifier and current source

Also Published As

Publication number Publication date
US7023276B2 (en) 2006-04-04
US20050052238A1 (en) 2005-03-10
DE10341320A1 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
DE4211644C2 (de) Schaltungsanordnung zur Erzeugung einer konstanten Spannung
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE60017049T2 (de) Linearer Regler mit niedrigem Reihenspannungsabfall
DE10341320B4 (de) Differenzverstärkerschaltung
DE3621533A1 (de) Integrierte halbleiterschaltungsanordnung
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE102004027298A1 (de) Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten
EP1552612B1 (de) Schaltungsanordnung zur spannungsregelung
DE102006007479A1 (de) Shunt-Regler
DE10200875B4 (de) Einstellschaltung für die Übergangsverzögerung eines gepulsten Signals
EP1026569B1 (de) Spannungsregler
DE2314015B2 (de) Signalverstärker
DE102018116669B4 (de) Verfahren zum Betrieb eines stützkondensatorfreien Low-Drop-Spannungsreglers mit großem Spannungsbereich
EP0774705B1 (de) Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung
DE69914037T2 (de) CMOS-Schaltung zur Erzeugung einer Stromreferenz
WO1999044203A1 (de) Integrierte schaltung
WO2004105246A2 (de) Integrierte schaltungsanordnung und verfahren zur programmierung einer integrierten schaltungsanordnung
DE3405809C2 (de) Ausgangsstufe
DE19906860C2 (de) Tristate-Differenz-Ausgangsstufe
DE1074127B (de) Zweiipunktregler unter anwendung eines an sich stetigen verstärkers mit kippkennlinie durch überkritische trägheitsarme mitkopplung
EP1212833B1 (de) Treiberschaltung und verfahren zum betreiben einer treiberschaltung
EP1035655B1 (de) Schaltungsanordnung in einem PLL Filter zum Erzeugen des Steuerpotentials für einen Feldeffekttranssistor im VCO
DE102004025913B3 (de) Integrierte Schaltung
DE10028098C2 (de) Schaltungsanordnung zur Erzeugung eines einstellbaren konstanten Ausgangsstroms

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee