DE68908281T2 - Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung. - Google Patents

Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.

Info

Publication number
DE68908281T2
DE68908281T2 DE89106216T DE68908281T DE68908281T2 DE 68908281 T2 DE68908281 T2 DE 68908281T2 DE 89106216 T DE89106216 T DE 89106216T DE 68908281 T DE68908281 T DE 68908281T DE 68908281 T2 DE68908281 T2 DE 68908281T2
Authority
DE
Germany
Prior art keywords
layer
type
dopant
base layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE89106216T
Other languages
English (en)
Other versions
DE68908281D1 (de
Inventor
Mitsuhiko C O Patent Kitagawa
Kazunobu C O Patent Nishitani
Tsuneo C O Patent Divisi Ogura
Yoshinari C O Patent Di Uetake
Kazuo C O Patent Divi Watanuki
Yoshio C O Patent Divis Yokota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13891700&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE68908281(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68908281D1 publication Critical patent/DE68908281D1/de
Publication of DE68908281T2 publication Critical patent/DE68908281T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren für die Herstellung einer Halbleiterschaltungsanordnung mit hoher Durchbruchspannung.
  • Im allgemeinen muß in Leistungs-Halbleiterschaltungsanordnungen mit einer hohen Durchbruchsspannung und einem großen Schicht- oder Flächenbereich eine p-Typ-Basis tief in einen n-Typ-Halbleiterwafer bzw. -scheibe eines hohen Flächenwiderstandes bis in die Tiefe von ungefähr 60 µm bis 120 µm beispielsweise diffundiert werden. Da eine derartig tiefe Diffusion eines p-Typ-Dotierstoffs erforderlich ist, wird im allgemeinen Al oder Ga als Dotierstoff verwendet, um die n-Typ-Basis der Leistungs-Halbleiterschaltungsanordnung auszuformen, wobei eine Diffusionszeit und eine Gleichmäßigkeit der diffundierten Dotierstoffe in einer Ebene berücksichtigt wird. Al oder Ga sind jedoch für die selektive Diffusion mittels eines Oxidfilms nicht geeignet. Aus diesem Grund ist die Verwendung von Al oder Ga für die Herstellung einiger spezifischer Typen von Leistungs-Halbleiterschaltungsanordnungen, wie z.B. PIN-Dioden und Thyristoren ungelegen, welche Niedrigfrequenz-n-Typ- Pufferschichten und über den Gateanschluß abschaltbare Thyristoren (GTOs) besitzen.
  • Eine Schnittansicht eines konventionellen GTOs mit einer Anodenkurzstruktur, wobei eine n-Typ-Pufferschicht verwendet wird, ist in Fig. 1 gezeigt. Ein Dotierungs- bzw. Dotierstoffprofil bezüglich einer Tiefe der Dotierstoffdiffusion des GTOs ist in Fig. 2 veranschaulicht. In Fig. 1 bezeichnet die Referenzziffer 111 eine n-Basisschicht; 112 eine p-Basisschicht; 113 eine n-Emitterschicht; 114 eine n-Pufferschicht; 115 eine p-Emitterschicht; 116 eine Kathodenelektrode; 117 eine Anodenelektrode; 118 eine Gateelektrode.
  • Wie bei dem GTO bekannt ist, der die gezeigte n-Pufferschicht besitzt, gestattet das Vorliegen der n-Pufferschicht, daß die n-Basisschicht bezüglich der Dicke dünn ist. Dementsprechend ist der GTO in der An-Zustandsspannung und der Umschaltcharakteristik verbessert. Dieser Typ des GTOs ist darin nachteilig, daß der Rückleistungs-Aushaltewert (der Grad, bis dem eine Zerstörung gegenüber dem Leistungsverlust vermieden wird, der während der Änderung der Diode von dem An- zu dem Aus-Zustand erzeugt wird) bemerkenswert reduziert ist, und daher ist es schwierig, praktisch verwendbare Leistungs-Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung in der Massenproduktion bei einer hohen Produktionsausbeute herzustellen. Ein Design der n-Pufferschicht einer Niedrigdotierstoffkonzentration und eine weitere Tiefe der Diffusion kann den GTO bis zu einem gewissen Ausmaß vor dem obigen Nachteil bewahren. Derartige GTOs benötigen ein langes Herstellungsverfahren und die hergestellten GTOs sind nicht sehr zuverlässig. Dies wird detaillierter beschrieben.
  • In gewöhnlichen GTOs mit hoher Durchbruchsspannung ist die p-Basisschicht durch die Diffusion eines Dotierstoffs mit einer hohen Diffusionseffizienz, wie z.B. Al und Ga, ausgeformt. Eine Diffusionstiefe, die als xjpb in Fig. 2 bezeichnet ist, ist gewöhnlicherweise 60 bis 120 µm. Dementsprechend beträgt ein Flächen- bzw. Schichtwiderstand Rspb der p-Basisschicht 112, nachdem die n-Emitterschicht 113 ausgeformt ist, ungefähr 50 bis 75 Ohm/ . Auf diese Weise ist die Diffusionstiefe xjpb derart tief. Ferner muß z.B. eine hohe Durchbruchsspannung von einigen tausend Volt für einen großen Flächenbereich von z.B. 7 bis 80 cm² erhalten werden. Al oder Ga besitzen einen großen Diffusionskoeffizienten und daher wird, wenn es als der Dotierstoff für die p- Basisschicht verwendet wird, die Diffusion in einer relativ kurzen Zeit beendet sein. Aus diesem Grund wird das Material Al oder Ga zum Ausformen der p-Basisschicht 112 verwendet. Wenn dieser Typ des Materials verwendet wird, kann jedoch ein Oxidfilm, der dazu da ist, die gesamte Oberfläche der Struktur zu maskieren, nicht verwendet werden, um die Aus-Diffusion zu verhindern. Ein konventionelles Verfahren, welches verwendet wird, um dieses zu bewältigen, besteht darin, die p-Basisschicht 112 und die p-Emitterschicht 115 gleichzeitig auszuformen. Ein anderes konventionelles Verfahren besteht darin, diese Schichten gleichzeitig auszuformen, um die p-Emitterschicht zu entfernen, die n-Pufferschicht 114 oder eine Anodenkurzschicht auszubilden und schließlich eine dünne p-Emitterschicht auszuformen.
  • In dem letzteren Prozeß wird, wenn die Diffusionsschicht enger an der Anode ausgeformt wird, eine zusätzliche Diffusion von Bor häufig durchgeführt, um zu verhindern, daß die Dotierstoffkonzentration in dem Oberflächenbereich der p-Schicht 112 reduziert wird.
  • Zum Ausformen der p-Basisschicht 112 wird häufig die Ionenimplantation von Al oder Ga verwendet. In diesem Fall wird, um die Aus-Diffusion zu verhindern, ein anderer Film als ein Oxidfilm, z.B. ein Nitridfilm, auf der Oberfläche der Struktur ausgeformt und eine p-Basisschicht wird durch einen Diffusionsprozeß ausgeformt.
  • Wichtige Faktoren, um die Eigenschaften des GTOs mit der Anodenkurzstruktur zu bestimmen, die die n-Pufferschicht enthält, sind ein Flächenwiderstand Rspb der p-Basisschicht 112 und der der n-Pufferschicht 114. Nun zu Fig. 2. Ein Wert von Rspb der p-Basisschicht 112 hängt davon ab, wie eine Diffusionstiefe xjne der n- Emitterschicht 113 bezüglich einem Dotierprofil der p- Basisschicht 112 ausgewählt ist. Eine Genauigkeitsdiffusion ist ungefähr ±0,5 µm und die Diffusionstiefe xjne beeinflußt in großem Umfang eine Produktionsausbeute in der GTO-Produktion. Die vorliegende Bestimmung dieser Diffusionstiefe xjne besteht aus einer Berechnung eines Dotierstoffprofils der p-Basisschicht für jedes Los der Diffusion durch einen Computer und aus dem Vorhersagen der Diffusionsbedingungen für die Diffusionstiefe xjne auf der Grundlage der Daten, die auf diese Weise gesammelt werden.
  • Die Profilsteuerung der Dotierstoffkonzentrationen der p-Basisschicht von Al oder Ga, die durch den Diffusionsprozeß ausgeformt ist, reicht nicht aus, die Designanforderungen zu erfüllen. Um diese zu bewältigen bzw. zu erfüllen wurde eine spezielle Messung verwendet, um die Designanforderungen der Konzentrationsdotierstoffsteuerung zu erfüllen. Für das Material Al wird das Material vorher auf die Innenwand der Siliziumröhre eingeführt bzw. eingebracht, wobei ein Wafer in die Röhre eingeführt ist, und dieser wird erhitzt bzw. erwärmt, um das Material Al in den Wafer zu diffundieren. Für das Ga-Material wird ein spezielles Ga-Ge-Diffusionsverfahren verwendet. Diese Diffusionsverfahren sind jedoch nicht ausreichend, um die Reproduktion eines beabsichtigen Profils zu gewährleisten. Um dies zu erfüllen, werden die Ergebnisse der Berechnung durch den Computer und der gesammelten und angehäuften Daten verwendet, um die Reproduktionsausbeute zu stabilisieren. Da der Maskierungseffekt eines Oxidfilms für eine Quelle von Al oder Ga ungenügend ist, ist es üblich, gleichzeitig die p-Basisschicht und die p-Emitterschicht auszuformen. In dem Fall des GTOs von Fig. 1 muß die Weite der p-Basisschicht 112 und der p-Emitterschicht 115 gleich 60 µm in Vorbereitung der nachfolgenden Ausformung der n-Emitterschicht 113 betragen. Dementsprechend muß die Weite der n-Pufferschicht 114 100 µm betragen. Diese Abbildung zeigt an, daß es nahezu unmöglich ist, eine derart weite n-Pufferschicht 114 bei dem Diffusionsprozeß auszuformen. Herkömmlicherweise wird häufig ein Epitaxie- Aufwachsverfahren verwendet, um die n-Pufferschicht auszuformen. Die epitaktischen Schichten, die durch dieses Verfahren ausgeformt sind, sind jedoch nicht besonders einheitlich bezüglich der Durchbruchsspannung und von geringer Zuverlässigkeit und die Anzahl der Prozeßschritte, um die GTOs herzustellen, wird vergrößert.
  • Es existiert ein anderes Verfahren, die GTOs herzustellen, in welchen die n-Pufferschicht 114 durch das Diffundieren von Phosphor ausgeformt wird, und die p-Basisschicht durch eine Ionenimplantierung von Al oder Ga in den Wafer und eine nachfolgende Diffusion des Dotierstoffes ausgeformt ist. In diesem Verfahren ist ein Maskenbauteil anstelle des Oxidfilms erforderlich. Die n-Pufferschicht mit einer niedrigen Konzentration kann nicht gleichzeitig mit der p-Basisschicht diffundiert werden. Mindestens zwei Diffusionsprozesse sind erforderlich, um eine tiefe n-Pufferschicht auszuformen, wobei die Anzahl der Prozeßschritte vergrößert wird.
  • In dem GTO ohne n-Pufferschicht ist der wichtigste Diffusionsparameter, um die Eigenschaft nach der Basisdiffusion zu bestimmen, nur der Flächenwiderstand Rspb. In dem GTO der Anodenkurzstruktur, die die n-Pufferschicht verwendet, müssen sowohl der Flächenwiderstand von Rspb als auch Rsn nach der Basisdiffusion in Erwägung gezogen werden. Der Prozeß nach dem Stand der Technik kann nur begrenzt damit umgehen.
  • Das zum Stand der Technik gehörende Dokument US-A- 4 356 503 offenbart einen verriegelnden Transistor, der sowohl eine hohe Stromkapazität als auch einen hohen Abschaltverstärkungsfaktor besitzt. In einem Prozeß zur Herstellung dieses verriegelnden Transistors werden Bor und Phosphor in die erste und zweite Vorderseite eines n-dotierten Substrats mit einem hohen Flächenwiderstand diffundiert.
  • Weiterhin offenbart das zum Stand der Technik zählende Dokument FR-A-2 514 558 eine Halbleiterschaltungsanordnung, die alle Merkmale nach dem Oberbegriff des Patentanspruches 1 zeigt. Wie aus der Seite 7 in Verbindung mit den Fig. 3a bis 3e hervorgeht, umfaßt die Halbleiteranordnung eine erste n-Typ-Halbleiterschicht eines hohen Schicht- bzw. Flächenwiderstandes und eine Dicke zwischen 60 und 100 µm. Weiterhin umfaßt sie eine p-Typ-Halbleiterschicht, die mit Bor als Fremd- oder Dotierstoff dotiert ist und eine Dicke von 50 µm hat, wobei die zweite Halbleiterschicht auf einer ersten Hauptoberfläche der ersten Halbleiterschicht ausgebildet ist. Eine weitere n-Typ-Halbleiterschicht eines niedrigen Flächenwiderstandes ist mit Phosphor als Dotierstoff dotiert und auf einer zweiten Hauptoberfläche der ersten Halbleiterschicht ausgebildet.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung zuverlässiger Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung ohne irgendein Anwachsen der Anzahl der Prozeßschritte bereitzustellen.
  • Um diese Aufgabe zu erfüllen, stellt die vorliegende Erfindung ein Verfahren für die Herstellung einer Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung bereit, wie es in Patentanspruch 1 spezifiziert ist.
  • Die Erfindung kann aus der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Figuren besser verstanden werden, in welchen:
  • Fig. 1 eine teilweise Schnittansicht eines konventionellen GTOs der Anodenkurzstruktur zeigt;
  • Fig. 2 ein Profil von Dotierstoffkonzentrationen in dem GTO von Fig. 1 in Abhängigkeit von einer Tiefe des GTOs zeigt;
  • Fig. 3A bis 3C eine Sequenz von Prozeßschritten zeigen, um eine Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung herzustellen;
  • Fig. 4A bis 4H Schnittansichten zum detaillierten Erklären einer Sequenz der Prozeßschritte entsprechend dem Herstellungsverfahren von Fig. 3 zeigen;
  • Fig. 5A bis 5D eine Sequenz von Prozeßschritten zeigen, um die Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung entsprechend einem anderen Ausführungsbeispiel der vorliegenden Erfindung herzustellen;
  • Fig. 6A bis 6E Schnittansichten zum detaillierten Erklären einer Sequenz der Prozeßschritte entsprechend dem Herstehüngsverfahren von Fig. 5 zeigen;
  • Fig. 7 eine graphische Abbildung einer Diffusionstiefe vs. Diffusionszeit-Charakteristik jeder der Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung zeigt, die entsprechend den oben erwähnten Ausführungsbeispielen hergestellt sind;
  • Fig. 8A eine teilweise Draufsicht eines GTOs zeigt, der entsprechend jedem der oben erwähnten Ausführungsbeispiele hergestellt ist;
  • Fig. 8B und 8C Schnittansichten zeigen, die entlang Linien A-A' und B-B' jeweils in Fig. 8A genommen sind;
  • Fig. 9 eine Schnittansicht einer Baugruppe zeigt, die die Halbleiterschaltungsanordnung von Fig. 8 enthält;
  • Fig. 10 eine Schnittansicht eines GTOs zeigt, der entsprechend jeder der oben erwähnten Ausführungsbeispiele hergestellt ist;
  • Fig. 11 eine Schnittansicht einer PIN-Diode zeigt, die entsprechend dem Verfahren der vorliegenden Erfindung hergestellt ist;
  • Fig. 12 eine graphische Abbildung eines Dotierstoffkonzentrationsprofils der PIN-Diode der Fig. 11 zeigt;
  • Fig. 13 eine graphische Abbildung einer Weite vs. spezifischer Widerstand-Beziehung einer n- Basisschicht der PIN-Diode zeigt;
  • Fig. 14 bis 16 Schnittansichten von PIN-Dioden zeigen, die entsprechend dem Verfahren der vorliegenden Erfindung hergestellt sind;
  • Fig. 17 eine Tabelle zeigt, die vergleichsweise die Beziehungen zwischen den Durchbruchsspannungen und den Dicken einer n-Basisschicht einer Halbleiterschaltungsanordnung nach dem Stand der Technik und hergestellt nach dem Verfahren gemäß der vorliegenden Erfindung zeigt;
  • Fig. 18 Rückleistungs-Durchbruchsspannungs-Eigenschaften der Halbleiterschaltungsanordnung des Standes der Technik und hergestellt nach dem Verfahren gemäß der vorliegenden Erfindung zeigt;
  • Fig. 19 eine graphische Darstellung zeigt, die die Beziehung einer Rückleistungs-Durchbruchsspannung vs. einer Spitzenkonzentration eines Dotierstoffs der n-Pufferschicht entsprechend den Verfahren der jeweiligen Ausführungsbeispiele der vorliegenden Erfindung zeigt;
  • Fig. 20 vergleichsweise die Beziehungen einer Hochtemperatur-Umkehrwiederherstellungszeit vs. Vorwärtsspannung der Halbleiterschaltungsanordnungen des Standes der Technik und hergestellt nach dem Verfahren gemäß der vorliegenden Erfindung zeigt; und
  • Fig. 21 eine Schnittansicht einer Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung.
  • Ein Verfahren zur Herstellung einer Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung entsprechend der vorliegenden Erfindung basiert auf der Tatsache, daß der Diffusionskoeffizient von Bor als ein p- Typ-Dotierstoff sich in der Nähe jenes von Phosphor als ein n-Typ-Dotierstoff bei einer Designkonzentration befindet. In der vorliegenden Erfindung werden die zwei Diffusionsquellen gleichzeitig diffundiert, um gleichzeitig eine p-Typ-Basisschicht in einer der Hauptoberflächen einer n-Typ-Basisschicht und eine n-Typ-Pufferschicht in der anderen Oberfläche der n-Typ-Basisschicht auszuformen. Bor und Phosphor relativ niedriger Konzentration besitzen kleinere Diffusionskoeffizienten als Al oder Ga und werden üblicherweise nicht fur eine tiefe Diffusion verwendet. Die vorliegende Erfindung verwendet auf wirksame Weise diese Natur bzw. Eigenschaft des niedrigen Diffusionskoeffizienten von Bor und Phosphor. Insbesondere ist, wenn Bor oder Phosphor mit Al oder Ga verglichen wird, um diese Dotierstoffe auf eine Tiefe zu diffundieren, eine Diffusionszeit der ersteren näherungsweise zweimal so groß wie jene der letzteren oder die erstere erfordert eine höhere Diffusionsverunreinigungskonzentration als die letztere . Diese Tatsache zeigt an, daß wenn die p-Typ-Basisschicht und die n-Typ-Pufferschicht ausgeformt sind, eine nachfolgende Diffusion die Dotierstoffprofile nur geringfügig verändern wird. In anderen Worten ist eine Reproduzierbarkeit der p-Typ-Basisschicht und der n- Typ-Pufferschicht gut und die fallenden Bedingungen (Diffusionszeit, Temperatur etc.) für die n-Emitterschicht, die p-Emitterschicht und die Kurzanode können festgehalten werden, so daß diese gleichzeitig ausgeformt werden können.
  • Da die p-Typ-Basisschicht und die n-Typ-Pufferschicht durch die Diffusion von Bor und Phosphor ausgeformt werden, ist die Maskierung durch einen Oxidfilm möglich und die zusätzliche Diffusion ist einfach. Ferner ist die Diffusionszeit lang und eine Genauigkeit der Diffusion ist verbessert.
  • Ein Verfahren zur Herstellung von Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung entsprechend der vorliegenden Erfindung wird nun beschrieben. Eine Sequenz bzw. Abfolge von Prozeßschritten, um GTOs der Anodenkurzstruktur mit einer n-Pufferschicht entsprechend dem Verfahren der vorliegenden Erfindung herzustellen, ist in den Fig. 3A bis 3C gezeigt.
  • Wie in Fig. 3A gezeigt ist, wird Phosphor als ein n- Typ-Dotierstoff in eine der Hauptoberflächen eines n- Typ-Silizium-Halbleitersubstrats 10 und Bor als ein p-Typ-Dotierstoff in die andere Hauptoberfläche des gleichen Substrats dotiert. Jeder der Dotierstoffe, Phosphor oder Bor, kann zuerst dotiert werden.
  • Dann wird das Substrat, welches mit den Dotierstoffen dotiert ist, einem thermischen Langzeit-Diffusionsprozeß bei einer hohen Temperatur unterzogen. Als das Ergebnis des thermischen Diffusionsprozesses wird eine n-Pufferschicht 11 in einem der Hauptoberflächenbereiche des Substrats 10 und eine p-Basisschicht 12 in dem anderen Hauptoberflächenbereich ausgeformt, wie in Fig. 3B gezeigt ist. Für einen derartigen thermischen Langzeit- und Hochtemperatur-Diffusionsprozeß ist eine aus SiC hergestellte Diffusionsröhre verfügbar, und eine Vorbehandlung des Substrats und die Optimierung eines Puffergases, welches diffundiert wird, kann eine Zunahme der Kristalldefekte verhindern. In diesem Fall kann eine Mischung aus Sauerstoffgas und Stickstoffgas als das Puffergas verwendet werden. Für die Puffergasoptimierung werden ein Mischverhältnis, eine Durchflußrate, das Ausmaß der Reinheit und ähnliches geeignet eingestellt.
  • Wie in Fig. 3C gezeigt ist, wird der n-Typ-Dotierstoff in den Oberflächenbereich der p-Basisschicht 12 diffundiert, um eine n-Emitterschicht 13 auszuformen. Der p- Typ-Dotierstoff wird in den Oberflächenbereich der n- Pufferschicht 11 diffundiert, um p-Typ-Emitterschichten 14 auszuformen. Ferner wird der n-Typ-Dotierstoff in den Oberflächenbereich der n-Pufferschicht 11 diffundiert, um n-Typ-Anodenkurzschichten 15 auszuformen. An dieser Stelle ist die Leistungshalbleiterschaltungsanordnung vollständig. Es wird an dieser Stelle angemerkt, daß, wenn die n-Emitterschicht 13, die p-Emitterschicht 14 und die Anodenkurzschicht 15 ausgeformt sind, die Dotierstoffkonzentrationsprofile des Bors in der p-Basisschicht 12 und des Phosphors in der n-Pufferschicht 11 geringfügig verändert sind. Daher ist die Reproduzierbarkeit der p-Basisschicht 12 und der n-Pufferschicht 11 ausgezeichnet. Dies bedeutet, daß, bevor die n-Emitterschicht 13, die p-Emitterschicht 14 und die Anodenkurzschicht 15 durch die Diffusion ausgeformt werden, die fallenden Bedingungen (Diffusionszeit, Temperatur etc.) zum Zeitpunkt der Ionenimplantation der Dotierstoffe festgehalten werden kann, und die Dotierstoffe für jene Schichten gleichzeitig diffundiert werden können.
  • Durch die gleichzeitige Diffusion der p-Basisschicht 12 und der n-Pufferschicht 11 ist die Diffusionszeit lang und daher kann die Tiefe der beiden Schichten mit einer hohen Präzision festgesetzt werden. Dementsprechend werden die hergestellten Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung bezüglich der Zuverlässigkeit verbessert und können ohne irgendeine Zunahme der Prozeßschritte zur Herstellung hergestellt werden. Ferner ist die selektive Diffusion möglich, wobei nur ein Oxidfilm zur Maskierung verwendet wird. In den Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung, die mit einer Diode gekoppelt sind, kann z.B. wie bei den rückwärtsleitenden GTOs der GTO an sich zusammen mit der Diode in dem gleichen Chip ausgeformt werden.
  • Fig. 4A bis 4H zeigen Schnittansichten, die die Details des oben erwähnten Herstellungsverfahrens zeigen. Phosphor des n-Typs wird bei der Dosis von 1 x 10¹² bis 1 x 10¹&sup4; (Atome/cm²) in dem Oberflächenbereich einer der Hauptoberflächen eines n-Typ-Silizium-Halbleitersubstrats 10 implantiert, dessen spezifischer Widerstand 600 bis 800 Ohm cm (Fig. 4A) beträgt.
  • Dann wird p-Typ Bor in den Oberflächenbereich der anderen Hauptoberfläche bei der Dosis von 1 x 10¹&sup4; bis 1 x 10¹&sup6; (Atome/cm²) (Fig. 4B) implantiert. Die in beiden Fällen verwendete Beschleunigungsspannung war bei der Ionenimplantation 50 keV.
  • Ein Voransteuerprozeß wird durchgeführt. In diesem Prozeß wird das Substrat 10 vollständig auf 1200ºC erhitzt, so daß eine n-Schicht 21 in dem Oberflächenbereich einer der Hauptoberflächen ausgeformt wird, während eine p-Schicht 22 in dem Oberflächenbereich der anderen Hauptoberfläche ausgeformt wird (Fig. 4C). Der Voransteuerprozeß wird in einer viel kürzeren Zeit durchgeführt und bei einer niedrigeren Temperatur als ein Haupt-Ansteuerprozeß, der auf den Voransteuerprozeß folgt. Verschiedene Voransteuerprozesse können für die Schichten 21 und 22 angewendet werden.
  • Nach dem Entfernen eines Oxidfilms, der während dem Voranschreiten des Voransteuerprozesses ausgeformt wird, wird die gesamte Struktur oxidiert, so daß ein Oxidfilm 23 von beispielsweise 2,5 µm Dicke über die gesamte Oberfläche der Struktur ausgeformt wird (Fig. 4D). Mit dem Oxidfilm, der in dem Voransteuerungsprozeß gebildet wird und so, wie er ist, zurückgelassen wird, kann die resultierende Struktur oxidiert werden, um den zuvor erwähnten Oxidfilm 23 auszuformen.
  • Ein Haupt-Ansteuerprozeß wird bei 1250ºC durchgeführt, wobei beispielsweise eine SiC-Röhre verwendet wird. Die n-Schicht 21 und die p-Schicht 22 werden gleichzeitig diffundiert, so daß die n-Pufferschicht 11 und die p- Basisschicht 12 ausgeformt werden (Fig. 4E).
  • Dann wird der Oxidfilm 23 entfernt. Dann wird die Struktur von neuem oxidiert, um einen anderen Oxidfilm 24 von beispielsweise 2,5 µm Dicke auszuformen. Der Oxidfilm 24 auf der n-Pufferseite wird geöffnet, um Löcher entsprechend der Anodenkurzschichten zu formen. Der Oxidfilm auf der p-Basisseite wird vollständig entfernt. Der n-Typ-Dotierstoff wird in die n-Pufferschicht 11 und die p-Basisschicht 12 eingeführt, wobei der verbleibende Oxidfilm 24 als eine Maske verwendet wird (Fig. 4F).
  • Anschließend wird der Oxidfilm 24 auf der Anodenkurzseite vollständig entfernt, und dann wird der p-Typ-Dotierstoff in die n-Pufferschicht 11 eingeführt bzw. eingebracht. In diesem Fall ist, falls eine Dotierstoffkonzentration der n-Typ-Dotierstoffschicht, wie sie zuvor und selektiv eingeführt wurde, ausreichend groß ist, eine Maske für den n-Typ-Dotierstoff nicht gesondert erforderlich (Fig. 4G).
  • Danach wird die Struktur bei beispielsweise einer Temperatur von 1200ºC diffundiert, um die n-Emitterschicht 13, die p-Emitterschicht 14 und Anodenkurzschichten 15 auszuformen (Fig. 4H).
  • Fig. 5A bis 5D zeigen eine Sequenz von Prozeßschritten, um einen GTO entsprechend einem anderen Herstellungsverfahren entsprechend der vorliegenden Erfindung herzustellen.
  • Wie in Fig. 5A gezeigt ist, wird das Phosphor des n- Typs in eine der Hauptoberflächen eines n-Typ-Silizium-Halbleitersubstrats 10 dotiert, und Bor des p-Typs in die andere Hauptoberfläche des gleichen Substrats dotiert. Jede der Dotierstoffe, Phosphor oder Bor, kann zuerst dotiert werden.
  • Dann wird das Substrat, das mit den Dotierstoffen dotiert ist, einem thermischen Langzeit-Diffusionsprozeß bei einer hohen Temperatur unterzogen. Als ein Ergebnis des thermischen Diffusionsprozesses wird die n-Pufferschicht 11 in einer der Hauptoberflächen des Substrats 10 und die p-Basisschicht 12 in der anderen Hauptoberfläche ausgeformt, wie in Fig. 5B gezeigt ist.
  • Dann werden, wie in Fig. 5C gezeigt ist, die p-Emitterschichten 14 durch das Diffundieren eines p-Typ-Dotierstoffs in die n-Pufferschicht 11 ausgeformt.
  • Ferner wird, wie in Fig. 5D gezeigt ist, ein n-Typ-Dotierstoff in die p-Basisschicht 12 diffundiert, um die n-Emitterschicht 13 auszuformen. Zur gleichen Zeit wird ein n-Typ-Dotierstoff in die n-Pufferschicht 11 diffundiert, um die n-Typ-Anodenkurzschichten 15 auszuformen.
  • Entsprechend diesem Verfahren können der Flächenwiderstand Rspb der p-Basisschicht 12 und der Flächenwiderstand Rsn der n-Pufferschicht 11 getrennt gesteuert werden. Es wird hier bemerkt, daß diese Tatsache bedeutet, daß ein Substrat, nachdem es dem Basisdiffusionsprozeß unterworfen ist, allgemein für die Ausformungen vieler verschiedener Typen von Halbleiterschaltungsanordnungen verwendet werden kann, z.B. verschiedener Typen von GTOs, und daß der anschließende Diffusionsprozeß geeignet reguliert wird, um verschiedene Typen von Halbleiterschaltungsanordnungen zu bilden.
  • Fig. 6A bis 6E sind Schnittansichten, die die Details des Herstellungsprozesses von Fig. 5 zeigen.
  • In diesem Verfahren werden die Schritte der Fig. 4A bis 4E zuerst ausgeführt. Danach wird die Struktur vollständig oxidiert, um einen Oxidfilm 26 von beispielsweise 2,5 µm Dicke auszuformen. Der gebildete Oxidfilm 26 wird geöffnet, um Öffnungen entsprechend den Anodenkurzschichten zu bilden. Anschließend werden Borionen durch die Öffnungen bei einer 50 keV-Beschleunigungsenergie und einer Dosis von 1 x 10¹&sup6; (Atome/cm²) implantiert (Fig. 6A).
  • Anschließend wird die Diffusion durchgeführt, um die p-Emitterschichten 14 auszuformen (Fig. 6B).
  • Der Oxidfilm 26 wird entfernt und ein anderer Oxidfilm 27 wird über der gesamten Oberfläche der Struktur angelegt (Fig. 6C).
  • Der gebildete Oxidfilm 27 wird geöffnet, um Öffnungen an den Örtlichkeiten entsprechend der Anodenkurzschichten auszuformen. Der gleiche Oxidfilm 27 auf der p-Basisschichtseite wird entfernt, um die p-Basisschicht 12 freizulegen. Dann wird durch den Aufdampfungsdotierungsprozeß ein n-Typ-Dotierstoff in die Oberfläche der n- Pufferschicht 11 und der p-Basisschicht 12 eingeführt (Fig. 6D).
  • Anschließend wird die Struktur zum Beispiel einer Temperatur von 1200ºC ausgesetzt, um dadurch die n-Emitterschicht 13 und die Anodenkurzschichten 15 auszuformen (Fig. 6E).
  • In den auf diese Weise hergestellten GTOs wurden die Flächenwiderstände Rspb der p-Basisschicht 12 nach der Diffusion innerhalb ±0,8 Ohm/ variiert; die Tiefen xjpb der p-Basischicht 12 innerhalb ±1 µm; eine Lebensdauer in jeder n-Basisschicht 10 betrug 100 µs oder mehr. Wenn jene Abbildungen mit den ±4 Ohm/ , ±3 µm und 70 µs der konventionellen GTOs verglichen werden, ist es offensichtlich, daß die GTOs, hergestellt entsprechend der vorliegenden Erfindung, gegenüber den konventionellen GTOs deutlich verbessert sind. Die Änderungen der Flächenwiderstände und die Diffusionstiefen der n-Pufferschicht 11 wurden ferner weiter reduziert.
  • In einem anderen herkömmlichen Verfahren zur Herstellung einer Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung, in welchem die n-Pufferschicht durch die Diffusion von Phosphor und die p-Basisschicht durch die Diffusion von Al oder Ga ausgeformt wird, beansprucht die erste Diffusion des Phosphors 80 Stunden bei 1250ºC, und die Diffusion von Al oder Ga und eine weitere Diffusion des Phosphors benötigen 80 Stunden bei 1200ºC. Die gesamte Diffusionszeit beträgt also 160 Stunden. Das Herstellungsverfahren entsprechend der vorliegenden Erfindung benötigt nur 80 Stunden und 1250ºC für die Diffusionen jener Schichten. Auf diese Weise ist die Diffusionszeit halbiert.
  • Fig. 7 ist eine graphische Darstellung der Zusammenhänge von Diffusionstiefe vs. Diffusionszeit von Al, Ga, Bor und Phosphor, welche unter den Bedingungen gemessen wurden, daß jene Dotierstoffe eine Konzentration besaßen, die für die Halbleiterschaltungsanordnungen mit hoher Durchbruchsspannung erforderlich ist, d.h. bei einer Dosis von 1 x 10¹&sup4; (Atome/cm²), und daß eine Diffusionstemperatur 1250ºC betrug. Das Diagramm zeigt, daß von jenen Dotierstoffen nur das Bor eine Diffusionstiefe erreichen kann, die vergleichbar mit der des Phosphors ist, wenn es gleichzeitig mit dem Phosphor diffundiert wird. Ferner können Al und Ga eine beabsichtigte Tiefe erreichen, wenn sie getrennt von dem Phosphor diffundiert werden.
  • Fig. 8 zeigt eine Struktur eines GTOs der Anodenkurzstruktur mit einem n-Puffer. Fig. 8A zeigt eine Draufsicht des GTOs, wenn er von der Kathodenseite betrachtet wird. Fig. 8B und 8C zeigen Schnittansichten, die entlang der Linien A-A' bzw. B-B' genommen werden. In der Figur bezeichnet die Referenzziffer 31 eine n-Basisschicht; die 32 eine p-Basisschicht; die 33 eng aufgeteilte n-Emitterschichten; die 34 eine n-Pufferschicht; die 35 p-Emitterschichten bei einer hohen Konzentration; die 36 p-Emitterschichten bei einer niedrigen Konzentration, wobei jede durch die Hochkonzentrations-p-Emitterschicht 35 umgeben ist; die 38 eine Kathodenelektrode; die 39 eine Gateelektrode; die 40 eine Anodenelektrode. In diesem GTO kann die n-Basisschicht 31 desto dünner sein, je größer der Flächenwiderstand der n-Basisschicht 31 ist. Das Verdünnen der n-Basisschicht würde eine Einschränkung unter der Umkehrwiederherstellungszeit und der Vorwärts-Ein-Zustandsspannung verbessern. Eine Rate der Einschränkungsverbesserung ist nicht fixiert und bei einem Wert gesättigt. Das Experiment zeigte, daß, wenn n/Wn ≥ 1 x 10&sup4; gilt, wobei n ein spezifischer Widerstand der n-Basisschicht 31 ist und Wn eine Weite der Schicht 31 ist (Fig. 8B), dann die Verbesserung der Einschränkung zufriedenstellend war.
  • Fig. 9 zeigt eine Schnittansicht einer Baugruppe, die den GTO von Fig. 8 enthält. In dieser Figur repräsentiert die Referenzziffer 50 eine GTO-Pastille. Eine Kathodenelektrode der GTO-Pastille 50 ist mit einem Pfosten 59 aus Cu über eine Ag-Folie 51 und einem thermischen Streßkompensator 58 aus Mo verbunden. Eine Gateelektrode der GTO-Pastille 50 ist mit einem Pfosten 56 aus Cu über eine Ag-Folie 54 und einer wärmepuffernden Platte 55 aus Mo verbunden. Eine Anodenelektrode der GTO-Pastille 50 ist mit einem Pfosten 59 aus Cu über eine Ag-Folie 57 und einem thermischen Streßkompensator 58 aus Mo verbunden.
  • Die obige Struktur der Halbleiterschaltungsanordnungen wird eine legierungsfreie Struktur genannt, welche nicht mit einem thermischen Streßkompensator, der aus einem Material wie z.B. W und Mo gemacht ist, um mit der Pastille verschmolzen zu werden, bereitgestellt ist. Falls die legierungsfreie Struktur verwendet wird, können die GTO-Pastillen mit der gleichen Produktionslinie hergestellt werden, wie der, die für den Pastillenprozeß anderer Halbleiterschaltungsanordnungen, wie z.B. ICs, verwendet wird. Das Ergebnis ist eine bemerkenswerte Verbesserung einer Produktivität in der Halbleiterschaltungsanordnungsproduktion und einer Zuverlässigkeit der hergestellten Halbleiterschaltungsanordnungen.
  • Fig. 10 zeigt eine Schnittansicht eines Doppelgate-GTOs der Anodenkurzstruktur mit einem n-Puffer, der entsprechend einem Halbleiterschaltungsanordnungs-Herstellungsverfahren entsprechend der vorliegenden Erfindung hergestellt ist. In der Figur bezeichnet die Referenzziffer 61 eine n-Basisschicht; die 62 eine p-Basisschicht; die 63 geteilte n-Emitterschichten; die 64 eine n-Pufferschicht; die 65 geteilte p-Emitterschichten; die 66 eine Kathodenelektrode; die 67 eine erste Gateelektrode; die 68 eine Anodenelektrode; die 60 eine zweite Gateelektrode; die 70 und 71 Pfosten, die aus Cu gemacht sind.
  • Ein Halbleiterschaltungsanordnungs-Herstellungsverfahren entsprechend der vorliegenden Erfindung ist auf herzustellende Dioden anwendbar.
  • Fig. 11 ist eine Schnittansicht, die eine Struktur einer PIN-Diode zeigt, die durch ein Herstellungsverfahren entsprechend der vorliegenden Erfindung hergestellt ist. Fig. 12 zeigt ein Dotierstoffprofil dieser PIN- Diode. Die Diode kann in einer Weise hergestellt werden, daß Phosphor in eine der Hauptoberflächen einer n- Basisschicht 81 und Bor in die andere Hauptoberfläche z.B. durch einen Ionenimplantationsprozeß eingeführt wird, und z.B. jene Dotierstoffe bei einer hohen Temperatur von beispielsweise 1250ºC diffundiert werden, um gleichzeitig eine n-Pufferschicht 82 und eine p-Basisschicht 83 auf beiden Seiten der n-Basisschicht 81 auszuformen. Bei der Ionenimplantation von Phosphor wird eine Dosis der implantierten Ionen so ausgewählt, daß eine Dotierstoffkonzentration in dem Oberflächenbereich der n-Pufferschicht 82 geringer als 1 x 10¹&sup8; (Atome/cm²) beträgt. Danach wird ein n-Typ-Dotierstoff in den Oberflächenbereich der n-Pufferschicht 82 eingeführt und dadurch diffundiert, so daß eine niedrige Widerstands-n-Typ-Schicht 84 bei einer hohen Konzentration, welche als ein elektrischer Feldstopper dient oder einen ohm'schen Kontakt bildet , in dem Oberflächenbereich der n-Pufferschicht 82 ausgeformt wird. Bevor die Niedrigwiderstand-n-Typ-Schicht 84 ausgeformt wird, wird eine Dosis der Dotierstoffionen, die implantiert werden sollen, so ausgewählt, daß eine Dotierstoffkonzentration in dem Oberflächenbereich der Schicht 84 1 x 10²¹ (Atome/cm² ist. Eine Diffusionstiefe A der n-Pufferschicht 82 in Fig. 12 wird auf ungefähr 70 µm gesetzt, welche im wesentlichen gleich der von B der p-Basisschicht 83 ist. Die Diffusionslänge C der Niedrigwiderstand-n-Typ-Schicht 84 wird in den Bereich von 5 bis 30 µm gesetzt.
  • In der PIN-Diode mit dem oben beschriebenen Dotierstoffprofil ist eine Konzentration der n-Pufferschicht 82 niedrig und daher ist diese Schicht mit einem relativ hohen Widerstandswert versehen. Es ist empirisch bestärkt worden, daß in dem Fall der Diode, in welcher der Widerstandswert der n-Pufferschicht 82 auf einen hohen Wert gesetzt ist, ein Rückleistungshaltewert auf einen zufriedenstellend großen Wert gesetzt werden kann.
  • Je höher der Flächenwiderstand der n-Basisschicht 81 ist, desto dünner kann die n-Basisschicht 81 sein. Das Verdünnen der n-Basisschicht würde eine Einschränkung unter der Umkehrwiederherstellungszeit und der Vorwärts-Ein-Zustandsspannung verbessern. Eine Rate der Einschränkungsverbesserung ist nicht fixiert und bei einem Wert gesättigt. Das Experiment zeigte, daß, wenn n/Wn > 1 x 10&sup4; ist, wobei n ein spezifischer Widerstand der n-Basisschicht 81 ist und Wn eine Weite der Schicht 81 ist, die Verbesserung der Einschränkung zufriedenstellend war.
  • Zusätzlich wurde bestätigt, daß, falls eine Lebenszeit der n-Basisschicht 81 auf einen Wert zwischen 1 und 100 µs gesetzt war, die Verbesserung der Einschränkung einfach wurde.
  • Fig. 13 zeigt Beziehungen zwischen einem spezifischen Widerstand n und einer Weite Wn der n-Basisschicht 81 in der PIN-Diode, die ein Dotierstoffprofil, wie es in Fig. 12 gezeigt ist, besitzt. Die Beziehungen der zwei Typen von Dioden, deren Steh- bzw. Haltespannungen 6 kV und 4,5 kV sind, werden veranschaulicht. Die obige Beziehung von n/Wn ist in einem schraffierten Flächenbereich des Diagramms von Fig. 13 erfüllt. In anderen Worten kann, falls die Werte von n und Wn innerhalb des schraffierten Flächenbereichs ausgewählt sind, die Einschränkung zwischen der Umkehr-Wiederherstellungszeit und der Vorwärts-Ein-Zustandsspannung verbessert werden.
  • In der obigen PIN-Diode ist einer der Gründe, den Rückleistungsstehwert zu reduzieren, der, daß die Wärme bzw. Hitze auf uneffektive Weise von der Pastille zu dem Cu-Pfosten übertragen wird. In der PIN-Diode des Typs, in welchem die Pastille den Pfosten auf indirekte Weise berührt, besteht die Möglichkeit, daß die Wärme angehäuft wird, während nur wenig ausgestrahlt wird.
  • Fig. 14 bis 16 zeigen andere PIN-Dioden, welche bezüglich der Einschränkung zwischen der Umkehr-Wiederherstellungszeit und der Vorwärts-Ein-Zustandsspannung der Pastille an sich verbessert sind, und ferner bezüglich der Rückleistungs-Stehen-Leistungsfähigkeit. Die erstere Verbesserung wird durch die Verwendung eines Dotierstoffprofils, wie es in Fig. 12 gezeigt ist, erreicht. Die letztere Verbesserung ist infolge der Tatsache, daß das Diodenbauteil strukturiert ist, um es zu gestatten, daß die intern erzeugte Hitze auf effektive Weise ausgestrahlt wird.
  • Die Diode in Fig. 14 ist designt, um eine Wärmeverteilung und eine Stromdichtenverteilung an der Oberfläche einer Pastille 91 einheitlich zu gestalten. An diesem Ende werden obere und untere Elektroden 92 und 93 aus Al hergestellt und über eine Ag-Folie und einen thermischen Streßkompensator aus Mo (nicht gezeigt) kontaktiert und obere und untere Pfosten 94 und 95, die aus Cu hergestellt sind und mit den Metallplatten kontaktiert sind, werden symmetrisch konfiguriert.
  • Die Diode von Fig. 15 ist so designt, daß Oxidfilme 96 umfangsmäßig an beiden Hauptoberflächen einer Pastille 91 gelegen sind, um zu verhindern, daß ein Strom zwischen den Oxidfilmen 96 fließt.
  • In der Diode von Fig. 16 sind die Cu-Pfosten 94 und 95 groß genug, um einen ausreichenden Betrag der Wärme auszustrahlen.
  • Fig. 17 stellt zum Vergleich Zusammenhänge von Durchbruchs-(Stehen- bzw. Widerstehen)-Spannungen vs. Dicke der n-Basisschicht einer PIN-Diode, die ein Dotierstoffprofil, wie es in Fig. 12 gezeigt ist, besitzt, und das einer konventionellen Diode in Tabellenform dar. Wie aus der Tabelle zu sehen ist, ermöglicht die PIN-Diode entsprechend der vorliegenden Erfindung die Verwendung einer dünneren n-Basisschicht.
  • Fig. 18 zeigt Rückleistungs-Durchbruchsspannungen von PIN-Dioden, die das Profil entsprechend Fig. 12 besitzen, und einer konventionellen Diode. In der Figur bezeichnet "a" die Rückleistungs-Durchbruchsspannung der konventionellen Diode und "b" bis "d" jene der PIN- Dioden, die entsprechend dem Verfahren der vorliegenden Erfindung hergestellt sind. Wie aus dem Diagramm zu sehen ist, sind, was die Rückleistungs-Durchbruchsspannungen anbetrifft, die PIN-Dioden einer konventionellen Diode überlegen.
  • Fig. 19 ist ein Diagramm, welches einen Zusammenhang einer Rückleistungs-Durchbruchsspannung vs. Dotierstoffspitzenkonzentration in der n-Pufferschicht zeigt. Wie dort gezeigt ist, fällt die Rückleistungs-Durchbruchsspannung scharf ab, wenn diese Dotierstoffspitzenkonzentration 1 x 10¹&sup8; (Atome/cm²) überschreitet. Daher muß die Dotierstoffspitzenkonzentration in der n- Pufferschicht auf einen Wert unterhalb 1 x 10¹&sup8; (Atome/cm²) gesetzt werden, um eine zufriedenstellende Rückleistungs-Durchbruchsspannung zu erhalten.
  • Fig. 20 zeigt Beziehungen einer Vorwärtsspannung Vf (V) vs. Hochtemperatur, wobei die Umkehrwiederherstellungszeit 2trr (µs) der PIN-Diode das Profil aus Fig. 12 besitzt, und einer konventionellen Diode. In der Figur zeigt eine Kurve "a" die VF vs. 2trr-Beziehung der konventionellen Diode an und eine Kurve "b" jene der PIN-Diode entsprechend der vorliegenden Erfindung. Das Diagramm zeigt, daß die PIN-Diode entsprechend der vorliegenden Erfindung sowohl in der Hochtemperatur, der Umkehr der Herstellungszeit 2trr als auch der Vorwärtsspannung VF verbessert ist.
  • Fig. 21 zeigt eine Schnittansicht, die eine Struktur einer PIN-Diode darstellt, die entsprechend dem Verfahren der vorliegenden Erfindung hergestellt ist. In der PIN-Diode ist das Dotierstoffprofil aus Fig. 12 verwendet. Die oberen und unteren Metallplatten 92 und 93, die aus Al hergestellt sind und direkt mit der Pastille 91 kontaktiert sind, und die oberen und unteren Pfosten 94 und 95, die aus Cu gemacht sind, und mit den Metallplatten kontaktiert sind, sind symmetrisch konfiguriert. Oxidfilme 96 sind umfangsmäßig an beiden Hauptoberflächen einer Pastille 91 gelegen, um zu verhindern, daß ein Strom zwischen den Oxidfilmen 96 fließt.
  • Wie aus der vorhergegangenen Beschreibung zu sehen ist, hat die vorliegende Erfindung mit Erfolg ein Verfahren zur Herstellung einer zuverlässigen Halbleiterschaltungsanordnung mit hoher Durchbruchsspannung ohne eine Zunahme der Herstellungsprozeßschritte bereitgestellt.

Claims (9)

1. Verfahren zum Herstellen von Halbleiterschaltungsanordnungen mit hoher Durchbruchspannung mit:
einem ersten Schritt des Implantierens eine Bor- Dotierstoffs in eine erste Hauptoberfläche einer ersten n-Typ-Halbleiterschicht (10) mit hohem Flächen- bzw. Schichtwiderstand und eines Phosphor- Dotierstoffs in eine zweite Hauptoberfläche der ersten Halbleiterschicht; und
einem zweiten Schritt des Ausformens einer zweiten Halbleiterschicht (12) des p-Typs in der ersten Hauptoberfläche der ersten Halbleiterschicht (10) und einer dritten Halbleiterschicht (11) des n-Typs in der zweiten Hauptoberfläche der ersten Halbleiterschicht durch gleichzeitiges Diffundieren der implantierten Dotierstoffe in die erste und zweite Oberfläche der ersten Halbleiterschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Schritt einen weiteren Schritt des Einführens von Phosphor in die erste Hauptoberfläche der ersten Halbleiterschicht (10) und einen weiteren Schritt des Einführens von Bor in die zweite Hauptoberfläche der ersten Halbleiterschicht (10) beinhaltet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die weiteren Schritte durch ein ionenimplantierendes Verfahren durchgeführt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Schritt einen Schritt des gleichzeitigen Vor-Ansteuer-Eindiffundierens beider Dotierstoffe durch das Erhitzen dieser auf eine vorherbestimmte Temperatur und einen Schritt des gleichzeitigen Diffundierens beider Dotierstoffe für eine viel längere Zeit und bei einer höheren Temperatur als jene in der Vor-Ansteuer-Eindiffusion beinhaltet.
5. Verfahren nach irgendeinem der Ansprüche 1 bis 4, worin die erste, zweite und dritte Halbleiterschicht eine n-Typ-Basisschicht (10) und eine p- Typ-Basisschicht (12) bzw. eine n-Typ-Pufferschicht (11) ausformen, wobei das Verfahren die folgenden zusätzlichen Schritte umfaßt:
einen dritten Schritt zum Einführen verschiedener Typen von Dotierstoffen verschiedener Leitfähigkeitstypen in die p-Typ-Basisschicht (12) und die n-Typ-Pufferschicht (11); und
einen vierten Schritt des gleichzeitigen Ausformens einer n-Typ-Emitterschicht (13) in der p-Typ- Basisschicht (12) und einer p-Typ-Emitterschicht (14) und einer n-Typ-Anodenkurzschicht (15) in der n-Typ-Pufferschicht (11) durch Diffundieren der Dotierstoffe, wie sie in dem dritten Schritt eingeführt wurden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der dritte Schritt ferner einen weiteren Schritt des Einführens eines n-Typ-Dotierstoffs in die gesamte Oberfläche der p-Typ-Basisschicht (12) und mittels vorherbestimmter Masken (24, 27) ein selektives Einführen eines p-Typ-Dotierstoffs in einen Teil der Oberfläche der n-Typ-Pufferschicht (11) und einen weiteren Schritt des selektiven Einführens eines n-Typ-Dotierstoffs in den Oberflächenteilbereich der n-Typ-Pufferschicht (11) beinhaltet.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Anodenkurzschicht (15) flacher ist als die p-Typ-Emitterschicht (14).
8. Verfahren nach irgendeinem der Ansprüche 1 bis 4, worin die erste, zweite und dritte Halbleiterschicht eine n-Typ-Basisschicht (10), eine p-Typ- Basisschicht (12) bzw. eine n-Typ-Pufferschicht (1) ausformen, wobei dieses Verfahren die folgenden zusätzlichen Schritte umfaßt:
einen dritten Schritt zum selektiven Einführen eines p-Typ-Dotierstoffs in die n-Typ-Pufferschicht (11) und des Diffundierens des Dotierstoffs, um eine p-Typ-Emitterschicht (14) auszuformen; und
einen vierten Schritt des Ausformens einer n- Typ-Emitterschicht (13) in der p-Typ-Basisschicht (12), und einer n-Typ-Anodenkurzschicht (15) in der n-Typ-Pufferschicht (11) durch selektives Einführen eines n-Typ-Dotierstoffes in die p-Typ-Basisschicht (12) und die n-Typ-Pufferschicht (11) und des Diffundierens dieser dort hinein.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die p-Typ-Emitterschicht (14) flacher ist als die Anodenkurzschicht (15).
DE89106216T 1988-04-08 1989-04-07 Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung. Expired - Fee Related DE68908281T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8660788A JPH0642542B2 (ja) 1988-04-08 1988-04-08 高耐圧半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE68908281D1 DE68908281D1 (de) 1993-09-16
DE68908281T2 true DE68908281T2 (de) 1993-11-25

Family

ID=13891700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89106216T Expired - Fee Related DE68908281T2 (de) 1988-04-08 1989-04-07 Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.

Country Status (4)

Country Link
US (1) US5156981A (de)
EP (1) EP0345435B2 (de)
JP (1) JPH0642542B2 (de)
DE (1) DE68908281T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594278B2 (ja) * 1986-07-30 1997-03-26 ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト 加圧接続型ｇｔｏサイリスタ
US5248622A (en) * 1988-10-04 1993-09-28 Kabushiki Kashiba Toshiba Finely controlled semiconductor device and method of manufacturing the same
US5264378A (en) * 1990-04-20 1993-11-23 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
JP2504609B2 (ja) * 1990-07-10 1996-06-05 株式会社東芝 半導体装置
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP2630088B2 (ja) * 1991-03-18 1997-07-16 株式会社日立製作所 ゲートターンオフサイリスタ
JP2722918B2 (ja) * 1992-02-28 1998-03-09 株式会社日立製作所 ゲートターンオフサイリスタ及びこれを用いた電力変換装置
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
JP3241526B2 (ja) * 1994-04-04 2001-12-25 三菱電機株式会社 ゲートターンオフサイリスタおよびその製造方法
DE4420252A1 (de) * 1994-06-10 1995-12-14 Abb Management Ag Anodenseitige Shortstruktur für asymmetrische Thyristoren
JP3277075B2 (ja) * 1994-09-07 2002-04-22 日本碍子株式会社 半導体装置およびその製造方法
EP0717447A1 (de) * 1994-12-13 1996-06-19 Siemens Aktiengesellschaft GTO-Thyristor
WO1997012403A1 (fr) * 1995-09-27 1997-04-03 Hitachi, Ltd. Diode
DE102004005084B4 (de) * 2004-02-02 2013-03-14 Infineon Technologies Ag Halbleiterbauelement
JP5135666B2 (ja) * 2005-04-14 2013-02-06 株式会社日立製作所 電力変換装置
KR100795098B1 (ko) * 2005-08-29 2008-01-17 홍장희 원적외선을 발하는 매트리스 및 그 제조방법
JP5460247B2 (ja) * 2009-11-10 2014-04-02 新電元工業株式会社 サイリスタ
US8617938B2 (en) * 2011-01-25 2013-12-31 International Business Machines Corporation Device and method for boron diffusion in semiconductors
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP6227255B2 (ja) * 2013-01-30 2017-11-08 株式会社 日立パワーデバイス ダイオード及びその製造方法
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US9355853B2 (en) * 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
CN110892524B (zh) * 2017-07-13 2023-09-08 日立能源瑞士股份公司 接触板内具有气体膨胀腔的旁路晶闸管装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113274A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Semiconductor control rectifier
US4356503A (en) * 1978-06-14 1982-10-26 General Electric Company Latching transistor
JPS5933272B2 (ja) * 1978-06-19 1984-08-14 株式会社日立製作所 半導体装置
JPS5655068A (en) * 1979-10-11 1981-05-15 Hitachi Ltd Thyristor
US4278476A (en) * 1979-12-05 1981-07-14 Westinghouse Electric Corp. Method of making ion implanted reverse-conducting thyristor
JPS5728367A (en) * 1980-07-29 1982-02-16 Nec Corp Manufacture of semiconductor device
JPS5737885A (en) * 1980-08-19 1982-03-02 Toyo Electric Mfg Co Ltd High speed diode
US4381952A (en) * 1981-05-11 1983-05-03 Rca Corporation Method for fabricating a low loss varactor diode
JPS57188875A (en) * 1981-05-15 1982-11-19 Hitachi Ltd Gate turn off thyristor
JPS5821342A (ja) * 1981-07-31 1983-02-08 Hitachi Ltd 半導体装置
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
US4537919A (en) * 1984-08-24 1985-08-27 Exxon Research And Engineering Co. Gelation of hydrocarbon solutions of blends of associating and non-associating polymers
JPH0715991B2 (ja) * 1985-06-12 1995-02-22 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0345435B1 (de) 1993-08-11
EP0345435B2 (de) 1996-06-05
JPH0642542B2 (ja) 1994-06-01
EP0345435A3 (en) 1990-04-25
JPH01258476A (ja) 1989-10-16
EP0345435A2 (de) 1989-12-13
US5156981A (en) 1992-10-20
DE68908281D1 (de) 1993-09-16

Similar Documents

Publication Publication Date Title
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE2824133C2 (de) Feldgesteuerter Thyristor
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE68926098T2 (de) Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung
DE69224740T2 (de) Vertikale halbleiteranordnung mit isoliertem gate und verfahren zu ihrer herstellung
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69426045T2 (de) Bipolartransistor mit isoliertem Gate
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE3738670A1 (de) Leitfaehigkeitsmodulierter mosfet
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE3048816A1 (de) Durchbruch-referenzdiode
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE19644504A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112021002169T5 (de) Halbleitervorrichtung
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8339 Ceased/non-payment of the annual fee