DE3936507C2 - Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben - Google Patents

Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben

Info

Publication number
DE3936507C2
DE3936507C2 DE3936507A DE3936507A DE3936507C2 DE 3936507 C2 DE3936507 C2 DE 3936507C2 DE 3936507 A DE3936507 A DE 3936507A DE 3936507 A DE3936507 A DE 3936507A DE 3936507 C2 DE3936507 C2 DE 3936507C2
Authority
DE
Germany
Prior art keywords
base
layer
collector
emitter
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3936507A
Other languages
English (en)
Other versions
DE3936507A1 (de
Inventor
Marion D Clark
William E Stanchina
K Vaidyanathan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DirecTV Group Inc
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE3936507A1 publication Critical patent/DE3936507A1/de
Application granted granted Critical
Publication of DE3936507C2 publication Critical patent/DE3936507C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft die Struktur und die Herstellung von Bipolartransistoren mit Heteroübergang.
Bipolartransistoren mit Heteroübergang (HBT′s) bieten die Möglichkeit von Hochgeschwindigkeits- und Hochfrequenzanwendungen. Zwei gängige Herstellungstechni­ ken für Hochgeschwindigkeits-HBT′s sind in folgenden Arti­ keln beschrieben: Chang et al., "AlGaAs/GaAs Heterojunction Bipolar Transistors Fabricated Using a Self-Aligned Dual-Lift-Off Process", IEEE Electron Device Letters, Bd. EDL-8, Nr. 7, Juli 1987, Seite 303-305; und Nakajima et al., "High Speed AlGaAs/CaAs HBTs with Proton Implanted Buried Layers", IEDM Tech. Dig., Dezember 1986 (Los Angeles), Seite 266-269. Bei diesen Techniken werden die HBT′s durch Mesaätzung der epi­ taxial aufgewachsenen Bauteilstrukturen hergestellt. Tiefe Mesas sind erforderlich für Kollektorkontakte und möglicher­ weise für Bauteilisolation, wodurch die Herstellung von in­ tegrierten Schaltungen hoher Packungsdichte erschwert wird. Wichtiger jedoch ist, daß die Bauteile beachtliche parasi­ täre Kapazitäten besitzen und auf diese Weise ihre Geschwin­ digkeit auf Werte unterhalb ihrer äußersten Möglichkeit ver­ langsamen. Darüber hinaus sind die Bauteile nicht direkt kompatibel zur Integration mit anderen GaAs-Bauteilen wie Metall-Halbleiter-Feldeffekttransistoren (MESFET′s). Während der Emitter mit der Basis selbstjustiert ist, ist der Kol­ lektor nicht genau selbstjustiert mit entweder dem Emitter oder der Basis, wobei die Basis-Kollektorüberlappungsfläche nahezu dreimal so groß wie die Emitter-Basis-Übergangsfläche. Dies führt zu einem hohen Basis-Kollektor-Kapazität, wodurch das Maximum der Be­ triebsfrequenz des Bauteils stark begrenzt wird. Es ist ebenfalls schwierig, während der Herstellung die Gleichför­ migkeit der Tiefe des Ätzschrittes zur Basis zu steuern, was zu einer geringen Ausbeute führt. Ein anderes Problem ist, daß der Emitterkontakt zum Überlappen und Kurz­ schließen des Basiskontakts neigt, da der Emitter nur eine Weite von wenig über einem Mikrome­ ter hat. Schließlich ist das Bau­ teil nicht planar, da der Kollektorkontakt beträchtlich un­ terhalb des Pegels des Emitterkontakts liegt.
Das vorstehend beschriebene Bauteil ist vollständig durch Moleku­ larstrahlepitaxie (MBE) oder durch chemisches Aufdampfen (CVD), auf die Oberfläche wirkend, aufgewachsen. Ein anderer HBT-Typ wird mit einem Prozeß hergestellt, der eine zweistu­ fige Epitaxiebeschichtung mit einer hinzukommenden selekti­ ven Ionenimplantation der Basen verwendet. Dies ist von Tully et al. in "A Fully Planar Heterojunction Bipolar Tran­ sistor", IEEE Electron Device Letters, Bd. EDL-7, Nr. 11, November 1986, Seite 615-617 beschrieben. Während die Ober­ fläche dieses Bauteils im wesentlichen planar ist, sind Ba­ sis und Kollektor nicht selbstjustiert. Wegen einer hohen Basis-Kollektor-Kapazität ist das Bauteil relativ langsam und besitzt einen Kollektorkontakt mit hohem Widerstand.
Die US 46 79 305 offenbart einen selbstjustierten Bipolartransistor mit Heteroübergang (HBT) mit einem halbisolierenden Substrat und einer auf dem Substrat ausgebildeten Basisschicht des einen Dotierungstyps, auf der ein Basiskontakt ausgebildet ist. Über dieser Basis­ schicht ist ein Emitter des anderen Dotierungstyps ausge­ bildet, der mit der Basisschicht einen Basis-Emitter-Über­ gang bildet und auf dem ein Emitterkontakt ausgebildet ist. Ferner ist unterhalb der Basisschicht ein dotiertes Kollek­ torgebiet des anderen Dotierungstyps ausgebildet, das mit der Basisschicht einen Basis-Kollektor-Übergang bildet und mit einer vergrabenen leitenden Schicht elektrisch verbunden ist, die einen seitlich des Kollektorgebiets ausgebildeten Kollektorkontakt zum elektrischen Anschluß des Kollektorgebiets kontaktiert. Bei dem HBT sind weiterhin "extrinsic base regions" vorhanden, die verhindern, daß die aktiven Teile des Basis-Emitter- Übergangs exakt mit denen des Basis-Kollektor-Übergangs ausgerichtet sind. Ferner werden bei dieser Halbleiterstruktur zur Herstellung eines Kontaktlochs, das eine Kollektorelektrode kontaktiert, die ihrerseits eine Schicht kontaktiert, Schichten geätzt, was dazu führt, daß die Halbleiterstruktur eine schlechte Planarität aufweist. Diese schlechte Planarität hat zudem zur Folge, daß der bekannte HBT einen hohen Aufwand bei seiner Implementierung in integrierten Schaltungen erfordert.
Der Erfindung liegt die Aufgabe zugrunde, einen selbst­ justierten Bipolartransistor mit Heteroübergang (HBT) zu schaffen, der hohe Arbeitsgeschwindigkeit besitzt und auch in integrierten Schaltungen hoher Packungsdichte verwendbar ist. Weiterhin soll ein Verfahren zum Herstellen eines sol­ chen Bipolartransistors angegeben werden.
Diese Aufgabe wird mit den im Patentanspruch 1 bzw. 8 angegebenen Maßnahmen gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Der erfindungsgemäße selbstjustierte Hochgeschwindig­ keits-HBT ist im wesentlichen planar, kann in integrierten Schaltungen mit ho­ her Packungsdichte verwendet werden und ist vollständig kompatibel mit der GaAs-MESFET-Herstellung ist.
Bei der Herstellung wird eine Transistor-Basisschicht eines Dotierungstypes auf einem halbisolierenden Substrat gebildet, und ein Emitter von entgegengesetzter Dotierung wird über der Basisschicht erzeugt. Der Emitter bildet einen Übergang mit der Basisschicht über einer definierten Fläche. Ein Kollektorgebiet mit zu der Basisschicht entge­ gengesetzter Dotierung wird unterhalb der Basisschicht her­ gestellt, um damit einen Übergang über einer definierten Fläche zu bilden, welche im wesentlichen mit dem Basis-Emit­ ter-Übergang ausgerichtet ist. Eine vergrabene Leitungs­ schicht innerhalb des Substrats bildet eine elektrische Ver­ bindung mit der Kollektorgebiet. Es werden dann Basis- und Emitterkontakte vorgesehen. Ein Kollektorkontakt zu dem Kol­ lektorgebiet wird über die vergrabene Schicht seitwärts zu dem Kollektorgebiet hergestellt.
In einer bevorzugten Ausführungsform ist das Kollektorgebiet schwach dotiert, während die verdeckte Schicht vom selben Do­ tierungstyp, jedoch stark dotiert ist, und die Unterseite des Kollektorgebiets kontaktiert. Eine Ausdehnung des Kol­ lektorgebiets erstreckt sich seitlich über die vergrabene Schicht derart, daß der Kollektorkontakt einen elektrischen Kontakt mit der vergrabenen Schicht durch die Kollektorge­ bietsausdehnung bildet. Die Ausdehnung beinhaltet ein leitendes Ionenimplantierungsgebiet (entweder einer tatsächlichen Implantierung oder ein diffundiertes Gebiet), wel­ ches sich von dem Kollektorkontakt herunter zu der vergrabenen Schicht erstreckt.
Eine im wesentlichen planare Oberfläche wird durch Bereit­ stellung des Kollektorkontakts als eine leitende Schicht des Halbleitermaterials von zu dem Emitter im we­ sentlichen gleicher Dicke gebildet, welcher durch einen me­ tallischen Kontakt überragt wird. Dies erlaubt der Dicke des Kollektorgebiets im wesentlichen größer zu sein als entweder die Dicke der Basisschicht oder die Dicke des Emitters, ohne die Ebenheit herabzusetzen.
Die Basisschicht besitzt vorzugsweise ein aktives Gebiet, welches die Basis-Emitter- und die Basis-Emitter-Kollektor- Übergänge bildet, und eine Ausdehnung, welche sich seitlich von dem aktiven Gebiet zu dem Basiskontakt er­ streckt. Die Basisausdehnung ist im wesentlichen dicker und besitzt einen im wesentlichen kleineren spezifischen Wider­ stand in seitlicher Richtung als das aktive Basisgebiet.
Bei der bevorzugten Methode der Herstellung des HBT wird die dotierte Basisschicht in einer selektiven Fläche auf dem halbisolierenden Halbleitersubstrat gebildet. Die ausgerich­ teten Basis-Emitter- und Basis-Kollektor-Übergänge werden definiert durch eine Öffnung in einer Maske, welche über die dotierte Basisschicht plaziert wird. Dotierungsteilchen von zu der Basisdotierung entgegengesetztem Dotierungstyp werden in das Substrat unmittelbar unter die Basisschicht durch den Übergang implantiert, welcher die Öffnung zum Bilden des Kollektorgebiets definiert. Dann wird ein Emitter über der Basis durch dieselbe Maskenöffnung gebildet. Die Maske weist eine elektrisch isolierende Bodenschicht auf, welche durch eine implantierungsabsorbierende Schicht überragt wird. Der Übergang, welcher die Öffnung definiert, wird in der implan­ tierungsabsorbierenden Schicht zur Implantierung des Kollek­ torgebiets gebildet, während der Übergang, welcher die Öff­ nung definiert, in der isolierenden Schicht in Überdeckung mit der Öffnung in der implantierungsabsorbierenden Schicht zur Bildung des Emitters gebildet wird. Die implantierungs­ absorbierende Schicht kann vor der Bildung des Emitters ent­ fernt werden, welche entweder epitaxial aufgewachsen ist oder durch chemische Aufdampfung oberhalb der Basisschicht beschichtet wird.
Weitere Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen.
Es zeigt:
Fig. 1 eine Draufsicht auf das Layout eines HBT gemäß der Erfindung;
Fig. 2 und 3 Querschnitte des HBT entsprechend der Schnitt­ linien 2-2 bzw. 3-3 von Fig. 1;
Fig. 4-8 Querschnitte, welche die aufeinanderfolgenden Herstellungsschritte des in Fig. 1-3 dargestellten HBT aufzeigen.
Fig. 1 bis 3 zeigt die grundsätzliche Anordnung einer bevor­ zugten Ausführungsform der Erfindung. Ein HBT wird auf einem halbisolierenden Substrat 2, vorzugsweise GaAs, gebildet. Das Bauteil setzt sich zusammen aus einer vertikalen Anord­ nung eines Emitters 4 über einem aktiven Basisgebiet 6, un­ ter dem in dem Substrat ein Kollektorgebiet 8 gebildet ist. Das aktive Basisgebiet 6 ist Teil einer längeren Basis­ schicht 10, welches sich weiter über das Substrat erstreckt, das aktive Gebiet besitzt jedoch eine dünnere Dicke als die verbleibende Basisschicht. Das aktive Basisgebiet 6 wird be­ grenzt und definiert entlang seinen längeren Seiten durch innere entgegentretende Wände eines Paares isolierender Blöcke 12. Ein Basis-Emitter-Übergang 13 wird zwischen den isolierenden Blöcken 12 gebildet und ist senkrecht ausge­ richtet mit dem Basis-Kollektor-Übergang 14. Die Basis-Emit­ ter- und Basis-Kollektor-Übergänge sind so im wesentlichen miteinander ausgerichtet, was ein bedeutsames Anwachsen der Betriebsgeschwindigkeit des HBT verglichen mit früheren Bau­ teilen, die nicht vollständig ausgerichtet sind, zur Folge hat. Die einzig bedeutsame nicht ausgerichtete Fläche findet sich am linken Ende der Übergangsfläche (am besten gezeigt nahe der Mitte von Fig. 3), wo das aktive Basisgebiet das Kollektorgebiet 8 leicht über die Grenze des Emitters 4 überlappt. Die Überlappung ist während des Herstellungsprozesses bewußt vorgesehen, um sicherzustellen, daß sich der Emitter nicht über die Basis erstreckt und, herrührend von Prozeßtoleran­ zen, den Kollektor kontaktiert. Der Betrag der Überlappung ist jedoch relativ klein (etwa 1 bis 2 Mikrometer), vergli­ chen mit der ganzen Länge des aktiven Basisgebiets (typi­ scherweise etwa 30 Mikrometer). Zusammen mit der Tatsache, daß das aktive Basisgebiet wesentlich länger als breit ist (typischerweise beträgt die Länge etwa 30 Mikrometer und die Breite 1 bis 2 Mikrometer), ist der eigentliche Betrag der Fehlausrichtung zwischen den Basis-Emitter- und den Basis- Kollektor-Übergängen sehr klein und beeinträchtigt kaum die Betriebsvorteile eines Bauteils mit absoluter Ausrichtung.
Das Kollektorgebiet 8 ist relativ schwach dotiert. Ein elek­ trischer Kontakt zu dem Gebiet wird über eine vergrabene Schicht 16 von höherer Dotierungskonzentration und Leitfä­ higkeit hergestellt. Die vergrabene Schicht 16 kontaktiert die Unterseite des Kollektorgebiets 8 und erstreckt sich seitlich von dem Transistorübergang unter einer seitlichen Ausdehnung 18 des Kollektorgebiets. Eine stark dotierte Im­ plantierung 20 ragt durch die Kollektorausdehnung nach un­ ten, um die vergrabene Schicht 16 zu kontaktieren. Die Im­ plantierung 20 ist genügend dotiert, um eine elektrische Verbindung zwischen der Oberfläche und der Unterseite des Kollektors 8 über die Schicht 16 vorzusehen.
Um die Ebenheit des Bauteils zu erhöhen, ist eine n-dotierte Schicht 22, welche zum Emitter 4 identisch ist, über der leitenden Implantierung 20 aufgewachsen. Es wird darauf ab­ gezielt, die Variation in der Höhe der verschiedenen Bautei­ lelemente über die Oberfläche des Substrats - besonders im Vergleich mit der ganzen Tiefe des Bauteils - zu reduzieren. Eine metallische Kollektor-Kontaktfläche 24 wird über der n- Typ-Schicht 22 gebildet. Eine metallische Basis-Kontaktfläche 26 ist vorgesehen über den Teilen der Basisschicht 10 seit­ lich des aktiven Gebiets 6. Die Kollektor-Kontaktfläche 24 bildet einen elektrischen Kontakt mit dem Kollektorgebiet über das n-dotierte Gebiet 22, die Implan­ tierung 20 und die vergrabene Schicht 16. Die Basis-Kontakt­ fläche 26 stellt einen elektrischen Kontakt her mit dem ak­ tiven Basisgebiet 6 über die seitlichen Teile der Basis­ schicht 10, welche dicker sind und einen niedrigeren spezi­ fischen Widerstand als das aktive Basisgebiet haben.
Um einen Emitterkontakt zu bilden, ragt eine Ausdehnung 30 des Emitters entlang der Substratober­ fläche auf den entgegensetzten Seiten von dem Kollektorkontakt. Sowohl der Emitter 4 als auch seine Aus­ dehnung 30 werden durch eine leitende Metallschicht 32 über­ ragt, welche dem Halbleiter als Ohm′scher Kontakt mit gerin­ gem Widerstand dient. Auf diese Weise bildet derselbe Halb­ leiter 4, 30 und Metallkontakt 32, welcher die Emitterstruk­ tur bildet, die Kollektorkontaktstruktur 22, 24 über dem vertikal hochleitenden Kanal 20 zu der vergrabenen Schicht 16. Der Basiskontakt ist selbstjustiert mit dem Emitterstrei­ fen 4 und dem Emitterkontakt 32 entlang der Länge des akti­ ven Gebiets 6, wie unten erklärt.
Es folgen typische Spezifikationen des Bauteils, die als Beispiel, jedoch nicht als Beschränkung dienen sollen. Das ak­ tive Basisgebiet 6 kann eine Dicke von etwa 0,08 Mikrometer, die seitlichen Teile der Basisschicht 10 eine Dicke von etwa 0,2 Mikrometer, der Emitter 4 etwa 0,5 Mikrometer, das Kol­ lektorgebiet 8 und die vergrabene Schicht 16 etwa jeweils 0,7 Mikrometer und die Schicht 22 eine Dicke gleich der des Emitters von etwa 0,5 Mikrometer aufweisen. Typische Dotierungsbereiche sind: 1-10×1019/cm3 für das aktive Basis­ gebiet 6, 3-5×1017/cm3 für den Emitter und die Schicht 22, 1-5×1016/cm3 für das Kollektorgebiet 8 und 1018/cm3 für die vergrabene Schicht 16 und die Implantierung 20.
Das bevorzugte Verfahren zur Herstellung des HBT gemäß Fig. 1 bis 3 wird durch Fig. 4 bis 8 erläutert. Fig. 4 zeigt einen Anfangsschritt der Fabrikation. Die p⁺-GaAs Basis­ schicht 10 wird zuerst epitaxial über dem GaAs-Substrat 2 aufgewachsen, wobei entweder Molekularstrahlepitaxie oder metallisch organisches chemisches Aufdampfen verwendet wird. An diesem Punkt ist das aktive Basisgebiet noch nicht gebil­ det. Die gewünschten Dimensionen der Basisschicht werden durch ein selektives Masken- und Ätzverfahren erzielt. Da­ nach wird die ganze Oberfläche mit einer Isolierungsschicht 36, wie etwa SiO2, beschichtet. Daran schließt eine Beschich­ tung der Isolierungsschicht mit Fotolack 38 an. Eine Öffnung 40 wird in dem Fotolack durch standardlithografische Techni­ ken unmittelbar über dem Gebiet gebildet, das für die Emit­ ter-Basis- und Basis-Kollektor-Übergänge bestimmt ist. Als nächstes wird eine Siliziumimplantierung mit hoher Energie durch die Öffnung 40 erzeugt, um das Kollektorgebiet 8 und die vergrabene Schicht 16 zu bilden. An einem Exemplar wurde die Implantatierung bei einem MeV durchgeführt. Der die Öff­ nung 40 umgebende Fotolack 38 verhütet das Durchdringen von Implantierungsionen und beschränkt dadurch die Implantierung auf gewünschte Gebiete innerhalb des Substrates. Die Kollek­ torkontaktimplantatierung 20 (Fig. 1, 3) wird durch eine se­ parate Öffnung in dem Fotolack erzeugt.
Die Isolationsschicht 36 und die Fotolackschicht 38 können gemeinsam betrachtet werden, um eine Maske zur Herstellung des Bauteils zu bilden. Sobald das Kollektorgebiet 8 und die vergrabene Schicht 16 implantiert worden sind, wird die Öff­ nung 40 in der Fotolackschicht durch Plasmaätzung in die Oxidschicht 36 ausgedehnt. Der Fotolack wird dann abge­ streift und läßt die Oxidschicht mit einer Öffnungsanordnung 42, wie in Fig. 5 gezeigt, zurück. Zu diesem Zeitpunkt wer­ den die Implantierungen ausgeglüht, um sie durch Erhitzen der Wafer zu elektrisch aktiven Dotierungen zu machen, und zwar bei 850°C für 30 Minuten bei Über­ druck unter Arsin (AsH3).
Dann wird das aktive Basisgebiet zur Verdünnung unter Verwendung der existierenden Oxidschicht 36 als Maske geätzt. Naßchemisches Ätzen kann verwendet werden, um das aktive Ba­ sisgebiet auf etwa 80 nm gesteuert zu verdünnen. Eine geeignete Ausrichtung der Oxidmaske auf die kristallografischen Ebenen des darunterliegenden Materials liefert, wie in Fig. 6 gezeigt, abgeschrägte Seitenwände 44. Im nächsten Schritt, ebenfalls in Fig. 6 gezeigt, wird über dem ganzen Wafer eine Epitaxialemitterstruktur unter Verwendung von entweder Molekularstrahlepitaxie oder me­ tallorganischer, chemischer Aufdampfung aufgewachsen. Die Emitterschicht 46 ist nominal Al.3Ga.7As. Zur selben Zeit wird die Schicht 22 über der Kollektorkontaktimplantierung 20 durch eine andere Öffnung in der Oxidschicht aufgewachsen. Dann wird eine konventionelle Kappe auf dem oberen Ende des Emittermaterials aufgewachsen. Die Kappe kann eine dünne Schicht (etwa 30 nm) GaAs enthalten, welche sich zu­ sammengesetzt in eine Schicht InGaAs mit derselben hohen n⁺- Dotierung abstuft. Die InGaAs-Schicht hat eine Dicke in der Größenordnung von etwa 100 nm und ermöglicht einen sehr kleinen Widerstand, woran nichtlegierte Emitterkontakte darauf gebildet werden sollen. Dieselbe Kappenstruktur wird ebenfalls über die Schicht 22 für den Kollektorkontakt auf­ getragen.
Das Ergebnis der nächsten Schritte wird in Fig. 7 erläutert. Zuerst wird über die ganze Oberfläche eine metallische Schicht wie Wolfram aufgestäubt. Dies bildet die Metallisie­ rung für die Emitter- und Kollektorkontakte, welche darauf­ hin definiert werden sollen. Als nächstes wird ein Fotolack 48 über die ganze Oberfläche gelegt und ein selektives foto­ lithografisches Verfahren verwendet, um den Emitter 4, 30 und die Kollektorkontaktflächen 22 zu maskieren. Eine Plas­ maätzung wird durchgeführt, um den Metallkontakt 32 für den Emitter von der Wolframbeschichtung und einen ähnlichen Kon­ takt (Element 24 in Fig. 1 und 3) für den Kollektor zu defi­ nieren. Der Emitter 4 wird definiert durch ein naßchemisches Ätzen auf die Oxidschicht hinunter, nachdem die Oxidschicht herunter auf die Basisschicht 10 durch Plasmaätzung entfernt worden ist, außer unter der Emitterfläche, welche von der Fotolacksektion 48 maskiert worden ist. Die Plasmaätzung läßt die Oxidblöcke 12 zurück, welche die entgegengesetzten Ränder der aktiven Basisfläche definieren.
Gemäß Fig. 8 wird, nachdem die Emitterstruktur gebildet wor­ den ist, ein positiver Fotolack 50 und eine selektive Foto­ lithografie verwendet, um die äußeren Grenzen 52 für die Ohm′schen Kontakte des Basismetalls zu definieren, worauf die Aufdampfung von Au/Mn oder anderem geeigneten p-Typ Ohm′schen Kontaktmetall 54 erfolgt, um den Basiskontakt 26 zu bil­ den. Die Selbstjustierung zwischen der Basiskontaktfläche 26 und dem Emitterstreifen 4 und dem Emitterkontakt 32 ergibt sich aus einer Unterätzung in dem Fotolack 48, welcher die Emitterstruktur 4, 32 maskiert. Der vorstehende Rand am obe­ ren Ende des Fotolacks 48 bewirkt eine Schattenmaskierung der Basismetallbeschichtung, um eine Lücke 56 zwischen den inneren Basismetallrändern 58 und den isolierenden Blöcken 12 zu erzeugen. Die äußeren Grenzen 52 des Basismetalls wer­ den definiert durch die separate Fotolackschicht 50.
Schließlich wird das Metall an Flächen, welche von den ge­ wünschten Kontakten abgesetzt sind, durch Auflösung der dar­ unterliegenden Fotoschicht abgelöst, und der Wafer unter­ liegt einem schnellen thermischen Ausglühen (beispielsweise 400°C über 30 Sekunden), um die Metallkontakte für gutes Ohm′sches Verhalten zu sintern. Das Resultat ist ein plana­ rer selbstjustierter HBT, wie in Fig. 1-3 dargestellt.
Da der Basis-Kollektor-Übergang durch die Öffnung 40 in der Fotolackschicht 38 (Fig. 4) und der Basis-Emitter-Übergang durch die Öffnung 42 in der Oxidschicht 36 (Fig. 6), mit den Öffnungen 40 und 42 in direkter Überdeckung miteinander, definiert wird, sind die zwei Transistorübergänge automa­ tisch selbstjustiert. Der resultierende HBT ist im wesentli­ chen planar, minimiert parasitäre Kapazitäten und den Basis­ widerstand, um die hohe Betriebsgeschwindigkeit zu ver­ größern, ist geeignet für integrierte Schaltungen mit hoher Packungsdichte und ist ebenfalls voll kompatibel mit GaAs- MESFET-Herstellungstechniken. Die GaAS-MESFET-Herstellung stützt sich auch auf Siliziumionenimplantation in halbiso­ lierende GaAs-Substrate und schwer schmelzende Metalle wie Wolfram für ihre Gateelektroden.
Während verschiedene erläuterte Ausführungsformen der Erfin­ dung gezeigt und beschrieben worden sind, ergeben sich für den Fachmann eine Anzahl von Variationen und veränderten Ausführungsformen ohne vom Umfang der Erfindung abzuweichen. Dies kann Variationen der Halbleiterzusammensetzung, die Verwendung von InP oder anderen III-IV-Halb­ leiterverbindungsmaterialien als halbisolierendes Substrat einschließen. Wenn InP für das Substrat verwendet wird, wird eine GaxIn1-xAs-Basisschicht engerer Bandlücke zusammen mit einer AlyIn1-yAs-Emitterschicht bevorzugt, welche eine weitere Bandlücke als die der Basisschicht aufweist.

Claims (14)

1. Selbstjustierter Bipolartransistor mit Heteroübergang (HBT) mit:
  • [a] einem halbisolierenden Substrat (2),
  • [b] einer auf dem Substrat ausgebildeten Basisschicht (6, 10) des einen Dotierungstyps (p), auf der ein Basiskon­ takt (26) ausgebildet ist;
  • [c] einem auf der Basischicht (6, 10) ausgebildeten Emitter (4, 30) des anderen Dotierungstyps (n), der mit der Basisschicht (6, 10) einen Basis-Emitter-Übergang (13) bil­ det und auf dem ein Emitterkontakt (30, 32) ausgebildet ist;
  • [d] einem unterhalb der Basisschicht (6, 10) in dem halbisolierenden Substrat (2) ausgebildeten dotierten Kol­ lektorgebiet (8) des anderen Dotierungstyps (n), das mit der Basisschicht (6, 10) einen Basis-Kollektor-Übergang (14) bildet, der mit dem Basis-Emitter-Übergang (13) im we­ sentlichen ausgerichtet ist, und das mit einer vergrabenen leitenden Schicht (16) elektrisch verbunden ist, die von einem seitlich des Basis-Kollektor-Übergangs (14) ausgebil­ deten Kollektorkontakt (22, 24) zum elektrischen Anschluß des Kollektorgebiets (8) kontaktiert wird.
2. Transistor nach Anspruch 1, worin das Kollektorgebiet schwach dotiert ist, und die vergrabene leitende Schicht eine stark dotierte Schicht vom selben Dotierungstyp wie das Kollektorgebiet ist und die Unterseite des Kollektorge­ biets kontaktiert.
3. Transistor nach Anspruch 1 oder 2, bei dem das Kollek­ torgebiet sich oberhalb der vergrabenen Schicht erstreckt und der Kollektorkontakt einen elektrischen Kontakt mit der vergrabenen Schicht durch das Kollektorgebiet hindurch bil­ det.
4. Transistor nach Anspruch 3, bei dem zwischen dem Kol­ lektorkontakt (22, 24) und der vergrabenen Schicht ein Io­ nenimplantierungsgebiet (20) ausgebildet ist.
5. Transistor nach einem der vorhergehenden Ansprüche, bei dem der Emitterkontakt (32) eine metallische Schicht (32) über dem Emitter (4) aufweist, und der Kollektorkon­ takt (22, 24) eine Schicht (22) des Halbleitermaterials von im wesentlichen gleicher Dicke und von im wesentlichen gleicher Zusammensetzung und Dotierung wie der Emitter und eine Metallschicht (24) über der Halbleiterschicht (22) von im wesentlichen gleicher Dicke wie der der Metallschicht (32) des Emitterkontakts aufweist, wodurch die Oberfläche des Transistors im wesentlichen planar ist.
6. Transistor nach einem der vorhergehenden Ansprüche, wobei die Basisschicht ein aktives Gebiet (6), welches die Basis-Emitter- und Basis-Kollektor-Übergänge (13, 14) bil­ det, und eine seitliche Ausdehnung zu dem Basiskontakt (26) aufweist, wobei die Basisausdehnung dicker ist und einen geringeren spezifischen Widerstand in seitlicher Richtung besitzt als das aktive Basisgebiet.
7. Transistor nach Anspruch 6, mit isolierenden Gebieten (12) auf der Basisschicht, welche das aktive Gebiet (6) be­ grenzen.
8. Verfahren zur Herstellung eines selbstjustierten Bipo­ lartransistors nach einem der vorhergehenden Ansprüche, mit den Schritten:
Bilden einer Basisschicht (10) selektiver Fläche auf einem halbisolierendem Halbleitersubstrat (2),
Dotieren der Basisschicht (10) mit einem Dotierungs­ typ,
Maskieren der Basisschicht mit einer Maske (36, 38), welche eine Öffnung (40) besitzt,
Implantieren von Dotierungspartikeln von zu der Basis­ dotierung entgegengesetztem Dotierungstyp in das Substrat (2) unmittelbar unterhalb der Basisschicht (10) durch die Öffnung (40, um ein Kollektorgebiet (8, 16) in dem Substrat zu bilden, wobei das Kollektorgebiet einen Über­ gang (14) mit der Basisschicht bildet, welcher mit der Öff­ nung (40) ausgerichtet ist,
Bilden eines Emitters (4, 30) auf der Basis durch die Öffnung (40), wobei der Emitter einen Übergang (13) mit der Basis bildet, welcher durch die Öffnung (40) definiert ist und im wesentlichen mit dem Basis-Kollektor-Übergang ausge­ richtet ist, und
Herstellen von Basis-, Kollektor- und Emitterkontakten (26, 24, 32).
9. Verfahren nach Anspruch 8, wobei die Maske (36, 38) eine untere elektrisch isolierende Schicht (36) und eine obere Maskenschicht (38) aufweist, wobei die Öffnung (40) in der oberen Maskenschicht zur Implantation des Kollektor­ gebiets gebildet wird und danach auch in die untere Schicht (38) zur Bildung des Emitters erstreckt wird.
10. Verfahren nach Anspruch 9, wobei die obere Masken­ schicht (38) vor der Bildung des Emitters entfernt wird.
11. Verfahren nach Anspruch 8, 9 oder 10, wobei der Emit­ ter über der Basisschicht epitaktisch aufgewachsen wird.
12. Verfahren nach einem der Ansprüche 8 bis 11, wobei der Kollektorkontakt über der Substratoberfläche seitlich den Übergängen gebildet wird und das Kollektorgebiet so ausge­ bildet wird, daß es sich seitlich bis zum Kollektorkontakt erstreckt.
13. Verfahren nach einem der Ansprüche 8 bis 12, bei dem der Schritt des Implantierens von Dotierungspartikeln von zu der Basisdotierung entgegengesetztem Dotierungstyp bei einer solchen Konzentration und einem solchen Energiepegel durchgeführt wird, daß ein dotiertes Kollektorgbiet und eine stärker dotierte vergrabene leitende Schicht unterhalb und in Kontakt mit dem Kollektorgebiet gebildet werden.
14. Verfahren nach Anspruch 13, bei dem zwischen dem Kol­ lektorkontakt und der vergrabenen Schicht ein Ionenimplan­ tationsgebiet (20) gebildet wird.
DE3936507A 1988-11-02 1989-11-02 Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben Expired - Lifetime DE3936507C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/266,378 US5098853A (en) 1988-11-02 1988-11-02 Self-aligned, planar heterojunction bipolar transistor and method of forming the same
FR8915090A FR2819342A1 (fr) 1988-11-02 1989-11-17 Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation

Publications (2)

Publication Number Publication Date
DE3936507A1 DE3936507A1 (de) 1992-03-12
DE3936507C2 true DE3936507C2 (de) 1994-09-29

Family

ID=26227669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3936507A Expired - Lifetime DE3936507C2 (de) 1988-11-02 1989-11-02 Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (1) US5098853A (de)
DE (1) DE3936507C2 (de)
FR (1) FR2819342A1 (de)
NL (1) NL8902705A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097312A (en) * 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
US5387813A (en) * 1992-09-25 1995-02-07 National Semiconductor Corporation Transistors with emitters having at least three sides
US5362657A (en) * 1992-11-25 1994-11-08 Texas Instruments Incorporated Lateral complementary heterojunction bipolar transistor and processing procedure
US5389553A (en) * 1993-06-30 1995-02-14 National Semiconductor Corporation Methods for fabrication of transistors
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
US5773334A (en) * 1994-09-26 1998-06-30 Toyota Jidosha Kabushiki Kaisha Method of manufacturing a semiconductor device
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
US5796573A (en) * 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
JP3874919B2 (ja) * 1998-02-27 2007-01-31 富士通株式会社 化合物半導体装置
JP2001127071A (ja) * 1999-08-19 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
CN100394562C (zh) * 2003-12-12 2008-06-11 联华电子股份有限公司 异质接面双极晶体管制造方法
US7067898B1 (en) 2004-05-25 2006-06-27 Hrl Laboratories, Llc Semiconductor device having a self-aligned base contact and narrow emitter
US7259444B1 (en) 2004-07-20 2007-08-21 Hrl Laboratories, Llc Optoelectronic device with patterned ion implant subcollector
US7368764B1 (en) 2005-04-18 2008-05-06 Hrl Laboratories, Llc Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0106724B1 (de) * 1982-09-17 1989-06-07 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Balistischer bipolarer Transistor mit Heteroübergängen
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
FR2625613B1 (de) * 1987-12-30 1990-05-04 Labo Electronique Physique

Also Published As

Publication number Publication date
NL8902705A (nl) 1996-10-01
US5098853A (en) 1992-03-24
DE3936507A1 (de) 1992-03-12
FR2819342A1 (fr) 2002-07-12

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE69605718T2 (de) Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung
EP1825504B1 (de) Vertikaler bipolartransistor
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE3686310T2 (de) Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren.
DE69430881T2 (de) SOI-Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE3884665T2 (de) Hochleistungstransistor mit Seitenwandemitter.
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil
DE69427913T2 (de) Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
WO2005055289A2 (de) Komplementäre bipolar-halbleitervorrichtung
DE69315813T2 (de) Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE69025747T2 (de) Selbstjustierte Kontakt-Technologie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HUGHES ELECTRONICS CORP., EL SEGUNDO, CALIF., US